DE2300505A1 - Vorrichtung zur schwellwertdecodierung - Google Patents
Vorrichtung zur schwellwertdecodierungInfo
- Publication number
- DE2300505A1 DE2300505A1 DE2300505A DE2300505A DE2300505A1 DE 2300505 A1 DE2300505 A1 DE 2300505A1 DE 2300505 A DE2300505 A DE 2300505A DE 2300505 A DE2300505 A DE 2300505A DE 2300505 A1 DE2300505 A1 DE 2300505A1
- Authority
- DE
- Germany
- Prior art keywords
- probability
- bit
- decoding
- replicas
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
Vorrichtung zur Schwellwertdecodierung
Die Erfindung betrifft DeCodiervorrichtungen für binäre
Informationen, die in einem sich wiederholenden, systematischen und zur Decodierung nach. Art der 'Schwellwertdecodierung"
geeignete^Code codiert sind.
Ein Binärcode wird als systematisch bezeichnet, wenn
die Informationsbits unverändert übertragen werden,
und wird als sich wiederholend bezeichnet, wenn die
Bits, die als Redundanz- oder als Paritätsbits bezeichnet sind, die zusätzlich zu den Informationsbits übertragen werden, Modulo-2-Summen ■'. "
der Informationsbits sind, deren Ordnungen durch die
Ordnung des betrachteten Paritätsbits in seiner Reihe
bestimmt werden. Man kann auch mehrere Reihen von Paritätsbits verwenden, in denen die Bits der gleichen Ordnung in den verschiedenen Reihen von Paritätsbits verschiedene Modulo-2-Summen sind.
die Informationsbits unverändert übertragen werden,
und wird als sich wiederholend bezeichnet, wenn die
Bits, die als Redundanz- oder als Paritätsbits bezeichnet sind, die zusätzlich zu den Informationsbits übertragen werden, Modulo-2-Summen ■'. "
der Informationsbits sind, deren Ordnungen durch die
Ordnung des betrachteten Paritätsbits in seiner Reihe
bestimmt werden. Man kann auch mehrere Reihen von Paritätsbits verwenden, in denen die Bits der gleichen Ordnung in den verschiedenen Reihen von Paritätsbits verschiedene Modulo-2-Summen sind.
3 09 829/1050
Eine Codierung eignet sich zu einer Schwellwertdecodierung,
wenn es möglich ist, jeder empfangenen Binärziffer bzw. jedem empfangenen Informations-"Bit" eine Gruppe
■von q verschiedenen Modulo-2-Summen empfangener Bits zuzuordnen,
wobei jede dieser Summen das betrachtete "Bit" oder wenigstens ein Paritätsbit enthält und kein weiteres
Bit als das betrachtete in mehr als einer der q Summen, die als "Syndrome" bezeichnet werden, auftritt, die diesem
Bit zugeordnet sind. Die Wahl-der Paritäts- und Informationsbits,
die jede dieser Summen bilden, ist derart, daß ihre Größe Null ist, wenn keinesder Bits, die sie enthält,
mit einem Fehler behaftet ist.
Es ist auch bekannt, partielle Kriterien, die aus den Syndromen bestehen, durch partielle Kriterien zu ersetzen,
die hier als "komplexe Repliken" des gesendeten Bits bezeichnet werden, das dem Prüfbit entspricht, wobei jede
dieser komplexen Repliken aus der Modulo-2-Summe des Prüfbits und eines der diesem. Bit zugeordneten Syndrome
besteht, wobei letzteres als eine "einfache Replik" des entsprechenden gesendeten Bits betrachtet werden kann.
Die "Repliken" können, bei einer bewerteten Schwellwertdecodie.rung
verwendet werden, d.h. bei der die verschiedenen Repliken für die Entscheidung versehen mit der Bewertung
eine Funktion ihrer Exaktheitswahrscheinlichkeit sind.
Schließlich wird eine bewertete Decodierung als "Rückkopplungsdecodierung"
bezeichnet, wenn man die vorherigen Entscheidungen für die Auswertung der Syndrome oder der
Repliken bezüglich eines, gegebenen Informationsbits berücksichtigt. ~~
In der US-PS 3 303 333 wird eine Vorrichtung zur bewerteten
Decodierung nach Art der Rückkopplungsdecodierung mittels der Repliken vorgeschlagen. Bei dieser Decodier-
309829/1050
vorrichtung verwendet man als Bewertung der verschiedenen Repliken eine positive Größe oder Null, die hier als
"Wahrscheinlichkeit" bezeichnet wird und die log ■=—=r
e 1—P
proportional ist, wobei P die Fehlerwahrscheinlichkeit der betrachteten Replik ist. Dieser Decodierer, der analoge
Wahrscheinlichkeitskreise aufweist, arbeitet mit einem veränderbaren Schwellwert, der gleich der HaIbsumme
S/2 der Bewertungen der verschiedenen Repliken ist. Mit diesem Schwellwert wird die Summe S. der verschiedenen
Repliken verglichen und der Decodierer liefert für das Prüfbit die Größe 1 oder O, je nachdem, ob S
S/2 überschreitet oder nicht.
Die Wahrscheinlichkeit, die für die binäre Ausgangsgröße die absolute Größe der Differenz S" - ^ bildet, wird
weder verwendet noch gebildet und in der Berechnung der Wahrscheinlichkeiten der Repliken, gleicht man an bestimmte
Größen die Informationsbits an, über die bereits entschieden wurde. Dies hat offensichtlich den Nachteil,
daß eine fehlerhafte Entscheidung als eine bestimmte Größe betrachtet wird, selbst wenn ihre Wahrscheinlichkeit
gering ist, und daß diese fehlerhafte Entscheidung noch weit mehr die Gefahr mit sich bringt, weitere zu
verursachen, als wenn ihre Wahrscheinlichkeit berücksichtigt worden wäre.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zur bewerteten Decodierung nach Art der Rückkopplungsdecodierung
zu schaffen, die diesen Nachteil nicht aufweist und die in ihrer bevorzugten Ausftihrunqsform
im wesentlichen digitale Wahrscheinlichkeitskreise verwendet .
Gelöst wird diese Aufgabe durch eine Vorrichtung zur bewerteten
Decodierung nach Art der Rückkopplungsdecodierung von binären Informationen, die in einem systematischen,
wiederholten Code übertragen werden, der sich
309829/1050
zur Schwellwertdecodierung eignet, wobei die Decodiervorrichtung
mit jedem Eingangsbit ein Wahrscheinlichkeitssignal erhält und die Wahrscheinlichkeit V einer binären
1-P
Größe als eine log —— proportionale Größe definiert ist und P ihre Fehlerwahrscheinlichkeit und m eine positive Zahl ist, bestehend aus Verarbeitungseinrichtungen für jedes empfangene Informationsbit, das eine einfache Replik des entsprechenden gesendeten Bits darstellt, um q1 (q1 ist eine ganze positive Zahl) unabhängige komplexe Repliken dieses gesendeten Bits zu erzeugen, die aus den q1 Modulo-2-Summen bestehen, die sich jeweils aus der Unterdrückung des empfangenen Bits in q'-Syndromen, die es enthalten, und die Substitution der korrigierten Größe gegen die empfangene Größe für die Informationsbits ergeben, die in diesem Syndrom vorhanden sind und zuvor korrigiert wurden, einer Vorrichtung, um wenigstens für jede der komplexen Repliken ihre Wahrscheinlichkeit zu berechnen, wobei diese Rechenvorrichtung hierzu für die Berechnung der Wahrscheinlichkeit einer gegebenen komplexen Replik die Wahrscheinlichkeitssignale der Informationsbits erhält, die in dieser Replik vorhanden sind und überdie noch nicht entschieden wurde, und eine Entscheidungsvorrichtung, die für jedes Informationsbit q" (q">-l) Repliken dieses Bits und ihre jeweiligen Wahrscheinlichkeitssignale erhält und die binäre Ausgangsgröße der Informationsbits liefert, die sich dadurch auszeichnet, daß die Entscheidungsvorrichtung ein Addierer ist, der die algebraische Summe der Wahrscheinlichkeiten derq"-komplexen Repliken bildet, denen zuvor das Vorzeichen + oder - in Abhängigkeit von der binären Größe der betrachteten Replik zugefügt wird, und der als binäre Ausgangsgröße das dem Vorzeichen der algebraischen Summe entsprechende Bit liefert, daß der Addierer auch ein Wahrscheinlichkeitssignal der binären Ausgangsgröße liefert, das die absolute Größe der algebraischen Summe überträgt, und daß die Rechenvorrichtung außerdem als Eingangssignale für die Berechnung der Wahrscheinlichkeit einer komplexen
Größe als eine log —— proportionale Größe definiert ist und P ihre Fehlerwahrscheinlichkeit und m eine positive Zahl ist, bestehend aus Verarbeitungseinrichtungen für jedes empfangene Informationsbit, das eine einfache Replik des entsprechenden gesendeten Bits darstellt, um q1 (q1 ist eine ganze positive Zahl) unabhängige komplexe Repliken dieses gesendeten Bits zu erzeugen, die aus den q1 Modulo-2-Summen bestehen, die sich jeweils aus der Unterdrückung des empfangenen Bits in q'-Syndromen, die es enthalten, und die Substitution der korrigierten Größe gegen die empfangene Größe für die Informationsbits ergeben, die in diesem Syndrom vorhanden sind und zuvor korrigiert wurden, einer Vorrichtung, um wenigstens für jede der komplexen Repliken ihre Wahrscheinlichkeit zu berechnen, wobei diese Rechenvorrichtung hierzu für die Berechnung der Wahrscheinlichkeit einer gegebenen komplexen Replik die Wahrscheinlichkeitssignale der Informationsbits erhält, die in dieser Replik vorhanden sind und überdie noch nicht entschieden wurde, und eine Entscheidungsvorrichtung, die für jedes Informationsbit q" (q">-l) Repliken dieses Bits und ihre jeweiligen Wahrscheinlichkeitssignale erhält und die binäre Ausgangsgröße der Informationsbits liefert, die sich dadurch auszeichnet, daß die Entscheidungsvorrichtung ein Addierer ist, der die algebraische Summe der Wahrscheinlichkeiten derq"-komplexen Repliken bildet, denen zuvor das Vorzeichen + oder - in Abhängigkeit von der binären Größe der betrachteten Replik zugefügt wird, und der als binäre Ausgangsgröße das dem Vorzeichen der algebraischen Summe entsprechende Bit liefert, daß der Addierer auch ein Wahrscheinlichkeitssignal der binären Ausgangsgröße liefert, das die absolute Größe der algebraischen Summe überträgt, und daß die Rechenvorrichtung außerdem als Eingangssignale für die Berechnung der Wahrscheinlichkeit einer komplexen
30-9 82 9/TO 50
Replik, die ein oder mehrere Bits, über die bereits entschieden wurde, als Wahrscheinlichkeitssignale zuläßt,
die für dieses Bit bzw. diese Bits von der Entscheidungsvorrichtung geliefert werden.
Die Erfindung wird nachstehend anhand der Figuren 1 bis 4 beispielsweise erläutert. Es zeigt
Figur 1 das Schema eines bekannten Codierers, der eine Codierung ermöglicht, die sich für eine
Schwellwertdecodierung eignet,
Figur 2 das detaillierte Schaltbild einer Vorrichtung zur.bewerteten Decodierung nach Art der Rückkopplungsdecodierung
gemäß der Erfindung, die als in Reihe geschaltet mit einer weiteren Decodiervorrichtung zur wiederholten Decodierung
von Signalen, die von dem Codierer der Fig. 1 geliefert werden, dargestellt ist,
Figur 3 das detaillierte Schema eines Bauelements des Decodierers der Fig. 2,
una
Figur 4 das Schema einer Abwandlung der Vorrichtung der Fig. 2, bei der die Paritätsbits und ihre
Bewertungskoeffizienten auch einer erneuten Auswertung unterworfen wenden.
3 09 829/10S0
Zur besseren Darstellung betrachtet man in der folgenden Beschreibung Bits als gleichzeitig, die nur um einen
minimalen Anteil der Taktperiode entsprechend Zeiten gegeneinander verschoben sind, die für logische Operationen
wie eine Modulo-2-Addition notwendig sind.
Derartige Verzögerungen sind wichtig, wenn die Ausgangsimpulse der beschriebenen Geräte dann in der üblichen
Weise in einer Vorrichtung wieder formiert werden, die einen zentralen Teil der Dauer des Bits zum Lesen seines
Wertes verwendet. Im entgegengesetzten Fall können Stets Hilfsverzögerungsvorrichtungen zur Sicherstellung
einer exakten Synchronisierung verwendet werden.
Dagegen werden bei der Darstellung bestimmte Verzögerungsvorrichtungen
berücksichtigt, die für die Arbeitsweise der Geräte unerläßlich sind.
Fig. 1 zeigt beispielsweise eine bekannte Codiervorrichtung.
Sie weist ein Schieberegister 15 mit zehn Stufen auf, die durch Kästchen symbolisiert sind, die durch gestrichelte
Linien getrennt und ausgehend von der letzten Stufe des Registers von O bis 9 numeriert sind. Der
Eingang 11 des Registers speist, also direkt das Kästchen 9. Durch einen Eingang 12 ist symbolisch der-Eingang des Registers dargestellt, der die Taktimpulse I
erhält, die von einem Taktgeber mit der Periode T geliefert werden.
Die Stufen, O, 4, 6 und 9 des Registers sind mit Ausgängen
versehen, die jeweils mit vier Eingängen eines Modulo-2-Addierers 16 verbunden ist, der aus drei
2-Bit-Addierern besteht, die in Reihe geschaltet sind.
309829/1050
Die Codiervorrichtung weist zwei parallele Ausgänge auf, nämlich den Ausgang 14, der mit dem Ausgang der Stufe 9
des Registers verbunden ist, und den Ausgang 13, der mit dem Ausgang des Addierers 16 verbunden ist.
Die Informationsbits werden auf den Eingang 11 des Registers im Takt der Taktimpulse I gegeben.
Zur Vereinfachung der Formel und zur Abkürzung der Maschinensprache
wird eine Modulo-2-Summe als eine übliche Summe beschrieben, der jedoch die Kennzeichnung
"(M)f folgt. Ebenso wird eine Modulo-2-Summe durch den
Ausdruck "Summe M" bezeichnet.
Man bezeichnet mit b die Informationssumme, die zu einem BezugsZeitpunkt t die Stufe O des Registers 15
einnimmt, wobei die folgenden und vorherigen Bits b
je-weils mit b ,-, b , ~ usw. und b ,, b ~ bezeichnet
n+i, n+2 n—l n— i.
werden.
Man erhält somit in tQ das Bit b_ am Ausgang 14 und am
Ausgang 213 ein Redundanzbit oder eine Paritätsbit, das roit Pg bezeichnet wird und das ausgedrückt wird durch:
P9 = b0 + b4 + b6 + b9 (M)
Diese beiden Bits werden z.B. parallel über zwei verschiedene Wege zum anderen Ende der Verbindung übertragen.
Allgemein tiberträgt man zum Zeitpunkt t = t_ + nT, wobei
T die Periode der Taktimpulse ist,
'n+9
Pn+9 = bn + bn+4 + bn+6 + bn+9
Pn+9 = bn + bn+4 + bn+6 + bn+9
Vor der Beschreibung des Decodierers der Fig. 2 werden verschiedene Gleichungen erläutert.
309829/ 1050
Man bezeichnet mit c1 ein Bit, das entsprechend einem
gesendeten Bit c empfangen wird.
Man bezeichnet mit S g die Summe M. Sn+9 = b'n+9 + b'n+6 + b"n+4 + b'n + P
Man sieht, daß S ,_ Null ist, wenn keines der fünf Bits,
n+y
das in diesem Ausdruck auftritt, mit einem Fehler behaftet ist. Dagegen ist S ~ gleich 1 oder O, je nach dem,
ob die Anzahl der Fehler ungerade oder gerade ist.
Daraus folgt unmittelbar, daß das Bit b1 ebenfalls einen
Term einer jeden der Summen M bildet
Sn+5 - b/n+5 + b'n+2 + b'n + b'n-4 + P'n+5
Sn+3 3 b'n+3 + b'n + b':,-2 + b'n-6 + P'
Sn - b'n + b'n-3 + b'n-5 + b'n-9 + P?n
und daß kein anderes Bit mehr als einmal in diesen vier Ausdrücken auftritt.
Es ist leicht, nachzuprüfen, daß dies darauf zurückzuführen ist, daß die "Paritätsstufen" (9, 6, 4, O) des
Registers 15 der Fig. 1 derart gewählt wurden, daß die sechs Zahlen N. . der Taktimpulse, die notwendig sind,
damit ein gleiches Bit von einer mit i bezeichneten Pari tätsstufe zu einer anderen, mit j bezeichneten läuft,
wobei j<i ist, alle verschieden sind.
Sn+9' Sn+5' Sn+3' Sn bilden daher eine Einheit von vier,
dem Bit b zugeordneten Syndromen.
Man stellt fest, daß jedes Syndrom
Sn - b'n + b'n-3 + b'n-5 + b'n-9 + P'n
einen Teil von vier Einheiten bildet, die jeweils den
Bits zugeordnet sind.
bV BIn-3' b'n-5' und b'n-9·
309829/1050
Man ordnet in dem Decodierer jeden Bit b1 vier Stimmen
zu, die Bewertungen bilden, dißäls "Repliken" des Bits b
bezeichnet werden und durch Modulo-2-Subtraktion (oder was zum gleichen Ergebnis führt, durch Modulo-2-Addition)
des Bits b1 von den zugehörigen Syndromen erbal-fenweidei.Man
hat somit für das Bit bß die vier Repliken:
Rn,n = Sn " b'n = Sn + b'n (M)
Rn,n+3 = Sn+3 " b>n = Sn+3 + b'n {M=)
Rn,n+5 - Sn+5 " b'n = Sn+5 + b'n
Rn,n+9 * Sn+9 A b'x>
= Sn+9 + b'n
Der erste Index von R entspricht dem Bit, dem die Replik zugeordnet ist, während der zweite Index dem Syndrom
entspricht, das zur Bildung der Replik diente.
Die obigen Ausdrücke zeigen, daß eine zu einem Bit gehörige Replik gleich dem tatsächlichen Wert dieses Bit
ist, wenn keines der vier Bits, die in ihrer Zusammensetzung auftreten, fehlerhaft ist. Man sieht, daß b1
aus dem Ausdruck aller vier Repliken R von b verschwun-
n η
den ist. Sie sind daher hiervon und außerdem untereinander unabhängig.
Man kann daher davon ausgehen, daß jede der fünf Repliken R , die b1 zugeordnet sind, eine Abschätzung
der tatsächlichen Größe von b bildet, deren b1 die
η η
fünfte Abschätzung darstellt, die als "einfache Replik" bezeichnet wird. Die anderen werden von nun an als
"komplexe Repliken" bezeichnet, so daß man von fünf Repliken sprechen kann.
Der Decodierer gemäß der Erfindung arbeitet in der Rückkopplungsdecodierweise, d.h., daß die verwendeten
komplexen Repliken in Abhängigkeit von den Korrekturen korrigiert werden, die an den Informationsbits durchgeführt
werden, die in ihrer Zusammensetzung auftreten.
309829/1050
Es wird gezeigt, daß die Vorteile der Rückkopplungsdecodierung schwerer wiegen als die Nachteile, die sie
zeigt (da sie die Ausbreitung von Fehlern begünstigt).
Der^n.dromterm und der Replikterra müssen daher auf die
Summen bezogen verstanden werden, bei denen an bestimmten Bits, die in ihrem Ausdruck auftreten, Korrekturen
durchgeführt wurden.
Man erhält nun, wenn man mit b". das Bit bezeichnet,
das b1 . gleich oder ungleich ist, als- Ergebnis einer
vorherigen Entscheidung über die wahrscheinliche Größe
von b.: | + b | η-5 |
η,η ~~ ; η-3 | ||
Rn,n+3 = b'n+ | ||
b"n-6
Rn,n+5 = b'n+5 + b'n+2 + b"n-4 + P'n+5
Rn,n+9 = b'n+9 + b'n+6 + b'n+4 + p'n+9 (M)
Außerdem kann man einer binären Größe, die mit einem Fehler behaftet sein kann, ihre Fehlerwahrscheinlichkei·1:
P und ihre Exaktheitswahrscheinlichkeit J-P = Q zuordnen.
Man kann sie auch durch eine Funktion V charakterisieren,
die hier als Wahrscheinlichkeit bezeichnet wird und durch
2-P
V = log» -p— definiert ist, wo
V = log» -p— definiert ist, wo
des Logarithmus willkürlich ist.
2-P
V = log» -p— definiert ist, wobei die Wahl der Basis m
V = log» -p— definiert ist, wobei die Wahl der Basis m
V ist eine steigende Funktion der Exaktheitswahrscheinlichkeit Q=I-P, die sich von minus Unendlich nach
plus Unendlich ändert, wenn Q von O auf 1 steigt und die durch den Wert O für P=Q= 1/2 geht.
309829/1050
Der Vorteil der Verwendung der Wahrscheinlichkeit ist folgender:
Wenn zunächst die Größe O einer binären Größe χ eine
Wahrscheinlichkeit V (x = O) hat, ist die Wahrscheinlichkeit der Größe 1 V (x = 1) = - V (x = O) .
Wenn man dagegen η unabhängige wa priori "-Bewertungen
einer binären Größe betreachtet,deren h gleich O sind
bei den jeweiligen a priori-Wahrscheinlichkeiten V', V1 2 ... V* und deren k gleich 1 sind bei den jeweiligen
a priori-Wahrscheinlichkeiten V1, VM 2 ... V"k/ dann ist
die "a posteriorin-Wahrscheinlichkeit (d.h. das Ergebnis
der Gesamtheit der Daten, über die man verfügt) der Größe O: -.-■-
V (X=O) =
während die "a posteriori"-Wahrscheinlichkeit der Größe 1:
V (X=I) = (V"1+V"2+ ... +V"k) - (V'j+V'2+ ... +Vj1)
In der Praxis hält man als Wahrscheinlichkeit nur diejenigen zurück, die positiv sind ( P<l/2), da man stets
zu diesem Fall zurückgelangen kann, indem man die Größe der betrachteten Bewertung umkehrt.
Unter diesen Bedingungen kann man bestimmen, einer binären, zufälligen Variablen eine algebraische Größe zuzuordnen,
deren Signal ihre binäre Größe z.B. das Vorzeichen + für die Größe 0 und das Vorzeichen - für die
Größe 1 charakterisiert und deren absolute Größe gleich der Wahrscheinlichkeit ist.
Die a posteriori-Bewertung, die sich von η unabhängigen
Bewertungen eines gleichen Bits ergibt, algebraischer Größen a , a "... a , ist daher durch das Vorzeichen
der algebraischen Summe a. + ao + ... + a gegeben und
JL £*
ΓΙ
die Wahrscheinlichkeit dieser Bewertung durch die absolute Größe dieser Summe.
309829/1050
Außerdem muß der Decodierer gemäß der Erfindung die Wahrscheinlichkeit der komplexen Repliken bestimmen,
d.h. die Modulo-2-Summe mehrerer zufälliger Bits.
Daher bildet man in dem Decodierer gemäß der Erfindung die algebraische Summe der Wahrscheinlichkeiten wenigstens
bestimmter Repliken eines gleichen Informationsbits , welche zuvor mit dem Vorzeichen + oder dem
Vorzeichen - entsprechend der Größe dar Replik versehen wurden, und wählt für dieses Bit die binäre Größe entsprechend
dem Vorzeichen der algebraischen Summe.
Diese Decodierung kann durch numerische Vorrichtungen,
die gewöhnlich als digital bezeichnet werden und die mit einer bestimmten.Genauigkeit die verschiedenen- notwendigen
Operationen durchführen, ohne daß eine Beschränkung, sogar eine wesentliche Beschränkung
der Genauigkeit dieser Operationen die Ergebnisse wesentlich ändert, d.h. die korrigierten Größen, die
schließlich den verschiedenen Bits zugeordnet werden.
Bezugnehmend auf die Ausdrücke der Repliken stellt man
fest, daß es notwendig ist, neun Informationsbits, neun Paritätsbits ebenso wie die neun Informationsbits, die
evtl. korrigiert sind und dem Prüfbit vorangehen, zu speichern. Die gleichen Überlegungen gelten für die
Wahrscheinlichkeiten.
Fig. 2 zeigt einen zweistufigen bewerteten Decodierer, dessen erste Stufe im einzelnen gezeigt ist und dessen
zweite, die durch den Block 100 dargestellt ist, dieser gleich ist.
Die erste Stufe weist einen Kreis der Größen und einen Kreis der Wahrscheinlichkeiten auf, die einen algebraischen
Addierer 60 speisen.
309829/1050
Der Kreis der Größen weist zwei Eingänge 24 und 23 auf, die jeweils die Bits b und ρ erhalten, die an den Ausgängen
14 und 13 des Codierers der Fig. 1 auftreten.
Dieser Kreis weist ein Register 25 auf, das dem Register 15 der Fig. 1 gleich ist. Seine Stufen sind ebenso
von 9 bis O ausgehend von seinem Eingang bezeichnet, der aus dem Eingang 24 des Decodierers besteht.
Das Register 25 weist einen Eingang auf, der mit einem Eingang 2O verbunden ist, der Impulse I1 erhält, die
zum We.itersehalten des Registers bestimmt sind. Diese
Impulse If sind in der Phase auf die Bits synchronisiert,
die von der einen oder anderen von üblichen Vorrichtungen erhalten werden, die zu diesem Zweck in allen binären
Übertragungssystemen verwendet werden.
Zur Speicherung der Paritätsbits wird ein Register 45, das dem Register 25 gleich ist, vom Paritätseingang 23
gespeist und erhält die Taktimpulse I1 an seinem Schalteingang.
Der Addierer 60, der gespeist wird, wie später gezeigt wird, wenn das Bit b1 die Stufe O des Registers 25 belegt,
liefert an seinem Ausgang das entsprechende Ausgangsbit. Dieser Ausgang speist ein Schieberegister 5
mit neun Stufen, die ausgehend von seiner Eingangsstufe von -1 bis -9 numeriert sind. Dieses Register erhält
außerdem die Taktimpulse an seinem Schalteingang.
Der Decodierer weist vier Modulo-2-Addierer 36 bis 39
auf, die vier komplexe Repliken entsprechend den zuvor angegebenen Formeln liefert und dessen Verbindungen
sich aus diesen Formeln ergeben:
Der Addierer 36 ist mit seinen vier Eingängen mit den Ausgängen der Stufen -3, -5 und -9 des Registers 55
309829/ 1050
und der Stufe O des Registers 45 verbunden und liefert
Der Addierer 37 ist mit seinen vier Eingängen mit den Ausgängen der Stufe 3 des Registers 25, der Stufen -2
und -6 des Registers 55 und der Stufe 3 des Registers 45 verbunden und liefert R .-,.
n,n+3
Der Addierer 38 ist mit seinen Eingängen mit den Ausgängen
der Stufen -4 des Registers 55, 2 und 5 des Registers
25 und 5 des Registers 45 verbunden und liefert Rn,n+5*
Der Addierer 39 ist mit seinen vier Eingängen mit den Ausgängen der Stufen 9, 6 und 4 der Register 25 und 9
des Registers 45 verbunden und liefert R . n.
n,n+9
Die Ausgänge der vier Addierer 36 bis 39 und der Ausgang
der Stufe O des Registers 25 speisen die fünf Eingänge der Gruppe von Eingängen 61 des Addierers 60.
Jedem Eingangsbit des Größenkreises entspricht eine Wahrscheinlichkeit. Diese kann z.B., berücksichtigt
man die allgemeine Pehlerwahrscheinlichkeit in der Verbindung nicht, für die betrachtete Funktionsperiode
fest sein.
Diese kann auch eine in Abhängigkeit von der Fehlerwahrscheinlichkeit
bewertete Wahrscheinlichkeit unter Berücksichtigung der Qualität des empfangenen Signals
sein, das das Eingangsbit darstellt. In dem einen oder anderen Fall kann diese Wahrscheinlichkeit der Größe
nach bestimmt und durch eine Anzahl von r Bits parallel dargestellt werden. Man nimmt z.B r = 4 an. Zur Verdeutlichung
der Sprache verwendet man den Ziffernterm zur Bezeichnung der Bits, die zur Darstellung einer
Wahrscheinlichkeit im binären Zahlensystem dienen.
309829/1050
Der Wahrscheinlichkeitskreis, der nun beschrieben wird, arbeitet für die verschiedenen Ziffern, die für eine
Wahrscheinlichkeit charakteristisch sind, parallel.
Um die Figur nicht zu überfüllen, sind die Mehrfacheingänge,
-ausgänge und -verbindungen, die parallele Elemente aufweisen, die jeweils den Ziffern einer Zahl
zugeordnet sind, durch einen Ausgang, einen Eingang oder eine einzige Verbindung dargestellt, die durch eine breitere
Linie als die einfachen Eingänge, Ausgänge oder Verbindungen gezeichnet sind.
Der Wahrscheinlichkeitskreis besteht aus Elementen, die denen des Größenkreises entsprechen, die jedoch den
entsprechenden nicht gleich sind und ein Element des Wahrscheinlichkeitskreises ist durch eine um 2OO größere
Zahlals das entsprechende Element des Größenkreises dargestellt.
Der Wahrscheinlichkeitskreis weist daher zwei Mehrfacheingänge 224 und 223 auf, die jeweils zu Wahrscheinlichkeiten
gehören, die Eingangsparitäts- und Informationsbits zugeordnet sind.
Der Mehrfacheingang 224 speist eine Einheit 225 von r parallel Registern, von denen jedes dem Register 25
gleich ist. Der Block ist in zehn Kästchen unterteilt, die wie das Register 25 numeriert sind. Jedoch symbolisiert
jedes Kästchen der Zeichnung r Stufen der gleichen Ordnung der r Register, eine Einheit, die als "Mehrfachstufe"
bezeichnet wird und der mit jedem Kästchen verbundene Ausgang ist ein Mehrfachausgang, der von den
Ausgängen der Stufen der gleichen Ordnung in der Einheit 225 gebildet wird.
309829/ 10S0
Der Wahrscheinlichkeitskreis weist zwei weitere Einheiten 245 und 255 von r parallelen Registern auf, die
in der gleichen Weise den Registern 45 und 55 des Größenkreises entsprechen.
Jede der drei Registereinheiten weist einen Schalteingang
auf, der mit dem Eingang 20 verbunden ist, der die Taktimpulse empfängt.
Den vier Module—2-Addieren 36 bis 39 des Größenkreises
entsprechen vier Rechenwerke 236 bis-239, die .von den
Registereinheiten 225, 245 und 255 in der gleichen Weise wie die Addierer 36 bis 39 von den Registern 25,
45 und 55 gespeist werden, jedoch mit dem Unterschied, daß die einer einfachen Verbindung des Größenkreises
entsprechende Verbindung eine Mehrfachverbindung ist,
die einen Mehrfachausgang einer Registereinheit mit einem Mehrfacheingang des Rechenwerks verbindet.
Jedes dieser Rechenwerke berechnet mit einer Näherung,
die später genauer erläutert wird, die Wahrscheinlichkeit der Replik, die im gleichen Zeitpunkt von dem
Addierer des Größenkreises geliefert wird, dessen entsprechendes Element er bildet, und die Zahlen von r
Ziffern, die die Wahrscheinlichkeiten der Repliken übertragen, werden auf die zweite Gruppe 62 mit fünf
Eingängen des algebraischen Addierer 60 gegeben; die fünf Eingänge sind hier Mehrfacheingänge.
Der algebraische Addierer 60 ist ein üblicher digitaler Addierer, der die algebraische Summe der fünf Zahlen
bildet, deren absolute Größen ihm jeweils über seine fünf Mehrfacheingänge 62 und deren Vorzeichen ihm über
die fünf einfachen Eingänge 61 zugeführt werden, wobei ein Bit O dem Vorzeichen + und ein Bit 1 dem Vorzeichen
- entspricht, wie zuvor angegeben wurde.
309829/1050
Der Addierer 60 liefert an seinem einfachen Ausgang die evtl, korrigierte Größe des Prüfbits. Diese Größe
ist 1, wenn das Ergebnis der algebraischen Addition negativ ist, und O, wenn dieses Ergebnis positiv ist.
Er liefert außerdem zugleich an seinem Ausgang, der die Registereinheit 255 speist, die Wahrscheinlichkeit
des Bits, das er an seinem Ausgang 71 liefert. Diese Wahrscheinlichkeit ist "gemäß der obigen Angabe die
absolute Größe des Ergebnisses der algebraischen Addition. . "
Diese Vorrichtung eignet sich leicht zur Wiederholung. Es wird daran erinnert, daß eine wiederholte Decodierung
darin besteht, die Decodieroperation zu wiederholen, indem man bei den Eingangssignalen Entscheidungen
berücksichtigt, die bei der von der vorangehenden Vorrichtung durchgeführten Decodierung getroffen wurden.
Die wiederholte Decodierung wurde für eine Mehrheitsdecodierung, d.h. eine nicht bewertete unter Verwendung
der Syndrome in der Französischen Patentschrift 2 062 vorge s ch1agen.
Fig. 2 zeigt eine zweite Stufe 100, die dem Decodierer gleich ist, der Eingänge 24, 23, 224 und 223 aufweist,
die jeweils mit den Ausgängen 71, 123 (Ausgang der Stufe O des Registers 45), 72 und 323 (Ausgang der Stufe O
des Registers 245) der ersten Decodierstufe verbunden sind, wobei der EingangΛ2Ο beiden Stufen gemeinsam ist.
Es sind auch die vier Ausgänge 71, 72, 123 und 323 der zweiten Decodierstufe dargestellt, wobei die beiden
letzten nur für die Speisung eines Modulo-2-Addierers und eines Wahrscheinlichkeitsrechenwerks dieser Stufe
verwendet werden, wenn keine dritte Stufe vorhanden ist.
309829/1050
Das Register 55 einer Decodierstufe kann mit dem Register
25 der folgenden Stufe und ebenso kann die Registereinheit 255 einer Stufe mit der Registereinheit 225 der folgenden
vereinigt werden.
Mit Ausnahme der Rechenwerke 236 bis 239, die untereinander
gleich sind, sind die Elemente des Decodierers der Fig. 2 alle übliche Elemente.
Es werden nun verschiedene Einrichtungen angegeben, die zur Verwirklichung dieser Rechenwerke geeignet sind.
Die Rechnung zeigt» daß die Wahrscheinlichkeit V. o
der Summe (M) von η Bits der jeweiligen Wahrscheinlichkeiten
V1, V2, Vn ist:
y V1 j 3F"1 /Έ(V1).f(V9)...f(Vn)7 mit f(V) = E-Zl
Χ,έ,·.·Ι1 *— ί ί η— τη +1
f bezeichnet hierbei die inverse Funktion von f, d.h.
f"1 ß. (X)/ = x.
Man kann eine ausreichende Genauigkeit beibehalten, wenn
man sidb. auf die ganzen Größen der Wahrscheinlichkeit V
unter der Bedingung der Wahl einer ausreichend niedrigen Basis m des in dem Ausdruck von V verwendeten Logartihmus
beschränkt.
Wenn P gegen O strebt, strebt V gegen log =■ = - log P
und P strebt gegen m" , wobei das Verhältnis zwischen
zwei Fehlerwahrscheinlichkeiten, die zwei aufeinanderfolgenden ganzen Größen von V entsprechen, daher gegen
— strebt.
Eine konkrete Ausführungsform des Rechenwerks erfordert auch die Begrenzung auf ein Maximum A der Wahrscheinlichkeiten,
die praktisch verwendbar sind.
309829/105Ö
Es wird nun eine Funktion g(V) als der gesamte Teil durch Fehlen von
-|Aloge ^f (V) J
definiert.
Der Koeffizient des Neper'sehen Logarithmus wurde derart
gewählt, daß das Minimum von g(V) für V = A gleich 1 ist.
Man erhält daher
V1^2 = g"1 Z~S(vi>
+ g(V2)_7
woraus sich ergibt,, daß:
g (V1^2) = g(vx) + g(V2)
und daher, daß die Modulo-2-Summe einer beliebigen Zahl
ρ von Termen jeweiliger Wahrscheinlichkeiten V. (I=O.,2 ... p)
eine derartige Wahrscheinlichkeit V, o hat, daß
1,2...ρ
*(V1,2 ...p>
-E^V1).
Z.B. gibt für m = 2, A = 15 die folgenden Tabelle die
15—V Werte von V und g(V) ebenso wie die Größen von 2 an.
Daraus folgt, daß g(V) mit einer sehr hohen Genauigkeit
15—V
durch 2 gebildet werden kann, wenn die Wahrscheinlichkeit nicht zu gering ist.
V | g(v) | 215-V |
O | - unendlich | |
1 | 18 000 | 16 384 |
2 | 8 369 | 8 192 |
3 | 4 118 | 4 096 |
4 | 2 051 | 2 048 |
5 | 1 024 | 1 024 |
6 | 512 | 512 |
7 | 256 | 256 |
8 | 128 | 128 |
9 | 64 | 64 |
10 | 32 | 32 |
11 | 16 | 16 |
12 | 8 | 8 |
13 | t | 4 |
14 | 1 | 2 |
15 | 1 |
m/40
In Fig. 3 weist das Rechenwerk 239 z.B. vier Mehrfacheingänge
81, 82, 83, 84 mit vier Leitungen auf, von denen jede die jeweiligen binären Zahlen der Wahrscheinlichkeiten
Vn+9, Vn+6, Vn+4 und Vn+9 erhält (die Markierung *
gibt an, daß es sich um die Wahrscheinlichkeit eines Paritätsbits handelt, die jeweils von den Stufen 9, 6
und 4 des Mehrfachregisters 225 und der Stufe 9 des Registers 245 geliefert werden). Die vier Leitungen des
Mehrfacheingangs 81 sind· mit den vier Eingängen eines
"Binär-Positions-Decodierers" 91 mit 15 Ausgängen entsprechend
den 15 ganzen Größen 1 bis 15 verbunden, die von V g eingenommen werden können. Der Decodierer gibt
an seinemj-tenAusgang ein Signal ab, wenn die auf seine
Eingänge gegebene Zahl j ist. Die Ausgänge 15 des Decodierers 91 sind mit 15 Eingängen eines "Binär-Positions-Codierers"
101 mit 16 Ausgängen verbunden, der im binären Zahlensystem die Zahl g(j) der zweiten
Spalte der vorherigen Tabelle liefert.
Die anderen Mehrfacheingänge des Rechenwerks speisen identische Kreise, die die Decodierer 92, 93, 94 und
die Codierer 102, 103 und 104 umfassen. Die Mehrfachausgänge der vier Codierer sind jeweils mit den Eingängen
eines binären Addierers 105 für vier Zahlen verbunden, der die Summe G der Funktionen g der vier Eingangswahrscheinlichkeiten
liefert.
Nimmt man auf die Tabelle der Größen von g(V) Bezug und berücksichtigt, daß V sich nur zwischen 1 und 15 ändern
kann, so sieht man, daß G Größen zwischen 4 und 72 000 einnehmen kann.
Man bezeichnetmit U, die Größe von g(V) , die für V = k
+ 1/2 (k = 1,2 ... 13) so nahe wie möglich auf ihre ganze Größe zurückgeführt ist, und ordnet man der betrachteten
Replik die Größe V = k zu, wenn G zwischen
309829/ 1050
U. τ und U, (k_>
2) liegt, unä die Größe V=I, wenn
Ko"x Ko °
G größer als ϋχ ist.
G größer als ϋχ ist.
Hierzu sind die Ausgänge des Addierers mit einem Vergleichskreis
106 verbunden, der G mit diesen 13 Größen von U, vergleicht und die entsprechende Wahrscheinlichkeit
in Form einer binären Zahl mit vier Ziffern liefert.
Es ist ersichtlich, daß das Schema der Fig. 3 wesentrereinfacht
;
durchführt.
durchführt.
lieh vereinfacht ist, wenn man die Annäherung g(V) =
„15-V
In diesen Fällen hat jeder "Binär-Positions-Codierer"
nicht mehr als 15 Ausgängen (die maximale Größe von g(V) = 214, wobei V " 1,2 ... 15) und befiehlt nur
das Auftreten der Ziffer 1 an seinem (16-j)-ten Ausgang wenn seinj-ferEingang gespeist wird (j ist die Größe
der Eingangswahrscheinlichkeit).
Die von dem Addierer 105 gelieferte Summe beträgt minimal 4 und maximal 2
Man kann ebenso für die Schwellwertgrößen die Annäherung
ük = 3 . 213~k für k = 1,2 ... 13 annehmen.
Man stellt nun fest, daß der Vergleich von G mit U ,
W U2 ... U13 auf die Bestimmung der Bewertung 2 der Ziffer
1 stärkerer Bewertung in der charakteristischen Zahl von G und die Bestimmung der Größe D der Ziffer unmittelbar
geringerer Bewertung zurückgeführt ist.
Für W gleich oder größer als 14 wird die Wahrscheinlichkeit der Replik gleich 1 gewählt.
Für W kleiner als 14 wird die Wahrscheinlichkeit der Replik gleich 15 - W - D gewählt.
309829/ 1 0 SO
Man stellt fest, daß die für die Werte von V vorgeschlagene
Größenbestimmung es ermöglicht, eine einfachere Berechnung von V. 2 n mittels toter Speicher
bzw« Matrizen durchzuführen.
Z.B. liefert eine erste Matrix, die die decodierten Größen von V. und V2 erhält, die decodierte Größe von
V. o , wobei eine zweite Matrix der Berechnung von
V1 « -mittels V. o und V, zugeordnet ist usw. Alle
Matrizen sind gleich und mittels einer Anfangsberechnung verdrahtet, die sich nur auf (1 + 2 + ... + 15 + 16) =
136 Fälle bezieht. Es ist daher leicht, die Größe von
V, o „ zu codieren.
x,<2,..«n .
x,<2,..«n .
Schließlich berührt eine größere Vereinfachung der Kreise auf der experimentellen Feststellung, die durch
theoretische Überlegungen bestätigt wird, daß man auch mit Vorteil die Formel der Wahrscheinlichkeit verwenden
kann, wobei man sich mit der sehr einfachen Annäherung zufrieden gibt, die darin besteht, daß man für
V, o den kleinsten Wert der Größen V1 , V_ ... V
l,£...n 12 η
wählt. Dieser Vorgang kann leicht durch übliche digitale
Berechnungen, insbesondere durch Vergleich von V1 und V«,
dann der kleineren Größe diesec beiden mit V3 usw.
durchgeführt werden.
Wenn alle V. untereinander gleich sind oder mehrereV.
die gleiche minimale Größe haben, nimmt man diese gleiche
Größe für V1 o „an· Dennoch ist zu bemerken, daß
11 ζ ι ...η
die vorgeschlagene Vereinfachung in diesem Fall weniger günstig ist.
Andererseits ist ersichtlich, daß die Paritätsbits und die Wahrscheinlichkeiten, die ihnen zugeordnet sind,
durch die aufeinanderfolgenden Stufen des Decodierers
ungeändert bleiben. Da ein Paritätsbit in dem Ausdruck
309829/10SÖ
einer jeden Replik vorkommt, folgt daraus, daß in jeder
Stufe die Wahrscheinlichkeit der Repliken durch die Anfangswahrscheinlichkeit der Paritätsbits stärker begrenzt
ist. Tatsächlich bewirken die Fehlerkonfigurationen, die selten sind und sich auf die Mehrheit wenigstens der
Paritätsbits beziehen, die in dem Ausdruck der Repliken vorhanden sind, die einem gleichen Informationsbit
zugeordnet sind, eine fehlerhafte Entscheidung hervor, daß die Wiederholung nicht zu einer Korrektur in der
Lage ist.
Dieser Nachteil wird bei einer Ausfuhrungsform vermieden,
die nun beschrieben wird. Es wird zunächst darauf aufmerksam gemacht, daß, wenn g + 1 (mit q wenigstens gleich
3) Repliken vorhanden sind, die jedem Informationsbit zugeordnet sind, eine Entscheidung über dieses Bit nur
eine kleinere Zahl verwenden kann. Das Prinzip dieser Ausführungsform besteht darin, für die Entscheidung nur
q - 1-Repliken zu verwenden, die dem Prüfinformationsbit
zugeordnet sind. Die Bits der beiden restlichen Repliken, die anders kombiniert sind, ermöglichen eine analoge bewertete
Entscheidung über das Paritätsbit der gleichen Ordnung wie das Prüfinformationsbit, wobei man zwei
unabhängige Repliken bildet.
Die beiden für die Entscheidung über das Informationsbit nicht verwendeten Repliken sind das empfangene Informationsbit
selbst, z.B. b1 , und die Replik R ,
η1 n,n
deren Ausdruck bereits angegeben wurde, z.B.
Rn.n - b"„-5 + b"n-9 + *"„ (M>
Man. kann leicht beweisen, daß
Dn,n= b"n-3 + b"n-5 + b"„-9 + b'n tM>
eine Replik des Paritätsbits pn isty p* ist hiervon
offensichtlich eine andere.
309829/10SO
Die Bits, die verwendet werden, um sie zu bilden, sind
die gleichen wie die der beiden nicht verwendeten Repliken von b .
Eine Bewertung des Paritätsbits ρ erhält man daher
durch Addition der algebraischen Größen von p1 und
D , d.h. durch Substitution von b1 bis p1 in R .
Das Schema der entsprechenden in Fig. 4 gezeigten Vorrichtung geht direkt auf dieses Prinzip zurück.
Die in den Fig. 2 bis 4 die gleichen Nummern tragenden Bauelemente sind gleich. Wie in Fig. 2 ist ein bewerteter
Decodierer mit zwei Stufen gezeigt, bei dem nur die erste Stufe im einzelnen dargestellt ist; die zweite
Stufe, die durch den Block 101 dargestellt ist, ist dieser gleich.
Wie in der Fig. 2 unterscheidet man zwei Kreise, einen der Größen und einen der Wahrscheinlichkeiten.
Das Schema der Fig. 4 weist zwei algebraische Addierer 160 und 260 an, die den Addierer 60 der Fig. 2 ersetzen
und von denen jeder zwei Gruppen von Eingängen 161 und 261 einerseits und 261 und 262 andererseits aufweisen,
die jeweils mit dem Größenkreis und dem Wahrscheinlichkeitskreis verbunden sind.
Der Addierer 160 erhält an seinen Eingangsgruppen 161 und 162 die Signale der Modulo-2-Addierer 37, 38 und
39 und der Rechenwerke 237, 238 und 239. Diese Bauelemente
sind den entsprechenden der Fig. 2 gleich und ebenso geschaltet.
Der Addierer 260 erhält an seinen beiden Eingangsgruppen 261 und 262 die Signale, die jeweils von dem Modulo-2-Addierer
136, der Stufe der Ordnung 0 des Registers 45,
309829/ 10S0
dem Rechenwerk 336 und der Mehrfachstufe der Ordnung O
der Registereinheit 245 abgegeben werden.
Der Modulo-2-Addierer 136 und das Rechenwerk 336 sind
ihren entsprechenden Bauelementen 36 und 236 der Fig. 2 gleich, jedoch in der nun angegebenen Weise (entsprechend
dem bereits erwähnten Prinzip) geschaltet:
Die Eingänge des Addierers 136 sind mit der Stufe O des
Registers 25 und mit den Stufen der Ordnung -3, -5 und -9 des Registers 55" verbunden. Die Eingänge des Rechenwerks
336 sind mit der Mehrfachstufe der Ordnung O der Registereinheit 225 und mit den Mehrfachstufen der Ordnung
-3, -5 und -9 der Registereinheit 255 verbunden.
Die Ausgänge 71 und 72 des Addierers 160 ebenso wie die
Ausgänge 123 und 323 des Addierers 260 spielen die gleiche Rolle wie die Ausgänge, die die gleiche Nummer
wie in Fig. 2 tragen und sind in der gleichen Weise mit der folgenden Stufe verbunden.
Es ist ersichtlich, daß in den Decodierern der Fig. 2 und 4, wenn die Eingangswahrscheinlichkeiten einer gleichen,
allgemeinen Fehlerwahrscheinlichkeit entsprechen, die Verarbeitung der entsprechenden Eingangssignale auf
die Verarbeitung eines festen digitalen Signals zurückgeführt wird. In dem entgegengesetzten Fall unter der
Annahme, daß P die bekannte Fehlerwahrscheinlichkeit in digitaler Form ist, ist es leicht, einmal für alle diskreten
Größen PQ, P1 ... P,, festzulegen, daß V » j
für P zwischen P., und P. und V=A für P kleiner als
Vi ist·
Es ist ersichtlich, daß der Addierer 60 des Decodierers der Fig. 2 und die Addierer 160 und 260 des Decodierers
der Fig. 7 ein Ergebnis Null liefern können. Diese Addierer
309829/ 1 OSO
können z.B. leicht derart betrieben werden, daß sie nun willkürlich das Signal O am Ausgang der Größen
und die der Größe nach bewertete kleinste verwendete Wahrscheinlichkeit (d.h. 1 bei den beschriebenen Ausführungsbeispielen)
an dem Wahrscheinlichkeitsausgang liefern.
309829/1 OSO
Claims (8)
- PatentansprücheVorrichtung zur bewerteten Decodierung nach Art der Rückkopplungsdecodierung von binären Informationen, die in einem systematischen, wiederholten Code übertragen werden, der sich zur Schwellwertdecodierung eignet, wobei die Decodiervorrichtung mit jedem Eingangsbit ^ein Wahrscheinlichkeitssignal erhält und die Wahrscheinlichkeit V einer binären Größe als eine1—P
log -=— proportionale Größe definiert ist und P ihre Fehlerwahrscheinlichkeit und m eine positive Zahl ist, bestehend aus Verarbeitungseinrichtungen für jedes empfangene Informationsbit, das eine einfache Replik des entsprechenden gesendeten Bits darstellt, um q1 (q1 i3t eine ganze positive Zahl) unabhängige komplexe Repliken dieses gesendeten Bits zu erzeugen, die aus den. q' Modulo-2-Summen bestehen, die sich jeweils aus der unterdrückung des' empfangenen Bits in q1 Syndronen, die es enthalten, und die Substitution der korrigierten Größe gegen die empfangene Größe für die Informationsbits ergeben, die in diesem Syndrom vorhanden sind und zuvor korrigiert wurden, einer Vorrichtung, um wenigstens für jede der komplexen Repliken ihre Wahrscheinlichkeit zu berechnen, wobei diese Rechenvorrichtung hierzu für die Berechnung der Wahrscheinlichkeit einer gegebenen komplexen Replik die Wahrscheinlichkeitssignale der Informationsbits erhält, die in dieser Replik vorhanden sind und über die noch nicht entschieden wurde, und eine Entscheidungsvorrichtung, die für jedes Informationsbit q" (q">l) Repliken dieses Bits und ihre jeweiligen Wahrscheinlichkeitssignale erhält und die binäre Ausgangsgröße der Informationsbits liefert, dadurch gekennzeichnet, daß die Entscheidungsvorrichtung ein Addierer ist, der die algebraische Summe der Wahrscheinlichkeiten der q" komplexen Repliken309829/10S0bildet, denen zuvor das Vorzeichen + oder - in Abhängigkeit von der binären Größe der betrachteten Replik zugefügt wird, und der als binäre Ausgangsgröße das dem Vorzeichen der algebraischen Summe entsprechende Bit liefert, daß der Addierer auch ein Wahrscheinlichkeitssignal der binären Ausgangsgröße liefert, das die absolute Größe der algebraischen Summe überträgt, und daß die Rechenvorrichtung außerdem als Eingangssignale für die Berechnung der Wahrscheinlichkeit einer komplexen Replik, die ein oder mehrere Bits, über die bereits entschieden wurde, als Wahrscheinlichkeitssignale zuläßt, die für dieses bzw. diese Bits von der Entscheidungsvorrichtung geliefert werden. - 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Addierer ein digitaler Addierer ist und daß die auf die Rechenvorrichtung und den Addierer gegebenen Wahrscheinlichkeitssignale digitale Signale sind, die für eine quantitativ bemessene Größe von V charakteristisch sind, die nach unten durch eine nicht negative Größe a und nach oben durch eine positive Größe A begrenzt wird.
- 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Anzahl der Paritätsbits gleich der Anzahl der Informationsbits in diesem Code ist, daß die maximale Anzahl q unabhängiger komplexer Repliken, die für ein Informationsbit erzeugt werden können, wenigstens gleich 3 ist, daß die diejenige dieser q Repliken, die das Paritätsbit der niedrigsten Ordnung enthält, kein weiteres enthält, daß die q" für die Entscheidung über ein Informationsbit verwendeten Repliken die (q - 1) anderen komplexen Repliken dieses Bit's sind, und daß die Decodiervorrichtung Verarbeitungseinrichtungen zur Erzeugung einer komplexen Replik eines jeden Paritätsbits, die aus der Modulo-2-Summe besteht, die dadurch erhalten wird, daß in der komplexen Replik eines Infcrmations-309829/105Öbits, die dieses Paritätsbit enthält und mit Ausnahme derjenigen, die für dieses Informationsbit verwendet werden, dieses Informationsbit gegen dieses Paritätsbit ersetzt wird, Verarbeitungseinrichtungen digitaler Signale, die wenigstens näherungsweise für die Wahrscheinlichkeit der komplexen Replik der Paritätsbits charakteristisch sind, und eine zweite Entscheidungsvorrichtung aufweist, die aus einem digitalen Addierer besteht, der für jedes .Paritätsbit auf seine einfache Replik, die aus dem entsprechenden empfangenen Bit und seiner komplexen Replik besteht, und die Wahrscheinlichkeitssignale dieser beiden Repliken in der gleichen Weise einwirkt, wie der erste Addierer auf die q" Repliken eines jeden Informationsbits und ihre Wahrscheinlichkeiten einwirkt.
- 4. Vorrichtung zur wiederholten Decodierung, dadurch gekennzeichnet, daß sie in Reihe η (η>1) Decodiervorrichtungen nach Anspruch 3 aufweist, die im folgenden als einfache Decodiervorrichtung^ bezeichnet sind und daß die (p + l)-te einfache Codiervorrichtung als Eingangsinfοrmationsbit und als ihnen zugeordnete Wahrscheinlichkeitssignale die binären Größen und die ihnen zugeordneten Wahrscheinlichkeitssignale, die von der Entscheidungsvorrichtung der ρ - ten. einfachen Decodiervorrichtung zugeführt werden, und als Eingangsparitätsbits und als ihnen zugeordnete Wahrscheinlichkeitssignale die gleichen binären Größen und Wahrscheinlichkeitssignale, die geeignet verzögert sind, wie die ρ - te einfache Decodiervorrichtung eintreten lässt.
- 5. Vorrichtung zur wiederholten Decodierung, dadurch gekennzeichnet, daß sie in Reihe η ( η>1) Decodiervorrichtungen nach Anspruch 3 aufweist, die im folgenden309829/ 105Öals einfache Decodiervorrichtungen bezeichnet sindf und daß die (ρ + l)-fe Decodiervorrichtung als Eingangsinformationsbits und als ihnen zugeordnete Wahrscheinlichkeitssignale die binären Größen und die ihnen zugeordneten Wahrscheinlichkeitssignale, die von den beiden Entscheidungsvorrichtungen der ρ - ten Decodiervorrichtungen geliefert werden, eintreten lässt.
- 6. Vorrichtung nach einem der Ansprüche 2 bis 5, dadurch1—P gekennzeichnet/ daß die Wahrscheinlichkeit V = log2 —=— und daß die quantitativ erfaßten Größen von V ganze Zahlen sind.
- 7. Vorrichtung nach einem der Ansprüche 2 bis 6f dadurch gekennzeichnet, daß die Rechenvorrichtung aus Matrizen besteht.
- 8. Vorrichtung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Rechenvorrichtung für die Wahrscheinlichkeit V1 o „ einer komplexen Replik, dieif£fι·· ηaus den Termen der jeweiligen quantitativ erfaßten Wahrscheinlichkeiten V , V2 ... V besteht, die kl der Größen V., V0 ... V liefert. j309829/1OSÖ
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7200497A FR2173640B1 (de) | 1972-01-07 | 1972-01-07 | |
FR7243744A FR2210054B2 (de) | 1972-12-08 | 1972-12-08 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2300505A1 true DE2300505A1 (de) | 1973-07-19 |
DE2300505B2 DE2300505B2 (de) | 1975-02-06 |
DE2300505C3 DE2300505C3 (de) | 1975-09-25 |
Family
ID=26216821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2300505A Expired DE2300505C3 (de) | 1972-01-07 | 1973-01-05 | Vorrichtung zur bewerteten Rückkopplungsdecodierung von binären Informationen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3805236A (de) |
DE (1) | DE2300505C3 (de) |
GB (1) | GB1385302A (de) |
NL (1) | NL7300120A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872432A (en) * | 1974-04-10 | 1975-03-18 | Itt | Synchronization circuit for a viterbi decoder |
US4015238A (en) * | 1975-11-24 | 1977-03-29 | Harris Corporation | Metric updater for maximum likelihood decoder |
FR2458179A1 (fr) * | 1979-05-31 | 1980-12-26 | Thomson Csf | Dispositif de decodage binaire et systemes de transmission comportant un tel dispositif |
GB2063628B (en) * | 1979-11-17 | 1983-12-07 | Racal Res Ltd | Data transmission |
US4404674A (en) * | 1981-07-10 | 1983-09-13 | Communications Satellite Corporation | Method and apparatus for weighted majority decoding of FEC codes using soft detection |
EP0505657A1 (de) * | 1991-03-27 | 1992-09-30 | International Business Machines Corporation | Präambel-Erkennung und Synchronisationsdetektierung in Partial-Response Systemen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3697950A (en) * | 1971-02-22 | 1972-10-10 | Nasa | Versatile arithmetic unit for high speed sequential decoder |
-
1973
- 1973-01-04 US US00321015A patent/US3805236A/en not_active Expired - Lifetime
- 1973-01-04 NL NL7300120A patent/NL7300120A/xx not_active Application Discontinuation
- 1973-01-04 GB GB65173A patent/GB1385302A/en not_active Expired
- 1973-01-05 DE DE2300505A patent/DE2300505C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2300505C3 (de) | 1975-09-25 |
US3805236A (en) | 1974-04-16 |
DE2300505B2 (de) | 1975-02-06 |
GB1385302A (en) | 1975-02-26 |
NL7300120A (de) | 1973-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2060643C3 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
DE2614916C2 (de) | Konverter zur Codeumwandlung | |
DE2942825A1 (de) | Verfahren und vorrichtung zur verarbeitung sequentiell uebertragender digitaler informationsworte | |
DE2139731A1 (de) | Anordnung und Verfahren zur Code Um Setzung mit einem Assoziativ Speicher | |
DE2262070A1 (de) | Mit schieberegistern arbeitendes fehlerkorrektursystem | |
DE2263488C2 (de) | Einrichtung zur Erkennung und Korrektur von Fehlern in zwei fehlerbehafteten Spuren eines Vielspur-Datensystems | |
DE2652459A1 (de) | Umsetz-vorrichtung | |
DE2456709C2 (de) | Schaltungsanordnung zur Fehlererkennung und -korrektur | |
DE2259242C2 (de) | ||
DE2916619A1 (de) | System zum uebertragen binaerer daten ueber eine anzahl von kanaelen | |
DE2063199B2 (de) | Einrichtung zur Ausführung logischer Funktionen | |
DE2260846A1 (de) | Fehlerkorrektursystem | |
DE2300505A1 (de) | Vorrichtung zur schwellwertdecodierung | |
DE1125208B (de) | Elektrisches Vergleichsschaltungssystem | |
DE2000565A1 (de) | Fehlerkorrigierendes System zur Korrektur mehrfacher,zufaelliger Fehler | |
DE2104132A1 (de) | Anordnung zur Fehlererkennung und Fehlerkorrektur | |
EP0439649A1 (de) | Einrichtung zur Fehlermustergenerierung bei Soft-Decision-Decodierung von Blockcodes | |
DE2758952B1 (de) | Schaltungsanordnung zum Codieren oder Decodieren von Binaerinformationen | |
DE1018657B (de) | Mit Impulsgruppen nach der binaeren Zaehlweise arbeitendes Rechengeraet | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE2559258A1 (de) | Verfahren zum zeilenausschliessen in druckwerken durch vergroessern der wortabstaende | |
EP0012828A1 (de) | Schaltungsanordnung zur Korrektur von bytestrukturierten Fehlern | |
DE1524891C3 (de) | Schaltungsanordnung zur Korrektur von Fehlerbündeln | |
DE1211687B (de) | System zur linearen systematischen Kodierung | |
DE1103646B (de) | Inkrement-Rechenmaschine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8328 | Change in the person/name/address of the agent |
Free format text: MAY, H., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |