DE2259242C2 - - Google Patents
Info
- Publication number
- DE2259242C2 DE2259242C2 DE2259242A DE2259242A DE2259242C2 DE 2259242 C2 DE2259242 C2 DE 2259242C2 DE 2259242 A DE2259242 A DE 2259242A DE 2259242 A DE2259242 A DE 2259242A DE 2259242 C2 DE2259242 C2 DE 2259242C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- stages
- adder
- echo
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
Die Erfindung betrifft einen digitalen adaptiven
Echokompensator gemäß dem Oberbegriff des
Patentanspruchs 1.
Ein solcher adaptiver Echokompensator ist aus der DE-OS
20 63 183 bekannt. Er enthält Schieberegister, die dazu
verwendet werden, das Impulsansprechverhalten eines
Echopfades digital zu speichern. Hierbei werden die
Inhalte der Register in Abhängigkeit von festgestellten
Änderungen beim Impulsansprechverhalten des Echopfades
positiv oder negativ inkrementiert, und zwar in
Abhängigkeit von der Messung des Restechosignales, welches
nach der Subtraktion des nachgebildeten Echosignals vom
realen Echosignal erhalten wird.
Die steigende oder fallende Inkrementierung erfolgt
jeweils mit konstanter Geschwindigkeit, so daß diese in
diskreten Schritten mit jeweils dem gleichen
Amplitudenwert erfolgt.
Das Empfangssignal wird von der Empfangsleitung einem
Analog-Digital-Wandler zugeführt, dessen Ausgang einen
Echosimulator sowie eine Steuerschaltung beeinflußt. Die
Echosignalaufbereitung und Analyse wird mit Hilfe einer
entsprechenden Schaltung ausgeführt, wobei Kennliniendaten
für einen Inkrementalspeicher berechnet werden. Diese
Daten werden einer Addierschaltung zugeführt, welche mit
einem Speicherregister für Impulsansprechkoeffizienten in
Verbindung steht.
Der bekannte digitale adaptive Echokompensator ist
aufwendig und weist den Nachteil auf, daß er nur mit
konstanten Korrekturwerten arbeitet, so daß die
inkrementalen Schritte mit konstanter Geschwindigkeit
ausgeführt werden, d. h., die Korrekturwerte stets den
gleichen Wert aufweisen. Bei starken Echofehlern ergibt
sich der Nachteil, daß die für die Echofehlerbeseitigung
benötigte Zeit entsprechend lang ist.
In bezug auf das Auftreten von Echosignalen ist folgendes
auszuführen: Bekanntlich weisen Hybrid- bzw.
Gabelschaltungen, welche Zweidrahtleitungen mit
Vierdrahtleitungen verbinden, keine echofreie Kopplung
zwischen den Empfangsleitungen und den Sendeleitungen der
Vierdrahtverbindung auf. Ein Teil des Signales,
insbesondere das Tonsignal auf der Empfangsleitung, wird
auf die Sendeleitung übertragen und erscheint dort als
Echosignal. Wenn nun solche Vierdraht-Verbindungen zur
Nachrichtenübertragung über weite Entfernungen benutzt
werden (Unterseekabel oder Satellitenübertragung) sind
solche Echosignale besonders störend.
Daher wurden zur Beseitigung solcher Echosignale
Dämpfungsschaltungen als Echounterdrücker entwickelt, um
auftretende Echosignale entsprechend zu dämpfen. Dies
geschah durch Unterbrechung der Sendeleitung. Die Gefahr
bestand hier darin, daß insbesondere beim Doppelsprechen
das Gespräch auf der Sendeleitung abgeschnitten wurde.
Beim einwandfreien Arbeiten eines Doppelsprechdetektors
wird jedoch das Echo während des Doppelsprechens nicht
verhindert, sondern mit dem Sprechen des jeweils nahen
Teilnehmers übertragen.
Als weitere Möglichkeit zur Minimierung der Echosignale
wurden die eingangs genannten Echokompensatoren
entwickelt. Ein solcher Echokompensator unterbricht nicht
die Sendeleitung, sondern erzeugt ein nachgebildetes
Echosignal (t) vom realen Echosignal y(t). Beide
Echosignale werden voneinander abgezogen. Das
resultierende Differenzsignal ist das sog. Restechosignal
e(t). Auf der Sendeleitung verbleibt demnach ein Signal,
welches während des Doppelsprechens gleich der Summe aus
dem Sendesignal S(t) und dem Restechosignal e(t) ist.
Hierbei ist S(t) das örtliche Tonsignal. Das
Restechosignal e(t) entsteht dadurch, daß das reale
Echosignal y(t) nicht genau gleich dem nachgebildeten
Echosignal (t) ist.
Die Grundlage für die Arbeitsweise eines Echokompensators
besteht darin, daß der Echoweg als ein Filter angesehen
werden kann, welches der folgenden Bedingung genügt:
wobei
f(t)
das dem Echoweg zugeführte Signal,
k
(
τ
)
der Impulsansprechkoeffizient des Echoweges und
y(t)
das Echosignal selbst ist.
Ein X-Speicherregister speichert digital dargestellte
Abtastwerte des empfangenen Signals X(t), und zwar während
einer Periode T. Ein H-Speicherregister speichert digital
aufbereitete Impulsansprechkoeffizienten des Echoweges.
Beide Speicher arbeiten derart, daß der jeweils
vorhergehende Abtastwert im X-Speicherregister während
jeder Abtastperiode durch einen neuen Abtastwert des
Empfangssignals X(t) ersetzt wird. Mit Hilfe dieser beiden
Speicherregister wird deren Inhalt einer digitalen Faltung
unterzogen, wobei deren Inhalte bei jedem Abtastwert
miteinander multipliziert werden und wobei die
Produktergebnisse addiert werden. Somit erhält man das
nachgebildete Echosignal (t). Die
Impulsansprechkoeffizienten des Echoweges werden im
H-Speicherregister unter Verwendung der
Impulsabfragetechnik gespeichert.
Nach der Herstellung der Verbindung zwischen dem Anrufer
und dem Angerufenen wird vor dem Beginn des Gespräches ein
künstlicher Such- oder Abfrageimpuls der Empfangsleitung
zugeführt. Dieser Such- oder Abfrageimpuls durchläuft den
Echoweg. Das resultierende Signal auf der Sendeleitung ist
dann die Impulsantwort und beinhaltet den
Impuls-Ansprechkoeffizienten des Echoweges. Der
Impulsansprechkoeffizient wird während der Periode T
abgetastet, digital dargestellt und anschließend im
H-Speicherregister abgespeichert.
Die vorerwähnte Suchimpuls- und Abfragetechnik ist aus
zahlreichen Gründen nicht zufriedenstellend: Das
Impulsansprechverhalten des Echoweges ist vielfach nicht
konstant.
Es ist daher denkbar, daß Echokompensatoren das
Impulsansprechverhalten bzw. die
Impulsansprechkoeffizienten kontinuierlich berechnen, um
auf diese Weise den mittleren quadratischen Fehler
zwischen dem realen Echosignal y(t) und dem nachgebildeten
Echosignal (t) auf ein Minimum zu bringen. Dies bedeutet,
daß mit der Reduzierung des Fehlers auf einen minimalen
Fehler eine Annäherung oder Konvergenz zwischen dem realen
Echosignal y(t) und dem nachgebildeten Echosignal (t)
gegeben ist. Die Zeit bis zum Vorliegen der Konvergenz
sowie die Amplitude des Restechosignals e(t) sind
wichtige Faktoren für jeden Echokompensator.
Daher liegt der Erfindung die Aufgabe zugrunde, einen
digitalen adaptiven Echokompensator gemäß dem Oberbegriff
des Patentanspruchs 1 zu schaffen, welcher ein schnelleres
Ansprechverhalten bis zum Erreichen der Konvergenz
zwischen dem realen Echosignal und dem nachgebildeten
Echosignal aufweist.
Diese Aufgabe wird durch die Merkmale des Kennzeichens des
Anspruchs 1 gelöst.
Auf diese Weise wird in vorteilhafter Weise die Zeit bis
zum Erreichen der Konvergenz, d. h. bis zum Erreichen des
minimalen Restechosignales, dargestellt durch die
Differenz zwischen dem realen Echosignal und dem
nachgebildeten Echosignal, mit Hilfe der Schaffung von
variablen Korrekturwerten für die geschätzten
Koeffizienten verringert. Die Konvergenzgeschwindigkeit
wird bis zum Erreichen der Konvergenz vergrößert. Dies
bedeutet, daß große Echosignale und damit große
Restechosignale entsprechend große zunehmende oder
abnehmende Teilbeträge (inkrementale Beträge) hervorrufen
als dies bei entsprechend kleineren Restechosignalen der
Fall ist. Die Erzeugung von variablen
Korrekturwerten für die geschätzten Koeffizienten, deren
Größe proportional zum Restechosignal ist, gewährleistet
die Stabilität des Konvergenzvorganges. Dieser hängt ab
vom Verhältnis des kleinsten Korrekturwertes zu den
Impulsansprechkoeffizienten.
In vorteilhafter Weise enthält der digitale adaptive
Echokompensator eine Vielzahl von Vergleichs- oder
Schwellwertstufen, durch die in Abhängigkeit von der Größe
und dem Vorzeichen des Restechosignals
Restfehlerausgangssignale erzeugt werden, die neben dem
Vorzeichen die Anzahl der Schwellwertstufen kennzeichnen,
deren Schwellwerte vom Restechosignal erreicht sind. Desweiteren
ist der Addierer in vorteilhafter Weise
mehrstufig ausgebildet. Somit werden die jeweiligen
Koeffizienten des Koeffizientenspeichers jeweils
inkrementell durch entsprechende Korrekturwerte erhöht.
Ausgestaltungen der Erfindung sind in den
Unteransprüchen gekennzeichnet.
Im folgenden wird die Erfindung anhand der in der
Zeichnung dargestellten Ausführungsformen erläutert, wobei
zum Verständnis der Ausführungsbeispiele von einem
bekannten Echokompensator ausgegangen wird, wie er in den
Fig. 1 und 2 dagestellt ist. Von den Fig. 1 und 2 zeigt
Fig. 1 ein Blockschaltbild eines bekannten
Echokompensators, während Fig. 2 die Schaltung eines Schwellwertdetektors des
adaptiven Regelkreises des Echokompensators nach Fig. 1
darstellt. Es zeigt des weiteren:
Fig. 3 eine Schaltung einer erfindungsgemäßen
Modifizierung des Schwellwertdetektors nach
Fig. 2;
Fig. 4 eine Tabelle mit Codes einer Steuerlogik für
verschiedene Restechosignale;
Fig. 5 eine Schaltung einer erfindungsgemäßen
Modifizierung des Addierers nach Fig. 1 zur
Schaffung von zwei Teilbetragspegeln; und
Fig. 6 eine weitere Schaltung einer erfindungsgemäßen
Modifizierung des Addierers nach Fig. 1 mit
drei Teilbetragspegeln.
Fig. 1 zeigt eine Vierdrahtleitung, die aus einer
Empfangsleitung 10 und einer Sendeleitung 12 besteht,
wobei beide Leitungen über eine Hybrid- oder
Gabelschaltung 16 mit einer Zweidrahtleitung 14 verbunden
sind. Der Echoweg ist definiert als der Weg von der
Empfangsausgangsseite über die Gabelschaltung 16 zur
Sendeeingangsseite des Echokompensators. Zwei
Hauptkomponenten des Echokompensators sind ein digitales
Querfilter 18 sowie ein adaptiver Regelkreis 20.
Das digitale Querfilter 18 besteht aus einem
Analog/Digital-Wandler 32, der das ankommende
Empfangssignal X(t) mit der Nyquist-Rate abtastet und
jeden Abtastwert in ein digitales m-Bitwort umsetzt, aus
einem X-Speicherregister 24, welches N Abtastwerte X, X₁
bis X N speichert und während jeder Abtastperiode einmal
umläuft, aus einem H-Speicherregister 26 das N digitale
Worte h₁ bis h N speichert, welche das
Impulsansprechverhalten durch Impulsansprechkoeffizienten
des Echoweges darstellen, aus einem Multiplizierer 28 zum
Multiplizieren der Werte X i und h i und aus einer
Addierschaltung 30 zum Addieren der
Multiplizierer-Ausgangssignale während der Abtastperiode.
Das Ausgangssignal der Addierschaltung 30 ist eine
Nachbildung (t) des realen Echosignales y(t).
Das H-Speicherregister 26 befindet sich anfänglich bei
h i =0, wobei i=1, 2, 3, . . ., N ist. Die digitale Konvergenz
oder Annäherung, d. h. das minimale Restechosignal, wird
durch den adaptiven Regelkreis 20 hervorgerufen, welcher
einen Abtast- und Haltekreis 44 zum Abtasten des
Echosignals y(t) aufweist, das auf der Sendeleitung 12
vorhanden ist. Der adaptive Regelkreis 20 enthält
außerdem: einen Differenzverstärker 42 zur Aufnahme des
Echosignals y(t) und des nachgebildeten Echosignales (t)
sowie zur Abgabe des Restechosignals e(t), eine
Δ 2-Schwellwertschaltung 40, die die Aufgabe hat
festzustellen, ob | e(t) | über einer minimalen Amplitude
Δ 2 liegt und um ein Ausgangssignal abzugeben, welches das
Vorzeichen von e(t) aufweist, wenn e(t) den Schwellwert
übersteigt, des weiteren eine Δ 1-Schwellwertschaltung 36
zur Feststellung der Überschreitung des Schwellwertes
| Δ₁ | durch | X₁ | und zur Lieferung einer Anzeige des
Vorzeichens von X i dann, wenn der Schwellwert
überschritten ist, des weiteren einen
Vorzeichenproduktdetektor 38 zur Lieferung eines
Ausgangssignals, welches das Vorzeichenprodukt des
Abtastwertes X i und des Restechosignals e(t) anzeigt,
sowie schließlich einen Addierer 34 zum Addieren oder
Subtrahieren eines Korrekturwertes oder Teilbetrages
Δ h i zum Impulsansprechkoeffizienten h i zur Bildung
eines neuen Impulsansprechkoeffizienten
h i *=h i ±Δ h i .
Um nun das Ansprechen des adaptiven Regelkreises 20 auf
das Summensignal S(t)+e(t) zu verhindern, welches bei
gleichzeitigem Auftreten von S(t) und von X(t) auftritt,
kann ein üblicher Detektor 22 für Doppelsprechen verwendet
werden. Dieser Detektor 22 wird
zum
Öffnen des adaptiven Regelkreises 20 mit Hilfe eines
Schalters 46 verwendet. Wenn nun der adaptive Regelkreis 20 geöffnet
wird, wird das nachgebildete Echosignal (t) fortlaufend
von dem Summensignal S(t)+y(t) subtrahiert, während der
Inhalt des H-Schieberegisters 26 nicht verändert wird.
Beim bekannten Echokompensator nach Fig. 1 ist der
Korrekturwert Δ h i ein konstanter Wert der unabhängig
ist von den Änderungen des Restechosignals | e(t) |. Um nun
die Konvergenzrate zu vergrößern, d. h. die Geschwindigkeit
bis zur Erreichnung des minimalen Restechosignals, wird der
bekannte Echokompensator derart modifiziert, daß der
Korrekturwert Δ h i in Abhängigkeit von den sich
ändernden Restechowerten | e(t) | variiert wird.
Fig. 2 zeigt nun zur näheren Erläuterung des
Δ 2-Schwellwertdetektors 40 einen Teil des
Echokompensators nach Fig. 1. Das Restechosignal e(t) wird
in einem Verstärker 43 verstärkt und mit einem
vorgewählten Schwellwert ±Δ 2 verglichen, um
festzustellen, ob | e(t) |Δ 2 ist. Ist dies der Fall, so
ändert sich eines der Ausgangssignale des
Δ 2-Schwellwertdetektors 40 von einem logischen "0"-Pegel
auf einen logischen "1"-Pegel. Das jeweilige Ansteigen des
einen oder anderen Ausgangssignales hängt davon ab, ob das
Restechosignal positiv ist gegenüber dem Schwellwert Δ 2
oder negativ gegenüber dem Schwellwert -Δ 2. Das
Ausgangssignal des Δ 2-Schwellwertdetektors 40 ermöglicht
im Zusammenwirken mit dem Vorzeichen der einzelnen Stufen
des X-Speicherregisters 24, welches am Ausgang des
Δ 1-Schwellwertdetektors 36 erfaßt wird, eine Zunahme der
N-Stufen des H-Speicherregisters 26, um einen konstanten
Korrekturwert Δ h i entsprechend dem Vorzeichenprodukt
jedes der Abtastwerte X₁ . . . X N und des Restechosignales
e(t). Wenn das Restechosignal e(t) kleiner ist als der
Schwellwert Δ 2, wird für die gespeicherten Abtastwerte im
H-Speicherregister 26 keine Korrektur durchgeführt.
Gemäß der erfindungsgemäßen Ausführungsform von Fig. 3
wird der Δ 2-Schwellwertdetektor 40 so modifiziert, daß an
seinem Ausgang verschiedene Schwellwertsteuersignale
Δ 2a . . . Δ 2n und -Δ 2a . . . -Δ 2n in Abhängigkeit von
verschiedenen Werten des Restechosignals e(t) anliegen.
Der Addierer 34 ist so modifiziert, daß er variable
Korrekturwerte Δ h a . . . Δ h n beim Ansprechen auf die
Steuersignale vom Δ 2-Schwellwertdetektor 40 erzeugen
kann. So ist abhängig vom Wert des Restechosignals e(t)
der neue Impulsansprechkoeffizient
h i * = (h i ± Δ h a ) ⊕ (h i ± Δ h b ) ⊕ . . . ⊕ (h i ± Δ h n )
Das Symbol ⊕ stellt eine logische
"EXKLUSIV-ODER"-Operation dar.
Gemäß Fig. 3, welche die Modifikation des
Δ 2-Schwellwertdetektors 40 darstellt, entsprecht der
minimale oder kleinste Schwellwert | Δ 2a | dem minimalen
Amplitudenpegel | Δ 2 | im bekannten Detektor nach Fig. 2,
während die Vergleichs- oder Schwellwertstufen 50 a und
50-a Stufen 47 bzw. 45 entsprechen. Zusätzliche
Vergleichs- oder Schwellwertstufen 50 b . . . 50 n und
50-b . . . 50-n, welche wie die Vergleichsstufen 50 a und 50-a
Differenzverstärker sind, sorgen für die zusätzlichen
Schwellwertsteuersignale. Da der minimale Schwellwert
±Δ 2a unverändert ist, sind in der Regelkreislogik keine
Änderungen zur Bestimmung der Vorzeichen-Korrektur
erforderlich. Es ist nur ein Signal notwendig, welches
anzeigt, daß jeder folgende Schwellwertpegel Δ 2b . . . Δ 2n
überschritten worden ist, da das Vorzeichen des
Restechosignals sich aus den Ausgangssignalen der
Vergleichsstufen 50 a und 50-a ergibt. So ist jeweils eine
einzige Steuerleitung Cb . . . Cn, welche jeweils ein
einziges Schwellwertsteuersignal c b . . . c n aufweist,
mit jedem von zwei korrespondieren Vergleichsstufen 50 b
und 50-b, 50 c und 50-c . . . 50 n und 50-n verbunden. Diese
Steuerleitungen sind mit dem Addierer 34 verbunden, wo der
Korrekturwert Δ h a . . . Δ h n bestimmt wird, welcher zu
den Impulsansprechkoeffizienten h i hinzuaddiert wird
bzw. von diesem abgezogen wird.
Fig. 4 zeigt den Code der Steuerlogik in Abhängigkeit von
den verschiedenen Restechosignalen e(t) als
Schwellwertpegel Δ 2a . . . Δ 2n. Wie im einzelnen im
Zusammenhang mit Fig. 5 erläutert wird, nimmt der Addierer
34 diese Codesignale auf und verwendet sie zum Auszählen
der Größe des entsprechenden Korrekturwertes oder
Inkremental-Zuwachses.
Fig. 5 zeigt einen entsprechend modifizierten Addierer 34.
Der konventionelle Addierer des Echokompensators nach
Fig. 1 nimmt ein codiertes Wort mit z. B. 11 Bits auf,
welches jeden Impulsansprechkoeffizienten h i vom
H-Speicherregister 26 darstellt. Ein Zuwachsbefehlssignal
wird unter der Steuerung des Ausgangssignals des
Δ 2-Schwellwertdetektors 40 dem B-Eingang der Addierstufe
2⁰ zugeführt, während die A-Eingänge der Addierstufen
2⁰ . . . 2¹⁰ das Codewort für den
Impulsansprechkoeffizienten h i mit 11 Bits erhalten. Die
B-Eingänge der Zählstufen 2¹ . . . 2¹⁰ sind
zusammengeschaltet und erhalten den Addier- oder
Subtrahierbefehl von dem Vorzeichenproduktdetektor 38 auf
der Leitung für den Addier- oder Subtrahierbefehl. Der
logische Pegel "1" an den B-Eingängen der Addierstufen
2¹ . . . 2¹⁰ erteilt den Befehl für einen
Subtrahiervorgang, wonach eine 2-Komplement-Addition
durchgeführt wird.
Der Aufbau des Addierers gemäß Fig. 5 veranschaulicht
dessen Modifizierung. Hierbei wurden der Einfachheit
halber übliche und nicht modifizierte Teile des Addierers
weggelassen.
Die Schaltung von Fig. 5 schafft Korrekturwerte von
entweder einem Teil in 2¹¹ oder vier Teilen in 2¹¹ und
zwar in Abhängigkeit davon, ob das Steuersignal c b auf
einen logischen Pegelwert "1" angehoben wurde oder nicht.
Unter der Annahme, daß der Verstärkungskoeffizient bzw.
Impulsansprechkoeffizient h i =1 ist, nehmen die mit dem
H-Speicherregister 26 verbundenen 11 Bit-Leitungen das
Codewort 10 000 000 000 auf. Das Eingangssignal c b des
Δ 2-Schwellwertdetektors 40 ist normalerweise auf dem
logischen Pegelwert "0". Der logische Pegelwert "0" des
Vorzeichenproduktdetektors 38 beinhaltet einen
Addierbefehl und erscheint auf der Leitung zum Addierer 34
als Addier- oder Subtrahierbefehl. Der B-Eingang der
Addierstufe 2⁰ ist mit dem Δ 2-Schwellwertdetektor 40
verbunden und befindet sich auf dem logischen Pegelwert
"1" dann, wenn das Restechosignal | e(t) |Δ 2a ist.
Insbesondere kann der B-Eingang der Addierstufe 2⁰ mit
den Leitungen Ca+ und Ca- verbunden sein. Wenn angenommen
wird, daß das Restechosignal e(t) der Beziehung
Δ 2a | e(t) | Δ 2b genügt und daß der
Vorzeichenproduktdetektor 38 die Notwendigkeit eines
Addiervorganges anzeigt, bleibt die Steuerleitung Cb auf
dem logischen Pegelwert "0" ebenso wie die Leitung für den
Addier-Subtrahierbefehl, während der B-Eingang der
Zählstufe 2⁰ den logischen Pegelwert "1" annimmt. Paare
von NAND-Gattern 1₀, 4₀ sowie 1₁, 4₁ sind in einer
ODER-Konfiguration derartig miteinander verbunden, daß ein
logisches Ausgangssignal
"0" von einem der Gatter eines Paares das logische
Ausgangssignal "1" vom anderen Gatter außer Kraft setzt
bzw. überdeckt.
Somit kann an den Ausgängen der betreffenden Gatter 1₀
und 1₁ kein logischer Pegelwert "1" erscheinen. Im
beschriebenen Ausführungsbeispiel erscheint der logische
Pegelwert "1" am Eingang des Gatters 3₀, welcher als
logischer Pegelwert "1" am Ausgang des Gatters 4₀
auftritt. Der logische Pegelwert "1" an den A- und
B-Eingängen der Zählstufe 2⁰ erzeugt einen
"1"-Übertragungspegel zur Addierstufe 2¹.
In der Zählstufe 2¹ erscheint der logische Pegelwert "0"
am Eingang des Gatters 3₁ sowie als logischer Pegelwert
"0" am Ausgang des Gatters 4₁. Dieser logische Pegelwert
"0" übersteuert den logischen Pegelwert "1" vom Gatter
1₁, um dem A-Eingang der Zählstufe 2¹ den logischen
Pegelwert "0" zuzuführen. Der B-Eingang, welcher mit der
Leitung für den Addier- oder Subtrahierbefehl verbunden
ist, ist auf den logischen Pegelwert "0" gesetzt. Es
erscheint so der logische Pegelwert "1" am Ausgang der
Zählstufe 2¹.
Um eine Aufhebung der Genauigkeit des
Impulsansprechkoeffizienten h i zu verhindern, müssen die
2⁰ und 2¹ Bits des H-Speicherregisters 26 gattermäßig
um die Addierstufen 2⁰ und 2¹ gesteuert werden, wenn
die Steuerleitung Cb einen logischen Pegelwert "1"
aufweist. Wenn nun die Steuerleitung Cb sich auf dem
logischen Pegelwert "1" befindet, werden die Gatter 5₀
und 5₁ über die Gatter 2₀ und 2₁ gesperrt, um einen
konstanten logischen Pegelwert "1" abzugeben, um so die
Gatter 7₀ und 7₁ freizugeben. Außerdem ermöglicht der
logische Pegelwert "1" auf der Steuerleitung Cb, daß die
Gatter 6₀ und 6₁ die 2⁰ und 2¹-Bits vom
H-Speicherregister 26 durchlassen. Wenn die Steuerleitung
Cb sich auf dem logischen Pegelwert "0" befindet, sind die
Gatter 6₀ und 6₁ gesperrt, während die Gatter 5₀ und
5₁ aktiviert sind. Dies ermöglicht Operationen mit den
2⁰- und 2¹-Bits, um einen Korrekturwert oder
Zuwachswert um einen Teil in 2¹¹ in Abhängigkeit von
Δ 2a | e(t) Δ 2b zu erzeugen. Die Gatter 7₀ und 7₁
invertieren die Signale zurück in ihre richtige Phase. So
erhält man den logischen Pegelwert "0" am Ausgang der
Addierstufe 2⁰ als logischen Pegelwert "0" am Ausgang
des Gatters 7₀ während der logische Pegelwert "0" am
Ausgang der Addierstufe 2¹ als logischer Pegelwert "1"
am Ausgang des Gatters 7₁ auftritt. Das Eingangscodewort
ist nur um einen Teil in 2¹¹ inkrementell erhöht. Eine
ähnliche Analyse zeigt, daß der logische Pegelwert "1" auf
der Leitung für den Addier- oder Subtrahierbefehl eine
2-Komplement-Addition, d. h. eine Subtraktion, von einem
Teil in 2¹¹, bewirkt.
Ein Zuwachs von vier Teilen in 2¹¹ zu h i wird dann
bewirkt, wenn die Steuerleitung Cb auf einen logischen
Pegelwert "1" angehoben wird. Das Anheben des Pegels der
Steuerleitung Cb sperrt, wie bereits oben angedeutet, die
Gatter 5₀ und 5₁ und schafft einen Signalweg für die
2⁰ und 2¹ Bits des Impulsansprechkoeffizienten h i
durch Freigeben der Gatter 6₀ und 6₁. Außerdem
verhindert das Anheben des Pegels der Steuerleitung Cb,
daß die Gatter 4₀ und 4₁ an ihrem Ausgang einen
konstanten logischen Pegelwert "1" aufweisen, während die
Gatter 1₀ und 1₁ auf ein Signal der Leitung für den
Addier- oder Subtrahierbefehl ansprechen können. Wenn nun
vom Vorzeichenproduktdetektor 38 ein Addiersignal in Form
eines logischen Pegelwertes "0" geliefert wird, führen die
Gatter 1₀ und 1₁ den A-Eingängen der Addierstufen 2⁰
und 2¹ den logischen Pegelwert "1" zu. Dies hat zur
Folge, daß das B-Eingangssignal der Addierstufe 2⁰ zur
Addierstufe 2² weiterläuft und der
Impulsansprechkoeffizient h i um vier Zählungen
vergrößert wird. Wenn nun die Leitung für den Addier- oder
Subtrahierbefehl den logischen Pegelwert "1" aufweist,
befinden sich die Ausgänge der Gatter 1₀ und 1₁ auf
dem logischen Pegelwert "0" und übersteuern die
Ausgangssignale der Gatter 4₀ und 4₁ und prägen den
A-Eingängen der Addierstufen 2⁰ und 2¹ den logischen
Pegelwert "0" auf. Die 2-Komplement-Addition bewirkt nun,
daß der Impulsansprechkoeffizient h i um vier Zählungen
verringert wird.
Es wird nun als Beispiel angenommen, daß das Wort des
H-Speicherregisters am Eingang des Addierers 26 das
digitale Wort 10 110 000 000 ist, welches der Zahl 13
entspricht, und daß eine Subtraktion durchgeführt werden
soll. Das Endergebnis sollte 13-4=9 oder 10 010 000 000 sein.
Der logische Pegelwert "1" erscheint auf der Leitung für
den Addier- oder Subtrahierbefehl. Der B-Eingang der
Zählstufe 2⁰ wird auf den logischen Pegelwert "1"
angehoben, was anzeigt, daß eine Korrektur durchzuführen
ist. Außerdem wird die Steuerleitung Cb vom
Δ 2-Schwellwertdetektor 40 auf den logischen Pegelwert "1"
angehoben. Dies zeigt den Pegel bzw. die Größe der
durchzuführenden Korrektur an. Da auf der Steuerleitung Cb
der logische Pegelwert "1" vorhanden ist, sind die Gatter
5₀ und 5₁ gesperrt, während die Gatter 6₀ und 6₁
den Wert der 2⁰- und 2¹-Bits durchlassen können. Da
außerdem beide Eingänge der Gatter 1₀ und 1₁ den
logischen Pegelwert "1" aufweisen, haben die Ausgänge
dieser Gatter den logischen Pegelwert "0". Das Signal Cb
wird durch das Gatter 2₀ invertiert und sperrt somit das
Gatter 4₀ mit der Folgewirkung, daß ein konstanter
Ausgangspegelwert mit logisch "1" erzeugt wird. Da die
Gatter 1₀ und 4₀ in der ODER-Konfiguration geschaltet
sind, übersteuert der logische Pegelwert "0" am Ausgang
des Gatters 1₀ den logischen Pegelwert "1" des Gatters
4₀ mit der Folgewirkung, daß am A-Eingang der
Addierstufe 2⁰ der logische Pegelwert "0" vorhanden ist.
In ähnlicher Weise erscheint am A-Eingang der Addierstufe
2¹ der logische Pegelwert "0". Somit weisen die
Eingänge der Addierstufen die folgenden logischen Pegelwerte
auf:
Da die Gatter 5₀ und 5₁ gesperrt sind, sind auch die
Ausgänge der Addierstufen 2⁰ und 2¹ gesperrt, während
die Gatter 7₀ und 7₁ die logischen Pegelwerte "1", "0"
der 2⁰- bzw. 2¹-Bits jeweils durchlassen. Das
endgültige Resultat der Subtraktion ist das logische Wort
10 010 000 000, was der Zahl 9 entspricht und das erwartete
Resultat ist.
Die vorerwähnte Schaltung, welche aus den Gattern 1 bis 7
und ihren entsprechenden Verbindungsleitungen besteht,
wird zu den entsprechenden Stufen hinzugefügt, welche Bits
mit geringerer Wertigkeit als der größte gewünschte
Korrekturwert oder Zuwachs Δ h empfangen. Da im
vorliegenden Beispiel der größte Korrekturwert
Δ h=4=2² ist, wurden nur die Addierstufen 2⁰ und
2¹ modifiziert.
Fig. 6 zeigt einen weiteren modifizierten Addierer,
welcher Korrekturwerte oder Zuwachswerte Δ h von 1, 2, 4
und 8 liefern kann. Die zugefügten Gatter 1 bis 7 sind nur
mit den Addierstufen 2⁰, 2¹ und 2² verbunden, da der
größte Korrekturwert oder Zuwachswert Δ h 2³=8 ist.
Die Wirkungsweise dieses modifizierten Addierers erfordert
Eingangssignale von den Steuersignalleitungen Cc und Cd
des Δ 2-Schwellwertdetektors 40, und zwar zusätzlich zum
Eingangssignal von der Steuerleitung Cb und dem Zuwachs-
bzw. Korrekturwert-Steuereingangssignal, welches einen
Fehler | e(t) | Δ 2a verkörpert. Die Arbeitsweise dieser
Schaltung von Fig. 6 ist die gleiche wie die der Fig. 5.
Weitere Korrekturwerte oder Zusatzwerte Δ h können
geschaffen werden durch Verdopplung der beschriebenen
Logik zusammen mit den weiteren Addierstufen.
Claims (9)
1. Digitaler adaptiver Echokompensator
- - mit einem Querfilter (18) zum näherungsweisen Nachbilden eines Echosignals (y(t)) im Wege einer digitalen Faltung von aufgenommenen Abtastwerten (X i ) eines Empfangssignals (X(t)) mit geschätzten Koeffizienten (h i ), welche durch Korrelieren von Abtastwerten eines Fehler- oder Restechosignals (e(t)) und des Empfangssignals (X(t)) erzeugt werden,
- - wobei die Abtastwerte (X i ) des Empfangssignals (X(t)) und die Koeffizienten (h i ) jeweils in einem Speicher (24 bzw. 26) abgespeichert sind,
- - mit einer Subtrahiereinrichtung (42) zum Subtrahieren des nachgebildeten Echosignals ((t)) vom realen Echosignal (y(t)).
- - mit einem auf das Restechosignal (e(t)) ansprechenden adaptiven Regelkreis (20) zum Ändern der geschätzten Impuls-Ansprechkoeffizienten (h i ),
- - wobei der Regelkreis (20) einen Vorzeichen-Produktdetektor (38) zur Bestimmung des Vorzeichens des jeweils geänderten geschätzten Impuls-Ansprechkoeffizienten (h i ), wenigstens einen Schwellwert-Detektor (40) und einen Addierer (34) aufweist, wobei der Vorzeichen-Produkt detektor (38) ein Ausgangssignal erzeugt, welches gleich dem Produkt der Vorzeichen des Restechosignals (e(t)) und des Abtastwertes (X i ) des Empfangssignals ist,
dadurch gekennzeichnet,
- - daß der Schwellwertdetektor (40) mehrstufig ausgebildet ist und eine Vielzahl von Vergleichs- oder Schwellwertstufen (50 a bis 50 n und 50-a bis 50-n) aufweist, durch die in Abhängigkeit von der Größe und dem Vorzeichen des Restechosignals (e(t)) Restfehler-Ausgangssignale (C a+, C a-, C b bis C n ) erzeugt werden, welche neben dem Vorzeichen (+, -) die Anzahl der Schwellwertstufen (50 a bis 50 n; 50-a bis 50-n) kennzeichnen, deren Schwellwerte vom Restechosignal (e(t)) erreicht sind und
- - daß der Addierer (34) als mehrstufiger Addierer eine Vielzahl von Addierstufen (2⁰ bis 2¹⁰) aufweist, die einerseits mit entsprechenden Schwellwertstufen (50 b bis 50 n; 50-b bis 50-n) zum Erhalt der Restfehler- Ausgangssignale (C b bis C n ) und andererseits mit dem Ausgang des Vorzeichen-Produktdetektors (38) verbunden sind, um den jeweiligen Koeffizienten (h i ) des Speichers (26) jeweils inkrementell durch entsprechende Korrekturwerte ( Δ ha bis Δ hn) zu erhöhen, deren Vorzeichen gleich dem des entsprechenden Vorzeichen-Produktausgangssignals ist und deren Größe bestimmt ist durch die Anzahl der Schwellwertpegel, die vom Restechosignal (e(t)) zumindest erreicht sind (Fig. 3, 5, 6).
2. Echokompensator nach Anspruch 1,
dadurch gekennzeichnet,
daß die Vergleichsstufen (50) in Paaren gruppiert sind
und die Vergleichsstufen jedes Paares jeweils ein positives
und ein negatives Schwellwertsignal gleicher Höhe erhalten,
wobei das Paar von Vergleichsstufen, welches die Schwellwertsignale
( Δ 2 a, -Δ 2 a) der kleinsten Höhe aufweist, mit
dem Vorzeichen-Produktdetektor (38) gekoppelt ist.
3. Echokompensator nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß der Addierer (34) neben den Addierstufen (2⁰ bis
2¹⁰) NAND-Stufen (1₀, 2,₀, 3,₀; 1₁, 2₁,
3₁) aufweist, die mit ausgewählten Addierstufen (2⁰,
2¹) verbunden sind, daß eine erste Gruppe (3₀, 3₁)
der NAND-Stufen zur Aufnahme eines bitbezeichnenden
Signals entsprechend einem Bit des digital codierten
Impuls-Ansprechkoeffizienten (H i ) und eine zweite
Gruppe (1₀, 1₁; 2₀, 2₁) der NAND-Stufen zum
Aufnehmen eines Signals vom Vorzeichen-Produktdetektor
(38) sowie wenigstens eines Restfehlerausgangssignals
(C b ) vom Schwellwertdetektor (40) entsprechend einem
erfaßten Restechosignal (e(t)) vorgesehen sind, das
gleich oder größer als ein zweites Schwellwertsignal
( Δ 2 b, -Δ 2 b) ist, welches wiederum größer als das
kleinste Schwellwertsignal ( Δ 2 a, -Δ 2 a) ist (Fig. 5).
4. Echokompensator nach Anspruch 3,
dadurch gekennzeichnet, daß die
ausgewählten Addierstufen (2⁰, 2¹) diejenigen
Addierstufen mit der zugehörigen ersten und zweiten
Gruppe der NAND-Stufen sind, welche die
bitbezeichnenden Signale der
Impuls-Ansprechkoeffizienten mit Bits einer Wertigkeit
empfangen, die geringer ist als der jeweils größte der
inkrementellen Korrekturwerte ( Δ h b ).
5. Echokompensator nach Anspruch 4,
dadurch gekennzeichnet, daß die
ausgewählte Addierstufe (2⁰) für ein bitbezeichnendes
Signal mit dem geringstwertigen Bit in dem
Impuls-Ansprechkoeffizienten (h i ) einen Eingang
(B) zum Empfang eines Zuwachsbefehlssignals des
Schwellwertdetektors (40) aufweist, und daß die
Addierstufe (2⁰) auf das Ausgangssignal der
Schwellwertstufe (50 a, 50-a) anspricht, die ein
Restfehlersignal (e(t)) gleich oder größer dem
kleinsten Schwellwertsignal ( Δ 2 a, -Δ 2 a) erhält.
6. Echokompensator nach Anspruch 5,
dadurch gekennzeichnet,
daß außer der ersten und zweiten Gruppe der NAND-
Stufen (3₀, 3₁; 1₀, 1₁; 2₀, 2₁)
eine dritte Gruppe von NAND-Stufen (4₀,
4₁) vorgesehen ist, durch die das bitbezeichnende
Signal (h i ) für den Durchlaß zu den ausgewählten
Zählstufen (2⁰, 2¹) gesperrt werden kann.
7. Echokompensator nach Anspruch 6,
dadurch gekennzeichnet,
daß eine vierte Gruppe von NAND-Stufen (5₀, 5₁; 7₀,
7₁) vorgesehen ist, um die Ausgangssignale der
ausgewählten Addierstufen (2⁰, 2¹) zu sperren.
8. Echokompensator nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Ausgänge der NAND-
Stufen (1₀, 1₁, 1₂) der zweiten Gruppe, die das
Vorzeichen-Produktsignal und das
Restfehler-Ausgangssignal (C b , C c , C d ) der
Schwellwertstufen (50 b , 50 c , 50 d ) aufnehmen, und
die Ausgänge der NAND-Stufen (4₀, 4₁, 4₂) der
dritten Gruppe, die ein bitbezeichnendes Signal (h i )
und ein Restfehler-Ausgangssignal (C b , C c , C d )
aufnehmen, gemeinsam mit dem zugeordneten Eingang (A)
der ausgewählten Addierstufen (2⁰, 2¹, 2²)
verbunden sind, und daß jede der Addierstufen (2⁰ bis
2¹⁰) einen zweiten Eingang (B) aufweist, welcher mit
Ausnahme des der Addierstufe (2⁰) für das
geringstwertige bitbezeichnende Signal- mit den Eingängen
der NAND-Stufen (1₀, 1₁, 1₂) der zweiten Gruppe verbunden ist,
die das Vorzeichen-Produktsignal empfangen (Fig. 6).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00204507A US3836734A (en) | 1971-12-03 | 1971-12-03 | Adaptive echo canceller with multi-increment gain coefficient corrections |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2259242A1 DE2259242A1 (de) | 1973-06-07 |
DE2259242C2 true DE2259242C2 (de) | 1988-12-15 |
Family
ID=22758183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2259242A Granted DE2259242A1 (de) | 1971-12-03 | 1972-12-04 | Adaptiver echokompensator |
Country Status (10)
Country | Link |
---|---|
US (1) | US3836734A (de) |
JP (1) | JPS5728981B2 (de) |
AU (1) | AU467176B2 (de) |
CA (1) | CA965891A (de) |
DE (1) | DE2259242A1 (de) |
FR (1) | FR2162162B1 (de) |
GB (1) | GB1409299A (de) |
IT (1) | IT975920B (de) |
NL (1) | NL172715C (de) |
SE (1) | SE387800B (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2272544B1 (de) * | 1974-05-24 | 1977-03-11 | Cit Alcatel | |
US4021623A (en) * | 1975-10-23 | 1977-05-03 | Communications Satellite Corporation (Comsat) | Automatic H-register clear for prevention of erroneous convolution in digital adaptive echo canceller |
NL7903759A (nl) * | 1979-05-14 | 1980-11-18 | Philips Nv | Echocompensator met hoogdoorlaatfilter. |
NL7905577A (nl) * | 1979-07-18 | 1981-01-20 | Philips Nv | Inrichting met een niet-recursieffilter. |
JPS56153850A (en) * | 1980-04-28 | 1981-11-28 | Kokusai Denshin Denwa Co Ltd <Kdd> | Echo control system |
FR2490901A1 (fr) * | 1980-09-19 | 1982-03-26 | Trt Telecom Radio Electr | Annuleur d'echo numerique muni d'un convertisseur analogique-numerique a dynamique reglable |
US4375692A (en) * | 1981-04-30 | 1983-03-01 | The United States Of America As Represented By The Secretary Of The Navy | Least squares lattice decision feedback equalizer |
US4602133A (en) * | 1982-07-23 | 1986-07-22 | Gte Lenkurt Incorporated | Adaptive echo cancelling system and method utilizing linear code spacing |
US4621172A (en) * | 1982-12-22 | 1986-11-04 | Nec Corporation | Fast convergence method and system for echo canceller |
JPS59151546A (ja) * | 1983-02-18 | 1984-08-30 | Nec Corp | 適応形反響消去装置 |
JPS6053336A (ja) * | 1983-09-02 | 1985-03-27 | Nec Corp | 反響消去装置 |
US4811342A (en) * | 1985-11-12 | 1989-03-07 | Racal Data Communications Inc. | High speed analog echo canceller |
JPH0345006Y2 (de) * | 1986-10-24 | 1991-09-24 | ||
JPH0191173U (de) * | 1987-12-08 | 1989-06-15 | ||
US5157653A (en) * | 1990-08-03 | 1992-10-20 | Coherent Communications Systems Corp. | Residual echo elimination with proportionate noise injection |
US5258903A (en) * | 1991-12-16 | 1993-11-02 | Thomson Consumer Electronics | Control circuit and power supply for televisions |
DE4430189A1 (de) * | 1994-08-25 | 1996-02-29 | Sel Alcatel Ag | Verfahren zur adaptiven Echokompensation |
US6028929A (en) * | 1997-11-14 | 2000-02-22 | Tellabs Operations, Inc. | Echo canceller employing dual-H architecture having improved non-linear echo path detection |
US20230051021A1 (en) * | 2021-08-04 | 2023-02-16 | Nokia Technologies Oy | Apparatus, Methods and Computer Programs for Performing Acoustic Echo Cancellation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1283293B (de) * | 1964-09-10 | 1968-11-21 | Nippon Electric Co | Echounterdrueckungsschaltung fuer eine Weitverkehrsnachrichtenverbindung |
US3400279A (en) * | 1964-09-30 | 1968-09-03 | Marconi Co Canada | Voltage level sensing circuit |
US3458721A (en) * | 1965-05-28 | 1969-07-29 | Motorola Inc | Quantizing circuit using progressively biased transistors in parallel |
US3500000A (en) * | 1966-10-31 | 1970-03-10 | Myldred P Kelly | Self-adaptive echo canceller |
US3499999A (en) * | 1966-10-31 | 1970-03-10 | Bell Telephone Labor Inc | Closed loop adaptive echo canceller using generalized filter networks |
US3632905A (en) * | 1969-12-19 | 1972-01-04 | Bell Telephone Labor Inc | Method for improving the settling time of a transversal filter adaptive echo canceller |
US3732410A (en) * | 1969-12-22 | 1973-05-08 | Postmaster Department Res Labo | Self adaptive filter and control circuit therefor |
-
1971
- 1971-12-03 US US00204507A patent/US3836734A/en not_active Expired - Lifetime
-
1972
- 1972-12-01 AU AU49558/72A patent/AU467176B2/en not_active Expired
- 1972-12-01 IT IT70790/72A patent/IT975920B/it active
- 1972-12-01 FR FR7242803A patent/FR2162162B1/fr not_active Expired
- 1972-12-04 CA CA158,059A patent/CA965891A/en not_active Expired
- 1972-12-04 GB GB5593472A patent/GB1409299A/en not_active Expired
- 1972-12-04 SE SE7215755A patent/SE387800B/xx unknown
- 1972-12-04 NL NLAANVRAGE7216440,A patent/NL172715C/xx not_active IP Right Cessation
- 1972-12-04 DE DE2259242A patent/DE2259242A1/de active Granted
- 1972-12-04 JP JP12073472A patent/JPS5728981B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3836734A (en) | 1974-09-17 |
CA965891A (en) | 1975-04-08 |
FR2162162A1 (de) | 1973-07-13 |
IT975920B (it) | 1974-08-10 |
NL172715C (nl) | 1983-10-03 |
AU467176B2 (en) | 1975-11-20 |
NL172715B (nl) | 1983-05-02 |
FR2162162B1 (de) | 1977-04-08 |
DE2259242A1 (de) | 1973-06-07 |
AU4955872A (en) | 1974-06-06 |
JPS4862322A (de) | 1973-08-31 |
SE387800B (sv) | 1976-09-13 |
NL7216440A (de) | 1973-06-05 |
GB1409299A (en) | 1975-10-08 |
JPS5728981B2 (de) | 1982-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2259242C2 (de) | ||
DE2713478C2 (de) | ||
DE2315986C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
EP0707383B1 (de) | Schaltungsanordnung zur Analog-Digital-Wandlung von Signalen | |
DE3784617T2 (de) | Digital-analog-wandler. | |
DE2947308C2 (de) | Rekursives Digital-Filter | |
DE2224403B2 (de) | Echounterdrücker mit zwei Echopfadmodellen | |
DE3021012A1 (de) | Verallgemeinertes interpolativers verfahren zur digital-analog-umsetzung von pcm signalen | |
DE3587942T2 (de) | Adaptive Erkennungseinrichtung. | |
DE3329779C2 (de) | Verfahren und Schaltungsanordnung zur Herstellung von Konferenzverbindungen in einem Vermittlungssystem | |
DE3221483A1 (de) | Analog/digital-wandler mit einer selbstvorspannungsschaltung | |
DE68926613T2 (de) | Gerät zur Signalwandlung, für Fernmeldevermittlungsanwendungen das die Quantisierungsfehler reduziert | |
DE1957637C3 (de) | Echounterdrücker | |
DE3009692C2 (de) | Elektronischer Rechner mit akustischer Datenausgabe | |
CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
DE2300505A1 (de) | Vorrichtung zur schwellwertdecodierung | |
DE3408103C2 (de) | ||
DE2636028A1 (de) | Digitaler multiplizierer | |
DE3016779C2 (de) | Knackschutz für die digitale Tonprogrammübertragung | |
DE2411561C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iteratiwerfahren arbeitenden Codierer | |
DE3104513A1 (de) | Verfahren zur umwandlung linear codierter pcm-worte in nichtlinear codierte pcm-worte und umgekehrt nichtlinear dodierter pcm-worte in linear codierte pcm-worte gemaess einer dem a-gesetz gehorchenden 13-segment-kennlinie | |
DE2205530C3 (de) | Verfahren zur Durchführung von Playback- und/oder Monitor-Aufzeichnungen analoger Signale, insbesondere zur Aufzeichnung seismischer Signale | |
DE3605325A1 (de) | Verfahren und anordnung zur verminderung oder begrenzung des anwachsens der koeffizienten eines transversalfilters in einem echokompensator beim empfang eines periodischen signals | |
DE3203910A1 (de) | Kennliniensteuereinrichtung fuer einen digitalen entzerrer | |
DE1537325B2 (de) | Verfahren zur uebertragung von signalen in digitaler bzw. codierter form |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |