DE3337996A1 - Reed-solomon kode-generator - Google Patents
Reed-solomon kode-generatorInfo
- Publication number
- DE3337996A1 DE3337996A1 DE3337996A DE3337996A DE3337996A1 DE 3337996 A1 DE3337996 A1 DE 3337996A1 DE 3337996 A DE3337996 A DE 3337996A DE 3337996 A DE3337996 A DE 3337996A DE 3337996 A1 DE3337996 A1 DE 3337996A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- modulo
- output signal
- reed
- code generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
Beschreibung
Die Erfindung betrifft einen P.eed-Solomon Kode-Generator,
■and insbesondere einen Kode-Generator, der auf verschiedenen
Anv/endungsgebieten eingesetzt werden kann, wie beispielsweise mit Pulskodeiaodulatxon (PCM) arbeitende Aufzeichnungs/
Wiedergabegeräte, bei denen Audio-, Video- und andere Informations-Signale digital unter Verwendung von Magnetbändern
oder Magnetplatten verarbeitet werden, sowie andere digitale Signalaufzeichnungs/Wiedergabegerate für die überprüfung
oder Korrektur von Kodefehlern, die in den digitalen Signalen solcher Geräte auftreten.
Das Grundprinzip der Ree.d-Solomon Kodeerzeugung, mit denen
herkömmliche Generatoren gearbeitet werden, soli zunächst
kurz beschrieben werden.
Dabei soll angenommen werden, daß die Paritätsworte P und Q Generatoren für "k" extern abgeleitete Datenworte W1 - V
sind, und daß (k + 2,k) Reed-Solomon Kodes mit W1-Wj,, P
und Q gebildet werden. Weiterhin soll angenommen werden, daß die Paritätsmatrix für Reed-Solomon Kodes wie folgt
definiert ist:
1, ak+1.
k k-1 i.a.
.-•1, 1 •··α, 1
— | Sl | |
Wl | ||
W2 | ||
> | ||
Wk | ||
F | ||
Q | ||
c ca m
·ι
« t * mm
dabei bezeichnen α = die primitive bzw. erste Wurzel bzw.
Lösung eines vorgegebenen Polynoms, und /Sq, S..J = das
Syndrom (T gibt die Verschiebung der Matrix an) .
Wenn also beispxelsweise k = 14 ist, und wenn alle externen
Datenworte und Paritätsworte
, P und Q kor1, W2 ., W14
rekt sindj. so wird die Paritäts-Matrix des Reed-Solomon
Kodes
10
Ho =
1,
15 14 13
Ir 1, 1
α , a, I
15
ausgedrückt als
S0 = W1 +
= α
15
+ α14 - W-
-J- P + Q = O
α ·Ρ + Q = O
α ·Ρ + Q = O
Selbst wenn die Prüfmatrix modifiziert wird (Multiplikation
einer Reihe mit einer Konstanten und Addition des Produktes
zu einer weiteren Reihe) , so ist die sich ergebende Matrix
α , α
α α
τ η
« 1S ο, ι
immer noch eine Paritätsmatrix. Es gilt deshalb
+ α
·· α 14#W
30
yl Y2
α «W, + α «W
+ 0 + 1-Q = 0
Damit können die Paritätsworte P und Q berechnet werden als
VX X I
1 2 14
35
Q = α «W, +α «Wo +
•W
14
ψ · · α>
Die bisher vorgeschlagenen Einrichtungen für die Ausführung des oben beschriebenen Grundprinzips für die Reed-Solomon
Kode Generation erfordern jedoch ein aufwendiges und enfcsprechend
kostspieliges Netzwerk von Lesespeichern, also ROM-Netzwerk, das aufgrund dieser komplexen Struktur sehr
empfindlich ist.
Es ist deshalb ein Ziel der vorliegenden Erfindung, einen - Seed-Solomon Kode-Generator zu schaffen, bei dem die oben
erwähnten Nachteile nicht auftretens insbesondere soll ein
Reed-Soloiflon Kode-Generator vorgeschlagen werden, der für
verschiedene Zwecke eingesetzt werden kann, wie beispielsweise die Oberprüfung oder die Korrektur von Kodefehlern in
1^ digitalen Signalen, die für Aufzeichnungs/Wiedergabegeräte
eingesetzt werden, die mit digitalen Signalen arbeiten.
Es ist ein weiteres Ziel der vorliegenden Erfindung, einen einfachen Reed-Solomon Kode-Generator zu schaffen, für den
2G keine aufwendigen und entsprechend kostspieligen Lesespeicher (ROM = Reed Only Memory) erforderlich sind, so daß als
wesentliche Bauteile nur einfache und damit relativ preisgünstige Register verwendet v/erden können.
Weiterhin soll ein Reed-Solomon Kode-Generator geschaffen werden, der sich ohne Probleme als integrierte Schaltung
ausgestalten und in Verbindung mit anderen Schaltungsbauteilen integrieren läßt.
und schließlich soll ein allgemein verbesserten Reed-Solomon
Kode-Generator vorgeschlagen werden.
Dies wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale erreicht.
35
Zweckmäßige Ausführungsform sind in den UnteranSprüchen
zusammengestellt.
Ber Reed-Solomon Kode-Generator nach der vorliegenden Erfindung weist ein erstes Modulo 2 Addierglied auf, dem ein
extern abgeleitetes Datenwortsignal zugeführt wird. Ein
erstes Register empfängt ein Ausgangssignal des ersten Modulo 2 Addiergliedes sowie Taktimpulse und legt wiederum
sein Ausgangssignal an das erste Modulo 2 Addierglied an.
Das erste Register wird in Abhängigkeit von jedem Taktimpuls auf den neuesten Stand gebracht, um das Ergebnis der
JKodulo 2 Addition des Datenwortsignalε und der Daten zu
Espeichem, die in dem ersten Register kurz vor dem Eintreffen
des Taktimp'dlses gespeichert sind. Ein zweites Modulo 2 Addierglied empfängt das Datenwortsignal. Ein erstes
:Multiplizierglied multipliziert das zugeführte Ausgangssignal des zwniten Modulo 2 Addiergliedes mit einer primitiven
Wurzel bzw, einer ersten Wurzel bzw. Lösung α eines vorgegebenen, erzeugenden Polynoms. Ein zweites Register
empfängt das Ausgangssignal des ersten α Multipliziergliedes sowie Taktimpulse und legt wiederum sein Eingangssignal
an das zweite Modulo 2 Addierglied an. Das zweite Register wird in Abhängigkeit von jedem Taktimpuls auf
den neuesten Stand gebracht, um das Produkt aus der ersten Wurzel α und dem Ergebnis der Modulo 2 Addition des Daten-■wortsignals
und der in dem zweiten Register kurz vor dem - 25 Eintreffen des Taktimpulses gespeicherten Daten zu speichern,
die durch das erste α Multiplizierglied geliefert werden.
Gemäß dem Grundgedanken der vorliegenden Erfindung läßt
sich ein solcher Reed-Solomon Kode-Generator bei Aufzeichnung
s/ Wiedergabegerät en einsetzen, die mit digitalen Signalen
arbeiten, um Kodefehler in den digitalen Signaisn
zu überprüfen oder zu korrigieren. Bei diesem Kode-Generator sind keine aufwendigen und kostspieligen" Lesespeicher
erforderlich, die entsprechende Zuordnungstabellen enthalten; stattdessen können einfache und damit kostengünstige
Register, Modulo 2 Addierglieder und Multiplizierglieder eingesetzt werden.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen
unter Bezugnahme auf die beiliegenden, schematisehen
Zeichnungen näher erläutert. Es zeigen
Fig. 1 ein Blockdiagramm eines herkömmlichen Reed-Solomon Kode-" aerators,
Fig. 2 ein Blockdiagramm eines Reed-Solomon Kode-Generators
nach dir vorliegenden Erfindung, und
15
15
Fig. 3 ein Blockdiagramm. einer weiteren Ausführungsform
eines Reed-Solomon Kode-Generators nach der vorliegenden Erfindung.
Obwohl der Reed-Solomon Kode-Generator nach der vorliegenden Erfindung in vielen verschiedenen Ausführungsformen
realisiert werden kann, wobei die jeweils optimale Ausführungsform
von den Einsatzbedingungen und die Anforderungen an den jeweiligen 3etrieb abhängt, ist eine beträchtliehe
Zahl der hier gezeigten und beschriebenen Äusführungsformen hergestellt, getestet und eingesetzt vordem alle
Ausführungsformen haben zufriedenstellend"gearbeitet.
30
35
Bevor der Reed-Solomon Kode-Generator nach der vorliegenden
Erfindung im Detail beschrieben wird, soll kurz eine herkömmliche Ausführungsform einväs Reed-Solomon Kode-Generators
beschrieben werden, wie sie in Fig. 1 dargestellt ist. Dieser Reed-Solomon Kode-Generator enthält zwei Lesespeicher
(ROM;.= Read Only Memory) oder Tabellen 10 und 12, denen einzeln extern abgeleitete Datenworte VL· - Wj, und
Signale 1-k zugeführt werden. Die Ausgangssignale der Lese-
«I IHl
« · I M
ir -Ii
—* b —*
speicher 10 und 12 werden jeweils über Modulo 2 Äddierglieder
14 und 16 auf Register 18 und 20 gegeben. Das Register 18 erzeugt ein Paritätswort P, während das Register 20 ein
Paritätswort Q erzeugt. Die Faritätsworte P und Q werden jev?eils über die Modulo 2 Addierglieder 14 und 16 zurück
auf die HÄ-visfc^r 10 und 20 geführt« D. e Register 18 '.via 20
empfangen gemeinsam ein Löschsignal CR und ein Taktsignal CK. Deshalb benötigen die herkömmlichen Reed-Solomon Kode-Generatoren
unter anderem ein kostspieliges ROM-Netzwerk und eine entsprechend aufwendige Konstruktion.
Himmt man w
Ho = h
14
(α15 + D
15
14
an, so gelten die Gleichungen:
(α15 -ί- 1)
X)
'
I1"
+ α
14
(a +1) W1. + (α + I)P =
+ α2·!
Deshalb gilt:
P = (α + Ir1Ua15 + D
Q = a15 -W1 + α14-1
α·Ρ
♦ ♦ #
Das heißt:
• ·
P= (α + I)"1 (O15^W1 + a14«W2 +
+ W2 4-
Aus den obigen Gleichungen kann man ableiten, daß sich ein Reed-Solomon Kode-Generator in einfacher Weise ohne
jedes ROM-Netzwert aufbauen läßt.
Gemäß Fig. 2 weist ein Reed-Solomon Kode-Generator nach
der vorllegenden Erfindung ein erstes Register 22 mit
einen ersten Eingang a auf/ an den ein Löschsignal CR angelegt wird; dieser Eingang soll im folgenden auch als
"Löscheingancr a" bezeichnet werden. Das Ausgangssignal
des ersten Registers22 wird auf ein erstes Modulo 2 Addierglied
(exklusives ODER-Glied) 24 zusammen mit den Kode-Worten W^-Wj^ angelegt/ die einem Eingang b zugeführt werden.
Das Ausgangssignal des ersten Modulo 2 Addiergliedes 24 wird dem Register 22 zugeführt. Die Auslegung erfolgt
in der Weise, daß jedes Mal dann, wenn ein Taktimpuls CK an dem Takteingang c des ersten Registers 22 ankommt, das
Ergebnis der Modulo 2 Addition des Datenwortes W..-W, .und
der Daten, die in dem ersten Register 22 kurz vor dem Eintreffen des Impulses gespeichert sind, erneut in dem Register
22 gespeichert wird.
Ein zweites Register 26 weist einen Eingang d für ein zweites Löschsignal auf, der das oben erwähnte Löschsignal CR
empfängt. Das Äusgangssignal des zweiten Registers 26 wird zusammen mit den Datenworten W--W^ auf ein zweites Modulo
2 Addierglied 28 gegeben. Das Ausgangssignal dieses Modulo 2 Addiergliedes 28 wird dem zweiten Register 26 über ein
erstes α Multiplizierglied 30 zugeführt, welches das Eingangssignal mit der ersten bzw. primitiven Wurzel bzw. Lö-
3337998
sung α eines vorgegebenen/ erzeugenden Polynoms multiplizieren
kann/ beispielsweise des Polynoms F(x) = χ +χ +
3 2
x +χ +1. Bei dem Aufbau nach Fig. 2 wird jedes Mal dann, wenn ein Taktimpuls CK am Takteingang <§ des zweiten
Registers 2G eintrifft, das Produkt der α Multiplikation
und das Ergebnis der Modulo 2 Addition des Datenwortes W1 ~ Wk und der Daten' die kurz vor dem Eintreffen des
Taktimpulses in dem zweiten Register 26 gespeichert sind, erneut in dem zweiten Register 26 gespeichert. Gemäß der
obigen Definition wird F (ά) ausgedrückt als
F(a) = α8 + α4 + α3 + α + 1 - 0
In Abhängigkeit von jedem Taktimpuls CK, der dem Anschluß
c zugeführt wird, wird das erste Register 22 auf den neuesten Stand gebracht, um das Ergebnis der Modulo 2 Addition
eines Datenwortes W--W^ und der Daten zu speichern,
die in dem ersten Register 22 kurz vor dem Eintreffen des Impulses gespeichert waren. Mit diesem Aufbau erhält man
also
W2
Die Datenworte W1-W, werden dem zweiten Modulo 2 Addierglied
28 über eine Datenauswahleinrichtung 32 (beispielsweise das Bauelement SN74LS157 oder das Bauelement
SN74LS153 von Texas Instruments) zugeführt, die an ihrem
Eingang f ein Auswahlsignal empfängt. Wie oben erwähnt wurde, wird dem Addierglied 28 auch, das Ausgangssignal
des zweiten Registers 26 zugeführt, während das Register 26 an seinem Eingang d das Löschsignal CR empfängt. Das
erste α Multiplizierglied 30 führt dem Register 26 in Abhängigkeit von dem Ausgangssignal des Addiergliedes 28
das Produkt seines Eingangssignals und der primitiven
• · »Ml
bzw. ersten Wurzel bzw. Lösung α des vorgegebener-, trzeugenden
Polynoms zu, wie beispielsweise F (χ) = χ +χ +χ +
x + 1 . In Abhängigkeit von jedem Taktimpuls CK, der an
dem Takteingang e eintrifft/ wird das Register 26 auf den neuesten Stand gebracht, um das Ausgangssignal des α Multipliziergliedes
30 zu speichern, welches das Produkt von ä und dem Ergebnis der Modulo 2 Addition des Datenwortes
W^-W, und des Inhaltes des Registers 26 ist, der kurz vor
dem Eintreffen des Taktimpulses gespeichert war. Dieser Aufbau liefert also
Das Ausgangssignal des zweiten Registers"26 wird einem
zweiten α Multiplizierglied 34 zugeführt, von dem ein Ausgangssignal
wiederum an ein drittes Modulo 2 Addierglied 36 angelegt wird. Das dritte Modulo Addierglied 36 empfängt
auch ein Ausgangssingal des ersten Registers 22. Das Ausgangssignal des Addiergliedes 36 wird einem(ct + DMultiplizierglied
38 zugeführt, um ein erstes Paritätswort P zu erzeugen.
Die Datenauswahleinrichtung 32 wird geschaltet, um dem Modulo
2 Addierglied 28 selektiv die Datenworte W^- W, und
das erste Paritätswort P zuzuführen. Das Register 26 empfängt die Taktimpulse CK an seinem Anschluß e und berechnet
Ir 4-1 V 2
a 'W1 + α *W2 + α 'Wk + α·Ρ
t · * » * t « ■-*■
* * ■ « f " t" ■»»* ■■«■« f
■ I
* t τ
- 10 -
Das Ausgangssignal des .Register 26 ist ein gewichtetes,
zweites Paritätswort Q, wie in Fig. 2 dargestellt ist.
Die Reed-Solomon Kodes entsprechen einem Teil der BCH (Böse
Chaudhuri-Hocquenghen) Kodes- Die Paritätsmatrix HQ
für die BCH Kodes wird geschrieben als
i+k+1 i+k α , α ,
i α
i+2k t
i+2 i ϊ , α
Dies kann uitiformuliert werden zu
k+1
2 (k+1) „2k
α, 1 α, 1
Der Reed-Solomon Kode bezieht sich üblicherweise auf die Matrix
Ho -
k+1
2 (k+1) „2k
r ÖL, 1
Entsprechend der vorliegenden Erfindung kann auch eine
Schaltungsanordnung für die Erzeugung des generalisierten (k + 2, k) BCH Kodes erreicht werden. Der in Fig. 3
dargestellte Reed-Solomon Kode-Generator enthält Multiplizierglio^sr
4O7 42, 44 und 46, wodurch die Matrix modifiziert werden kann zu
H0 =
k+1,
(a2(k+l) + aKt-x} ({$* - a), ο
a2Ck+I) a2k ...
2 .
α2, 1
«ti· «a i "*. · t . J —
- 11 -
Zusammengefaßt läßt sich also erkennen, daß die vorliegende
Erfindung einen Reed-Solomon Kode-Generator vorschlägt,
der wirtschaftlich und einfach im Aufbau ist, weil keine Lesespeicher bzw. entsprechende Tabellen erforderlich
sind. Die einfache Schaltungskonstruktion erleichtert die Integration dieser Schaltung auf einem Halbleiterchip,
so daß diese Schaltung in großen Mengen mit geringen Kosten gefertigt werden kann. Der Reed-Solomon Kode-Generator
nach der vorliegenden Erfindung laßt sich auf vielen Gebieten einsetzen, wie beispielsweise mit PCM Kodierung arbeitenden
Aufzeichnungs/Wiedergabegeräteii,· die Audio-,
Video- und ähnliche Informationssignale als digitale Signale unter Verwendung von Magnetbändern oder Magnetplatten
verarbeiten; eine weitere Einsatzmöglichkeit ist die überprüfung
oder Korrektur von Kodefehlern bei der Verarbeitung von digitalen Signalen in anderen Aufzeichnungs/Wiedergabegeräten,
die mit digitalen Signalen arbeiten.
Claims (13)
- GRÜNECKER. KINKELDEY. STOCKMAIR & PARTNER PATENTANWÄLTEA- GRUNECKER. on.DR H KlNKELOEV. οDR W. STOCKMAIR. DR K SCHUMANN. C P H. JAKOS. ο«. *«λ DR G BEZOLD. on-< Vi MBbItR on.-»*!DR H MEYER-PLATH. tΘΟΟΟ MÜNCHEN 22 MAXIWLJANSTRaSSH 58P 18 314JapanVICSOR GOMPAPTY Oi1 JlPAF, LIMITED
3-12, Horiya-elio, KanagaTwa-toi
Tokohama-siii, Eanagawa-ken ^Reed-Solomon Kode-GeneratorPatentansprücheQ Reed-Solomon Kode-Generator, gekennzeichnet r c h
a) ein erstes Modulo 2 Addierglied (24), dem ein extern abgeleitetes Datenwortsignal zugeführt wird, durchb} ein erstes Register (22), welchen; das Ausgangssignal des erster- Modulo 2 Addiergliedes (24) und Taktimpulse zugeführt werden, wobei das Ausgangssignal des ersten «egisters (22) an das erste Modulglied (24) angelegt und das erste Register (22) in Abhängigkeit von jedem Taktimpuls auf den neuesten Stand gebracht werden,um das Ergebnis der Modulo Addition des Datenwortsignals "nd der Daten zu speichern,die in dem ersten Register (22) kurz vor dem Eintreffen des Taktimpulses gespeichert sind, weiterhin durchc) ein zweites Modulo 2 Addierglied (28) , dem das Daten-viortsignal zugeführt wird, durchd) ein erstes α Multiplizierglied (30) für die Multiplikation des zugeführten Ausgangssignals des zweiten Modulo 2 Äddiergl_„ies mit der primitiven bzw. ersten Wurzel bzw. Lösung ο eines vorgegebenen, erzeugenden Polynoms, u-"*. durche} ein zweites Register (26).. dem das Ausgangs signal des ersten α Multipliziergliedes (30) und Takt-':npulse zugeführt werden, wobei das Ausgangssignal des zweiten Registers (26) an das zweite Modulo 2 Äddierglied(28) angelegt und das zweite P^agister (26) in Abhängigkeit von jedem Taktimpuls auf den neuesten Stand gebracht wird, um das Produkt aus der ersten Lösung α und dem Ergebnis der Modulo 2 Addition des Datenwortsignals sowie die Daten zu speichern, die in dem zweiten Register (26) kurz vor dem Eintreffen des Taktimpulses gespeichert sind, die von dem ersten α Multiplizierglied (30) geliefert v/erden. - 2. Reed-Solomon Kode-Generator nach Anspruch 1, gekennzeichnet durch eine Datenauswahleinrichtung (32) für die Zuführung ihres Ausgangssignais zu dem zweiten Modulo 2 Addierglied (2b), wobei die Datenauswahleinrichtung (32) das Datenwortsignal empfängt.
- an 3. Reed-Solomon Kode-Generator nach einem der Ansprüche 1 oder 2, gekennzeichnet durch ain zweites α MultipliziergIi,ed (34) für die Multiplikation des Ausgangssignaiis des zweiten Registers (26) der ersten Lösung α.
- 4. Reed-Solomon Kode-Generator nach Anspruch 3, gekennzeichnet durch ein drittes. Modulo 2 Addierglied (36), wel-ches das Ausgangssignal des ersten Registers(22) sowie das Ausgangssignal des zureiten cc Multipliziergliedes (34) empfängt.
5 - 5. Reed-Solor-on Kode-Generator nach Anspruch 4, ceksnnhntit rai-.h &xa (t- * 1;"1 rfulf ipliz-ierglii.·? (38) fürdie Erzeugung eines ersten Paritätswortsignals3 dem das Ausgangsignal des dritten Modulo 2 Addiergliedes (36) zugeführt wird.
- 6. Reed~Soiomon Kode-Generator nach Anspruch 5, dadurch gekennzeichnet, dab das erste Paritätswort signal dem zweiten JtoCttlo 2 Addiergliec? (28) über die Dal tiiilg i'-2) zugeführt wird.
- 7. Reed-Solomon Kode-Generator nach Anspruch 6/ dadurch gekennzeichnet/ daS äas zweite Register (26) hei öer Zuführung '.es Taktimpulses ein zvzeites ParitätsworL arzeugt
- 8. Reea-5iiliJEiori Kode-Generator, gekennzeichnet durcha) ein erstes Modulo 2 Addierglied (24), dem ein extern abgeleitetes Datenwortsignal zugeführt wirdr durchb) ein erstes α Multiplizierglied (40) für die Multiplikction -des zugeführten Ausgangssignals des erste?!Modulo 2 Äfldiergliedes (24) mit der primitiven bzw. ersten. Wurzel bzw. Lösung α eines vorgegebenen, erzeugenden Polynoms/ durchc) ein erstes Register (22), dem das Ausgangssignal des ersten α Mullipliziergliedes (40) und Taktimpulse zugeführt; werden? wobei das Ausgangssignal des ersten Registers (22) an das erste Modulo 2 Addierglied (24) angelegt und das erste Register (22) in Abhängigkeit von jedem Taktimpuls auf den neuesten Stand gebracht wird, um das Ergebnis der Modulo 2 Addition des Datenwort signal ε -and öer Daten zu speichern,, die ist dem-ΑΙersten Register (22) kurz vor dem Eintreffen des Taktiinpulses gespeichert sind, weiterhin durchd) ein zweites Modulo 2 Addierglied (28) , dem das Daten-Wortsignal zugeführt wird, durche) ein a'- Multiplizierglied (42) , dem das Ausgangssignal das r.. weiten Modulo 2 Addisrgliedes (28) zugeführt wird, und durchf) ein zweites Register (26) , dem das Ausgangssignal des α2 Multipliziergliedes (42) und die Taktimpulse zugeführt werden, wobei das zweite Register (26) in Abhängigkeit von jedem Taktimpuls auf den neuesten Stand gebracht wird, um das Produkt aus cc2 und dem Ergebnis ö^r Modulo 2 Addition des Datenwortsignals sowie die Daten zu -speichern, die in dem zweiten Register (26) kurz vor dem Eintreffen des Taktimpulses gespeichert sind, die von dem α2 Multiplizierglied C42) geliefert werden.
- 9. Reed-Solomon Kode-Generator nach Anspruch 8, gekennzeichnetkurch eine Datenauswahleinrichtung (32) für die Zuführung ihres Ausgangssignals zu dem zweiten Modulo 2 Addierglied (28), wobei die Datenauswahleinrichtung (32) das Datenwortsignal empfängt.25
- 10. Reed-Solomon Kode-Generator nach einem der Ansprüche8 oder 9, gekennzeichnet durch ein drittes Modulo 2 Äddierglied (36), dem das Ausgangssignal des ersten Registers (221 und das Ausgangssignal des zweiten Registers (26) zugeführt werden.
- 11. Reed-Solomon Kode-Generator nach Anspruch 10, gekennzeichnet durch ein α1 (ü2 + a)~ Multiplizierglied (44) für die Erzeugung eines ersten Paritätwortsignals, dem das Ausgangssignal des dritten Modulo 2 Addiergliedes (36) zugeführt wird.Il I » ■ ·_ 5 _ 1
- 12. Reed-Solomon Kode-Generator nach Anspruch 11, dadurch gekennzeichnet/ daß das erste Paritätswortsignal dem zweiten Modulo 2 Addierglied (28) über die Datenauswahlein- richtung (32) zugeführt wird.
- 13. Reed-Solomon Kode-Generator nach Anspruch 12, gekennzeichnet durch ein α1 Multiplizierglied (46) für die Erzeugung eines zweiten Paritätswortsignals, wenn dem zweiten Register (26) der Taktimpuls zugeführt wird, wobei das α1 Multiplizierglied (46) das Ausgangssignal des zweiten Registers (26) empfängt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57184380A JPS5972838A (ja) | 1982-10-20 | 1982-10-20 | リ−ド・ソロモン符号生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3337996A1 true DE3337996A1 (de) | 1984-05-03 |
Family
ID=16152178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3337996A Ceased DE3337996A1 (de) | 1982-10-20 | 1983-10-19 | Reed-solomon kode-generator |
Country Status (6)
Country | Link |
---|---|
US (1) | US4583225A (de) |
JP (1) | JPS5972838A (de) |
CA (1) | CA1203913A (de) |
DE (1) | DE3337996A1 (de) |
FR (1) | FR2535131B1 (de) |
GB (1) | GB2129588B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3587670T2 (de) * | 1984-01-21 | 1994-06-23 | Sony Corp | Verfahren und schaltung zur dekodierung von fehlercode-daten. |
US4649541A (en) * | 1984-11-21 | 1987-03-10 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reed-Solomon decoder |
JPS61184930A (ja) * | 1985-02-13 | 1986-08-18 | Nec Corp | 誤り訂正符号器 |
US4747103A (en) * | 1985-03-21 | 1988-05-24 | Canon Kabushiki Kaisha | Signal processing apparatus for correcting decoding errors |
FR2624676A1 (fr) * | 1987-12-11 | 1989-06-16 | Trt Telecom Radio Electr | Dispositif de codage et de decodage de codes reed-solomon |
JPH0267013A (ja) * | 1988-09-01 | 1990-03-07 | Mitsubishi Electric Corp | ガロア体演算回路 |
US6085348A (en) * | 1990-10-17 | 2000-07-04 | Canon Kabushiki Kaisha | Error correction code encoder and decoder |
US5574673A (en) * | 1993-11-29 | 1996-11-12 | Board Of Regents, The University Of Texas System | Parallel architecture for generating pseudo-random sequences |
US5771244A (en) * | 1994-03-09 | 1998-06-23 | University Of Southern California | Universal Reed-Solomon coder/encoder |
WO2009155595A2 (en) * | 2008-06-20 | 2009-12-23 | Tempur-Pedic Management, Inc. | Inflatable mattress and method of operating same |
US10668196B2 (en) * | 2008-10-10 | 2020-06-02 | Peter Forsell | Heart assisting device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3745526A (en) * | 1971-12-20 | 1973-07-10 | Ibm | Shift register error correcting system |
US4162480A (en) * | 1977-01-28 | 1979-07-24 | Cyclotomics, Inc. | Galois field computer |
DE2758952C2 (de) * | 1977-12-30 | 1979-03-29 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Codieren oder Decodieren von Blnärinformationen |
JPS55131860A (en) * | 1979-03-30 | 1980-10-14 | Matsushita Electric Ind Co Ltd | Error correction unit |
JPS55149551A (en) * | 1979-05-10 | 1980-11-20 | Toshiba Corp | Data correcting circuit |
JPS574629A (en) * | 1980-05-21 | 1982-01-11 | Sony Corp | Data transmitting method capable of correction of error |
JPS5735444A (en) * | 1980-08-12 | 1982-02-26 | Sony Corp | Pcm signal transmission method |
US4410989A (en) * | 1980-12-11 | 1983-10-18 | Cyclotomics, Inc. | Bit serial encoder |
-
1982
- 1982-10-20 JP JP57184380A patent/JPS5972838A/ja active Pending
-
1983
- 1983-10-13 US US06/541,402 patent/US4583225A/en not_active Expired - Lifetime
- 1983-10-19 DE DE3337996A patent/DE3337996A1/de not_active Ceased
- 1983-10-19 CA CA000439318A patent/CA1203913A/en not_active Expired
- 1983-10-19 FR FR8316658A patent/FR2535131B1/fr not_active Expired
- 1983-10-20 GB GB08328035A patent/GB2129588B/en not_active Expired
Non-Patent Citations (4)
Title |
---|
A.M.PATEL, "Error recovery scheme for the IBM J.Res.Develop., Jan.1980, S.32-42 * |
E.R.BERLEKAMP, "Algebraic coding Theory", McGraw-Hill 1968, S.48-50,125-129,218 * |
S.LIN, D.J.COSTELLO jr., "Error control coding", Prentice-Hall 1983, S.141-148,170-175 * |
W.W.PETERSON, "Prüfbare und korrigierbare Codes" Oldenbourg Verlag 1967, S.149-161, 223,224,250-264 * |
Also Published As
Publication number | Publication date |
---|---|
GB2129588A (en) | 1984-05-16 |
FR2535131A1 (fr) | 1984-04-27 |
JPS5972838A (ja) | 1984-04-24 |
GB8328035D0 (en) | 1983-11-23 |
GB2129588B (en) | 1986-04-30 |
US4583225A (en) | 1986-04-15 |
FR2535131B1 (fr) | 1989-11-17 |
CA1203913A (en) | 1986-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69215743T2 (de) | Fehlerkorrekturkodierungsverfahren mit mindestens zwei parallellen, systematischen Faltungsenkodern, iterativem Dekodierungsverfahren, Dekodierungsmodul und Dekoder dafür | |
DE102007008180B4 (de) | Halbleiterspeicherelement, Speichersystem und Daten-Sende-/Empfangssystem | |
DE69101443T2 (de) | Übertragungsverbindung. | |
DE69402196T2 (de) | Verfahren und gerät zur nachrichtenübertragung zwischen vorrichtungen mit einer verbesserten fehlererkennung | |
DE2625973B2 (de) | Verfahren und Anordnung zur redundanzvermindernden Transformation von Bildern | |
DE2150751C3 (de) | Digitaler Sinus-Kosinus-Generator | |
DE3337996A1 (de) | Reed-solomon kode-generator | |
DE1937249C3 (de) | Selbstprüf ende Fehlererkennungsschaltung | |
DE2361512C2 (de) | Schaltungsanordnung zur Prüfung eines Additionsresultates | |
DE102018131613A1 (de) | Fehlererkennung mittels Gruppenfehler | |
DE1499178A1 (de) | Steuerbarer Datenspeicher mit Verzoegerungsleitung | |
DE3138698A1 (de) | Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten | |
DE4005322A1 (de) | Pseudozufallsrauschcodegenerator | |
DE1937248A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE3042509A1 (de) | Ultraschall-abbildungssystem mit in fortschreitenden zeitlaengen verzoegerten rechteckwellen-impulszuegen | |
DE1934675A1 (de) | Fehlererkennungsverfahren fuer Datenuebertragungssysteme | |
DE3783310T2 (de) | Konvolutionskodierer. | |
DE3017830A1 (de) | Datenfehler-korrektursystem | |
DE3044037A1 (de) | Verfahren und schaltung zur ratenaenderung | |
DE4117726A1 (de) | Fehlerkorrekturverfahren und einrichtung zu dessen durchfuehrung | |
DE1241159B (de) | UEbertragschaltung fuer ein Schnelladdierwerk | |
DE3702697A1 (de) | Paritaetserzeugungsschaltung | |
DE2114766B2 (de) | Eingabevorrichtung, insbesondere fuer elektronenrechner | |
DE2337084A1 (de) | Tasteneingabeschaltung | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |