DE3138698A1 - Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten - Google Patents

Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten

Info

Publication number
DE3138698A1
DE3138698A1 DE19813138698 DE3138698A DE3138698A1 DE 3138698 A1 DE3138698 A1 DE 3138698A1 DE 19813138698 DE19813138698 DE 19813138698 DE 3138698 A DE3138698 A DE 3138698A DE 3138698 A1 DE3138698 A1 DE 3138698A1
Authority
DE
Germany
Prior art keywords
mulmod
multiplication
remainder
module
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813138698
Other languages
English (en)
Other versions
DE3138698C2 (de
Inventor
Erich 4040 Linz Haider
Helmut Dipl.-Ing. 8000 München Lagger
Elisabeth 5270 Mauerkirchen Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19813138698 priority Critical patent/DE3138698A1/de
Priority to US06/400,996 priority patent/US4532638A/en
Priority to AT0315382A priority patent/AT382277B/de
Publication of DE3138698A1 publication Critical patent/DE3138698A1/de
Application granted granted Critical
Publication of DE3138698C2 publication Critical patent/DE3138698C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Error Detection And Correction (AREA)

Description

Verfahren zur Potenzierung großer Binärzahlen in einer Restklasse Modulo N, insbesondere zur Verschlüsselung und Entschlüsselung digital dargestellter Nachrichten
Die vorliegende Erfindung betrifft ein Verfahren zur 'Potenzierung großer Binärzahlen in einer Restklasse Modulo N, insbesondere zur Verschlüsselung und Entschlüsselung digita! dargestellter Nachrichten, bei dem die Potenzierung aus wiederholten Quadrierungs/Multiplikations-Zyklen mit jeweiliger Restbildung besteht.
Durch die Darstellung von Nachrichten, insbesondere Sprache auf dem Gebiet der Fernsprechvermittlungs- und Fernsprechübertragungstechnik, beispielsweise in sog. Paketvermittlungs- und -Übertragungseinrichtungen, besteht die an sich einfache Möglichkeit, die digitale Nachricht auf der Sendeseite zu verschlüsseln, sie in verschlüsselter Form zu übertragen und auf der Empfangsseite zu entschlüsseln, wodurch die Nachricht abhörsicher gemacht werden kann.
Es sind bereits Verfahren zur Verschlüsselung digitaler Nachrichten bekannt. Beispielsweise ist für diese Zwecke ein Verschlüsselungsverfahren mit einem diesem zugrundeliegenden Verschlüsselungsalgorithmus vorgeschlagen worden, vergl. u. a. Elektronische Rechenanlagen, 22. Jahrgang 1980. Heft 6, S. 276 - 280, H. Lagger, C. Müller, H. Unterberger: "Sicherheitsaspekte in rechnergesteuerten Kommunikationssystemen", mittels dessen die im Grunde genommen große Binärzahlen darstellenden zu bildenden Nachrichtenblöcke durch
Pap
eine komplizierte Umrechnung verschlüsselt und entschlüsselt werden.
Die Durchführung derartiger Verfahren erfolgt bisher im allgemeinen durch programmgesteuerte Rechner. Eine derartige Lösung hat jedoch den Nachteil, daß sie eine große Verarbeitungszeit aufgrund der ihr innewohnenden Komplexität hat, so daß ein Betrieb einer Anordnung zur Durchführung des Verfahrens eine Echtzeitverarbeitung, wie sie beispielsweise zum Übertragen von Sprache notwendig ist, nicht gestattet. Vielmehr sind derartige Anordnungen ausschließlich dafür geeignet, Nachrichten zu verarbeiten und zu übertragen, die nicht der Echtzeitbedingung unterworfen sind, wie beispielsweise Texte, langzeitig auszuwertende Daten verschiedener Art u. dergl.. ·
Der große Zeitaufwand, der den bekannten Anordnungen anhaftet, ist im wesentlichen darauf zurückzuführen, daß der betreffende Algorithmus für. eine wirksame Verschlüsselung, die eine große Geheimhaltungssicherheit bietet, jeweils auf eine große Anzahl von Binär-steilen, die in einem Nachrichtenblock zu verschlüsseln sind, anzuwenden ist. Der bekannte R.S.A.-Algorithmus, vergl. Elektronische Recherianlagen 22. Jahrgang 1980 Heft 6, besteht im wesentlichen darin, daß die zu verschlüsselnde Nachricht mit einem bestimmten Schlüssel mit einer anschließenden Restbildung potenziert wird, wobei die Restbildung mittels einer Division durch eine festgelegte Zahl (Modul) durchgeführt wird. Dem Poten-. zieren liegen Multiplikationsvorgänge zugrunde. Die Restbildung kann jeweils nach jedem Multiplikationsvorgang erfolgen .
Bei den bekannten Verschlüsselungsverfahren werden die Multiplikationsvorgänge und die Restbildungsvorgänge zeitlich nacheinander abgewickelt, was u. a. darin begründet ist, daß die betreffenden Vorgänge durch einen Digitalrechner abgewickelt werden, der die Vorgänge nacheinander in aufein-
anderfolgenden Rechenzyklen durchführt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Potenzierung großer Binärzahlen in einer Rest· klasse Modulo N zu schaffen, das insbesondere zur Verschlüsselung und Entschlüsselung digital dargestellter Nachrichten geeignet ist und bei dem die Potenzierung aus wiederholten Quadrierungs/Multipiikations-Zyklen mit Restbildung besteht. Das Verfahren soll ermöglichen, Nachrichtens insbe· sondere Sprache, quasi-zeitecht zu verschlüsseln bzw. zu entschlüsseln'. Dafür ist es erforderlich, daß der Verschlüs-• seiungsvorgang bzw. der Entschlüsselungsvorgang wesentlich schneller durchgeführt werden kann, als dies bei den bekannten Verschlüsselungssystemen auf der Basis von Potenzresten der Fall ist.
Die Erfindung geht von der Erkenntnis aus, daß jeder Einzelschritt für die genannten Rechenvorgänge gegenüber den bekannten Verfahren wesentlich verkürzt werden muß, damit auch der Zeitaufwand für die Gesamtanzahl von Schritten wesentlich verkürzt wird.
Erfindungsgemäß ist vorgesehen, daß zur Lösung der genannten Aufgabe jeweils ein Multiplikationsvorgang und ein Restbi1dungsvorgang nahezu zeitparallel ausgeführt werden und daß die jeweilige Restbildung durch eine Multiplikation mittels einer einmal festgelegten Matrix vorgenommen wird.
Die Erfindung bietet den Vorteil, daß eine Restbildung jeweils bereits dann begonnen werden kann, wenn ein erstes Teilergebnis einer Multiplikation vorliegt.
Eine vorteilhafte Schaltungsanordnung zur Durchführung des Verfahrens sowie vorteilhafte Weiterbildungen des Verfahrens und der Schaltungsanordnung zu dessen Durchführung sind durch die in den Unteransprüchen angegebenen Merkmale gekennzeichnet.
j. 81 Ρ7Γ3 2 0Ε
Im folgenden wird die Erfindung anhand mehrerer, Ausführungsbeispiele für die Erfindung betreffender Figuren im einzelnen erläutert.
Fig. 1 zeigt schematisch die zur Durchführung des Verfahrens vorgesehene Schaltungsanordnung S5 der ein unverschlüsselter Nachrichtenblock M Bit-weise über einen Nachrichteneingang seriell zugeführt wird und über einen Nachrichtenausgang eine verschlüsselter Nachrichtenblock M1 Bit-weise seriell entnommen wird und dem über weitere Eingänge Schiüsselparameter E und N sowie die für die Restbildung maßgeblichen-Matrixzeilen A-, ■. . Λ eingegeben werden. Mit dem Begriff "Matrix" werden Berechnungsdaten bezeichnet, die aus dem Schiüsselparameter N abgeleitet werden.
Fig. 2 zeigt eine ins einzelne gehende Darstellung der erfindungsgemäßen Schaltungsanordnung S mit dem Nachrichtenblock-Eingang M, dem Nachrichtenblock-Ausgang M', einem Eingang E für einen der Verschlüsselungsparameter, einen weiteren Eingang N für den anderen Verschlüsselungsparameter sowie eine Vielzahl von Zeileneingängen A, über die die aus N abgeleitete Matrix eingegeben wird.
Fig. 3 zeigt schematisch eine Anordnung von MuI ti piikati ons/Restbildungs-Elementen, aus denen sich ein in Fig. 2 gezeigter MuI tipiikations/RestbiIdungs-Baustein MULMOD zusammensetzt.
Fig. 4 zeigt im einzelnen in Form eines Blockschaltbildes den Aufbau eines MuI tipiikations/RestbiIdungs-Elementes als ein Anfangselement und den Aufbau eines MuI-tipliaktiohs/Restbi1dungs-Elementes als ein Folgeelement sowie deren Zusammenschaltung.
■·■■ ·■* *-· €ί Ρ"7-1 52 OE β.
313^698
Fig. 5 zeigt in Form eines Blockschaltbildes den Aufbau eines MuI tiplikations/RestbiIdungs-Elementes als Abschlußelement.
Fig. 6 zeigt schematisch den Gesamtaufbau einer MuI tipiikations/Restbildungs-Schaltungsanordnung.
Fig. 7 zeigt in Form eines Blockschaltbildes eine Korrektureinrichtung, die wirksam mit der MuI tiplikations/-Restbildungs-Schaltungsanordnung verbunden ist.
Wie bereits erläutert, zeigt Fig. 1 schematisch die gesamte erfindungsgemäße Schaltungsanordnung zum Verschlüsseln einer digital dargestellten Nachricht mit einem Eingang für einen unverschlüsselten Nachrichtenblock M, einem Ausgang für einen verschlüsselten Nachrichtenblock M1 sowie weiteren Eingängen für Schiüsselparameter E, N und die für die Restbildung maßgeblichen Zeilen A1...An der aus dem Schlüsselparameter N abgeleiteten Matrix A. Wie bereits ebenfalls erläutert, wird der unverschlüsselte Nachrichtenblock M Bit-weise über den dafür vorgesehenen Eingang seriell eingelesen. Der verschlüsselte Nachrichtenblock M', im folgenden auch als Kryptogrammblock bezeichnet, wird über den betreffenden Ausgang Bit-weise seriell ausgegeben. Ein Kryptogrammblock wird nach dem folgenden Gesetz gebildet:
M1 = ME mod N.
Zunächst sollen einige Voraussetzungen erläutert werden: 30
Zahlendarstel1ung:
A, B, N werden als Zahlen zur Basis 2m dargestellt. Multiplikation A.B:
L P
i=0 k=0
81 P 7 ί 3 2 DE
Das Ergebnis der Multiplikation wird ebenfalls zur Basis 2m dargestellt. Deshalb müssen die Überträge bei den einzelnen Koeffizienten berücksichtigt werden.
In der im folgenden beschriebenen Hardware-Realisierungj für die bevorzugte Ausführungsbeispiele betrachtet werden, werden die Koeffizienten cQ cl+p+2 nacheinander erzeugt.
Restbildung C (mod N):
Zur Weiterverarbeitung der Ergebnisse der Multiplikation wird ein Algorithmus verwendet, der den Rest C mod N näherungsweise berechnet.
Wesentlich dabei ist, daß
- der Quotient nicht berechnet wird, daß
- der Algorithmus sofort nach Berechnung des ersten Teilergebnisses der Multiplikation beginnen kann und nur um einen Teilmultiplikationszyklus (m χ m Bit) später als die Multiplikation (A.B) endet und daß - obwohl der Rest mit diesem Algorithmus nur näherungsweise berechnet wird (Rest exakt + T.N, wobei ()
Korrektur für den folgenden MuI tipiikations-Divisionszyk'lus verwendet werden kann. Der Fehler schaukelt sich bei weiteren Schritten nicht auf. Nur am Ende der Poten zierung ist eine Korrektur (durch einfaches Addieren und Subtrahieren, Anzahl der Schritte ^m + 1Og2 (2.k+3) +1) notwendig.
Der Algorithmus zur Restbildung beruht auf einem Koeffizientenvergleich. Aus diesem Vergleich läßt sich eine Ma-
Λ*. m P 7Π2ϋΕ
313863?
trix ableiten, deren modifizierte Inverse für einen Schlüssel N im voraus berechnet werden kann. Die Restbildung ist dann eine Multiplikation zwischen einem bekannten Vektor und dem Teil der modifizierten Inversen der Matrix, der für die Restbildung ausschlaggebend ist.
Zeitabschätzung für ein realisierbares Ausführungsbeispiel
N-^-300 Bit
A,B-*»300 Bit
m —^24 Bit
Wenn ein Multiplikationszyklus 200 ns benötigt, resultieren daraus für'das RSA-Sy stem Ver- und Entschlüsselung sz ei ten (ohne Korrekturzeit), die einer Bitdurchsatzrate
100 k Bit/s
entsprechen.
Im folgenden wird eine ins einzelne gehende Beschreibung der Schaltungsstrukturen für ein bevorzugtes Ausführungsbeispiel für die Schaltungsanordnung zur Durchführung des Verfahrens anhand von Fig. 2 - Fig. 7 gegeben.
Es sind im einzelnen die in Fig. 2 gezeigten· Funkti onsbausteine vorgesehen. Das Kernstück der hier gezeigten Anordnung bildet der Baustein MULMOD, der für die erreichbaren Durchsatzraten verantwortlich ist und dessen Funktion darin besteht, zu multiplizieren und Reste zu bilden. Dieser Teil der Schaltungsanordnung wird in den weiteren Figuren 4 bis 6 noch weiter ins einzelne gehend gezeigt.
In Fig. 2 sind außer dem Funktionsbaustein MULMOD desweite-
-:ΐ. ::: :.. BfP-? 132OE
3133698
ren ein Eingangsschieberegister ESR, ein diesem nachgeordneter Eingangsspeicher ESP, eine Anzahl von Multiplexern MUX und eine Steuerlogik CONTR, welche alle dem Funktionsbaustein MULMOD vorgeordnet sind, sowie ein Demultipiexer/Speicher-Baustein DEMUX/SP, ein Korrekturbaustein KORR, ein Ausgangsspeicher ASP und ein Ausgangsschieberegister ASR, welche alle dem Funktionsbaustein MULMOD nachgeordnet sind, vorgesehen. Dem Eingangsschieberegister ESR wird jeweils ein zu verschlüsselnder Nachrichtenblock M seriell, vorzugsweise Bit-weise zugeführt, der dann von den Signal ausgängen dieses Eingangsschieberegisters ESR in den Eingangsspeicher ESP eingelesen wird. Umgekehrt wird ein Kryptogrammblock M1 aus dem Ausgangsschieberegister ASR seriell, vorzugsweise Bit-weise, ausgegeben, das dem Ausgangsschieberegister ASR zuvor zeitparallel aus dem Äusgangsspeicher ASP zugeführt wurde. Der Eingangsspeicher ESP liefert die Daten des unverschlüsselten Nachrichtenblocks an die gezeigte Vielzahl von Multiplexern MUX, die mit ihren Ausgängen mit dem Funktionsbaustein MULMOD verbunden sind. Diesem Funktionsbaustein MULMOD werden auch die Zeilensignale der Matrix A zu dem zuvor beschriebenen Zweck zugeführt. Die Steuerlogik CONTR empfängt einen der Verschlüsselungsparameter, nämlich E, um eine Vielzahl verschiedener, nicht gezeigter Taktsignale T,...T. zu erzeugen. Die Signalausgänge des Funktionsbau-Steines MULMOD sind mit dem bereits genannten Demultiplexer/Speicher-Baustein DEMUX/SP verbunden, dessen Signalausgänge an Signal eingänge des Korrekturbausteins KORR angeschlossen sind. Diesem Korrekturbaustein KORR wird über einen Seiteneingang der zweite Verschlüsselungsparameter N zugeführt. Die Signalausgänge des Korrekturbausteins KORR sind mit den Eingängen des Ausgangsspeichers ASP verbunden.
Fig. 3 zeigt, wie bereits erläutert, die Anordnung von Multi piikations/Restbildungs/Elementen, aus denen sich der in Fig. 2 gezeigte MuI tiplikations/Restbi1dungs-Bausteiη oder Funktionsbaustein MULMOD zusammensetzt. Außerdem zeigt Fig. 3 die zu diesen Elementen MULMOD (A), MULMOD (Z) ....,
"/" -*.- --■ ■■■· BtP ? I 32OE A3-
MULMOD (E) gehörenden Einrichtungen zur Ansteuerung dieser Elemente, nämlich für das erste Element einen Speicher SPx,, für das zweite ein Schieberegister SR, einen Speicher SPx„ und ein Schieberegister ..., für das n-1. einen Speieher SPx , und ein Schieberegister SR sowie einen Speicher SPx und ein Schieberegister SR für das n-te Element. Außerdem ist ein zentrales Schieberegister SR vorgesehen, dessen Signal ausgang mit allen Elementen des Funktionsbausteins MULMOD verbunden ist.
Jeweils ein MULMOD-Element übernimmt einen Teil der gesamten Operation des Bausteins MULMOD. Die Anzahl der Elemente ist von der Art der verwendeten Multiplizierer in diesen Elementen sowie von der Größe der Zahl N abhängig. Der innere Aufbau eines derartigen MULMOD-Elementes ist in Fig. 4, wie bereits erläutert, im einzelnen gezeigt. Jedes Element besteht, wie aus Fig. 4 ersichtlich, aus zwei Teileinheiten, die jeweils einen Multiplizierer und einen Akkumulator aufweisen, welche beide an sich bekannt sind. Bei spielsweise kann als typischer Multiplizierer der Baustein MPY-24HJ gewählt werden. Für das Eingangs-, bzw. Endelement MULMOD (A) bzw. MULMOD (E) sind, wie aus Fig. 4 und Fig. 5 hervorgeht, Abweichungen von der Standardschaltung für ein Zwischenelement MULMOD (Z) vorzunehmen.
Fig. 6 zeigt, wie bereits erläutert, schematisch den Gesamtaufbau einer MuI ti piikations/Restbi1dungs-Schaltungsanordnung, nämlich des Bausteins MULMOD. Wie der Figur zu entnehmen ist, besteht der Baustein MULMOD aus einer Vielzahl von gleichartigen Elementen, wie sie im einzelnen in den Figuren 4 und 5 gezeigt sind, die in der dargestellten Art und Weise zusammengeschaltet sind. In Fig. 6 sind der Übersichtlichkeit halber jeweils für die einzelnen Tei1 einrichtungen der Elemente Kurzbezeichnungen, nämlich M, A gewählt.
Fig. 7 zeigt, wie bereits erläutert, in Form eines Blockschaltbildes den Korrekturbaustein, der wirksam mit der
-1/
81 P Ί 13 2 DE
ik-
Multiplikations/Restbildungs-Schaltungsanordnung verbunden ist, nämlich den Korrekturbaustein KORR. Dieser Baustein enthält wiederum mehrere Einzelbausteine, nämlich am Eingang einen Multiplexer MUX, dem ein Speicher SP nachgeordnet ist, ein Schieberegister SR zur seriellen Aufnahme des Verschlüsselungsparameters N, eine Steuerlogik CONTR zur Erzeugung von verschiedenen Taktsignalen, einen kombinierte*n Additions/Subtraktions-Baustein ADD/SUBTR sowie einen Demultiplexer-Baustein DEMUX, der mit dem Ausgang des Korrekturbausteins KORR verbunden ist.
Mit dem erfindungsgemäßen Verfahren, das vorzugsweise durch die in den Figuren gezeigte Schaltungsanordnung zur Durchführung dieses Verfahrens realisierbar ist, kann, wie bereits eingangs beschrieben, eine im Vergleich zum Stand der Technik zeitsparende Verschlüsselung bzw. Entschlüsselung von digital dargestellten Nachrichten durchgeführt werden, so daß gemäß dem zuvor genannten Wert für die Bitdurchsatzrate ein Quasi-Echtzeit-Betrieb möglich ist.
14 Patentansprüche
7Figuren
Leerseite

Claims (14)

  1. 81 P 7 I 3 2 31386
    Patentansprüche:
    1J Verfahren zur Potenzierung großer Binärzahlen in einer Restklasse Modulo N, insbesondere zur Verschlüsselung und Entschlüsselung digital dargestellter Nachrichten, bei dem die Potenzierung aus wiederholten. Quadrierungs/Multiplikations-Zyklen mit Restbildung besteht, dadurch g e kennzei chnet , daß jeweils ein Multiplications-Vorgang und ein Restbildungsvorgang nahezu zeitparallel ausgeführt werden und daß die jeweilige Restbildung durch eine Multiplikation mittels einer einmal festgelegten Matrix vorgenommen wird.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e η η zei chnet , daß zur Restbildung C mod N ein Algorithmus verwendet"'wird, der diesen Rest näherungsweise bestimmt
  3. 3. Verfahren nach Anspruch 2, dadurch g e k e η η -
    zei chnet , daß der Quotient bei dem die Restbildung darstellenden Algorithmus nicht berechnet wird.
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzei chnet , daß der Algorithmus unmittelbar nach der Berechnung des ersten Teilergebnisses des jeweils betreffenden Multiplikationsvorganges wirksam wird und nur um einen einzigen Teilmultiplikationszyklus für m χ m Bit später als eine Gesamtmultiplikation AxB endet.
  5. 5. Verfahren nach Anspruch 2, dadruch gekennzeichnet , daß der jeweils in einem Teilzyklus entstehende Rest ohne Korrektur für den nächstfolgenden MuI ti plikations/Divisions-Zyklus verwendet wird und daß lediglieh am Ende eines Gesamt-Potenzierungs/RestbiIdungs-Vorganges eine Korrektur des zuletzt gebildeten Restes durchgeführt wird.
    81 P 7 1 3 2 DE
    313^653
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Korrektur durch eine begrenzte Anzahl von einfachen Additionen und Subtraktionen durchgeführt wird.
  7. 7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Algorithmus zur Restbildung durch einen Koeffizientenvergleich bestimmt wird, aus dem sich eine Matrix ableiten läßt, deren modifizierte Inverse für einen Schiüsselparameter N im voraus zu berechnen ist.
  8. 8. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Restbildung aus einer Multiplikation eines bekannten Vektors mit demjenigen Teil der modifizierten Inversen der Matrix besteht, der für die Restbildung maßgebend ist.
  9. 9. Verfahren nach einem der vorhergehenden'Ansprüche, da-, durch gekennzei chnet , daß die zu verschlüsselnde Nachricht in Nachrichtenblöcke unterteilt wird, die jeweils für sich verschlüsselt, übertragen und entschlüsselt werden.
  10. 10. Verfahren nach Anspruch 9, dadurch g e k e η η -
    zeichnet, daß der unverschlüsselte Nachrichtenblock seriell, vorzugsweise Bit-weise, in eine Verschlüsselungseinrichtung ein.gelesen wird, daß dieser Verschlüsselungseinrichtung Schiüsselparameter (E,N) sowie die für die Restbildung maßgeblichen Zeilendaten (A1...A) der aus dem einen Schlüsselparameter (N) abgeleiteten Inversen der Matrix (A) ebenfalls seriell zugeführt werden und daß der verschlüsselte Nachrichtenblock, nämlich der Kryptdgrammblock (M1) seriell, vorzugsweise Bit-weise, aus der Verschlüsselungseinrichtung ausgelesen wird.
  11. 11. Verfahren nach den vorhergehenden Ansprüchen, dadurch
    81 P 7 1 3 2 DE
    3138638
    g e k e η η ζ e i c h η e t , daß das Entschlüsseln des Kryptogrammblockes (M1) nach den gleichen Prinzipien in an sich bekannter Weise durchgeführt wird.
  12. 12. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch g e kennzei chnet , daß an den Eingang für den unverschlüsselten Nachrichtenblock M ein Eingangsschieberegister (ESR) angeschlossen ist, dem die Daten des unverschlüssel ten Nachrichtenblocks seriell zugeführt werden, daß die Signalausgänge des Eingangsschieberegisters (ESR) mit Eingängen eines Eingan'gsspeichers (ESP) verbunden sind,· dem der Nachrichtenblock insgesamt zugeführt wird, daß dem Eingangsspeicher (ESP) eine Vielzahl von Multiplexern (MUX) nachgeordnet sind, über, die die Daten des Nachrichtenblocks einem MuI tiplikations/RestbiIdungs-Bausteiη (MULMOD) zugeführt werden, daß an den MuItiplikations/RestbiIdungs-Baustein (MULMOD) ein Demultiplexer/Speicher-Baustein (DEMUX/SP) angeschlossen ist, dem die verschlüsselte Nachrieht mit einem zunächst unkorrigierten Rest zugeführt wird, daß die Signalausgänge des Demul tipi exer/Spei cher-Bausteins (DEMUX/SP) mit Signaleingängen eines Korrekturbausteins (KORR) verbunden sind, dem über einen Seiteneingang einer der Verschlüsselungsparameter (N) zuführbar ist, daß die Signalausgänge des Korrekturbausteins (KORR) mit Eingängen eines Ausgangsspeichers (ASP) verbunden sind, der seinerseits mit Eingängen eines Ausgangsschieberegisters (ASR) verbunden ist, mittels dessen der Kryptogrammblock (M1) seriell abführbar ist, daß eine Steuerlogik (CONTR) vorgesehen ist, der der andere Verschlüsselungsparameter (E) zugeführt wird und dessen Funktion im wesentlichen darin besteht, eine Vielzahl von Taktsignalen (T1 ... Tk) zur Steuerung der einzelnen Komponenten der Schaltungsanordnung (S) zu erzeugen, und daß der MuItiplikations/Restbildungs-Baustein (MULMOD) die Zeilendaten der Matrix (A) zum Durchführen der Division zwecks Restbi!dung ,über weitere Eingänge aufnimmt.
    Y' 81 ρ 7 t 3 2 OE
  13. 13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der MuI tipiikations/Restbi1 dungs-Baustein (MULMOD) aus einer Vielzahl von Elementen (MULMOD(A), MULMOD(Z), MULMOD(E) ). besteht, wobei ein Anfangselement (MULMOD(A)), eine Vielzahl von Zwischenelementen (MULMOD(Z)) und ein Endelement (MULMOD(E)) zu einer die Gesamtbausteinschaltung bildenden Kette zusammengeschaltet sind.
  14. 14. Schaltungsanordnung nach den Ansprüchen 12 und 13, dadurch gekennzeichnet, daß jedes der Elemente des MuI tiplikations/RestbiIdungs-Bausteins (MULMOD) aus Standardbausteinen, nämlich Multiplizierern, Speichern und Schieberegistern zusammengesetzt ist.
DE19813138698 1981-09-29 1981-09-29 Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten Granted DE3138698A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19813138698 DE3138698A1 (de) 1981-09-29 1981-09-29 Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten
US06/400,996 US4532638A (en) 1981-09-29 1982-07-23 Method and apparatus for the exponentiation of large binary numbers in a residue class modulo N, particularly for encoding and decoding digitally-represented messages
AT0315382A AT382277B (de) 1981-09-29 1982-08-19 Schaltungsanordnung zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813138698 DE3138698A1 (de) 1981-09-29 1981-09-29 Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten

Publications (2)

Publication Number Publication Date
DE3138698A1 true DE3138698A1 (de) 1983-04-07
DE3138698C2 DE3138698C2 (de) 1990-10-04

Family

ID=6142906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813138698 Granted DE3138698A1 (de) 1981-09-29 1981-09-29 Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten

Country Status (3)

Country Link
US (1) US4532638A (de)
AT (1) AT382277B (de)
DE (1) DE3138698A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199620A2 (de) * 1985-03-28 1986-10-29 International Standard Electric Corporation New York Verschlüsselungsgerät und Verfahren zur Bestimmung des Modulo einer grossen vorzeichenfreien ganzen Zahl aus der Potenzierung einer grossen vorzeichenfreien ganzen Zahl mit einer grossen vorzeichenfreien ganzen Zahl
EP0239749A2 (de) * 1986-03-05 1987-10-07 Holger Sedlak Kryptographie-Verfahren und Kryptographie-Prozessor zur Durchführung des Verfahrens
EP0443679A1 (de) * 1990-02-23 1991-08-28 Koninklijke Philips Electronics N.V. Kodierverfahren gemäss der RSA-Methode durch einen Mikrokontroller und einen Apparat, die dieses Verfahren benutzen

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE454829B (sv) * 1986-11-13 1988-05-30 Ericsson Telefon Ab L M Sett och anordning for reversibel kompression av informationsberande symboler, samt sett och anordning for att rekonstruera en sekvens av informationsberande symboler som har komprimerats enligt ovan nemnda sett
FR2622713A1 (fr) * 1987-10-30 1989-05-05 Thomson Csf Circuit de calcul utilisant une arithmetique residuelle
US5327441A (en) * 1991-12-16 1994-07-05 Nippon Telegraph And Telephone Corporation Method and circuit for decoding convolutional codes
US6317769B1 (en) * 1996-09-18 2001-11-13 International Business Machines Corporation Apparatus for calculating of Bc (mod n) with repeatedly shifting a holding value
US5928315A (en) * 1996-09-18 1999-07-27 International Business Machines Corporation Apparatus and method for calculating Bc (mod n)
US6064740A (en) * 1997-11-12 2000-05-16 Curiger; Andreas Method and apparatus for masking modulo exponentiation calculations in an integrated circuit
WO2002017582A2 (en) * 2000-08-25 2002-02-28 Applied Micro Circuits Corporation Transmitting a multibit signal on a single connector
US6973470B2 (en) * 2001-06-13 2005-12-06 Corrent Corporation Circuit and method for performing multiple modulo mathematic operations
DE10151129B4 (de) * 2001-10-17 2004-07-29 Infineon Technologies Ag Verfahren und Vorrichtung zum Berechnen eines Ergebnisses einer Exponentiation in einer Kryptographieschaltung
US20040039767A1 (en) * 2002-08-21 2004-02-26 International Business Machines Corporation Check sum generation for modular reduction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH412411A (de) * 1959-12-30 1966-04-30 Ibm Vorrichtung zur Durchführung von Multiplikationen und Divisionen im Zahlensystem der Restklassen
DE2612750A1 (de) * 1975-03-25 1976-10-07 Inst Mat I Mekh Akademii Nauk Multipliziereinrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107783A (en) * 1977-02-02 1978-08-15 The Board Of Trustees Of The Leland Stanford Junior University System for processing arithmetic information using residue arithmetic
US4281391A (en) * 1979-01-15 1981-07-28 Leland Stanford Junior University Number theoretic processor
JPS6042965B2 (ja) * 1979-06-01 1985-09-26 愛介 片山 複数法形高速乗算装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH412411A (de) * 1959-12-30 1966-04-30 Ibm Vorrichtung zur Durchführung von Multiplikationen und Divisionen im Zahlensystem der Restklassen
DE2612750A1 (de) * 1975-03-25 1976-10-07 Inst Mat I Mekh Akademii Nauk Multipliziereinrichtung
FR2305784A1 (fr) * 1975-03-25 1976-10-22 Inst Mat I Mek Dispositif de multiplication
US4064400A (en) * 1975-03-25 1977-12-20 Akushsky Izrail Device for multiplying numbers represented in a system of residual classes

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Elektron. Rechenanlagen, 22. Jg. 1980, H. 6, S. 276-280 *
US-Z: IEEE Transactions on Communications, Vol. COM-29, No.6, June 1981, S.778-786 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199620A2 (de) * 1985-03-28 1986-10-29 International Standard Electric Corporation New York Verschlüsselungsgerät und Verfahren zur Bestimmung des Modulo einer grossen vorzeichenfreien ganzen Zahl aus der Potenzierung einer grossen vorzeichenfreien ganzen Zahl mit einer grossen vorzeichenfreien ganzen Zahl
EP0199620A3 (en) * 1985-03-28 1988-12-07 International Standard Electric Corporation New York Encryption apparatus and methods for raising a large unsigned integer to a large unsigned integer power modulo a large unsigned integer
EP0239749A2 (de) * 1986-03-05 1987-10-07 Holger Sedlak Kryptographie-Verfahren und Kryptographie-Prozessor zur Durchführung des Verfahrens
EP0239749A3 (en) * 1986-03-05 1988-12-28 Holger Sedlak Cryptographic method and processor for carrying out this method
EP0443679A1 (de) * 1990-02-23 1991-08-28 Koninklijke Philips Electronics N.V. Kodierverfahren gemäss der RSA-Methode durch einen Mikrokontroller und einen Apparat, die dieses Verfahren benutzen
FR2658932A1 (fr) * 1990-02-23 1991-08-30 Koninkl Philips Electronics Nv Procede de codage selon la methode dite rsa, par un microcontroleur et dispositif utilisant ce procede.

Also Published As

Publication number Publication date
US4532638A (en) 1985-07-30
DE3138698C2 (de) 1990-10-04
ATA315382A (de) 1986-06-15
AT382277B (de) 1987-02-10

Similar Documents

Publication Publication Date Title
DE69703085T2 (de) Koprozessor mit zwei parallel arbeitenden Multiplizierschaltungen
DE69721439T2 (de) Kryptographisches verfahren und einrichtung zum nichtlinearen zusammenfugen eines datenblocks und eines schlussels
DE69229766T2 (de) Verfahren und Gerät zum Verschlüsseln und Entschlüsseln von Kommunikationsdaten
DE19839627B4 (de) Digitaler Signalprozessor
DE102020113922A1 (de) Multipliziererschaltungsanordnung mit reduzierter latenz für sehr grosse zahlen
DE2607784B2 (de) Datenchiffrierverfahren und vorrichtung zur durchfuehrung dieses verfahrens
DE3138698A1 (de) Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten
DE69514261T2 (de) Pseudozufallzahlengenerator und Kommunikationsverfahren und -einrichtung unter Verwendung eines verschlüsselten Textes basierend auf mittels dieses Generators erzeugten Pseudozufallszahlen
DE102007054316A1 (de) Modulares Multiplikationsverfahren, modularer Multiplizierer und Kryptosystem
DE69834296T2 (de) Verschlüsselungsvorrichtung und rechnerlesbares Aufzeichnungsmedium mit Ausführungsprogramm
DE60004409T2 (de) Schaltung und Verfahren zur Zufallszahlerzeugung
DE2361512A1 (de) Schaltungsanordnung zur pruefung eines additionsresultates
DE2730918A1 (de) Anordnung zum multiplizieren von binaerzahlen
DE69700018T2 (de) Koprozessor für moduläre Arithmetik mit einer schnellen Ausführung von nicht-modulären Operationen
DE69707717T2 (de) Modulo-arithmetischer koprozessor mit einer schaltung für die division ganzer zahlen
EP1999571A2 (de) Verfahren und vorrichtung zur reduktion eines polynoms in einem binären finiten feld, insbesondere im rahmen einer kryptographischen anwendung
DE112018006405T5 (de) Verfahren und Vorrichtung zur Berechnung der Hashfunktion
DE2933830A1 (de) Programmierbarer polynomgenerator
DE68927020T2 (de) Kodierungs- und Dekodierungsverfahren und Gerät
DE3702697A1 (de) Paritaetserzeugungsschaltung
DE69006774T2 (de) Verfahren zum Verschlüsseln einer Folge, die aus mindestens einem Symbol besteht.
DE60215044T2 (de) Vorrichtung und verfahren zur erzeugung einer kodemaske
DE3422287A1 (de) Pruefanordnung fuer digitalschaltungen
DE102004037814B4 (de) Vorrichtung und Verfahren zum Erzeugen einer Folge von Zahlen
EP1446711B1 (de) Schiebevorrichtung und verfahren zum verschieben

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee