WO2003058819A1 - Vorrichtung und verfahren zum umwandeln von thermometer-code in binär-code und analog-/digital-wandler - Google Patents

Vorrichtung und verfahren zum umwandeln von thermometer-code in binär-code und analog-/digital-wandler Download PDF

Info

Publication number
WO2003058819A1
WO2003058819A1 PCT/DE2003/000036 DE0300036W WO03058819A1 WO 2003058819 A1 WO2003058819 A1 WO 2003058819A1 DE 0300036 W DE0300036 W DE 0300036W WO 03058819 A1 WO03058819 A1 WO 03058819A1
Authority
WO
WIPO (PCT)
Prior art keywords
inputs
value
code
input
outputs
Prior art date
Application number
PCT/DE2003/000036
Other languages
English (en)
French (fr)
Inventor
Hans-Martin BLÜTHGEN
Nikolaus Bruels
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2003058819A1 publication Critical patent/WO2003058819A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Definitions

  • thermometer code into binary code and analog ⁇ / digital converter
  • the invention relates to an apparatus and a method for converting thermometer code into binary code and an analog / digital converter.
  • An analog / digital converter is an electronic circuit or an electronic component that converts an analog signal into a digital equivalent.
  • Analog / digital distributors are • required for many applications in circuit technology.
  • An analog / digital converter (ADC "Analog Digital Converter”) is commonly fabricated as an integrated circuit using metal oxide semiconductor structures and / or bipolar semiconductor structures on a semiconductor substrate •. With high demands on the
  • So-called flash ADCs are often used for signal processing speed.
  • FIG. 1 A flash ADC according to the prior art is shown in FIG.
  • the analog / digital converter 101 has a cascade of resistors with a plurality of resistors 102 connected in series and a plurality of comparators 103, the comparators 103 having a first input 104 being connected between two adjacent resistors 102.
  • a reference voltage U re f is applied to the resistance cascade between the cascade input 105 and the ground connection 106 in such a way that the reference voltage U re f drops in equidistant partial voltages between the resistors 102.
  • These partial voltages are evaluated by one of the comparators 103.
  • An analog signal to be converted ie an analog voltage U a , is applied in parallel to a second input 108 from each of the comparators 103 via an analog signal input 107.
  • the comparators 103 compare the analog voltage U a present at the second input 108 with the partial voltage respectively present at the first input 104. If the analog voltage U a applied to one of the comparators 103 is greater than the applied partial voltage, the comparator 103 is activated
  • thermometer code L5 signals
  • a digital evaluation unit 110 generates a digital output signal D, for example a binary code, .0, in accordance with the comparator 103 activated with the highest partial voltage, and outputs this digital output signal D to a digital signal output 111.
  • a digital output signal D for example a binary code, .0
  • each of the comparators 103 is assigned a diagram 112 in which a probability density dW against
  • DW denotes the probability density that a transition from a logic value “1” to a logic value “0” or vice versa takes place at the specified input differential voltage ⁇ u at the output 109 of the respective comparator 103.
  • the voltage difference ⁇ U plotted in diagram 112 is the difference between the applied partial voltage of the reference voltage U re f and the applied analog voltage U a .
  • Resistors are often used to generate the reference values, which are made on a semiconductor substrate from a semiconductor material. Because of process fluctuations in the formation of the resistors or due to process fluctuations in the formation of the
  • thermometer code has logic values “0” at the outputs of the upper comparators, whereas logic values “1” are present at the OK outputs 109 of the comparators arranged below.
  • the thermometer code has logic values “0” at the outputs of the upper comparators, whereas logic values “1” are present at the OK outputs 109 of the comparators arranged below.
  • thermometer codes in which there is a sequence of incorrectly determined logical values "1" or "0".
  • the width of this error range is approximately 4 to 6 bits in typical analog / digital converters.
  • the error window contains useful information
  • thermometer code referred to as an error window is a source of valuable information.
  • thermometer code which corresponds to the value of the analog signal • with the accuracy of n bits .., in other words the width of the error window is n bits.
  • the functionality of the digital evaluation unit 110 consists in converting the thermometer code into a digital signal, that is to say clearly adding up the number of outputs 109 at which a logic value "1" is present. However, the direct summation is of all logical values
  • thermometer code a numerically less complex and therefore sufficiently quick evaluation of the thermometer code
  • thermometer code An algorithm for evaluating 50 faulty thermometer codes is known from [1]. According to this method, the fact is used that the area of faulty thermometer codes in a window of finite width around the transition between code elements of the thermometer code with a logic value "1" and code 15 elements with a logic value "0 ⁇
  • the code elements of the thermometer code are grouped according to a predetermined scheme. Mathematical considerations show that in order to form a binary signal from the thermometer code, it is sufficient to convert the thermometer code into a binary signal for only one of the groups / and for each of the groups 5 additionally the number of "lea & t significant bits""(LSB).
  • thermometer code the number of logical values" 1 "or” 0 "of the thermometer code can be summed up directly within just one group.
  • the binary end result ie clearly the number of all code elements of the 10 thermometer codes with a logical value "1" can then be calculated from the sum of the LSB values for each of the groups and from the result of the only one. complete, evaluated group of code elements.
  • thermometer code signals are in J subsets, each with K
  • thermometer binary encoders J thermometer binary encoders
  • the invention is based on the problem of realizing the conversion of thermometer code into binary code with less effort and a higher processing speed.
  • a device for converting thermometer code into binary code is provided with an input stage with a multiplicity of inputs to which a thermometer code can be applied, the input stage being grouped into a plurality of partial input stages.
  • Each of the sub-input stages has a plurality, the inputs of the input stage, and a plurality of first outputs, each first output being assigned to a first input and coupled to it, and a second output.
  • Each of the sub-input stages is set up in such a way that a signal is provided at the second output.
  • the device for converting thermometer code into binary code has a first adder which is coupled to the first outputs of at least the two sub-input stages before the first sub-input stage, all of whose inputs have the predetermined value is, and which is set up in such a way that it determines the number of all inputs of these two sub-input stages, which the predetermined value -. exhibit.
  • the device has an output stage coupled to the second outputs and to the first adder for determining the binary code using the number of inputs determined by the first adder and the number of partial input stages, all of whose inputs have the predetermined value, on.
  • an analog / digital converter with several comparators and a reference network is created, which reference network has several reference elements.
  • at least one input of at least one comparator is connected between each reference element in the reference network and a thermometer code is provided at the outputs of the comparators, which code is used to convert the inputs of the input stage of the device according to the invention thermometer code in binary code with the above characteristics can be created as a digital evaluation unit of the analog / digital converter.
  • the device according to the invention can be used, for example, as a digital evaluation unit 110 in the analog / digital converter 101.
  • thermometer code in binary code code elements of thermometer code are grouped into a plurality of groups in such a way that in at least a first group all code elements have a predetermined value, and in at least a second group one Part of the code elements
  • L5 has the predetermined value and another part of the code elements has the complementary value. For each group it is determined whether all code elements of the respective group have the specified value. For the at least one second group, it is determined how many code elements the at least
  • the binary code is made using the number of den. predetermined code elements of the at least one second group and the number of first groups ⁇ determined.
  • thermometer code elements in the case of faulty thermometer code faulty code elements all in a limited error window and thus in a limited number of code elements between the area in which all code elements have the logical value "1" and the value in which all code elements have the logical value " 0 "are arranged. It is therefore sufficient to add a summation of the code elements with a logical value "1" this error window (area of uncertainty) and add the result to the length of the uninterrupted sequence of code elements with a logical value "1" at an end section of the thermometer code. 5
  • thermometer code To the effort to evaluate the Seabehaf eten thermometer code to reduce the invention is the thermometer code to M groups of the size of about F. summarized. The number F corresponds to the size of the
  • the number F of the code elements of each group is based on empirical values (typical values for the size of the error window are between approximately 4 bits and 6 bits) or based on a previously performed test method for determining the size
  • F-m represents the length of the continuous sequence of code elements, all of which have the logical value "1".
  • thermometer code 50 results from the length of the continuous sequence of code elements with a logical value “l ⁇ and from the number of code elements in the error window of width F. Since If the position of the error window of size F is not based on the boundaries of a group, there are usually two groups with 55 faulty thermometer codes. These are between the continuous sequence of code elements with a logical value "0" and the continuous sequence of Code elements with a logical value "1" are arranged. As a rule, the group which first contains a code element with a logical value "1” is like that. then use the following group to determine the code elements with a logical value "1" in the 2F-wide range of uncertainty.
  • the two - groups have faulty thermometer code, those before the first group, all of which code elements have the logical value "1". have, are arranged, or behind the last group, all of which code elements the logical. Have value “0 ⁇ , are arranged.
  • the functionality of the determination of the number of code elements with a logical value "1" in the two faulty windows is fulfilled by the first adder, which has the first outputs of at least the two input stages before the first partial input stage, all of whose inputs have the predetermined value, is coupled, and is set up in such a way that it determines the number of all inputs of these two sub-input stages which have the predetermined value.
  • the binary code reflecting the thermometer code is obtained by adding the length of the continuous number of code elements with the specified value and the number of code elements within the 2F-wide error window that have the specified value.
  • thermometer code into binary code
  • the device according to the invention and the method according to the invention for converting thermometer code into binary code has the advantage that this is numerically complex
  • the sum of the code elements with the predetermined value as a result of the skillful grouping of code elements into groups of a size F is limited to a range 2F.
  • the outlay for forming, in particular, the first 5 adder is kept low according to the invention, which leads to a sufficiently high processing speed of thermometer code. This enables the desired high throughput (10 gigasamples per second) to be achieved.
  • the concept according to the invention demonstrates a high level of error resilience or a high level of error tolerance. faulty.tem thermometer code.
  • the implementation effort in terms of the 5 part-input stage is low because these preferably in ⁇ • essentially an F-way AND the associated
  • Code elements is carried out, which can be realized with little effort.
  • a numerically complex successive summation of a large number from a large quantity of 0 code elements which have a predetermined value is thus reduced to a small area 2F compared to the overall size of the thermometer code.
  • all partial input stages preferably have the same number of inputs.
  • the output stage of the device can have a determination unit coupled to the second outputs, which is set up in such a way that it determines from the signals at the second outputs the number of a partial input stage, at whose all inputs the predetermined value 5 is present.
  • the output stage of the device has a multiplier coupled to the determination unit, which is set up in such a way that it. determines the number of all inputs of all sub-input stages at whose inputs the specified value is applied.
  • the output stage of the device can have a second adder coupled to the first adder and to the multiplier, which is set up in such a way that it determines from the signals of the first adder and the multiplier the number of inputs at which the predetermined value is present.
  • Each partial input stage of the device is preferably set up in such a way that the value of the associated input can be provided at its first outputs, if not all of the inputs of the respective partial input stage have the predetermined value, and that at their first outputs that of the predetermined value Complementary (ie inverse) value can be provided if all inputs of the respective partial input stage have the specified value.
  • thermometer code present at the inputs of the partial input stages is modified in such a way that the values at the inputs of those partial input stages at whose all inputs the value complementary to the predetermined value is present, and of the two input stages with faulty thermometer code, to which the respective first outputs are transmitted unchanged.
  • those partial input stages at whose inputs the code elements have the predetermined value are converted into the complementary value (for example, a code element with a logical value "1" is converted into a logical value "0" ).
  • the first adder can be set up in such a way that it is coupled to all first outputs of all sub-input stages.
  • the first adder of the device can have N groups of OR-
  • each OR gate has M / N inputs, where M is the number of partial input stages.
  • the inputs of the j-th OR gate of the i-th group with the j-th first outputs of the i-th are (i + N) - ten, (i + 2N) -th, ..., (i + MN) -th partial input stages coupled.
  • the training described is formulated for the general case of N error windows.
  • the number of error windows will often be two, which is reduced to a single error window in the special case that the limits of the error window coincidentally coincide with the limits of a partial input stage.
  • the invention is based on these two
  • the first adder of the device has a first and a second group of OR gates, the number F of which is in each case equal to the number of inputs of a partial
  • L0 is the input stage and the number F of the OR gates of a group is equal to the number of inputs of a partial input stage, each OR gate each having M / 2 inputs, where M is the number of partial input stages. For each value j between 1 and F the inputs of the
  • thermometer code into binary code
  • the code elements of each partial input stage are first prepared as follows: If not all code elements in a group have the specified value (for example the logical value “1”), the F code elements remain unchanged from the input of a partial input stage to the
  • each first output of the respective partial input stage is set to the value complementary to the predetermined value (for example to the logical value “0”).
  • the number of groups at the first outputs can be have a predetermined value, be greater than two, for example if the number of inputs of a partial input stage is smaller than the width of the error window.
  • the first adder has two groups of OR gates, of which by means of one group partial input stages with an even number index are linked to one another, whereas by means of the other group of OR gates the first outputs of the partial input stages are linked odd index linked together.
  • first outputs of the sub-input stages are tapped at a distance and are coupled to the associated inputs of a respective OR gate.
  • each of the "OR gates has M / 2 inputs.
  • M associated with the reduction of-F is not critical, because it merely means the determining unit for determining the length.
  • the continuous sequence of code elements at the end of the thermometer code with the specified "value and .-" of the Multiplier for determining the number of 'all inputs' of all sub-input stages, at whose inputs the given value is present becomes somewhat more complex to implement.
  • thermometer code into binary code
  • the method is preferably grouped in such a way that all groups have the same number of code elements.
  • the number of code elements of all first groups having the predetermined value is preferably determined in accordance with the method.
  • the length of the error-free sequence of code elements with the predetermined value for example a logical value "1" is determined.
  • the values of the code elements can be converted according to the method by maintaining the value of a code element, if not all code elements of the associated group have the specified value, or by converting the value of a code element into the complementary value if all code elements of the respective group have the specified value.
  • N sets of OR operations can be carried out in the method, where N is the number of second groups.
  • the number F of the OR operations in a set is equal to the number of code elements in a group.
  • M / N code elements are logically combined, where M is the number of groups.
  • the j-th code elements of the i-th " (i + N) -th are in the j-th OR operation of the i-th sentence , (i + 2N) -th, ..., (i + MN) -th group logically linked.
  • a constellation in which two sets of OR operations occur is particularly advantageous numerically, i.e. in which two groups of code elements have faulty thermometer codes.
  • the number F of OR operations of a set is equal to the number of code elements in a group, and M / 2 code elements are logically combined with each other, where M is the number of groups.
  • the j-th converted values of the code elements of the odd-numbered groups are used as input signals of the j-th OR operation of the first set.
  • the j-th converted values of the code elements of the even-numbered groups are used as input signals of the j-th OR operation of the second set.
  • the method according to the invention has the same advantages as the device according to the invention.
  • the implementation of the method is not limited to the physical characteristics of the device according to the invention.
  • This is the method according to the invention Can be carried out in particular using a data processing system with a processor which is set up in such a way that the method steps according to the invention can be carried out by means of the processor.
  • thermometer code the determination of the continuous sequence of code elements with the specified value and that. Determining the number of code elements with - "the .. specified value in.” a small window of uncertainty in relation to the entire thermometer code. This reduces the effort required to implement the first adder.
  • the great simplification of the first adder which can be designed as a multiplexer, has the effect that "control of the first adder is unnecessary.
  • FIG. 1 shows an analog / digital converter according to the prior art
  • FIG. 2 shows a device for converting thermometer code into binary code according to a preferred exemplary embodiment of the invention
  • FIG. 3 is a schematic illustration showing a method for converting thermometer code into binary code according to a preferred exemplary embodiment of the invention.
  • FIG. 4 shows a device for converting thermometer code into binary code according to another exemplary embodiment of the invention
  • Figure 5A shows a partial input stage of a device for
  • thermometer code Convert thermometer code to binary code according to. a preferred embodiment of the invention
  • 5B shows a determination unit of a device for
  • thermometer code Converting thermometer code to binary code according to a preferred embodiment of the invention
  • Figure 5C An evaluation unit .. a first adder of a device for. Convert Thermometer Code To
  • thermometer code into binary code A preferred exemplary embodiment of the device according to the invention for converting thermometer code into binary code is described below with reference to FIG.
  • thermometer code "into binary code has an input stage 201 with fifteen inputs 202, to which a thermometer code
  • the input stage 201 being grouped into five sub-input stages 204a, 204b, • 204c, 204d, 204e, each of which has three of the inputs 202 of the input stage 201, it being assumed that each sub-input stage has three first outputs 205, each first output 205 being associated with and coupled to an input 202, each of which has a second output 206, and each of which is set up in such a way that a signal is provided at the second output 206 with which it is indicated whether the section of the thermometer code 203. which is present at all inputs 203 of the partial input stage 204a to 204e has the predetermined logic value "1". Furthermore, the device 200 has a first adder 207 which is connected to the first outputs 205 of the two partial input stages 204b,
  • the apparatus 200 • further comprising a to the second outputs 206 and the first adder 207
  • the output stage 208 of the ⁇ apparatus 200 further coupled to the second outputs 206 Ermittlu ⁇ gs unit 210 which is arranged such that it consists of the signals at the second outputs 206 the number (i.e. two) of all sub- - Input stages 204d, 204e determined, at whose all inputs 202 the predetermined logic value "1" is present.
  • the output stage 208 has one with the
  • Determination unit 210 coupled multiplier 211, which is set up in such a way that it determines the number of all inputs 202 of all sub-input stages 204d, 204e, at whose all inputs 202 the predetermined logic value "1" is present the
  • Device 200 has a second adder 212 coupled to the first adder 207 and to the multiplier 211, which is set up in such a way that it determines from the signals of the first adder 207 and the multiplier 211 the number of inputs 202 at which the predetermined logic value "1" is present.
  • thermometer code 203 is clearly applied in successive groups to the inputs of the partial input stages 204a to 204e.
  • Input stages 204a to 204e are determined on the one hand whether the logical value at all of their inputs 202 "1" is present or not. If the logic value "1" is present at all inputs 202 of a partial input stage, then the logic value "1" is present at the second outputs -206 of the respective partial input stage according to the exemplary embodiment described This is the case with the fourth sub-input stage 204d and with the fifth sub-input stage 204e.
  • the logic element "1" complementary to the predetermined logic value is located at all inputs 202. Value "0”, which is why a logic value "0” is present at the second output 206 of the first partial input stage 204a.
  • the logic values present at the second outputs 206 of the partial input stages 204a to 204e are provided to the determination unit 210, as shown in FIG.
  • the binary code 209 provided at the output of the second adder 212 of the output stage 208 (binary value 1001, 'this corresponds ' to a decimal value of nine) is therefore the thermometer code converted into a binary code. "' ⁇ ' ' "' y ⁇
  • thermometer code into binary code A preferred exemplary embodiment of the method for converting thermometer code into binary code is described below with reference to FIG.
  • code elements 301 of thermometer code 302 are grouped into four groups, so that in a first group G1 all code elements 301 have a predetermined value “1” and that in two second groups G2a, G2b a part of the code elements 301 has the predetermined logical value "1” and another part of the code elements 301 has the complementary logical value "0". Furthermore, a third group G3 is shown in FIG. 3, in which all code elements 301 have the logical value “0” which is complementary to the predetermined logical value “1”.
  • each group G1, G2a, G2b, G3 it is determined whether all code elements 301 of the respective group G1, G2a, G2b, G3 have the predetermined logical value “1”.
  • For the two second groups G2a, G2b it is determined how Many code elements 301 of the two second groups G2a, G2b have the predetermined logical value "1”.
  • the binary code 303 is made using the number of the predetermined logical value "1"
  • Code elements 301 of the two second groups G2a, G2b (namely three) and the number of first groups Gl (namely one) determined.
  • the groups are grouped such that all groups G1, G2a, G2b, G3 have the same number of code elements 301 (namely three). Furthermore, the number of code elements 301 of all the first groups having the predetermined logical value “1” is described in FIG.
  • Embodiment of a first group G1 determined.
  • thermometer code 302 with the. twelve code elements 301 divided into four groups G1, G2a, G2b, G3 ⁇ . Each having three code elements 301 :. In the first group G1 all .Code elements have the predefined logical value “1”, in the third group..G3- all code elements 301 have the predefined. ” logical value "1" complementary logical value "0", in the case of the two second groups G2a, G2b arranged between the first group G1 and the third group -G3, each part of the code elements 301 has the logical value "1 , ⁇ , and another part has the logical value "0", this range corresponds to the uncertainty range of the faulty thermometer code 302.
  • the determination of those groups in which all code elements 301 have the predetermined logical value "1" results in each case a logical value "0" for the second and third groups G2a, G2b, G3 and a logical value "1" for the first group Eq.
  • This first determination result 304 is shown in FIG. 3.
  • This second determination result 305 is shown in binary notation in FIG. 3.
  • the first determination result 304 is shown in FIG. 3.
  • Determination result 304 using the number of code elements of each group forms a third determination result 306, which in binary notation represents the number of code elements 301 of the first groups G1.
  • the binary code 303 is determined from the second determination result 305 and the third determination result 306
  • Binary notation represents the number of code elements 301 with the predetermined logical value "1".
  • the method described with reference to FIG. 3 is carried out using a device (for example a data processing system, not shown in FIG. 3) which is set up in such a way that the method steps mentioned can be carried out with it (in particular using an appropriately set up processor).
  • a device for example a data processing system, not shown in FIG. 3
  • the method steps mentioned can be carried out with it (in particular using an appropriately set up processor).
  • thermometer code into binary code A device 400 for converting thermometer code into binary code according to another exemplary embodiment of the invention is described below with reference to FIG.
  • the device 400 has an input stage 401 with a multiplicity of inputs 402, to which a thermometer code 403 can be applied.
  • the input stage 401 is grouped into a plurality of sub-input stages 404, 404a, 404b, 404c, each of which has a plurality of the inputs 402 of the input stage 401, each of which has a plurality of first outputs 405, each first output 405 each having one Input 402 is assigned and coupled to it, each of which has a second output 406, and each of which is set up in such a way that a NAND signal 407 can be provided at the second output 406, which indicates whether the section of the thermometer code 403 present at all inputs 402 of the respective partial input stage has a predetermined logic value "1".
  • the device 400 has a first adder 408 which is connected to the first outputs 405 of all the partial input stages 404, 404a , 404b, 404c and which is set up in such a way that it determines the number of all inputs 402 of the two sub-input stages 404a, 404b, ie e are arranged in front of the first partial input stage 404c, all of whose inputs 402 have the predetermined logic value “1”.
  • the device has an output stage 409 coupled to the second outputs 406 and to the first adder 408 for determining the binary code 410 using the number of inputs 5 402 determined by the first adder 408 and the number of sub-input stages 404c, their all inputs 402 have the predetermined logical value “1”.
  • the output stage 409 has a determination unit 411 which is coupled to the second outputs 406 and which is set up in such a way that it determines from the signals at the second 5 outputs 406 the number of all sub-input stages n 404c, at whose all inputs the predetermined logic Value "1" is present.
  • this device 400 has other devices
  • Output stage 409 has a multiplier 412 coupled to the determination unit 411, which is set up in such a way that it determines the number of all inputs 402 of all sub-input stages 404c, at whose inputs 5 402 the predetermined logic value “1” is present.
  • the output stage 409 an input coupled to the first adder 408 and to the multiplier 412, second adder 413, which is set up such rouge..er from the signals of the first adder 408 and the multiplier 412 * ⁇ the number of inputs 402 determined at which the predetermined logical value "1" is present.
  • all partial input stages are set up in such a way that the value of the. •
  • the associated input 402 can be provided if not all of the inputs 402 of the respective sub-input stage have the predefined logic value "1".
  • the logic value "0" complementary to the predefined value "1” can be provided at their first outputs 405 if ⁇ all inputs 402 of the respective sub-input stage 404c have the predetermined logic value “1”.
  • the results of this conversion function are illustrated in FIG. 4 at the first outputs 405. ; ⁇
  • the first adder 408 is set up in such a way that it is coupled to all first outputs of all sub-input stages 404, 404a, 404b, 404c.
  • the first adder 408 has a first group of OR gates 414 and a second group of OR gates 415, the number F of which is in each case equal to the number of inputs 402 of a sub-input stage 404, 404a, 404b, 404c, the number of the inputs of each OR gate is M / 2, where M is the number of sub-input stages 404, 40a, 40b, 404c, for each value j between 1 and F the inputs of the jth OR gate of the first group of OR gates 414 are coupled to the j-th first outputs of the odd-numbered sub-input stages 404, and for each value j between 1 and F the inputs of the j-th OR gate of the second group of OR gates 415 to the j -th first Outputs 405 of the even numbered input stages 404 are coupled.
  • thermometer code 403 A code element of the thermometer code 403 is applied to each input 402.
  • the first partial input stages 404- which are arranged in the upper area in accordance with FIG. 4 and to whose all inputs 402 code elements with a logic value “0” are applied, are from the third partial input stage 404c in the in FIG .4 lower - separated area, at whose all inputs 402 code elements of the thermometer code 403 with a logical value "1" are applied. "Between them, the two second part-Inp 'angstren 404a, 404b, some code elements with a logical value to whose inputs 402 are" 0 applied "and to another part of code elements having a logic value" 1 ".
  • the size of each partial input stage F is selected such that the size F corresponds to the size of the area within the thermometer code 403 in which the thermometer code 403 is faulty.
  • the size of this error window is specified on the basis of empirical values. In other words, it is known from practice how large the area with faulty thermometer codes is in the order of magnitude for a specific embodiment of an analog-digital converter.
  • a non-AND link in each of the sub-input stages 404, 404a, 404b, 404c is used to determine whether all the inputs 402 of the respective sub-input stage have code elements with a logical value "1". If this is the case, then the NAND signal 407 has a logic signal at every second output 406 of the partial input stage Value "0", whereas a logical value "1" is present at the second outputs 406 of the sub-input stages if not all "inputs 402 of the respective sub-input stage have the logic value" 1.
  • a NAND signal 407 with a logic value “0 ⁇ is provided, whereas on all other parts explicitly shown in FIG Input stages at the second outputs 406 of which a logical value "1" is provided.
  • the NAND signals 407 of all sub-input stages are provided to the determination unit 411, which determines the number of sub-input stages 404, 404a, 404b, 404c, at the second outputs 406 of which a logic value "0" is present. The number of these sub-input stages is provided by the determination unit 411 to the multiplier 412.
  • the multiplier 412 determines this from the number of sub-input stages at whose all inputs 402 a logic value "1" is present and from the number F of inputs 402 of each sub-stage. Input stage, the length of the sequence of code elements with the logical value “l w at the end of the thermometer code 403. This result is provided by the multiplier 412 to the second adder 413.
  • the partial input stages 404, 404a, 404b, 404c are set up in such a way that logic values are provided at their first outputs 405, which are assigned to the respective inputs 402, in accordance with a predetermined calculation rule.
  • the code elements of the thermometer code 403 present at the inputs 402 of those partial input stages 404, 404a, 404b, the inputs 402 of which do not all have the logical value “1”, are transmitted unchanged to the corresponding first outputs 405 the logic values in the sub-input stage 404c, at whose all inputs 402 the predetermined logic value “1” is present, are converted in such a way that a logic value “0” is present at all of their first outputs 405.
  • the logical values of the partial input stages present at the first outputs 405 are furthermore logically connected to one another in the manner shown in FIG. 4 in the OR gates 1 of the first group of OR gates 414 and the second group of OR gates 415 connected.
  • the first OR gate of the first group 414a looking at the first OR gate of the first group 414a, it has M / 2 inputs, where M is the number of sub-input stages.
  • the inputs of the first OR gate of the first group 414a are coupled to the first of the first outputs of the uppermost sub-input stage 404 shown in FIG. 4 and are also connected to the first of the first outputs 405 of the third, fifth according to FIG , seventh, ..., (Ml) th partial input stages coupled.
  • the "(Ml) th partial input stage is the part input stage shown in Figure 4 404b."
  • the M / 2 inputs of the first OR gate of the first group 414a with the first one of the first outputs of the partial Analogously, the M / 2 inputs of the second OR gate of the first group of OR gates 414 are coupled (not shown in FIG. 4) to the second of the first inputs of the sub-input stages with odd numbered indices the F-th OR gate of the first group 414b is coupled to the last, ie to the F-th first outputs 405 of the partial input stages with odd-numbered indices.
  • the first OR gate of the second group 415a also has M / 2 inputs 2, the first of which is coupled from above to the first of the first outputs 405 of the second partial input stage 404 according to Fig. 2. Furthermore, the further inputs of the first OR gate of the second group 415a are connected to the first of the first off gears 405 of all sub-input stages coupled with even-numbered indices, ie the second, fourth, ..., M-th sub-input stage. The inputs of the further OR gates of the second group of OR gates 415 are coupled accordingly. The last, ie the F-th OR gate of the second group 415b is coupled to the last, ie the F-th first outputs 405 of the sub-input stages with even-numbered indices.
  • L0 indicates a number of logical values "1" which corresponds to the number of code elements with a logical value "1.” in the two-second sub-input stages 404a and .404b. corresponds.
  • the output signals of the OR gates of the first and second group of OR gates 414, 415 are an evaluation unit 416
  • L5 is provided, which is set up in such a way that it determines from its 2F input values a binary value which corresponds to the number of code elements with a logical value "1" in the two sub-input stages 404a, 404b, and that it determines this binary value second adder 413 the
  • the binary values of the evaluation unit 416 and the multiplier 412 are added and provided at its output as binary value 410.
  • the partial input stage 404c shown in FIG. 5A is provided with 0 those reference symbols which correspond to the corresponding one
  • the other partial input stages 404, 404a, 404b shown in FIG. 4 are configured in the same way as the partial input stage 404c shown in FIG.
  • a logical value "1" is present at all 5 inputs 402 of the partial input stage 404c.
  • Each input 402 is coupled to a first input of an AND gate 501.
  • each is Input 402 coupled to one of the F inputs of a NAND gate 502.
  • the F logical values of thermometer code: present at the inputs 402 of the sub-input stage 404c can be linked to one another in accordance with the NAND logic.
  • Input of the AND gates 501 is applied, and the logic value present at the output of the NAND gate 502 is provided at the second output -406 of the sub-input stage 404c.
  • the AND gate 501 which each have the two described inputs, an.
  • the realization of the determination unit 411 shown in FIG. 5B is based on the provision of non-inverted ones
  • Components are switched, which has the functionality to convert a logical value "1" into a logical value “0” and vice versa.
  • the determination unit shown in FIG. 5B could be coupled to partial input stages, which are set up in such a way that a signal with a logic signal is then present at their second outputs Value "1" is present if a signal with a logical value "1" is present at all of its inputs.
  • the second outputs 406 of the partial input stages 404, - 404a, 404b, 404c are with the seven inputs 510a to 510g
  • the first input 510a is with an input of a first. AND gate 511 and each having an input of a first, a second and a third OR gate 517, 518, .519. coupled.
  • the second input 510b is connected to another input of the AND gate réelleh 'is 51i and coupled to an input of a second AND gate 512 ⁇ ⁇ .
  • the third input 510c is coupled to another input of the second AND gate 512 and to an input of a third AND gate • 513.
  • the fourth input 510d is connected to another input of the third AND gate 513 and is coupled to an input of a fourth AND gate 514.
  • the fifth input 510e is coupled to another input of the fourth AND gate 514 and to an input of a fifth AND gate 515.
  • the sixth input 510f is connected to another input of the fifth AND. Gate. 515 and coupled to an input of a sixth AND gate 516.
  • the seventh input 510g is coupled to another input of the sixth AND gate 516.
  • the output of the first AND gate 511 is coupled to an input of the first and the second OR gate 517, 518, respectively.
  • the output of the second AND gate 512 is coupled to an output of the first and the third OR gate 517, 519, respectively.
  • the output of the third AND gate 513 is coupled to an input of the first OR gate 517.
  • the output of the fourth AND gate 514 is coupled to an output of the second and third OR gates 518, 519, respectively.
  • the output of the fifth AND gate 515 is coupled to an input of the second OR gate 518 and the output of the sixth AND gate 516 is coupled to an input of the third OR gate 519.
  • Output signals are provided at the outputs of the OR gates 517, 518, 519, in which a binary signal 520 is generated in accordance with the signals provided at the inputs 510a to 510g.
  • the respective inputs of the 5 .AND gate 511-516, the ⁇ are marked with a circle, inverted inputs are. This means that if a signal with a logical value "0" is applied to such an inverted input, the AND gate is switched to the corresponding input.
  • 5B shows a concrete example of logic values which are applied to the second inputs 406. At the outputs of the AND gates 511 to 516 exactly one output has a logic value "1", which according to the coupling
  • a preferred embodiment is one
  • Evaluation unit 416 of the first adder 408 of the device 400 is shown.
  • the evaluation unit 416 is set up in such a way that it generates a binary signal 5 at its output from the output signals of the first and second group of OR gates 414, 415 and makes it available to the second adder 413, which supplies the number of code elements with a logical value “ 1 "in the 2F. Wide uncertainty range of thermometer code 403.
  • L5 evaluation unit 416 is set up in such a way that it determines the number of logical values “1” present at these outputs from the sixteen outputs of the OR gates.
  • unit 416 shows sixteen inputs which come from the eight OR gates of the first and the second group of OR gates 414, 415. At each of these inputs there is either a logic value "1" or a logic value "0".
  • the evaluation unit 416 has a multiplicity of half adders 530.
  • the operation of a half adder is described below using a special half adder 530a.
  • Half adder 530a has like any other
  • half adder 530a like any other of half adder 530 shown in FIG. 5C, has a first output S 533 and a second output C 534. Due to its 5 functionality, the half adder 530a is designed such that its first output S 533 has such a logic value as that found on an exclusive-OR operation of the two signals provided at the first and at the second input 531, 532. A logic signal is provided at the second output C 534, as results from an AND operation of the two signals provided at the inputs 531, 532. The binary sum component is clearly coded in the same position of the input signals at the first output S. 533, whereas the carry into the next higher binary position is contained at the second output C 534.
  • the half adder 530a functions as a circuit that adds the two binary numbers provided at the inputs 531, 532.
  • a logical value “1” or “0” results at the sum outputs 535, 536, 537, 538 ⁇ , which specifies the respective digit of the resulting binary number 539.
  • the binary number 539 has four digits which code the number of inputs of the evaluation unit 516 with a logical value “1”. The last digit of the binary number 539 is coupled to the first sum output 535.
  • the penultimate digit of the binary number 539 is coupled to the second sum output 536.
  • the third last digit of the binary number 539 is coupled to the third sum output 537 and the foremost digit of the binary number 539 is coupled to the fourth sum output 538. 4
  • the binary number 539 is provided to the second adder 413 of the output stage 409 for further processing.
  • 5C shows an example in which of the sixteen outputs of the OR gates of the first and second group of OR gates 414, 415, three outputs have a logic value "1", whereas all other outputs of the OR gates have one have a logical value of "0".
  • FIG. 5C shows only those logic values are shown in FIG. 5C at the outputs of the first and second groups of OR gates 414, 415 that have a logic value “1”. All other outputs have a logic value “0”.
  • the signals are linked together in the different stages, the results of these links being shown in FIG. 5C only if this link supplies a logical value “1”. In all other cases, the links deliver Logic values "0".
  • the combinations of the half adders 530 are chosen such that a logical one is provided at the first to fourth sum outputs 535 to 538. Value '"1" or "0"

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Vorrichtung und Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und Analog-/Digital-WandlerDie Erfindung betrifft eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und einen Analog-/Digital-Wandler. Die Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code hat eine Eingangs-Stufe mit einer Vielzahl von Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangs-Stufe in eine Mehrzahl von Teil-Eingangs-Stufen gruppiert ist. Jede der Teil-Eingangs-Stufen weist eine Mehrzahl der Eingänge der Eingangs-Stufe auf, eine Mehrzahl erster Ausgänge auf, wobei jeder erste Ausgang jeweils einem Eingang zugeordnet ist und mit diesem gekoppelt ist, einen zweiten Ausgang auf und ist derart eingerichtet, dass an dem zweiten Ausgang ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen der Teil-Eingangs-Stufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist. Die Vorrichtung hat ferner einen ersten Addierer, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangs-Stufen vor der ersten Teil-Eingangs-Stufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil-Eingangs-Stufen ermittelt, die den vorgegebenen Wert aufweisen. Ferner hat die Vorrichtung eine mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelte Ausgangs-Stufe zum Ermitteln des Binär-Codes unter Verwendung der von dem ersten Addierer ermittelten Anzahl von Eingängen und der Anzahl von Teil-Eingangs-Stufen, deren sämtliche Eingänge den vorgegebenen Wert aufweisen.

Description

Beschreibung
Vorrichtung und Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und Analog~/Digital-Wandler
Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und einen Analog-/Digital-Wandler .
Ein Analog-/Digital-Wandler ist eine elektronische Schaltung bzw. ein elektronischer Baustein, der ein analoges Signal in ein digitales Äquivalent umwandelt. Analog-./Digital-Wändler werden • für viele Anwendungen in der Schaltungstechnik benötigt.
Ein Analog-/Digital-Wandler (ADC = "Analog Digital Converter") wird häufig als integrierte Schaltung unter Verwendung von Metalloxid-Halbleiterstrukturen und/oder , Bipolar-Halbleiterstrukturen auf einem Halbleiter-Substrat • hergestellt. Bei hohen Anforderungen an die
Signalverarbeitungsgeschwindigkeit wird häufig auf so genannte Flash-ADCs zurückgegriffen.
In Fig.l ist ein Flash-ADC gemäß dem Stand der Technik gezeigt.
Der Analog-/Digital-Wandler 101 weist als Referenznetzwerk eine Widerstandskaskade mit mehreren in Reihe geschalteten Widerständen 102 sowie mehreren Komparatoren 103 auf, wobei die Komparatoren 103 mit einem ersten Eingang 104 zwischen jeweils zwei benachbarte Widerstände 102 geschaltet sind. Eine Referenzspannung Uref wird derart an die Widerstandskaskade zwischen den Kaskadeneingang 105 und den Masseanschluss 106 angelegt, dass die Referenzspannung Uref in äquidistanten TeilSpannungen zwischen den Widerständen 102 abfällt. Diese TeilSpannungen werden von jeweils einem der Komparatoren 103 ausgewertet. Ein zu wandelndes Analogsignal, d.h. eine analoge Spannung Ua wird über einen Analogsignaleingang 107 parallel an einen zweiten Eingang 108 von jedem der Komparatoren 103 angelegt. 5 Die Komparatoren 103 vergleichen die am zweiten Eingang 108 anliegende analoge Spannung Ua mit der jeweils an dem ersten Eingang 104 anliegenden Teilspannung. Ist die an einem der Komparatoren 103 anliegende Analogspannung Ua größer als die anliegende Teilspannung, so ist der Komparator 103 aktiviert
L0 und gibt an einem Ausgang 109 ein Bitsignal aus, welches einen logischen Wert „1" aufweist, andernfalls weist das Bitsignal einen logischen Wert „0" auf. Die Darstellungsweise der Signale, wie sie an den Ausgängen 109 der Komparatoren 103 bereitgestellt sind, und die Interpretation dieser
L5 Signale wird als Thermometer-Code bezeichnet.
Eine digitale Auswerte-Einheit 110 erzeugt entsprechend dem mit der höchsten Teilspannung aktiviertem Komparator 103 ein digitales Ausgangssignal D, beispielsweise einen Binär-Code, .0 und gibt dieses digitale Ausgangssignal D an einen Digitalsignalausgang 111 aus .
In Fig.l ist jedem der Komparatoren 103 ein Diagramm 112 zugeordnet, in dem eine Wahrscheinlichkeitsdichte dW gegen
15 eine Spannungsdifferenz ΔU aufgetragen ist. „dW" bezeichnet die Wahrscheinlichkeitsdichte, dass bei der angegebenen Eingangsdifferenzspannung Δu am Ausgang 109 des jeweiligen Komparators 103 ein Übergang von einem logischen Wert "1", zu einem logischen Wert „0" oder umgekehrt stattfindet. Ein
50 ideal funktionierender Komparator weist eine infinitesimal schmale Wahrscheinlichkeitsdichte dW auf, d.h. der Übergang von einem logischen Wert „1" dem logischen Wert „0W findet exakt bei der EingangsdifferenzSpannung ΔU=0 statt. Aufgrund statistischer' Effekt weisen reale Komparatoren jedoch eine
55 verbreitete Wahrscheinlichkeitsdichte dW auf. Dies führt beispielsweise dazu, dass der Komparator 103 aktiviert wird, obwohl eine AusgangsSpannung Ua anliegt, welche kleiner als die anliegende Teilspannung ist. Dies kann auch dazu führen, dass ein Komparator 103 nicht aktiviert wird, obwohl eine Analogspannung Ua anliegt, welche größer ist als die anliegende -TeilSpannung. Die in dem Diagramm 112 aufgetragene 5 Spannungsdifferenz ΔU ist die Differenz zwischen der anliegenden Teilspannung der Referenzspannung Uref und der anliegenden Analogspannung Ua.
Bei Analog-/Digital-Wandlern gemäß dem Stand der Technik
L0 werden.häufig Widerstände zur Erzeugung der Referenzwerte verwendet, welche auf einem Halbleitersubstrat aus einem Halbleitermaterial .gefertigt sind..Aufgrund von Prozessschwankungen beim Ausbilden der Widerstände bzw. aufgrund von ProzessSchwankungen beim Ausbilden der
L5 Komparatoren, welche ebenfalls häufig als integrierte
Schaltkreiselemente ausgebildet werden, ist ein Bereich des Thermometer-Codes üblicherweise fehlerhaft. Bezugnehmend auf Fig.l weist der Thermometer-Code bei den Ausgängen der oberen Komparatoren logische Werte „0" auf, wohingegen an den iO Ausgängen 109 der weiter unten angeordneten Komparatoren logische Werte „1" anliegen. In einem Übergangsbereich zwischen dem Bereich der Komparatorausgänge 109 mit einem logischen Wert „0" und den Komparatorausgängen 109 mit dem logischen Wert „1" befindet sich ein Fehlerbereich des
!5 Thermometer-Codes, in dem eine Abfolge fehlerhaft ermittelter logischer Werte „1" bzw.. „0" vorliegt. Die Breite dieses Fehlerbereichs umfasst bei typischen Analog-/Digital-Wandlern ungefähr 4 bis 6 Bits. Es ist allerdings festzustellen, dass das Fehlerfenster durchaus verwertbare Informationen enthält,
!0 da die Anzahl der Code-Elemente in dem Fehlerfenster mit einem logischen Wert „1" in guter Näherung ein Maß für die Anzahl der bei fehlerfreier Darstellung in dem Fehlerfenster befindlichen Werte „1" ist, da die Wahrscheinlichkeit für eine Darstellung eines tatsächlich vorliegenden logischen
;5 Wertes „lw als logischer Wert „0" und die Wahrscheinlichkeit für eine Darstellung eines tatsächlichen logischen Wertes „0" als logischer Wert „1" in der Regel gleich ist. Daher ist der im Rahmen dieser Anmeldung als Fehlerfenster bezeichnete Bereich des Thermometer-Codes eine Quelle wertvoller Informationen.
5 Allgemein lässt sich feststellen, dass für einen Analog-/
Digital-Wandler mit tn Bit Auflösung 2n-1 Komparatoren benötigt werden, an deren ersten Eingängen 104 2n-1 äquidistant abgestufte Referenzspannungen anliegen, und deren zweite Eingänge 108 mit dem zu wandelnden analogen EingangsSignal Ua n-l
10 • gekoppelt sind. An den.2 . Komparatorausgängen 109 stellt sich ein Thermometer-Code ein, der dem Wert des Analogsignals •mit der Genauigkeit- von n Bits ..entspricht, mit anderen Worten ist die Breite des Fehlerfensters n Bits.
L5 Die Funktionalität der digitalen Auswerte-Einheit 110 besteht darin, den Thermometer-Code in ein digitales Signal zu wandeln, d.h.- anschaulich die Anzahl der Ausgänge 109, an denen ein logischer Wert „1" anliegt, zu summieren. Allerdings ist das direkte Aufsummieren aller logischen Werte
.0 an den Ausgängen 109 in einer . digitalen Auswerte-Einheit 110 numerisch sehr aufwändig. Ein hoher Durchsatz, d.h. anschaulich eine numerisch wenig aufwändige und daher ausreichend schnelle Auswertung des Thermometer-Codes, ist eine wichtige Anforderung an einen Analog-/Digital-Wandler .
.5 Dies ist mit einem direkten, sukzessiven Aufsummieren der Ausgänge 109, die einen logischen Wert „1" aufweisen, nicht erreichbar.
Aus [1] ist ein Algorithmus zum Auswerten von 50 fehlerbehaftetem Thermometer-Code bekannt. Gemäß diesem Verfahren wird die Tatsache verwendet, dass der Bereich fehlerhafteten Thermometer-Codes in einem Fenster endlicher Breite um den Übergang zwischen Code-Elementen des Thermometer-Codes mit einem logischen Wert „1" und Code- 15 Elementen mit einem logischen Wert „0Λλ herum auftritt. Bei dem aus [1] bekannten Konzept werden die Code-Elemente des Thermometer-Codes gemäß einem vorgegebenen Schema gruppiert. Mathematische Überlegungen zeigen, dass es zum Bilden eines Binärsignals aus dem Thermometer-Code ausreichend ist, für nur eine einzige der Gruppen den Thermometer-Code in ein binäres Signal umzuwandeln/ und für .jede -der Gruppen 5 zusätzlich die Anzahl der „lea&t significant bits" (LSB) zu bestimmen. Mit anderen Worten- uss die Anzahl der logischen Werte „1" bzw. „0" des Thermometer-Codes innerhalb nur einer Gruppe direkt aufsummiert werden. Das binäre Endergebnis, d.h. anschaulich die Anzahl aller Code-Elemente des 10 Thermometer-Codes mit einem logischen Wert „1", lässt sich dann aus der Summe der LSB-Werte für jede der Gruppen und aus dem Ergebnis der einzigen. vollständig, ausgewerteten Gruppe von Code-Elementen ermitteln.
L5 Allerdings ist das aus [ 1]_ beschriebene Verfahren mathematisch kompliziert und weist bei relativ kleinen Fehlerfenstern eine verbesserungsbedürftige Auswerte-Rate auf.
-0 In [2] ist ein Kodierer zum Umwandeln eines ersten Satzes von I Digitalsignalen, welche einen Thermometerkode mit I Bit repräsentiert in einen zweiten Satz von Digitalsignalen, welche einen entsprechenden Binärkode repräsentieren. Die Thermometerkodesignale sind in J Untersätze mit jeweils K
_5- Signalen gruppiert, wobei jeder Signaluntersatz in eine von J Thermometer-Binär-Kodierer eingespeist wird.
Der Erfindung liegt das Problem zugrunde, das Umwandeln von Thermometer-Code in Binär-Code mit geringerem Aufwand und 50 einer höheren Verarbeitungsgeschwindigkeit zu realisieren.
Das Problem wird gelöst durch eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und durch einen Analog-/Digital-Wandler mit den Merkmalen 55 gemäß den unabhängigen Patentansprüchen. Erfindungsgemäß ist eine Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code geschaffen mit einer Eingangsstufe mit einer Vielzahl von Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangsstufe in eine Mehrzahl von Teil-Eingangsstufen gruppiert ist. Jede der Teil-Eingangsstufen weist eine Mehrzahl, der Eingänge der Eingangsstufe auf, sowie eine Mehrzahl erster Ausgänge, wobei jeder erste Ausgang jeweils einem ersten Eingang zugeordnet ist und mit diesem gekoppelt ist, und einen zweiten Ausgang. Jede der Teil-Eingangsstufen -ist derart eingerichtet, dass an dem zweiten Ausgang ein Signal- bereitgestellt. erden kann, mit dem angegeben wird,,, ob der an .sämtlichen Eingängen der Teil-Eingangsstufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist. Ferner weist die Vorrichtung z.um Umwandeln von- Thermometer-Code, in Binär-Code einen ersten Addierer auf, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangsstufen vor der ersten Teil- Eingangsstufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil- Eingangsstufen ermittelt, die den vorgegebenen Wert -. aufweisen. Ferner weist die Vorrichtung eine mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelte Ausgangsstufe zum Ermitteln des. Binär-Codes unter Verwendung der von dem ersten Addierer ermittelten Anzahl von Eingängen und der Anzahl von Teil-Eingangsstufen, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, auf.
Ferner ist erfindungsgemäß ein Analog-/Digital-Wandler mit mehreren Komparatoren und einem Referenznetzwerk geschaffen, welches Referenznetzwerk mehrere Referenzelemente aufweist. Bei dem erfindungsgemäßen Analog-/Digital-Wandler ist zwischen jedem Referenzelement in dem Referenznetzwerk mindestens ein Eingang mindestens eines Komparators angeschlossen und es ist an den Ausgängen der Komparatoren ein Thermometer-Code bereitgestellt, der an die Eingänge der Eingangsstufe der erfindungsgemäßen Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code mit den oben genannten Merkmalen als digitale Auswerte-Einheit des Analog-/Digital- Wandlers anlegbar ist.
5 Mit anderen Worten kann die erfindungsgemäße Vorrichtung beispielsweise als digitale Auswerte-Einheit 110 in dem Analog-/Digital-Wandler 101 eingesetzt werden.-
Bei dem erfindungsgemäßen Verfahren zum Umwandeln von .
10 Thermometer-Code in Binär-Code werden Code-Elemente von Thermometer-Code in eine Vielzahl von Gruppen derart , gruppiert, dass bei mindestens einer ersten Gruppe sämtliche Code-Elemente einen vorgegebenen .Wert aufweisen, .und dass bei mindestens einer zweiten Gruppe ein Teil der Code-Elemente
L5 den vorgegebenen Wert und ein anderer Teil der Code-Elemente den dazu komplementären Wert aufweist. Für jede Gruppe wird ermittelt, ob alle Code-Elemente der jeweiligen Gruppe- den vorgegebenen Wert aufweisen. Für die mindestens eine zweite Gruppe wird ermittelt, wie viele Code-Elemente der mindestens
10 einen zweiten Gruppe den vorgegebenen Wert aufweisen. Der Binär-Code wird unter Verwendung der Anzahl der den. vorgegebenen Wert aufweisenden Code-Elementen der mindestens einen zweiten Gruppe und der Anzahl von ersten Gruppen ■ ermittelt.
!5
Bei der erfindungsgemäßen Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code, bei dem erfindungsgemäßen Analog-/Digital-Wandler und bei dem erfindungsgemäßen Verfahren zum Umwandeln von Thermometer-Code in Binär-Code wird anschaulich verwendet, dass bei fehlerbehaftetem Thermometer-Code die fehlerhaften Code-Elemente allesamt in einem begrenzten Fehlerfenster und somit in einer begrenzten Anzahl von Code-Elementen zwischen demjenigen Bereich, in dem alle Code-Elemente den logischen Wert „1" aufweisen und demjenigen Wert, in dem alle Code-Elemente den logischen Wert „0" aufweisen, angeordnet sind. Daher genügt es, eine Summation der Code-Elemente mit einem logischen Wert „1" in diesem Fehlerfenster (Unsicherheitsbereich) durchzuführen und das Ergebnis zu der Länge der ununterbrochenen Folge von Code-Elementen mit einem logischen Wert „1" an einem End- Abschnitt des Thermometer-Codes zu addieren. 5
■ Um den Aufwand zum Auswerten des fehlerbehaf eten Thermometer-Codes erfindungsgemäß zu reduzieren, wird der Thermometer-Code zu M Gruppen der Größe von ungefähr F . zμsammengefasst . Die Anzahl F entspricht der Größe des
10 Fehlerfensters des Thermometer-Codes. Die Anzahl F der.Code-, Elemente jeder Gruppe wird basierend, auf Erfahrungswerten- (typische Werte für die Größe des Fehlerfenstqrs liegen zwischen ungefähr 4 Bits und 6 Bits) oder basierend auf- einem, zuvor durchgeführten Test-Verfahren zum Ermitteln der Größe
L5 ; des Fehlerfensters F ermittelt. Für jede der M Gruppen vo Code-Elementen wird ermittelt, ob alle Code-Elemente der jeweiligen Gruppe einen vorgegebenen logischen Wert, beispielsweise den logischen Wert „1", aufweisen. Mittels dieser Informationen kann eine grobe Bestimmung der Länge der
.0 . fortlaufenden Sequenz von Code-Elementen mit einem logischen. Wert „1" durchgeführt werden. Diese Länge ist ein Maß für den fehlerfreien Teil des Thermometer-Codes mit einem logischen Wert „l,λ . Mit m wird die Anzahl von Gruppen bezeichnet, deren sämtliche Code-Elemente den logischen Wert „1" aufweisen.
.5 Daher stellt F-m die Länge der fortlaufenden Sequenz von Code-Elementen dar, die alle den logischen Wert „1" aufweisen.
Ein Binär-Code, der den Thermometer-Code korrekt wiedergibt, 50 ergibt sich aus der Länge der fortlaufenden Sequenz von Code- Elementen mit einem logischen Wert „lΛλ und aus der Anzahl der Code-Elemente in dem Fehlerfenster der Breite F. Da sich die Position des Fehlerfensters der Größe F nicht an den Grenzen einer Gruppe orientiert, sind in der Regel zwei Gruppen mit 55 fehlerbehaftetem Thermometer-Code vorliegend. Diese sind zwischen der fortlaufenden Sequenz von Code-Elementen mit einem logischen Wert „0" und der fortlaufenden Sequenz von Code-Elementen mit einem logischen Wert „1" angeordnet. In der Regel ist die Gruppe, welche als erste ein Code-Element mit einem logischen Wert „1" enthält, wie auch die . darauffolgende Gruppe zur Bestimmung der Code-Elemente mit einem logischen Wert „1" im 2F-breiten Unsicherheitsbereich heranzuziehen. Mit anderen Worten weisen diejenigen beiden - Gruppen fehlerbehafteten Thermometer-Code auf, die vor der ersten Gruppe, deren sämtliche Code-Elemente den logischen Wert „1". aufweisen, angeordnet sind, bzw. die hinter der letzten Gruppe, deren sämtliche Code-Elemente den logischen . Wert „0λ aufweisen, angeordnet sind. Die Funktionalität des Ermitteins.- der Anzahl von Code-Elementen mit einem logischen Wert „1" in den beiden fehlerbehafteten Fenstern wird von dem ersten Addierer erfüllt, der mit den ersten Ausgängen zumindest der beiden Eingangsstufen vor der ersten Teil- Eingangsstufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil- Eingangsstufen ermittelt, die den vorgegebenen Wert aufweisen. Mit anderen Worten .wird innerhalb dieses 2F- breiten Unsicherheitsbereichs eine Addition der Code-Elemente mit einem logischen Wert „1" durchgeführt. Vorzugsweise kann für die Addition verwendet werden, dass in beiden Fenstern der Größe F jeweils maximal F-l Bits den vorgegebenen . logischen Wert aufweisen. D.h., dass die Summe der Code- Elemente mit einem logischen Wert „lλ in diesem Unsicherheitsbereich maximal 2F-2 ist.
Der den Thermometer-Code reflektierende Binär-Code ergibt sich mittels Addierens der Länge der fortlaufenden Anzahl von Code-Elementen mit dem vorgegebenen Wert und der Anzahl der Code-Elemente innerhalb des 2F-breiten Fehlerfensters, die den vorgegebenen Wert aufweisen.
Die erfindungsgemäße Vorrichtung bzw. das erfindungsgemäße Verfahren zum Umwandeln von Thermometer-Code in Binär-Code weist den Vorteil auf, dass das numerisch aufwändige Aufsummieren der Code-Elemente mit dem vorgegebenen Wert infolge des geschickten Gruppierens von Code-Elemente auf Gruppen einer Größe F auf einen Bereich 2F begrenzt ist. Dadurch ist der Aufwand zum Ausbilden insbesondere des ersten 5 Addierers erfindungsgemäß gering gehalten, was zu einer ausreichend hohen Verarbeitungsgeschwindigkeit von Thermometer-Code führt. Dadurch kann der erwünschte hohe -Durchsatz (10 Giga-Samples pro Sekunde) erreicht werden.
0 Ferner weist das erfindungsgemäße Konzept eine hohe Fehlerrobustheit bzw. eine hohe Fehlertoleranz bei . fehlerbehafte.tem- Thermometer-Code auf .
Insbesondere ist der Implementierungsaufwand hinsichtlich der 5 Teil-Eingangsstufen gering, da in diesen vorzugsweise im ■ • Wesentlichen eine F-fache UND-Verknüpfung der zugehörigen
Code-Elemente durchführt wird, was mit einem geringen Aufwand realisierbar ist. Ein numerisch aufwändiges sukzessives Aufsummieren einer großen Anzahl aus einer großen Menge von 0 Code-Elementen, die einen vorgegebenen Wert aufweisen, ist damit auf einen im Vergleich zu der Gesamtgröße des Thermometer-Codes kleinen Bereich 2F reduziert.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den 5 abhängigen Ansprüchen.
Vorzugsweise weisen bei der erfindungsgemäßen Vorrichtung alle Teil-Eingangsstufen dieselbe Anzahl von Eingängen auf.
0 Ferner kann die Ausgangsstufe der Vorrichtung eine mit den zweiten Ausgängen gekoppelte Ermittlungs-Einheit aufweisen, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen die Anzahl einer Teil-Eingangsstufe ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert 5 anliegt. Gemäß einer Weiterbildung der Erfindung weist die Ausgangsstufe der Vorrichtung einen mit der Ermittlungs- Einheit gekoppelten Multiplizierer auf, der derart eingerichtet ist, dass er. die Anzahl aller Eingänge aller Teil-Eingangsstufen ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt.
Darüber hinaus kann die Ausgangsstufe der Vorrichtung einen mit dem ersten Addierer und mit dem Multiplizierer gekoppelten zweiten Addierer aufweisen, der derart eingerichtet ist, dass er aus den Signalen des ersten Addierers und des Multiplizierers die Anzahl von Eingängen ermittelt, an denen der vorgegebene Wert anliegt.
Vorzugsweise ist jede Teil-Eingangsstufe der Vorrichtung derart eingerichtet, dass an ihren ersten Ausgängen der Wert des zugehörigen Eingangs bereitgestellt werden kann, falls nicht alle Eingänge der jeweiligen Teil-Eingangsstufe den vorgegebenen Wert aufweisen, und dass an ihren ersten Ausgängen der zu dem vorgegebenen Wert jeweils komplementäre (d.h. inverse) Wert bereitgestellt werden kann, falls alle Eingänge der jeweiligen Teil-Eingangsstufe den vorgegebenen Wert aufweisen.
Mit anderen Worten wird gemäß der beschriebenen Weiterbildung der an den Eingängen der Teil-Eingangsstufen anliegende Thermometer-Code dahingehend modifiziert, dass die Werte an den Eingängen von denjenigen Teil-Eingangsstufen, an deren sämtlichen Eingängen der zu dem vorgegebenen Wert komplementäre Wert anliegt, und von den beiden Eingangs- Stufen mit fehlerbehaftetem Thermometer-Code, an die jeweiligen ersten Ausgänge unverändert übermittelt werden. Dagegen werden an denjenigen Teil-Eingangsstufen, an deren sämtlichen Eingängen die Code-Elemente den vorgegebenen Wert aufweisen, diese in den dazu komplementären Wert umgewandelt (beispielsweise wird ein Code-Element mit einem logischen Wert „1" in einen logischen Wert „0" umgewandelt) . Dadurch ist erreicht, dass an den ersten Ausgängen der Teil- Eingangsstufen nur noch in dem 2F-breiten Unsicherheitsbereich Ausgänge mit dem vorgegebenen Wert auftreten.
Der erste Addierer kann derart eingerichtet sein, dass er mit allen ersten Ausgängen aller Teil-Eingangsstufen gekoppelt ist.
Der erste Addierer der Vorrichtung kann N Gruppen von ODER-
Gattern aufweisen, wobei N die Anzahl der Teil-Eingangsstufen ist, an deren Eingängen zum Teil der vorgegebene Wert und zu einem anderen Teil der zu-dem vorgegebenen Wert komplementäre Wert bereitgestellt ist. Die Anzahl F der ODER-Gatter einer Gruppe ist jeweils gleich der Anzahl der Eingänge einer Teil- Eingangsstufe: Jedes ODER-Gatter weist M/N Eingänge auf, wobei M die Anzahl von Teil-Eingangsstufen ist. Für jeden Wert j zwischen 1 und F und für jeden Wert i zwischen 1 und N sind die Eingänge des j-ten ODER-Gatters der i-ten Gruppe mit den j-ten ersten Ausgängen der i-ten, (i+N)-ten, (i+2N)-ten, ... , (i+M-N)-ten Teil-Eingangsstufen gekoppelt.
Mit anderen Worten wird mittels Durchführens von N Gruppen von ODER-Verknüpfungen unter Verwendung von ODER-Gattern mit jeweils M/N Eingängen, an denen die gemäß dem obigen Schema modifizierten Werte der Code-Elemente des Thermometer-Codes anliegen, die Position des 2F breiten Unsicherheitsbereichs ermittelt.
Die beschriebene Weiterbildung ist für den allgemeinen Fall von N Fehlerfenstern formuliert. Häufig wird die Anzahl von Fehlerfenstern zwei sein, was sich für den Spezialfall, dass die Grenzen des Fehlerfensters (zufällig) mit den Grenzen einer Teil-Eingangsstufe zusammenfallen, auf ein einziges Fehlerfenster reduziert. Die Erfindung ist auf diese beiden
Fälle allerdings nicht beschränkt, sondern ist ganz allgemein für eine Anzahl N von Teil-Eingangsstufen mit fehlerbehaftetem Thermometer-Code anwendbar. Eine besonders günstige numerische Konfiguration ergibt sich, wenn die Anzahl der Gruppen mit fehlerbehaftetem Thermometer-Code zwei ist. In diesem Falle vereinfacht sich die beschriebene 5 Situation folgendermaßen:
Dann weist der erste Addierer der Vorrichtung eine erste und eine zweite Gruppe von ODER-Gattern auf, deren Anzahl F jeweils gleich der Anzahl der Eingänge einer Teil-
L0 Eingangsstufe ist, und wobei die Anzahl F der ODER-Gatter einer Gruppe gleich der Anzahl der Eingänge einer Teil- Eingangsstufe ist, wobei jedes ODER-Gatter- jeweils M/2 Eingänge aufweist, wobei M die Anzahl von Teil-Eingangsstufen ist. Für jeden Wert j zwischen 1 und F sind die Eingänge des
L5 j-ten ODER-Gatters der ersten Gruppe mit den j-ten ersten
Ausgängen der ungeradzahligen Teil-Eingangsstufen gekoppelt. Für jeden Wert F zwischen 1 und F sind ferner die Eingänge des j-ten ODER-Gatters der zweiten Gruppe mit den j-ten ersten Ausgängen der geradzahligen Teil-Eingangsstufen
20 gekoppelt.
Anschaulich ergibt sich dadurch eine weitere wesentliche Reduzierung des Implementierungsaufwands der Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code. Beispielsweise
25 werden zunächst die Code-Elemente jeder Teil-Eingangsstufe folgendermaßen aufbereitet: Weisen nicht alle Code-Elemente einer Gruppe den vorgegebenen Wert (beispielsweise den logischen Wert „1") auf, werden die F Code-Elemente unverändert von dem Eingang einer Teil-Eingangsstufe an den
30 zugehörigen ersten Ausgang übermittelt, ansonsten wird jeder erste Ausgang der jeweiligen Teil-Eingangsstufe auf den zu dem vorgegebenen Wert komplementären Wert gesetzt (beispielsweise auf den logischen Wert „0") . Dies hat zur Folge, dass maximal zwei Teil-Eingangsstufen erste Ausgänge
35 mit dem vorgegebenen Wert aufweisen. Diese beiden Teil- Eingangsstufen sind aufeinanderfolgend. Allerdings kann die Anzahl der Gruppen, die an den ersten Ausgängen den vorgegebenen Wert aufweisen, größer als zwei sein, etwa wenn die Anzahl der Eingänge einer Teil-Eingangsstufe kleiner als die Breite des Fehlerfensters ist.
In einem Szenario, in dem zwei Gruppen an den ersten
Ausgängen den vorgegebenen Wert aufweisen, weist der erste Addierer zwei Gruppen von ODER-Gattern auf, wovon mittels der einen Gruppe Teil-Eingangsstufen mit geradzahligem Index miteinander verknüpft werden, wohingegen mittels der anderen Gruppe von ODER-Gattern die ersten Ausgänge der Teil- Eingangsstufen mit ungeradzahligem Index miteinander verknüpft werden. Anschaulich werden im Abstand- 2F erste Ausgänge der Teil-Eingangsstufen abgegriffen, und mit den zugehörigen Eingängen eines jeweiligen ODER-Gatters gekoppelt. Mit anderen Worten weist jedes der" ODER-Gatter M/2 Eingänge auf. Infolge des Abgreifens der ersten Ausgänge der Teil-Eingangsstufen in einem Abstand 2F ist gewährleistet, dass an maximal- einem Eingang der M/2 Eingänge jedes ODER- Gatters der vorgegebene Wert anliegt. Der logische Wert der ODER-Verknüpfung an jedem der 2F ODER-Gatter gibt daher die
Anzahl der Code-Elemente an den Eingängen des jeweiligen ODER-Gatters mit dem vorgegebenen Wert an (eins oder null) . Die Anzahl der ODER-Gatter mit einem Ausgang mit dem logischen Wert „lw ist daher gleich der Anzahl der Eingänge mit einem logischen Wert „1" in dem 2F breiten Fehlerfenster. Dadurch ist mittels der ODER-Gatter, bzw. mittels der an den Ausgängen der ODER-Gatter bereitgestellten Signale die Position des 2F breiten Fehlerfensters determinierbar. Der erste Addierer selektiert daher ohne eine separate Steuerlogik das relevante Fenster.
Anschaulich sind infolge der Realisierung des ersten Addierers unter Verwendung einer Anordnung einfacher ODER- Gatter der Implementierungsaufwand erheblich reduziert und eine separate Logiksteuerung eingespart. Infolge der Gruppierung der Code-Elemente des Thermometer- Codes und infolge der geschickten Realisierung des ersten Addierers wird bei der erfindungsgemäßen Vorrichtung ein geringerer Implementierungsaufwand als bei aus dem Stand der Technik bekannten Konzepten benötigt. Ein numerischer Vorteil ergibt sich besonders bei kleinen Fehlerfenstern mit einer geringen Anzahl F. Dies ist anschaulich verständlich, da der Hauptimplementierungsaufwand in den Teil-Eingangsstufen (in denen eine F-fache UND-Verknüpfung durchgeführt wird) und in dem Summieren der Code-Elemente mit dem vorgegebenen Wert in dem- ersten Addierer liegt. Die mit der Verkleinerung von- F einhergehende Vergrößerung von M ist unkritisch, weil dadurch lediglich die Ermittlungs-Einheit zum Ermitteln der Länge.der am Ende des Thermometer-Codes vorliegenden fortlaufenden Sequenz von Code-Elementen mit dem vorgegebenen "Wert und.-"der Multiplizierer zum Ermitteln der- Anzahl' aller Eingäng "aller Teil-Eingangsstufen, an deren sämtlichen Eingängen der vorgegebene Wert anliegt, in der Implementierung etwas aufwändiger wird.
Im Weiteren werden Weiterbildungen des oben beschriebenen Verfahrens zum Umwandeln von Thermometer-Code in Binär-Code ' beschrieben.
Vorzugsweise wird bei dem Verfahren derart gruppiert, dass alle Gruppen dieselbe Anzahl von Code-Elementen aufweisen.
Die Anzahl der den vorgegebenen Wert aufweisenden Code- Elemente aller ersten Gruppen wird vorzugsweise verfahrensgemäß ermittelt. Mit anderen Worten wird die Länge der fehlerfreien Sequenz von Code-Elementen mit dem vorgegebenen Wert, beispielsweise einem logischen Wert „1", ermittelt.
Insbesondere können die Werte der Code-Elemente gemäß dem Verfahren umgerechnet werden, indem der Wert eines Code- Elements beibehalten wird, falls nicht alle Code-Elemente der zugehörigen Gruppe den vorgegebenen Wert aufweisen, bzw. indem der Wert eines Code-Elements in den dazu komplementären Wert umgewandelt wird, falls alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen.
Insbesondere können bei dem Verfahren N Sätze von ODER- Verknüpfungen durchgeführt werden, wobei N die Anzahl der zweiten Gruppen ist. Die Anzahl F der ODER-Verknüpfungen eines Satzes ist jeweils gleich der Anzahl der Code-Elemente einer Gruppe. Bei jeder ODER-Verknüpfung werden jeweils M/N Code-Elemente logisch miteinander verknüpft, wobei M die Anzahl von Gruppen ist. Für jeden Wert j zwischen 1 und F und für jeden Wert i zwischen 1 und N werden bei der j-ten ODER- Verknüpfung des i-ten Satzes die j-ten Code-Elemente der i- ten" (i+N) -ten, (i+2N)-ten, ..., (i+M-N)-ten Gruppe logisch miteinander verknüpft.
Numerisch besonders vorteilhaft ist eine Konstellation, in der zwei Sätze von ODER-Verknüpfungen auftreten, d.h. bei der zwei Gruppen von Code-Elementen fehlerbehafteten Thermometer- Code aufweisen. In diesem Fall ist die Anzahl F von ODER- Verknüpfungen eines Satzes gleich der Anzahl der Code- Elemente einer Gruppe, und es werden jeweils M/2 Code- Elemente logisch miteinander verknüpft, wobei M die Anzahl von Gruppen ist. Für jeden Wert j zwischen 1 und F werden als Eingangssignale der j-ten ODER-Verknüpfung des ersten Satzes die j-ten umgerechneten Werte der Code-Elemente der ungeradzahligen Gruppen verwendet. Ferner werden als Eingangssignale der j-ten ODER-Verknüpfung des zweiten Satzes die j-ten umgerechneten Werte der Code-Elemente der geradzahligen Gruppen verwendet.
Das erfindungsgemäße Verfahren weist die gleichen Vorteile auf wie die erfindungsgemäße Vorrichtung. Insbesondere ist die Durchführung des Verfahrens aber nicht auf die körperlichen Merkmale des erfindungsgemäßen Vorrichtung beschränkt. So ist das erfindungsgemäße Verfahren insbesondere unter Verwendung einer Datenverarbeitungsanlage mit einem Prozessor durchführbar, welcher derart eingerichtet ist, dass mittels des Prozessors die erfindungsgemäßen Verfahrensschritte durchgeführt werden können.
-Anschaulich sind Grundideen der Erfindung das Gruppieren von - Code-Elementen von Thermometer-Code, die Bestimmung der fortlaufenden Sequenz von Code-Elementen mit dem vorgegebenen Wert und das. Ermitteln der Anzahl von Code-Elementen mit- „dem.. vorgegebenen Wert in einem im Verhältnis zu dem gesamten -Thermometer-Code kleinen Unsicherheitsfenster. Dadurch ist der Aufwandv.zum Implementieren des ersten Addierers verringert. Die starke Vereinfachung des ersten Addierers, der als Multiplexer ausgebildet sein kann, bewirkt", dass eine Steuerung, des ersten Addierers entbehrlich ist.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigenr
Figur 1 einen Analog-/Digital-Wandler gemäß dem Stand der Technik,
Figur 2 eine Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
Figur 3 eine schematische Darstellung, die ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung zeigt,
Figur 4 eine Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem anderen Ausführungsbeispiel der Erfindung, Figur 5A eine Teil-Eingangsstufe einer Vorrichtung zum
Umwandeln von Thermometer-Code in Binär-Code gemäß . einem bevorzugten Ausführungsbeispiel der Erfindung,
Figur 5B eine Ermittlungs-Einheit einer Vorrichtung zum
Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
Figur 5C.eine Auswerte-Einheit ..eines ersten Addierers einer Vorrichtung zum. Umwandeln von Thermometer-Code in
Binär-Code gemäß. einem bevorzugten Ausführungsbeispiel der Erfindung.
Im Weiteren wird bezugnehmend, auf Fig.2 ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung zum Umwandeln- von Thermometer-Code in Binär-Code beschrieben.
Die in Fig.2 gezeigte Vorrichtung 200 zum Umwandeln von Thermometer-Code "in Binär-Code weist eine Eingangsstufe 201 mit fünfzehn Eingängen 202, an welche ein Thermometer-Code
203 anlegbar ist, -auf, wobei die Eingangsstufe 201 in fünf Teil-Eingangsstufen 204a, 204b, • 204c, 204d, 204e gruppiert ist, von denen jede drei der Eingänge 202 der Eingangsstufe 201 aufweist, wobei angenommen wird, dass jede Teil- Eingangsstufe drei erste Ausgänge 205 aufweist, wobei jeder erste Ausgang 205 jeweils einem Eingang 202 zugeordnet ist und mit diesem gekoppelt ist, von denen jede einen zweiten Ausgang 206 aufweist, und von denen jede derart eingerichtet ist, dass an dem zweiten Ausgang 206 ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen 203 der Teil-Eingangsstufe 204a bis 204e anliegende Abschnitt des Thermometer-Codes 203. den vorgegebenen logischen Wert „1" aufweist. Ferner weist die Vorrichtung 200 einen ersten Addierer 207 auf, der mit den ersten Ausgängen 205 der beiden Teil-Eingangsstufen 204b,
204c vor der ersten Teil-Eingangsstufe 204d, deren sämtliche Eingänge 202 den vorgegebenen logischen Wert „1" aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge 202 dieser beiden Teil-Eingangsstufen 204b, 204c ermittelt, die den vorgegebenen logischen Wert „1" aufweisen. Die Vorrichtung 200 hat • ferner eine mit den zweiten Ausgängen 206 und mit dem ersten Addierer 207
. gekoppelte Ausgangsstufe.208 zum Ermitteln des Binär-Codes 209 unter" Verwendung der von dem ersten Addierer 207 ermittelten Anzahl von Eingängen und der Anzahl von Teil- Eingangsstuf n .204d, ,.204e., .deren, sämtliche Eingänge 202 den' vorgegebenen logischen Wert,„l" aufweisen. Alle Teil- Eingangsstu en 2-04a bis 204e weisen dieselbe Anzahl (nämlich drei) von Eingängen 2O2--auf . Gemäß dem beschriebenen ' Ausführungsbeispiel weist die Ausgangsstufe 208 der ■ Vorrichtung 200 ferner eine mit den zweiten Ausgängen 206 gekoppelte Ermittluήgs-Einheit 210 auf, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen 206 die Anzahl (nämlich zwei) aller Teil- Eingangsstufen 204d, 204e ermittelt, an deren sämtlichen Eingängen 202 der vorgegebene logische Wert „1" anliegt. Darüber hinaus weist.- die Ausgangsstufe 208 einen mit der
Ermittlungs-Einheit 210.gekoppelten Multiplizierer 211 auf, der derart eingerichtet ist, dass er die Anzahl aller Eingänge 202 aller Teil-Eingangsstufen 204d, 204e ermittelt, an deren sämtlichen Eingängen 202 der vorgegebene logische Wert „1" anliegt. Ferner weist die Ausgangsstufe 208 der
Vorrichtung 200 einen mit dem ersten Addierer 207 und mit dem Multiplizierer 211 gekoppelten zweiten Addierer 212 auf, der derart eingerichtet ist, dass er aus den Signalen des ersten Addierers 207 und des Multiplizierers 211 die Anzahl von Eingängen 202 ermittelt, an denen der vorgegebene logische Wert „1" anliegt.
Anschaulich wird der Thermometer-Code 203 in aufeinanderfolgenden Gruppen an die Eingänge der Teil- Eingangsstufen 204a bis 204e angelegt. Mittels der
Eingangsstufen 204a bis 204e wird einerseits ermittelt, ob an ihren jeweiligen sämtlichen Eingängen 202 der logische Wert „1" anliegt oder nicht. Liegt an allen Eingängen 202 einer Teil-Eingangsstufe der logische Wert „1", so liegt an den zweiten Ausgängen -206 der jeweiligen Teil-Eingangsstufe gemäß dem beschriebenen Ausführungsbeispiel der logische Wert „1". Gemäß dem beschriebenen Ausführungsbeispiel ist dies der Fall bei der vierten Teil-Eingangsstufe 204d und bei der fünften Teil-Eingangsstufe 204e-. Bei der ersten Teil-Eingangsstufe 204a liegt an allen Eingängen 202 der zu dem vorgegebenen logischen Wert „1" komplementäre lpgische. Wert „0", weshalb an dem zweiten Ausgang 206 der ersten Teil-Eingangsstufe 204a ein logischer Wert ,0" anliegt. -Die' zweiten Ausgänge der zweiten und dritten Teil-Eingangsstufen 204b, 204c, an deren jeweiligen Eingängen 202- zu jeweils einem Teil der logische Wert „1" und zu jeweils einem anderen Teil der logische Wert „0" anliegt, weisen jeweils einen logischen Wert „0" auf.
Die an den zweiten Ausgängen 206 der Teil-Eingangsstufen 204a bis 204e anliegenden logischen Werte werden, wie in Fig.2 gezeigt, der Ermittlungs-Einheit 210 bereitgestellt. Die Ermittlungs-Einheit 210 addiert, die Anzahl der Teil- Eingangsstufen 204a bis 204e, an deren sämtlichen Eingängen 202 der vorgegebene logische Wert „l anliegt. Da dies gemäß dem beschriebenen Ausführungsbeispiel nur für die beiden Teil-Eingangsstufen 204d, 204e der Fall ist, erzeugt die Ermittlungs-Einheit 210 einen binären Wert Z=10, was einem Dezimalwert von zwei entspricht . Dieser Wert wird von der Ermittlungs-Einheit 210 dem Multiplizierer 211 bereitgestellt, der aus dem Wert Z und der Anzahl von Eingängen 202 jeder Teil-Eingangsstufe 204a bis 204e (nämlich drei) eine Summe ∑2=110 als Binärwert (dies entspricht einer Dezimalzahl sechs) ermittelt, welche der Anzahl der Eingänge 202 von denjenigen Teil-Eingangsstufen 204d, 204e entspricht, an deren sämtlichen Eingängen 202 der logische Wert „1" anliegt. Ferner sind die ersten Ausgänge 205 der zweiten und der dritten Teil-Eingangsstufe 204d, 204c mit dem ersten Addierer 207 gekoppelt, der die Anzahl der Eingänge 202 dieser beiden Teil-Eingangsstufen 204d, 204c mit einem logischen Wert „1" ermittelt. Daher ist an dem Ausgang des ersten Addierers 207 der Binärwert ∑ι=ll bereitgestellt, was einem Dezimalwert drei "entspricht. Der zweite Addierer 212 der Ausgangsstufe 208 berechnet aus- ∑i und ∑2 den Binärwert ∑=1001, welcher der Anzahl von Eingängen 202 mit dem vorgegebenen logischen Wert „1" und daher der Anzahl von Code-Elementen des Thermometer-Codes 203 mit einem logischen Wert „1" entspricht. Der ' an dem Ausgang des zweiten Addierers 212 der Ausgangsstufe 208 bereitgestellte Binär-Code 209 (Binärwert 1001,' dies entspricht ' einem Dezimalwert von neun) ist daher der in einen Binär-Code umgewandelte Thermometer- Code . " ' ~ ' ' "' y~
Im Weiteren wird bezugnehmend auf Fig.3 ein bevorzugtes Ausführungsbeispiel des Verfahrens zum Umwandeln von Thermometer-Code in Binär-Code beschrieben.
Bezugnehmend auf das Schema 300 werden bei dem Verfahren Code-Elemente 301 von Thermometer-Code 302 in vier Gruppen gruppiert, so dass bei einer ersten Gruppe Gl sämtliche Code- Elemente 301 einen vorgegebenen Wert „1" aufweisen und dass bei zwei zweiten Gruppen G2a, G2b ein Teil der Code-Elemente 301 den vorgegebenen logischen Wert „1" und ein anderer Teil der Code-Elemente 301 den dazu komplementären logischen Wert "0" aufweist. Ferner ist in Fig.3 eine dritte Gruppe G3 gezeigt, bei der sämtliche Code-Elemente 301 den zu dem vorgegebenen logischen Wert „1" komplementären logischen Wert „0" aufweisen. Für jede Gruppe Gl, G2a, G2b, G3 wird ermittelt, ob alle Code-Elemente 301 der jeweiligen Gruppe Gl, G2a, G2b, G3 den vorgegebenen logischen Wert „1" aufweist. Für die beiden zweiten Gruppen G2a, G2b wird ermittelt, wie viele Code-Elemente 301 der beiden zweiten Gruppen G2a, G2b den vorgegebenen logischen Wert „1" aufweisen. Der Binär-Code 303 wird unter Verwendung der Anzahl von dem vorgegebenen logischen Wert „1" aufweisenden
Code-Elementen 301 der zwei zweiten Gruppen G2a, G2b (nämlich drei) und der Anzahl von ersten Gruppen Gl (nämlich eins) ermittelt. Die Gruppen werden derart gruppiert, dass alle Gruppen Gl, G2a, G2b, G3 dieselbe Anzahl von Code-Elementen 301 (nämlich drei) aufweisen. Ferner wird die Anzahl der den vorgegebenen logischen Wert „1" aufweisenden Code-^Elemente 301 aller ersten Gruppen, im beschriebenen
Ausführungsbeispiel der einen ersten Gruppe Gl, ermittelt.
Anschaulich wird der Thermometer-Code 302 mit den. zwölf Code- Elementen 301 in vier Gruppen Gl, G2a, G2b, G3^.aufgeteilt, die jeweils drei Code-Elemente 301: aufweisen. Bei der ersten Gruppe Gl weisen alle .Code-Elemente den vorgegebenen logischen Wert „1" auf, bei der dritten Gruppe..G3- weisen alle Code-Elemente 301 den zu dem vorgegebenen." logischen Wert „1" komplementären logischen Wert „0" auf, bei den zwischen der ersten Gruppe Gl und der dritten Gruppe -G3 angeordneten beiden zweiten Gruppen G2a, G2b weist jeweils ein Teil der Code-Elemente 301 den logischen Wert „1,Λ, und ein anderer Teil den logischen Wert „0" auf, dieser Bereich entspricht dem Unsicherheitsbereich des fehlerbehafteten Thermometer- Codes 302. Beim Ermitteln von denjenigen Gruppen, bei denen alle Code-Elemente 301 den vorgegebenen logischen Wert „1" aufweisen, ergibt sich als Ergebnis jeweils ein logischer Wert „0" für die zweiten und dritten Gruppen G2a, G2b, G3 bzw. ein logischer Wert „1" für die erste Gruppe Gl . Dieses erste Ermittlungsergebnis 304 ist in Fig.3 gezeigt. Ferner wird für die zweiten Gruppen G2a, G2b ermittelt, wie viele von deren Code-Elementen 301 den logischen Wert „1" aufweisen. Dieses zweite Ermittlungsergebnis 305 ist in Binärschreibweise in Fig.3 gezeigt. Ferner wird gemäß dem beschriebenen Ausführungsbeispiel aus dem ersten
Ermittlungsergebnis 304 unter Verwendung der Anzahl von Code- Elementen jeder Gruppe ein drittes Ermittlungsergebnis 306 gebildet, das in Binärschreibweise die Anzahl der Code- Elemente 301 der ersten Gruppen Gl darstellt. Aus dem zweiten Ermittlungsergebnis 305 und dem dritten Ermittlungsergebnis 306 wird der Binär-Code 303 ermittelt, der in Binärschreibweise die Anzahl von Code-Elementen 301 mit dem vorgegebenen logischen Wert „1" darstellt.
Das bezugnehmend auf Fig.3 beschriebene Verfahren wird unter Verwendung einer Vorrichtung (beispielsweise einer Datenverarbeitungsanlage, nicht gezeigt in Fig.3) durchgeführt, die derart eingerichtet ist, dass damit die genannten Verfahrensschritte (insbesondere unter Verwendung eines entsprechend eingerichteten Prozessors) durchgeführt werden können.
Im Weiteren wird bezugnehmend auf -Fig.4 eine Vorrichtung 400 zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem anderen Ausführungsbeispiel der Erfindung beschrieben.
Die Vorrichtung 400 weist eine Eingangsstufe 401 mit einer Vielzahl von Eingängen 402 auf, an welche ein Thermometer- Code 403 anlegbar ist. Die Eingangsstufe 401 ist in eine Mehrzahl von Teil-Eingangsstufen 404, 404a, 404b, 404c gruppiert, von denen jede eine Mehrzahl der Eingänge 402 der Eingangsstufe 401 aufweist, von denen jede eine Mehrzahl erster Ausgänge 405 aufweist, wobei jeder erste Ausgang 405 jeweils einem Eingang 402 zugeordnet ist und mit diesem gekoppelt ist, von denen jede einen zweiten Ausgang 406 aufweist, und von denen jede derart eingerichtet ist, dass an dem zweiten Ausgang 406 ein Nicht-UND-Signal 407 bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen 402 der jeweiligen Teil-Eingangsstufe anliegende Abschnitt des Thermometer-Codes 403 einen vorgegebenen logischen Wert „1" aufweist. Ferner weist die Vorrichtung 400 einen ersten Addierer 408 auf, der mit den ersten Ausgängen 405 aller Teil-Eingangsstufen 404, 404a, 404b, 404c gekoppelt ist und der derart eingerichtet ist, dass er die Anzahl aller Eingänge 402 der beiden Teil- Eingangsstufen 404a, 404b ermittelt, die vor der ersten Teil- Eingangsstufe 404c, deren sämtliche Eingänge 402 den vorgegebenen logischen Wert „1" aufweisen, angeordnet sind. Ferner weist die Vorrichtung eine mit den zweiten Ausgängen 406 und mit dem ersten Addierer 408 gekoppelte Ausgangsstufe 409 zum Ermitteln des Binär-Codes 410 unter Verwendung der von dem ersten Addierer 408 ermittelten Anzahl von Eingängen 5 402 und der Anzahl von Teil-Eingangsstufen 404c, deren sämtliche Eingänge 402 den vorgegebenen logischen Wert „1" aufweisen.
Es können daher drei Arten von Teil-Eingangs-Stufen .0 unterschieden werden: eine Mehrzahl erster Teil- Eingangsstufen 404, an deren sämtlichen Eingängen 402 der zu dem vorgegebenen logischen Wert „1" komplementäre Wert „0" anliegt, eine erste und eine zweite Teil-Eingangsstufe 404a, 404b, an deren Eingängen 402 zum Teil der vorgegebene L5 logischen Wert „1" und zu einem anderen Teil der dazu komplementäre Wert „0" anliegt und eine dritte Teil- Eingangsstufe 404c, an deren sämtlichen Eingängen 402 der vorgegebene logische Wert „1" anliegt. Alle Teil- Eingangsstufen 404, 404a, 404b, 404c weisen dieselbe Anzahl 20 von Eingängen 402 auf.
Die Ausgangsstufe 409 weist eine mit den zweiten Ausgängen 406 gekoppelte Ermittlungs-Einheit 411 auf, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten 5 Ausgängen 406 die Anzahl aller Teil-Eingangsstuf n 404c ermittelt, an deren sämtlichen Eingängen der vorgegebene logische Wert "1" anliegt.
Ferner weist gemäß dem beschriebenen Ausführungsbeispiel der 0 erfindungsgemäßen Vorrichtung 400 diese an deren
Ausgangsstufe 409 einen mit der Ermittlungs-Einheit 411 gekoppelten Multiplizierer 412 auf, der derart eingerichtet ist, dass er die Anzahl aller Eingänge 402 aller Teil- Eingangsstufen 404c ermittelt, an deren sämtlichen Eingängen 5 402 der vorgegebene logische Wert „1" anliegt. Darüber hinaus weist die Ausgangsstufe 409 einen mit dem ersten Addierer 408 und mit dem Multiplizierer 412 gekoppelten zweiten Addierer 413 auf, der derart eingerichtet ist, dass..er aus den Signalen des ersten Addierers 408 und * ■ des Multiplizierers 412 die Anzahl von Eingängen 402 ermittelt, an denen der vorgegebene logische Wert „1" anliegt.
Insbesondere' sind alle Teil-Eingangsstufen derart eingerichtet, dass an ihren ersten Ausgängen 405 der Wert des . • zugehörigen Eingangs 402 bereitgestellt werden kann, falls nicht alle -Eingänge 402 der jeweiligen Teil-Eingangsstufe den vorgegebenen logischen Wert „1" aufweisen. Dagegen kann an ihren ersten Ausgängen 405 der zu dem vorgegebenen Wert „1" komplementäre logische Wert „0" bereitgestellt werden, falls ■ alle Eingänge 402 der jeweiligen Teil-Eingangsstufe 404c den vorgegebenen logischen Wert „1" aufweisen. Die Ergebnisse dieser Konvertierungs-Funktion sind in Fig.4 an den ersten Ausgängen 405 veranschaulicht. ;■
Wie in Fig.4 gezeigt, ist der erste Addierer 408 derart eingerichtet, dass er mit allen ersten Ausgängen aller Teil- Eingangsstufen 404, 404a, 404b, 404c gekoppelt ist..
Der erste Addierer 408 weist eine erste Gruppe von ODER- Gattern 414 und eine zweite Gruppe von ODER-Gattern 415 auf, deren Anzahl F jeweils gleich der Anzahl der Eingänge 402 einer Teil-Eingangsstufe 404, 404a, 404b, 404c ist, wobei die Anzahl der Eingänge jedes ODER-Gatters M/2 ist, wobei M die Anzahl von Teil-Eingangsstufen 404, 40a, 40b, 404c ist, wobei für jeden Wert j zwischen 1 und F die Eingänge des j-ten ODER-Gatters der ersten Gruppe von ODER-Gattern 414 mit den j-ten ersten Ausgängen der ungeradzahligen Teil- Eingangsstufen 404 gekoppelt sind, und wobei für jeden Wert j zwischen 1 und F die Eingänge des j-ten ODER-Gatters der zweiten Gruppe von ODER-Gattern 415 mit den j-ten ersten Ausgängen 405 der geradzahligen Teil-Eingangsstufen 404 gekoppelt sind.
Im Weiteren wird die Funktionalität der in Fig.4 gezeigten Vorrichtung 400 näher beschrieben.
An jeden Eingang 402 ist jeweils ein Code-Element des Thermometer-Codes 403 angelegt. Die ersten Teil- Eingangsstufen 404-, die gemäß Fig.4 im oberen Bereich angeordnet sind, und an deren sämtlichen Eingängen 402 Code- Elemente mit einem- logischen Wert „0" angelegt sind, sind von der dritten Teil-Eingangsstufe 404c im gemäß Fig.4 unteren - Bereich getrennt, an deren sämtlichen Eingängen 402 Code- Elemente des Thermometer-Codes 403 mit einem logischen Wert „1" angelegt sind." Dazwischen befinden sich die beiden zweiten Teil-Eing'angsstufen 404a, 404b, an deren Eingängen 402 zum Teil Code-Elemente mit einem logischen Wert „0" und zu einem anderen Teil Code-Elemente mit einem logischen Wert „1" angelegt sind.
Gemäß dem beschriebenen Ausführungsbeispiel wird die Größe jeder Teil-Eingangsstufe F derart gewählt, dass die Größe F der Größe des Bereichs innerhalb des Thermometer-Codes 403 entspricht, in dem der Thermometer-Code 403 fehlerbehaftet ist. Die Größe dieses Fehlerfensters wird in der Praxis auf der Basis von empirischen Werten vorgegeben. Mit anderen Worten ist es aus der Praxis bekannt, wie groß bei einer bestimmten Ausgestaltung eines Analog-Digital-Wandlers der Bereich mit fehlerbehafteten Thermometer-Codes größenordnungsmäßig ist.
Mittels einer Nicht-UND-Verknüpfung in jeder der Teil- Eingangsstufen 404, 404a, 404b, 404c wird ermittelt, ob sämtliche Eingängen 402 der jeweiligen Teil-Eingangsstufe Code-Elemente mit einem logischen Wert „1" aufweisen. Ist dies der Fall, so weist das Nicht-UND-Signal 407 an jedem zweiten Ausgang 406 der Teil-Eingangsstufe einen logischen Wert „0" auf, wohingegen an den zweiten Ausgängen 406 der Teil-Eingangsstufen ein logischer Wert „1" anliegt, wenn nicht alle "Eingänge 402 der jeweiligen Teil-Eingangsstufe den logische Wert „1" aufweisen.- Demzufolge ist gemäß Fig.4 an dem zweiten Ausgang 406 der Teil-Eingangsstufe 404c, an deren sämtlichen Eingängen ein logischer Wert „1" anliegt, ein Nicht-UND-Signal 407 mit einem logischen Wert „0Λλ bereitgestellt, wohingegen an allen anderen in Fig.4 explizit gezeigten Teil-Eingangsstufen an deren zweiten Ausgängen 406 jeweils ein logischer Wert „1" bereitgestellt ist. Die Nicht- UND-Signale 407 aller Teil-Eingangsstufen werden der Ermittlungs-Einheit 411 bereitgestellt, welche die Anzahl der Teil-Eingangsstufen 404, 404a, 404b, 404c ermittelt, an deren zweiten Ausgängen 406 ein logischer Wert „0" anliegt. Die Anzahl dieser Teil-Eingangsstufen wird von der Ermittlungs- Einheit 411 dem Multiplizierer 412 bereitgestellt. Dieser ermittelt aus der Anzahl der Teil-Eingangsstufen, an deren sämtlichen Eingängen 402 ein logischer Wert „1" anliegt, und aus der Anzahl F von Eingängen 402 jeder Teil-Eingangsstufe, die Länge der Sequenz von Code-Elementen mit dem logischen Wert „lw am Ende des Thermometer-Codes 403. Dieses Ergebnis wird von dem Multiplizierer 412 dem zweiten Addierer 413 bereitgestellt .
Darüber hinaus sind die Teil-Eingangsstufen 404, 404a, 404b, 404c derart eingerichtet, dass an deren ersten Ausgängen 405, die den jeweiligen Eingängen 402, zugeordnet sind, gemäß einer vorgegebenen Rechenvorschrift logische Werte bereitgestellt sind. Die an den Eingängen 402 von denjenigen Teil- Eingangsstufen 404, 404a, 404b, deren Eingänge 402 nicht alle den logischen Wert „1" aufweisen, anliegenden Code-Elemente des Thermometer-Codes 403 werden an die entsprechenden ersten Ausgänge 405 unverändert übermittelt. Dagegen werden die logischen Werte in der Teil-Eingangsstufe 404c, an deren sämtlichen Eingängen 402 der vorgegebene logische Wert „1" anliegt, derart umgewandelt, dass an allen ihren ersten Ausgängen 405 jeweils ein logischer Wert „0 anliegt. Die an den ersten Ausgängen 405 anliegenden logischen Werte der Teil-Eingangsstufen werden im Weiteren in der in Fig.4 gezeigten Weise in den ODER-Gattern ιder ersten Gruppe von ODER-Gattern 414 bzw. der zweiten Gruppe von ODER-Gattern 415 logisch miteinander verknüpft. Betrachtet man beispielsweise das erste ODER-Gatter der ersten Gruppe 414a, so weist dieses M/2 Eingänge auf, wobei M die Anzahl von Teil-Eingangsstufen ist. Die Eingänge des ersten ODER-Gatters der ersten Gruppe 414a sind mit dem ersten der ersten Ausgänge der obersten in Fig.4 gezeigten Teil-Eingangsstufe 404 gekoppelt und sind ferner mit -den ersten der ersten' Ausgänge 405 der gemäß Fig.4 dritten, fünften, siebten, ..., (M-l)-ten Teil-Eingangsstufen gekoppelt. Die "(M-l)-te Teil-Eingangsstufe ist die in Fig.4 gezeigte Teil-Eingangsstufe 404b.' Mit anderen Worten sind die M/2 Eingänge des ersten ODER-Gatters der ersten Gruppe 414a mit den ersten der ersten Ausgänge der Teil-Eingangsstufen mit ungeradzahligen Indizes gekoppelt. Analog sind (nicht gezeigt in Fig.4) die M/2 Eingänge des zweiten ODER-Gatters der ersten Gruppe von ODER-Gattern 414 mit dem zweiten der ersten Eingänge der Teil-Eingangsstufen mit ungeradzahligen Indizes gekoppelt. Schließlich .ist das F-te ODER-Gatter der ersten Gruppe 414b mit den letzten, d.h. mit den F-ten ersten Ausgängen 405 der Teil-Eingangsstufen mit ungeradzahligen Indizes gekoppelt. Das erste ODER-Gatter der zweiten Gruppe 415a weist ebenfalls M/2 Eingänge auf, von denen der erste mit dem ersten der ersten Ausgänge 405 der gemäß Fig.2 zweiten Teil-Eingangsstufe 404 von oben gekoppelt ist. Ferner sind die weiteren Eingänge des ersten ODER-Gatters der zweiten Gruppe 415a mit den ersten der ersten Ausgänge 405 aller Teil-Eingangsstufen mit geradzahligen Indizes, d.h. der zweiten, vierten., ..., M-ten Teil-Eingangsstufe gekoppelt. Entsprechend sind die Eingänge der weiteren ODER-Gatter der zweiten Gruppe von ODER-Gattern 415 gekoppelt. Das letzte, d.h. das F-te ODER-Gatter der zweiten Gruppe 415b ist jeweils mit den letzten, d.h. den F-ten ersten Ausgängen 405 der Teil-Eingangsstufen mit geradzahligen Indizes gekoppelt. Dadurch werden anschaulich im Abstand 2F voneinander angeordnete erste Ausgänge . der Teil-Eingangsstufen 404, 404a, 404b, 404c miteinander M/2-fach ODER-verknüpft wodurch 5 sichergestellt ist, dass an höchstens einem der M/2 Eingänge eines ODER-Gatters ein logischer Wert. „1" anliegt. Das heißt, dass entweder an M/2 Eingängen eines jeden ODER-Gatters oder an M/2-1 Eingängen eines jeden ODER-Gatters logische Werte „0ΛV anliegen. .An den 2F..Ausgängen der ODER-Gatter. liegt .daher
L0 eine Anzahl von logischen Werten „1" an, die der Anzahl von Code-Elementen mit einem logischen Wert „1." in den beiden- zweiten Teil-Eingangsstufen 404a und .404b . entspricht . Die Ausgangssignale der ODER-Gatter der ersten und zweiten Gruppe von ODER-Gattern 414, 415 werden einer Auswerte-Einheit 416
L5 bereitgestellt, die derart eingerichtet .ist, dass sie aus ihren 2F Eingangswerten einen Binärwert ermittelt, welcher der Anzahl von Code-Elementen mit einem logischen Wert „1" in den beiden Teil-Eingangsstufen 404a, 404b entspricht, und dass sie diesen Binärwert dem zweiten Addierer 413 der
20 Ausgangsstufe 409 bereitstellt. Mittels des zweiten Addierers
413 werden die Binärwerte der Auswerte-Einheit 416 und des Multiplizierers 412 addiert und an seinem Ausgang als Binärwert 410 bereitgestellt.
5 Bezugnehmend. auf Fig.5A wird im Weiteren ein
Ausführungsbeispiel einer erfindungsgemäßen Teil- Eingangsstufe erläutert.
Die in Fig.5A gezeigte Teil-Eingangsstufe 404c ist mit 0 denjenigen Bezugszeichen versehen, welche die entsprechende
Teil-Eingangsstufe in der in Fig.4 gezeigten Vorrichtung 400 aufweist. Die übrigen in Fig.4 gezeigten Teil-Eingangsstufen 404, 404a, 404b sind in gleicher Weise ausgestaltet wie die in Fig.5 gezeigte Teil-Eingangsstufe 404c. An sämtlichen 5 Eingängen 402 der Teil-Eingangsstufe 404c liegt ein logischer Wert „1". Jeder Eingang 402 ist mit einem ersten Eingang jeweils eines UND-Gatters 501 gekoppelt. Ferner ist jeder Eingang 402 mit einem der F Eingänge eines Nicht-UND-Gatters 502 gekoppelt. In dem Nicht-UND-Gatter 502 mit F Eingängen können die F an den Eingängen 402 der Teil-Eingangsstufe 404c anliegenden logischen Werte von Thermometer-Code :miteinander gemäß der Nicht-UND-Logik verknüpft werden. Dies bedeutet, dass an dem Ausgang des Nicht-UND-Gatters 502 genau dann ein logischer Wert „0" anliegt, wenn alle Eingänge 402 (wie in Fig.5A gezeigt) einen logischen Wert- „1" aufweisen, wohingegen an dem. usgang des Nicht-UND-Gatters .502 ein logischer Wert „lΛλ anliegt, wenn auch nur einer der Eingänge 402 der Teil-Eingangsstufe 402c einen logischen Wert „0" aufweist. Gemäß dem gezeigten Beispiel-, bei dem alle .Eingänge 402 einen logischen Wert „1" aufweisen, liegt an dem Ausgang des Nicht-UND-Gatters 502 ein logischer Wert 0. Der Ausgang des Nicht-UND-Gatters 502 ist an jeweils einen weiteren
Eingang der UND-Gatter 501 angelegt-, und der 'an dem Ausgang des Nicht-UND-Gatters 502 anliegende logische Wert -ist an- dem zweiten Ausgang -406 der Teil-Eingangsstufe 404c bereitgestellt. Mittels der UND-Gatter 501, die jeweils die beiden beschriebenen Eingänge aufweisen, wird eine .UND-
Verknüpfung des an dem jeweiligen Eingang 402 anliegenden- logischen Werts und des an dem Ausgang des Nicht-UND-Gatters 502 erzeugten logischen Wert durchgeführt. Gemäß dem beschriebenen Ausführungsbeispiel wird dadurch an dem Ausgang jedes UND-Gatters 501, der jeweils einem der ersten Ausgänge
405 der Teil-Eingangsstufe 404c entspricht, ein logischer Wert „0" bereitgestellt. Daher ist die oben bezugnehmend auf Fig.4 erläuterte Umwandlung der an den Eingängen 402 anliegenden Signale in Signale an den ersten Ausgängen 405 der Teil-Eingangsstufen 404, 404a, 404b, 404c realisiert. An dem zweiten Ausgang 406 der Teil-Eingangsstufe 404c ist ein Signal bereitgestellt, in dem die Information enthalten ist, ob an sämtlichen Eingängen 402 der Teil-Eingangsstufe 404c der logische Wert "1" anliegt. Ist dies der Fall (wie in dem Fig.5A gezeigten Szenario), so liegt an dem zweiten Ausgang
406 ein logischer Wert „0", wohingegen an dem zweiten Ausgang 406 ein logischer Wert „1" immer dann anliegt, wenn an mindestens einem Eingang 402 ein logischer Wert „0" anliegt.
-Im Weiteren wird bezugnehmend auf Fig.5B ein bevorzugtes :- Ausführungsbeispiel einer Ermittlungs-Einheit einer
Ausgangsstufe der erfindungsgemäßen 'Vorrichtung beschrieben.
Die in Fig.5B gezeigte Ermittlungs-Einheit entspricht der •.Ermittlungs-Einheit 411 aus Fig.4 für den - Spezialfall von sieben (M=7) Teil-Eingangsstufen. Die an den zweiten
Ausgängen 406 der Teil-Eingangsstufen 404, 404a-, 404b,: 404c -anliegenden Signale gemäß dem in Fig.SB gezeigten Szenario •- weichen von dem in Fig.4 gezeigten Szenario ab. Insbesondere, basiert die in Fig.5B gezeigte Realisierung der Ermittlungs- Einheit 411 auf dem Bereitstellen von nicht-invertierten
Signalen an den zweiten Ausgängen 406 einer vorgeschalteten Eingangsstufe 401, d.h., dass an einem zweiten Ausgang 406 ■ einer Teil-Eingangsstufe 404 genau dann ein Signal mit einem logischen Wert "1" anliegen soll, falls an allen Eingängen 402 der zugehörigen Teil-Eingangsstufe 404 jeweils ein Signal mit einem logischen Wert "1" anliegt..- Gemäß ■ der in Fig.5A . . gezeigten Realisierung einer Teil-Eingangsstufe (dritte Teil- Eingangsstufe 404c) wird jedoch an dem zweiten" Ausgang 406 genau dann ein Signal mit einem logischen Wert "0" bereitgestellt, falls an allen Eingängen 402 der dritten Teil-Eingangsstufe 404c jeweils ein Signal mit einem logischen Wert "1" anliegt. Um die in Fig.5A gezeigte dritte Teil-Eingangsstufe 404c gemeinsam mit der in Fig.5B dargestellten Realisierung einer Ermittlungs-Einheit 411 zu betreiben, müsste ein Inverter-Element zwischen beide
Komponenten geschaltet werden, welches die Funktionalität aufweist, einen logischen Wert "1" in einen logischen Wert " 0 " umzuwandeln und umgekehrt . Alternativ könnte die in Fig.5B gezeigte Ermittlungs-Einheit mit Teil-Eingangsstufen gekoppelt werden, die derart eingerichtet sind, dass an deren zweiten Ausgängen genau dann ein Signal mit einem logischen Wert "1" anliegt, falls an allen ihren Eingängen ein Signal mit einem logischen Wert "1" anliegt.
Die zweiten Ausgänge 406 der Teil-Eingangsstufen 404,- 404a, 404b, 404c sind mit den sieben Eingängen 510a bis 510g der
Ermittlungs-Einheit 411 gekoppelt. Der erste Eingang 510a ist mit einem Eingang eines ersten. -UND-Gatters 511 und mit jeweils einem Eingang eines ersten, eines zweiten und eines dritten ODER-Gatters 517, 518,.519. gekoppelt . Der zweite Eingang 510b ist mit einem anderen Eingang des ersteh UND- Gatters 51i-und'ist mit einem Eingang eines zweiten UND-^ ■ Gatters 512- gekoppelt . Der dritte Eingang 510c ist mit einem anderen Eingang des zweiten UND-Gatters 512 und mit einem .Eingang eines dritten UND-Gatters • 513 gekoppelt. Der vierte • Eingang 510d ist mit einem anderen Eingang des dritten UND- - Gatters 513 und ist mit einem Eingang eines vierten UND- Gatters 514 gekoppelt. Der fünfte Eingang 510e ist mit einem anderen Eingang des vierten UND-Gatters '514 und mit einem Eingang eines fünften UND-Gatters 515 gekoppelt. Der sechste Eingang 510f ist mit einem anderen Eingang des fünften UND-. Gatters.515 und mit einem Eingang eines sechsten UND-Gatters 516 gekoppelt. Der siebte Eingang 510g ist mit einem anderen Eingang des sechsten UND-Gatters 516 gekoppelt. Der Ausgang des ersten UND-Gatters 511 ist mit jeweils einem Eingang des ersten und des zweiten ODER-Gatters 517, 518 gekoppelt. Der Ausgang des zweiten UND-Gatters 512 ist mit jeweils einem Ausgang des ersten und des dritten ODER-Gatters 517, 519 gekoppelt. Der Ausgang des dritten UND-Gatters 513 ist mit einem Eingang des ersten ODER-Gatters 517 gekoppelt. Der Ausgang des vierten UND-Gatters 514 ist mit jeweils einem Ausgang des zweiten und des dritten ODER-Gatters 518, 519 gekoppelt. Der Ausgang des fünften UND-Gatters 515 ist mit einem Eingang des zweiten ODER-Gatters 518 gekoppelt und der Ausgang des sechsten UND-Gatters 516 ist mit einem Eingang des dritten ODER-Gatters 519 gekoppelt. Wie eine einfache Logikbetrachtung anhand der beispielhaft an den Eingängen 510a bis 510g bereitgestellten logischen Signalen zeigt, werden an den Ausgängen der ODER-Gatter 517, 518, 519 Ausgangssignale bereitgestellt, in denen ein Binärsignal 520 entsprechend der an den Eingängen 510a bis 510g bereitgestellten Signalen erzeugt wird. Es ist zu betonen, 5 dass die jeweiligen Eingänge der .UND-Gatter 511 bis 516, die ■ mit einem Kreis gekennzeichnet sind, invertierte Eingänge sind. Das heißt, dass wenn an einem solchen invertierten Eingang ein Signal mit einem logischen Wert „0" angelegt wird, in das UND-Gatter an .dem entsprechenden Eingang ein-
10. logischer Wert „1" eingekoppelt wird, wohingegen an einem •invertierenden Eingang eines UND-Gatters, an dem ein logischer Wert "1" angelegt wird, in das entsprechende UND- Gatter ein Signal mit einem logischen Wert „0" eingekoppelt wird.
15
In Fig.5B ist ein konkretes Beispiel von logischen Werten gezeigt, die an die zweiten Eingänge 406 angelegt werden. An den Ausgängen der UND-Gatter 511 bis 516 weist genau ein Ausgang einen logischen Wert „1" auf, der gemäß der Kopplung
20 mit den ODER-Gattern 517 bis 519 an den Ausgängen der ODER- Gatter einen Binär-Code bereitstellt, der die Anzahl von zweiten Ausgängen 406 mit einem logischen Wert „1" angibt. Gemäß dem in Fig.5B gezeigten Beispiel wird ein Binärsignal 520 "011" erhalten, was einem Dezimalwert von „drei"
25 entspricht. Dieser Dezimalwert entspricht der Anzahl von zweiten Ausgängen 406, die einen logischen Wert „1" aufweisen. Mit anderen Worten stellt der Ausgang des dritten ODER-Gatters 519 die hinterste Binärstelle des Binärsignals 520 dar, der Ausgang des zweiten ODER-Gatters 518 stellt die
30 mittlere Stelle des Binärsignals 520 dar und der Ausgang des ersten ODER-Gatters 517 stellt die vorderste Binärstelle des Binärsignals 520 dar. Dies ist in Fig.5B mit gestrichelten Linien gekennzeichnet.
35 In Fig.5C ist ein bevorzugtes Ausführungsbeispiel einer
Auswerte-Einheit 416 des ersten Addierers 408 der Vorrichtung 400 gezeigt. Die Auswerte-Einheit 416 ist derart eingerichtet, dass sie aus den Ausgangssignalen der ersten und zweiten Gruppe von ODER-Gattern 414, 415 an ihrem Ausgang ein Binärsignal 5 erzeugt und dem zweiten Addierer 413 bereitstellt, der die Anzahl der CoderElemente mit einem logischen Wert „1" in dem 2F .breiten Unsicherheitsbereich des Thermometer-Codes 403 darstellt.
LO Das in Fig.5C gezeigte Ausführungsbeispiel der Auswerte- Einheit 416 stellt den Fall dar, dass jede der Teil- . Eingangsstufen 404, .404a, 404b, 404c jeweils F=8 Eingänge aufweist." Folglich weisen die erste und zweite Gruppe von ODER-Gattern 414, 415 insgesamt 2F=16 Ausgänge auf, wobei die
L5 Auswerte-Einheit 416 derart eingerichtet ist, dass sie aus den sechzehn Ausgängen der ODER-Gatter die Anzahl der an diesen Ausgängen anliegenden logischen Werte „1" bestimmt.
Das in Fig.5C gezeigte Ausführungsbeispiel der Auswerte-
20 Einheit 416.zeigt in .einem -linken Bereich sechzehn Eingänge, die von den jeweils acht ODER-Gattern der ersten und der ' zweiten Gruppe von ODER-Gattern 414, 415 stammen. An jedem dieser Eingänge liegt entweder ein logischer Wert „1" oder ein logischer Wert „0".
25
Die Auswerte-Einheit 416 weist eine Vielzahl von Halbaddierern 530 auf. Die Funktionsweise eines Halbaddierers wird im Weiteren anhand eines speziellen Halbaddierers 530a beschrieben. Der Halbaddierer 530a weist wie jeder andere der
30 Halbaddierer 530 der Auswerte-Einheit 416 einen ersten
Eingang 531 und einen zweiten Eingang 532 auf. Ferner weist der Halbaddierer 530a wie jeder andere der in Fig.5C gezeigten Halbaddierer 530 einen ersten Ausgang S 533 und einen zweiten Ausgang C 534 auf. Aufgrund seiner 5 Funktionalität ist der Halbaddierer 530a derart ausgebildet, dass an dessen ersten Ausgang S 533 ein solcher logischer Wert anliegt, wie er sich auf einer Exklusiv-ODER-Verknüpfung der beiden an dem ersten und an dem zweiten Eingang 531, 532 bereitgestellten Signalen ergibt. An dem zweiten Ausgang C 534 wird ein logisches Signal bereitgestellt, wie es sich aus einer UND-Verknüpfung der beiden an den Eingängen 531, 532 bereitgestellten Signale ergibt. Anschaulich wird an dem ersten Ausgang S .533 der binäre Summenanteil in der selben Stelle der Eingangssignale codiert, wohingegen an dem zweiten Ausgang C 534 der Übertrag in die nächsthöhere Binärstelle enthalten ist. Daher fungiert der Halbaddierer 530a als eine Schaltung, welche die beiden an den Eingängen 531, 532 bereitgestellten Binärzahlen addiert. Infolge der in Fig.5C gezeigten Kopplung der Halbaddierer 530 miteinander bzw. mit den Ausgängen der- beiden Gruppen von ODER-Gattern 514, 515 ergibt sich an den Summenausgängen 535, 536, 537, 538 jeweils ein logischer Wert „1" oder „0λλ, der die jeweilige Stelle der resultierenden Binärzahl 539.angibt. Die Binärzahl 539 weist vier Stellen auf, welche die Anzahl der Eingänge der Auswerte-Einheit 516 mit einem logischen Wert „1" , kodieren. Die hinterste Stelle der Binärzahl 539 ist mit dem ersten Summenausgang 535 gekoppelt. Die vorletzte Stelle der Binärzahl 539 ist mit dem zweiten Summenausgang 536 gekoppelt. Die drittletzte Stelle der Binärzahl 539 ist mit dem dritten Summenausgang 537 gekoppelt und die vorderste Stelle der Binärzahl 539 ist mit dem vierten Summenausgang 538 gekoppelt. Die Binärzahl 539 wird bezugnehmend auf Fig.4 dem zweiten Addierer 413 der Ausgangsstufe 409 zur Weiterverarbeitung bereitgestellt .
In Fig.5C ist ein Beispiel gezeigt, in dem von den sechzehn Ausgängen der ODER-Gatter der ersten und zweiten Gruppe von ODER-Gattern 414, 415 drei Ausgänge einen logischen Wert „1" aufweisen, wohingegen alle anderen Ausgänge der ODER-Gatter einen logischen Wert „0" aufweisen. Der Übersichtlichkeit halber sind in Fig.5C nur diejenigen logischen Werte an den Ausgängen der ersten und zweiten Gruppen von ODER-Gattern 414, 415 gezeigt, die einen logischen Wert „1" aufweisen. Alle anderen Ausgänge weisen einen logischen Wert „0" auf. Gemäß der oben beschriebenen Logik eines Halbaddierers 530 werden die Signale in den unterschiedlichen Stufen miteinander verknüpft, wobei die Ergebnisse dieser Verknüpfungen nur dann in Fig.5C eingezeichnet sind, wenn 5 diese Verknüpfung einen logischen Wert „1" liefert. In allen anderen Fällen liefern die Verknüpfungen einen logischen Wert „0". Die Verknüpfungen der Halbaddierer 530 sind erart gewählt, dass an den ersten bis vierten Summenausgängen 535 bis 538 jeweils ein logischer. Wert' „1" oder „0" .anliegt, so
L0 dass die Binärzahl 539, die sich aus den logischen Werten an den Summenausgängen 535 bis -538 -zusammensetzt, die Anzahl der logischen Werte „1" an den -Ausgängen der ersten und zweiten Gruppe von " ODER-Gattern 414, 415 darstellt. Gemäß dem gezeigten Beispiel, bei der an drei Ausgängen der ersten und
L5 zweiten Gruppen von ODER-Gattern" 414, 415 ein logischer Wert „1" anliegt, liefert dies eine Binärzahl 539 "0011", was einer Dezimalzahl von „drei" entspricht.
Es ist zu betonen, dass die an den Eingängen der Auswerte- 20 Einheit 416 anliegenden Signale, nicht mit den Signalen übereinstimmen, wie sie in dem in Fig.4 gezeigten Szenario an die Eingänge 402 angelegt sind. Mit anderen Worten repräsentieren die Szenarios von Fig.4 und von Fig.5C unterschiedlichen Thermometer-Code . 5
In diesem Dokument sind die folgenden Veröffentlichungen zitiert:
[1] US-Patent 5,382,955
[2] DE 36 86 697 T2
Bezugszeichenliste
101 Analog-Digital-Wandler
102 Widerstand
103 Komparator
104 erster Eingang,
105 Kaskadeneingang
106 Masseanschluss
107 Analogsignaleingang
108 zweiter Eingang
109 Ausgang
110 digitale Auswerteeinheit
111 Digitalsignalausgang
112 Diagramm der Fehlerwahrscheinlichkeit
200 Vorrichtung
201 Eingangs-Stufe
202 Eingänge
203 Thermometer-Code
204a erste Teil-Eingangs-Stufe 204b zweite Teil-Eingangs-Stufe 204c dritte Teil-Eingangs-Stufe 204d vierte Teil-Eingangs-Stufe 204e fünfte Teil-Eingangs-Stufe'
205 erste Ausgänge
206 zweiter Ausgang
207 erster Addierer
208 Ausgangs-Stufe
209 Binär-Code
210 Ermittlungs-Einheit
211 Multiplizierer
212 zweiter Addierer
300 Schema
301 Code-Elemente
302 Thermometer-Code
303 Binär-Code 304 erstes Ermittlungsergebnis
305 zweites Ermittlungsergebnis
306 drittes Ermitt.lungsergebnis
400 Vorrichtung
401 Eingangs-Stufe
402 Eingänge
403 Thermometer-Code
404 erste Teil-Eingangs-Stufen
404a erste der zweiten Teil-Eingangs-Stufen 404b zweite der zweiten Teil-Eingangs-Stufen 404c dritte Teil-Eingangs-Stufe
405 erste Ausgänge
406 zweiter Ausgang
407 Nicht-UND-Signal
408 erster Addierer
409 Ausgangs-Stufe
410 Binär-Code
411 Ermittlungs-Einheit
412 Multiplizierer
413 zweiter Addierer
414 erste Gruppe von ODER-Gattern
414a erstes ODER-Gatter der ersten Gruppe 414b F-tes ODER-Gatter der ersten Gruppe
415 zweite Gruppe von ODER-Gattern
415a erstes ODER-Gatter der zweiten Gruppe 415b F-tes ODER-Gatter der zweiten Gruppe
416 Auswerte-Einheit
501 UND-Gatter
502 Nicht-UND-Gatter 510a erster Eingang 510b zweiter Eingang 510c dritter Eingang 510d vierter Eingang 510e fünfter Eingang 510f sechster Eingang 510g siebter Eingang
511 erstes UND-Gatter
512 zweites UND-Gatter
513 drittes UND-Gatter
514 viertes UND-Gatter
515 fünftes UND-Gatter
516 sechstes UND-Gatter
517 erstes ODER-Gatter
518 zweites ODER-Gatter
519 drittes ODER-Gatter
520 Binär-Signal
530 Halbaddierer 530a Halbaddierer
531 erster Eingang
532 zweiter Eingang
533 erster Ausgang S
534 zweiter Ausgang C
535 erster Summenausgang
536 zweiter Summenausgang
537 dritter Summenausgang
538 vierter Summenausgang
539 Binär-Zahl

Claims

Patentansprüche:
1. Vorrichtung zum Umwandeln von Thermometer-Code in Binärcode
> • mit einer Eingangs-Stufe mit einer Vielzahl von
Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangs-Stufe in -eine Mehrzahl von Teil- Eingangs-Stufen gruppiert ist, von denen jede o eine Mehrzahl der Eingänge der Eingangs-Stufe D aufweist; o eine Mehrzahl erster Ausgänge aufweist, ' wobei jeder erste Ausgang jeweils einem Eingang zugeordnet ist und mit diesem gekoppelt ist; o einen zweiten Ausgang aufweist; o derart eingerichtet ist, dass -an dem' -zweiten
Ausgang ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen der Teil-Eingangs-Stufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist; 0 • mit einem ersten Addierer, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangs-Stufen vor der ersten Teil-Eingangs-Stufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller 5 Eingänge dieser beiden Teil-Eingangs-Stufen ermittelt, die den vorgegebenen Wert aufweisen; • mit einer mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelten Ausgangs-Stufe zum Ermitteln des Binär-Codes unter Verwendung der von dem ersten Addierer 0 ermittelten Anzahl von Eingängen und der Anzahl von Teil-Eingangs-Stufen, deren sämtliche Eingänge den vorgegebenen Wert aufweisen.
2. Vorrichtung nach Anspruch 1, 5 bei der alle Teil-Eingangs-Stufen dieselbe Anzahl von Eingängen aufweisen.
3. Vorrichtung nach Anspruch 1 oder 2 , bei der die Ausgangs-Stufe eine mit den zweiten Ausgängen gekoppelte Ermittlungs-Einheit aufweist, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen die Anzahl aller Teil-Eingangs-Stufen ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt .
4. Vorrichtung nach Anspruch 3 , bei dem die Ausgangs-Stufe ferner einen mit der Ermittlungs- Einheit gekoppelten Multiplizierer aufweist, der derart eingerichtet ist, dass er die Anzahl aller Eingänge aller Teil-Eingangs-Stufen ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt .
5. Vorrichtung nach Anspruch 4, bei dem die Ausgangs-Stufe einen mit dem ersten Addierer und mit dem Multiplizierer gekoppelten zweiten Addierer aufweist, der derart eingerichtet ist, dass er aus Signalen des ersten Addierers und des Multiplizierers die Anzahl von Eingängen ermittelt, an denen der vorgegebene Wert anliegt.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei dem jede Teil-Eingangs-Stufe derart eingerichtet ist, dass an ihren ersten Ausgängen • der Wert des zugehörigen Eingangs bereitgestellt werden kann, falls nicht alle Eingänge der jeweiligen Teil- Eingangs-Stufe den vorgegebenen Wert aufweisen; • der zu dem vorgegebenen Wert komplementäre Wert bereitgestellt werden kann, falls alle Eingänge der jeweiligen Teil-Eingangs-Stufe den vorgegebenen Wert aufweisen.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, bei welcher der erste Addierer derart eingerichtet ist, dass er mit allen ersten Ausgängen aller Teil-Eingangs-Stufen gekoppelt ist.
8. Vorrichtung nach Anspruch 7 , bei welcher der erste Addierer N Gruppen von ODER-Gattern aufweist,
• . wobei N die Anzahl der Teil-Eingangs-Stufen ist, an deren Eingängen zum Teil der vorgegebene Wert und zu einem anderen Teil der zu dem vorgegebenen Wert- komplementäre Wert bereitgestellt ist;.
• wobei die Anzahl F der ODER-Gatter einer Gruppe jeweils gleich der Anzahl der Eingänge einer Teil-Eingangs-Stufe ist;
• wobei jedes ODER-Gatter jeweils M/N Eingänge aufweist, wobei M die Anzahl von Teil-Eingangs-Stufen ist,
• wobei für jeden Wert j zwischen eins und F und für jeden Wert i zwischen eins und N die Eingänge des j-ten ODER- Gatters der i-ten Gruppe mit den j-ten ersten Ausgängen der i-ten, (i+N)-ten, (i+2N)-ten, ..., (i-M-N)-ten Teil- Eingangs-Stufen gekoppelt sind.
9. Vorrichtung nach Anspruch 7 oder 8, bei welcher der erste Addierer eine erste und eine zweite Gruppe von ODER-Gattern aufweist, deren Anzahl F jeweils gleich der Anzahl der Eingänge einer Teil-Eingangs-Stufe ist, und die jeweils M/2 Eingänge aufweisen, wobei M die Anzahl von Teil-Eingangs-Stufen ist, wobei für jeden Wert j zwischen eins und F
• die Eingänge des j-ten ODER-Gatters der ersten Gruppe mit den j-ten ersten Ausgängen der ungeradzahligen Teil- Eingangs-Stufen gekoppelt sind;
• die Eingänge des j-ten ODER-Gatters der zweiten Gruppe mit den j-ten ersten Ausgängen der geradzahligen Teil- Eingangs-Stufen gekoppelt sind.
10. Analog-/Digital-Wandler mit mehreren Komparatoren und einem Referenznetzwerk, das mehrere Referenzelemente aufweist • bei dem zwischen jeweils zwei Referenzelementen in dem
Referenznetzwerk mindestens ein Eingang mindestens eines Komparators angeschlossen ist; und • bei dem an den Ausgängen der Komparatoren ein . Thermometer-Code bereitgestellt ist, der an die Eingänge der Eingangs-Stufe der Vorrichtung nach einem der Ansprüche 1 bis 9 als digitale Auswerte-Einheit des Analog-/
Digital-Wandlers anlegbar ist.
11. Verfahren zum Umwandeln von Thermometer-Code in Binärcode, bei dem
• Code-Elemente von Thermometer-Code in eine Vielzahl von • Gruppen derart gruppiert werden, dass bei mindestens einer ersten Gruppe sämtliche Code-Elemente einen vorgegebenen Wert aufweisen, und dass bei mindestens - einer., zweiten Gruppe ein Teil der Code-Elemente den vorgegebenen Wert und ein anderer Teil der Code-Elemente den dazu komplementären Wert aufweist;
• für jede Gruppe ermittelt wird, ob alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen; • für die mindestens eine zweite Gruppe ermittelt- wird, wie- viele Code-Elemente der mindestens einen zweiten Gruppe den vorgegebenen Wert aufweisen;
• der Binär-Code unter Verwendung der Anzahl von den vorgegebenen Wert aufweisenden Code-Elementen der mindestens einen zweiten Gruppe und der Anzahl von ersten Gruppen ermittelt wird.
12. Verfahren nach Anspruch 11, bei dem derart gruppiert wird, dass alle Gruppen dieselbe Anzahl von Code-Elementen aufweisen.
13. Verfahren nach Anspruch 11 oder 12, bei der die Anzahl der den vorgegebenen Wert aufweisenden Code-Elemente aller ersten Gruppen ermittelt wird.
14. Verfahren nach einem der Ansprüche 11 bis 13, bei dem die Werte der Code-Elemente umgerechnet werden, indem • der Wert eines Code-Elements beibehalten wird, falls nicht alle Code-Elemente der zugehörigen Gruppe den vorgegebenen Wert aufweisen;
• - der Wert eines- Code-Elements in den dazu komplementären Wert umgewandelt wird, falls alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen.-
15. Verfahren nach Anspruch 14, bei dem N Sätze von ODER-Verknüpfungen durchgeführt- werden, • wobei N die Anzahl der zweiten Gruppen ist;
• 'wobei die' Anzahl F der ODER-Verknüpfungen eines Satzes jeweils gleich der Anzahl der Code-Elemente einer Gruppe ist;
• wobei bei jeder ODER-Verknüpfung jeweils M/N Code- Elemente -logisch verknüpft werden, wobei M die Anzahl von Gruppen ist,
• wobei für jeden Wert j zwischen eins und F und für jeden Wert i zwischen eins und N bei der j-ten ODER- Verknüpfung des i-ten Satzes die j-ten Code-Elemente der i-ten, (i+N)-ten, :(i+2N)-ten, ..., (i+M-N)-ten Gruppe logisch verknüpft werden.
16.' Verfahren nach Anspruch 14, bei dem ein erster und eine zweiter Satz von ODER- Verknüpfungen durchgeführt wird, deren Anzahl F jeweils gleich der Anzahl der Code-Elemente einer Gruppe ist, und bei denen jeweils M/2 Code-Elemente logisch verknüpft werden, wobei M die Anzahl von Gruppen ist, wobei für jeden Wert j zwischen eins und F • als Eingangssignale der j-ten ODER-Verknüpfung des ersten Satzes die j-ten umgerechneten Werte der Code- Elemente der ungeradzahligen Gruppen verwendet werden;
• als Eingangssignale der j-ten ODER-Verknüpfung des zweiten Satzes die j-ten umgerechneten Werte der Code- Elemente der geradzahligen Gruppen verwendet werden.
PCT/DE2003/000036 2002-01-09 2003-01-08 Vorrichtung und verfahren zum umwandeln von thermometer-code in binär-code und analog-/digital-wandler WO2003058819A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002100503 DE10200503A1 (de) 2002-01-09 2002-01-09 Vorrichtung und Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und Analog-/Digital-Wandler
DE10200503.6 2002-01-09

Publications (1)

Publication Number Publication Date
WO2003058819A1 true WO2003058819A1 (de) 2003-07-17

Family

ID=7711718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000036 WO2003058819A1 (de) 2002-01-09 2003-01-08 Vorrichtung und verfahren zum umwandeln von thermometer-code in binär-code und analog-/digital-wandler

Country Status (2)

Country Link
DE (1) DE10200503A1 (de)
WO (1) WO2003058819A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0217009A2 (de) * 1985-10-04 1987-04-08 Tektronix, Inc. Kodierer zur Umwandlung eines Thermometerkodes in einen entsprechenden Binärkode
US5072221A (en) * 1988-08-04 1991-12-10 Signal Processing Technologies, Inc. Error limiting analog to digital converter
US5382955A (en) * 1993-11-04 1995-01-17 Tektronix, Inc. Error tolerant thermometer-to-binary encoder
EP0996230A2 (de) * 1998-10-21 2000-04-26 Nec Corporation Verfahren und Schaltung zur binär-thermometrischen Umkodierung
US6222476B1 (en) * 1999-08-30 2001-04-24 Lsi Logic Corporation Architecture to reduce errors due to metastability in analog to digital converters
US6330702B1 (en) * 1997-12-19 2001-12-11 Bae Systems Plc Hamming value determination and comparison

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586025A (en) * 1985-10-04 1986-04-29 Tektronix, Inc. Error tolerant thermometer-to-binary encoder

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0217009A2 (de) * 1985-10-04 1987-04-08 Tektronix, Inc. Kodierer zur Umwandlung eines Thermometerkodes in einen entsprechenden Binärkode
US5072221A (en) * 1988-08-04 1991-12-10 Signal Processing Technologies, Inc. Error limiting analog to digital converter
US5382955A (en) * 1993-11-04 1995-01-17 Tektronix, Inc. Error tolerant thermometer-to-binary encoder
US6330702B1 (en) * 1997-12-19 2001-12-11 Bae Systems Plc Hamming value determination and comparison
EP0996230A2 (de) * 1998-10-21 2000-04-26 Nec Corporation Verfahren und Schaltung zur binär-thermometrischen Umkodierung
US6222476B1 (en) * 1999-08-30 2001-04-24 Lsi Logic Corporation Architecture to reduce errors due to metastability in analog to digital converters

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PADOAN S ET AL: "A novel coding scheme for the ROM of parallel ADCs, featuring reduced conversion noise in the case of single bubbles in the thermometer code", ELECTRONICS, CIRCUITS AND SYSTEMS, 1998 IEEE INTERNATIONAL CONFERENCE ON LISBOA, PORTUGAL 7-10 SEPT. 1998, PISCATAWAY, NJ, USA,IEEE, US, 7 September 1998 (1998-09-07), pages 271 - 274, XP010366235, ISBN: 0-7803-5008-1 *
PORTMANN C L ET AL: "POWER-EFFICIENT METASTABILITY ERROR REDUCTION IN CMOS FLASH A/D CONVERTERS", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE INC. NEW YORK, US, vol. 31, no. 8, 1 August 1996 (1996-08-01), pages 1132 - 1140, XP000623562, ISSN: 0018-9200 *

Also Published As

Publication number Publication date
DE10200503A1 (de) 2003-07-24

Similar Documents

Publication Publication Date Title
EP3028140B1 (de) Konstruieren einer schaltung geeignet zur erzeugung von zufallsbits und schaltung zur erzeugung von zufallsbits
EP0049216B1 (de) Rechenwerkeinheit mit einer parallelen bidirektionalen Schiebeeinrichtung
DE2922550A1 (de) Verfahren und geraet zur umsetzung von analog- in digitaldaten und umgekehrt
DE3129338A1 (de) Signalwandler
WO2020099080A1 (de) Verfahren und vorrichtung zur umsetzung einer matrix-operation
DE102010029497A1 (de) Verfahren zum Erkennen von Fehlern eines AD-Wandlers
DE10304872B3 (de) Konvertieranordnung, Verfahren zum Konvertieren eines Thermometercodes und Analog-Digital-Wandler
DE2520701C2 (de) Analog-Digital-Wandler mit Josephson-Kontakten
DE2129383B2 (de) Pulscodemodulator mit knickkennlinien-amplitudenwandler
DE60124812T2 (de) Analog-Digital-Wandler nach dem Parallelverfahren
DE102004002013B4 (de) Hochauflösender Digital-Analog-Umsetzer mit geringem Flächenbedarf
WO2003058819A1 (de) Vorrichtung und verfahren zum umwandeln von thermometer-code in binär-code und analog-/digital-wandler
DE10117041C1 (de) Carry-Ripple Addierer
DE3046772C2 (de) Taktgenerator
DE3854845T2 (de) Parallelvergleichstyp-AD-Wandler mit Fehlerunterdrückung
DE102006018207B4 (de) Verfahren zum Testen einer A/D-Wandlerschaltung
EP1350325A2 (de) Analog-digital-wandler und verfahren zur wandlung eines analogsignals in ein digitalsignal
DE112017006887T5 (de) Digitale berechnungsverarbeitungsschaltung
DE2451356A1 (de) Nichtlinearer digital-analog-wandler
DE2300505B2 (de) Vorrichtung zur bewerteten Rückkopplungsdecodlerung von binären Informationen
EP0433315A1 (de) Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden
DE3823722A1 (de) Multiplizierer
DE60013674T2 (de) Schaltung zur Erzeugung eines Signals bei Erkennung des Wertes Null in binären Daten
EP0356776A2 (de) Inkrementer
DE2842672C2 (de) Digital-Analog-Umsetzer

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase