JPH0795091A

JPH0795091A - サーモメータ・コード処理方法及び装置

Info

Publication number: JPH0795091A
Application number: JP17750994A
Authority: JP
Inventors: Daniel G Knierim; ダニエル・ジー・ニエリム; L Williams Scott; スコット・エル・ウィリアムズ; H Lofstrom Keith; キース・エイチ・ロフストローム
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1993-07-08
Filing date: 1994-07-06
Publication date: 1995-04-07
Anticipated expiration: 2014-07-12
Also published as: JP2917095B2

Abstract

(57)【要約】【目的】サーモメータ・コードをグレイ・コードに変
換する際に、クロストークをなくし、ノイズに影響され
ないようにする。【構成】ロジック回路（８２1 、８２2 、８２3 ）の
各々の上半分は、サーモメータ・コードから非反転のグ
レイ・コードの各ビットを求めるブール関数に応じて、
サーモメータ・コード信号対の各ビットの第１サブセッ
トを処理して、非反転グレイ・コードの各ビット（Ｇ
１）を発生する。各ロジック回路の下半分は、サーモメ
ータ・コードから反転のグレイ・コードの各ビットを求
めるブール関数に応じて、サーモメータ・コード信号対
の別のビットの第２サブセットを処理して、反転グレイ
・コードの各ビット（／Ｇ１）を発生する。よって、差
動信号のグレイ・コードの反転及び非反転ビットが、独
立に得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、サーモメータ・コード
をグレイ・コードに変換する方法及び装置に関する。

【０００２】

【従来の技術】数は、サーモメータ・コードでも表わす
ことができる。このサーモメータ・コードでは、データ
・ワードの連続した各ビットを、順次大きくなる値に割
り当て、その数以下の値に割り当てられた総てのビット
を論理（ロジック）真状態とし、その数よりも大きい値
に割り当てられた総てのビットを論理偽状態にする。す
なわち、サーモメータ・コードは、温度計の各目盛りに
各ビットを割り当て、指示する値以下の全ビットを例え
ば１とし、その値より大きい全ビットを例えば０とした
ものである。サーモメータ・コードの一般的なアプリケ
ーションは、アナログ・デジタル（Ａ／Ｄ）変換器であ
る。このＡ／Ｄ変換器では、電圧範囲を１組の量子化レ
ベルに分割し、各量子化レベルに関連した比較器がアナ
ログ入力電圧を電圧量子化基準と比較し、入力電圧がそ
の電圧量子化基準よりも大きいときに論理真状態の出力
を発生する。よって、関連した基準電圧の量子化レベル
の大きさが順次に配置されていると、総ての比較器の出
力が、入力電圧の大きさを表すサーモメータ・コードの
ビットを形成する。

【０００３】他に最も一般的に使用されるコードに比較
して、サーモメータ・コードは、必要なビット数の観点
からは、効率的に数を表さない。例えば、８ビットのサ
ーモメータ・コードは、９個の異なる数（０を含む）の
任意の１個を表すことしかできないが、典型的な８ビッ
ト２進コードは、２５６個の異なる数の１個を表すこと
ができる。よって、Ａ／Ｄ変換器のサーモメータ・コー
ド出力は、通常、データとして外部回路に転送される前
に、エンコーダ（変換）回路により、一層簡潔で有用な
２進コードに変換される。しばしば、所望２進コード
は、重み付け非隣接２進コード（weighted, non-adjace
nt binary code）である。

【０００４】米国特許第４７３３２２０号では、先ず、
サーモメータ・コードを、既知のグレイ・コードのよう
に非重み付け隣接２進コード（non-weighted adjacent
binary code ）に変換し、次に、この非重み付け隣接２
進コードを所望の重み付け非隣接２進コードに変換する
ことにより、サーモメータ・コードを重み付け非隣接２
進コードに変換すると、利点が得られることを開示して
いる。

【０００５】この米国特許第４７３３２２０号に示され
た回路の実際のインプレメンテーションでは、サーモメ
ータ・コード信号は、差動形式であり、シングル・エン
ド・グレイ・コード信号に変換される。また、各シング
ル・エンド・グレイ・コード信号は、基準電圧と比較さ
れて、差動グレイ・コード信号を発生する。

【０００６】図４は、上述の米国特許第４７３３２２０
号に開示されたアナログ／グレイ変換器を示す。この変
換器は、１５個が１組の比較器１４と分圧回路網１８と
を有するアナログ／サーモメータ・コード変換器１０を
具えている。これら比較器の出力は、ラッチ２２1 〜２
２15の各々に供給され、これらラッチの出力をサーモメ
ータ／グレイ変換器（エンコーダ）２６に供給する。こ
のサーモメータ／グレイ・エンコーダ２６は、４個のグ
レイ・コード・ビットＧ１〜Ｇ４用の４個のチャンネル
２６1 〜２６4 を具えている。サーモメータ／グレイ・
エンコーダ２６の４個のチャンネルは、次の式を演算す
る。 G1=T1*(/T3)+T5*(/T7)+T9*(/T11)+T13*(/T15) G2=T2*(/T6)+T10*(/T14) G3=T4*(/T12) G4=T8 （式１）なお、Ｔの後の数字はサーモメータ・コードのビットを
示し、Ｇの後の数字はグレイ・コード・ビットを表し、
各ビットの斜線（／）はビット基準の否定（反転）を示
し、アスタリスク（＊）は論理積（アンド）機能を表
し、プラス（＋）は論理和（オア）機能を表す。上述の
米国特許第４７３３２２０号に記載されている如く、グ
レイ・コード値を計算するために図４の回路を用いる
と、メタステーブルのサーモメータ・コード・ビットの
伝搬に関する利点が得られる。

【０００７】図４は、シングル・エンド形式であるサー
モメータ・コード信号を扱うが、この図４の示すアナロ
グ／グレイ変換器の実際のインプレメンテーションで
は、比較器１４が発生する出力信号は、差動形式である
ので、各シングル・エンド信号を反転することなく、ビ
ット／Ｔ３、／Ｔ７、／Ｔ１１などを発生できる。

【０００８】図５は、アナログ／グレイ変換器の実際の
インプレメンテーションにおけるラッチの１個を示す。
比較器の１個が発生した差動出力信号は、差動対３０、
３２に供給され、差動クロック信号は、差動対３６、３
８に供給される。トランジスタ３６のベースが高に変化
するときにトランジスタ３０のベースが高ならば、即
ち、サーモメータ・コードが論理真状態ならば、電流源
４０は、電源Ｖｃｃからの電流を、抵抗器４４及びトラ
ンジスタ３０、３６を介して供給する。抵抗器４４の電
圧降下は、エミッタ・フォロワ・トランジスタ４８のベ
ースを低に維持するので、トランジスタ５８のベースが
低になる。電流源４０は、抵抗器４６に電流を供給しな
いので、エミッタ・フォロワ・トランジスタ５０のベー
スが高となり、トランジスタ５６のベースが高になる。
トランジスタ４８、５０のエミッタは、ラッチの出力と
なる。クロック信号が状態を変えると、電流源４０は、
抵抗器４４及びトランジスタ５６を介して電流を供給す
るので、トランジスタ３６のベースが高のときの状態が
ラッチされる。よって、トランジスタ３６のベースが低
に変化したときに入力信号が論理偽ならば、トランジス
タ４８、５０のエミッタは、夫々高及び低にラッチされ
る。

【０００９】ラッチ２２1 、２２3 、２２5 、２２7 、
２２9 、２２11、２２13及び２２15の出力をサーモメー
タ／グレイ・エンコーダ２６のチャンネル２６1 に供給
する。このチャンネル２６1 は、４段（ステージ）であ
り、その内の２段を図６に６２及び６４で示す。各段
は、２個のラッチの出力を受ける２個の差動対から構成
されている。よって、ラッチ２２1 の出力は、差動対６
６1 に供給され、ラッチ２２3 の出力は、適切なレベル
・シフト器を介して差動対６６3 に供給される。ステー
ジ６２の差動対６６1 及び６６3 は、コレクタ電流を負
荷抵抗器７２に供給する。トランジスタ７６は、関数Ｔ
１＊（／Ｔ３）に応じて変化する電流をノード７８に供
給する。他の３段のエミッタ・フォロワは、関数Ｔ５＊
（／Ｔ７）、Ｔ９＊（／Ｔ１１）及びＴ１３＊（／Ｔ１
５）に応じて夫々変化する電流をノード７８に供給す
る。このノードは、プルダウン抵抗器８０を介して接地
される。エミッタ・フォロワをノード７８に接続するの
は、ワイヤード・オア機能のためであり、このノード７
８に供給された電流がプルダウン抵抗器８０に電圧降下
を生じ、シングル・エンド・グレイ・コード信号Ｇ１と
なる。ノード７８の電圧及び適切な基準電圧を差動入力
ラッチ（図示せず）に供給する。このラッチは、差動グ
レイ・コード信号を発生し、この信号を差動グレイ・コ
ード信号Ｇ２〜Ｇ４と組み合わせて、差動非重み付け隣
接２進コード信号を発生する。

【００１０】

【発明が解決しようとする課題】図６に示すサーモメー
タ／グレイ・エンコーダは、シングル・エンド出力信号
を発生するので、差動回路に関連した欠点に直面する。
例えば、寄生容量及び／又は電源インピーダンスのため
にグレイ・コード及びＡ／Ｄ変換器内の他の信号間にク
ロストークが生じるが、このクロストークは、差動信号
の場合のように、キャンセルされない。さらに、同じノ
イズ・マージンとするならば、シングル・エンド信号の
振幅変化は、対応する差動信号の２倍でなければならな
い。

【００１１】したがって、本発明の目的は、クロストー
クがなく、ノイズに影響されないサーモメータ・コード
処理方法及び装置の提供にある。

【００１２】

【課題を解決するための手段】本発明の第１の観点によ
れば、本発明の方法は、多ビット・サーモメータ・コー
ドとして表される数値を示す１組の差動電気信号対を処
理する。この方法では、第１組のブール関数（例えば、
サーモメータ・コードから非反転のグレイ・コードの各
ビットを求めるブール関数）に応じて第１組の差動電気
信号対の成分（各ビット）の第１サブセット（ビットの
集まり）を処理して、第１組の出力電気信号成分（例え
ば、非反転のグレイ・コードの各ビット）を発生する。
つぎに、第２組のブール関数（例えば、サーモメータ・
コードから反転のグレイ・コードの各ビットを求めるブ
ール関数）に応じて第１組の差動電気信号対の成分の第
２サブセットを処理して、第２組の出力電気信号成分
（例えば、反転のグレイ・コードの各ビット）を発生す
る。なお、第１及び第２サブセット並びに第１及び第２
組のブール関数は、第１及び第２組の出力電気信号成分
を組み合わせると、多ビットサーモメータ・コードより
もビット数が少なく、第２多ビット・コード（例えば、
グレイ・コード）として表される数値を示す第２組の差
動電気信号対を形成させる如きものである。

【００１３】本発明の第２の観点によれば、多ビット・
サーモメータ・コードとして表される第１組の差動電気
信号対を処理する装置が得られる。この装置は、第１組
のブール関数（例えば、サーモメータ・コードから非反
転のグレイ・コードの各ビットを求めるブール関数）に
応じて第１組の差動電気信号対の成分（各ビット）の第
１サブセット（ビットの集まり）を処理して、第１組の
出力電気信号成分（例えば、非反転のグレイ・コードの
各ビット）を発生する手段と、第２組のブール関数（例
えば、サーモメータ・コードから反転のグレイ・コード
の各ビットを求めるブール関数）に応じて第１組の差動
電気信号対の成分の第２サブセットを処理して、第２組
の出力電気信号成分（例えば、反転のグレイ・コードの
各ビット）を発生する手段とを具えている。なお、第１
及び第２サブセット並びに第１及び第２組のブール関数
は、第１及び第２組の出力電気信号成分を組み合わせる
と、多ビットサーモメータ・コードよりもビット数が少
なく、第２多ビット・コード（例えば、グレイ・コー
ド）として表される数値を示す第２組の差動電気信号対
を形成させる如きものである。

【００１４】

【実施例】以下、添付図を参照して、本発明の好適な実
施例を説明する。式１に示したシングル・エンド・グレ
イ・コードと相補形式のコードを発生するのに用いる１
組の関数は、次のようなものである。 (/G1)=(/T1)+T3*(/T5)+T7*(/T9)+T11*(/T13)+T15 (/G2)=(/T2)+T6*(/T10)+/T14 (/G3)=(/T4)+T12 (/G4)=(/T8) （式２）式１及び２より、所定のサーモメータ・コードの対Ｔi
、／Ｔi をたった１個のグレイ・コードの対を発生し
ているのに用いていることが判る。たとえば、サーモメ
ータ・コードの対Ｔ１、／Ｔ１を、グレイ・コードの対
Ｇ１、／Ｇ１の発生に用い、他のいかなるグレイ・コー
ド対の発生には用いないこと判る。上述の米国特許第４
７３３２２０号で説明している如く、これにより、グレ
イ・コード信号に対する、サーモメータ・コード信号の
メタステーブル状態の影響に関する利点が得られる。ま
た、グレイ・コード対のたった１個の要素を発生するの
に対のＴi 、／Ｔi の各要素を用いるので、サーモメー
タ・コード対を表す信号のファンアウトは１個であり、
これらは電流信号でもよい。

【００１５】図１に示すエンコーダは、式１及び２を実
現するので、各グレイ・コード対の２個の成分を別々に
計算する（求める）。このエンコーダは、４個のチャン
ネル８２1 〜８２4 を具えており、４個の対を夫々計算
する。エンコーダ・チャンネル８２1 〜８２3 は、デー
タ・バッファ８４、アンド・ゲート８６及びオア・ゲー
ト８８で構成される。チャンネル８２4 は、データ・バ
ッファ及びオア・ゲートを含んでおり、チャンネル８２
1 〜８２3 に対するタイミングを適切に維持する。同様
に、チャンネル８２3 は、単一入力オア・ゲートを具え
ており、信号Ｇ３のタイミングを適切に維持する。電位
分割器（分圧器）が付加的な抵抗器を具え、付加的な比
較器及び付加的なラッチがあり、オーバーフロー・サー
モメータ・コード対Ｔ１６、／Ｔ１６を発生するなら
ば、付加的なエンコーダ・チャンネルを設けて、オーバ
ーフロー・グレイ・コード対Ｇ５、／Ｇ５を発生でき
る。この付加エンコーダ・チャンネルは、チャンネル８
２4 と機能的に同じである。

【００１６】図１に示すロジックのブロック図は、図５
に示す如きラッチ及び図６に示すのと類似の組合せロジ
ック回路とを用いて実現できる。しかし、エンコーダ・
チャンネルの１つの好適なインプレメンテーションを、
図２に例として示す。

【００１７】図２は、エンコーダ・チャンネル８２1 を
示す。このエンコーダ・チャンネルは、グレイ・コード
対Ｇ１、／Ｇ１を発生する。エンコーダ・チャンネル８
２1は、エミッタ結合ロジック回路であり、各サーモメ
ータ・コード対に対して、ラッチ９４及び差動対と、関
連した電流源とを具えている。このサーモメータ・コー
ド対を用いて、グレイ・コード対Ｇ１、／Ｇ１を発生す
る。各ラッチ９４は、電圧出力を発生するが、これは図
５に示す如き構成でもよい。ラッチ９４1 の出力は、Ｔ
１、／Ｔ１を示し、差動対１０４、１０６に供給され
る。この差動対は、電圧信号を電流信号に変換する。ト
ランジスタ１０４のコレクタを、負荷抵抗器１０８を介
して、電源Ｖccに接続する。この負荷抵抗器１０８は、
エミッタ・フォロワ１１０に接続され、このトランジス
タ１１０のエミッタ電流が値／Ｔ１を表す。Ｔ３、／Ｔ
３を表す電圧信号を発生するラッチ９４3 の出力端は、
トランジスタ１１４、１１６のベースに接続される。ト
ランジスタ１０６及び１１４のコレクタは、ノード１３
０に接続される。このノード１３０は、エミッタ・フォ
ロワ１２０に接続された負荷抵抗器１１８を介して電源
Ｖccに接続される。ノード１３０のｎｐｎトランジスタ
１０６、１１４のコレクタを相互接続して、ワイヤード
・アンド機能を達成することが当業者には理解できよ
う。なお、トランジスタ１０６及び１１４の各々にコレ
クタ電流が流れない場合のみ、抵抗器１１８に電流が流
れない（論理真）。よって、トランジスタ１２０のエミ
ッタ電流は、値Ｔ１＊（／Ｔ３）を表す。エンコーダ・
チャンネル８２1 の他の段は、値Ｔ３＊（／Ｔ５）、Ｔ
５＊（／Ｔ７）、Ｔ７＊（／Ｔ９）、Ｔ９＊（／Ｔ１
１）、Ｔ１１＊（／Ｔ１３）、Ｔ１３＊（／Ｔ１５）及
びＴ１５を表す。電流Ｔ１＊（／Ｔ３）、Ｔ５＊（／Ｔ
７）、Ｔ９＊（／Ｔ１１）及びＴ１３＊（／Ｔ１５）を
ノード１２２に供給する。このノード１２２は、プルダ
ウン抵抗器１２６を介して接地する。電流／Ｔ１、Ｔ３
＊（／Ｔ５）、Ｔ７＊（／Ｔ９）、Ｔ１１＊（／Ｔ１
３）及びＴ１５をノード１２４に供給し、このノード
は、プルダウン抵抗器１２８を介して接地する。ノード
１２２に接続されたｎｐｎトランジスタのエミッタは相
互接続され、ワイヤード・オア機能を実現するので、ノ
ード１２２に供給される全電流は、Ｇ１に等しい値Ｔ１
＊（／Ｔ３）＋Ｔ５＊（／Ｔ７）＋Ｔ９＊（／Ｔ１１）
＋Ｔ１３＊（／Ｔ１５）を表す電圧をプルダウン抵抗器
１２６に発生する。同様に、ノード１２４に供給される
全電流は、値／Ｇ１を表す電圧をプルダウン抵抗器１２
８に発生する。よって、値Ｇ１及び／Ｇ１を別々に発生
することにより、差動グレイ・コード対Ｇ１、／Ｇ１が
発生する。

【００１８】図１及び図２を参照して説明したエンコー
ダは、図４を元にしたエンコーダよりも利点があるが、
図６に示す回路に類似した組合せロジック回路を含んで
おり、これは部品が少なくて済む。より一層のインプレ
メンテーションは、図２の各ラッチ９４と、その関連差
動対及び電流源、即ち、差動対１０４、１０６及び電流
源１３２を、図３に示す回路と置換することにより達成
できる。

【００１９】図３は、入力段が図５に示すラッチの入力
段と本質的に同じラッチを示す。しかし、抵抗器４４及
び４６は、Ｖccに直接接続される代わりに、ベース接地
トランジスタ９６、９８のエミッタに接続され、それら
のコレクタは、図２に示す負荷抵抗器の２個に接続され
る。図３に示す回路を用いることにより、入力サーモメ
ータ・コードをラッチするのに用いた電流を負荷抵抗器
にも供給して、グレイ・コード出力を発生できるという
利点が得られる。よって、図５の場合、差動対３０、３
２及び５６、５８が発生した電流信号を、抵抗器４４、
４６及びエミッタ・フォロワ４８、５０が電圧信号に変
換し、更に、差動対１０４、１０６が電流信号に戻す。
しかし、例えば、図３の場合、電流信号を直接的に負荷
抵抗器に供給している。

【００２０】入力信号が規則的なサーモメータ・コード
の場合、即ち、米国特許第４５８６０２５号に記載され
ている如く、シーケンスから外れたエラーがない場合、
値Ｇj 及び／Ｇj を独立して計算するために（ｊは正の
整数）、式１及び２を用いて、適切なグレイ・コード値
を発生している。

【００２１】この米国特許第４５８６０２５号に記載に
よれば、サーモメータ・コードがシーケンスから外れた
エラーを含んでいる場合、理想的な２進コードは、不規
則なサーモメータ・コード内の論理１の数を表す。例え
ば、１２個の論理１を含んで１０進の１２を表すサーモ
メータ・コード０００１１１１１１１１１１１１
をグレイ・コード１０１０に変換し、１２個の論理１を
含んだ規則外のサーモメータ・コード０１１００１１
１１１１１１１１は、グレイ１０１０にエンコード
されなければならない。しかし、これが、式１及び２を
用いてエンコードされるならば、これは、グレイ１１０
１又は１０進９に戻る。よって、サーモメータ・コード
がシーケンス外のエラーを含んでいると、式１及び２を
用いることは、理想的な結果にならない。式１及び２を
用いて不規則なサーモメータ・コードをグレイ・コード
に変換する場合、不確定なデータ・ビットとなる、即
ち、Ｇj 及び／Ｇj の両方が同じ状態になる。しかし、
不確実なビットは、一般に再生することにより解決で
き、このエラーは、シングル・エンド信号を用いた場合
よりは悪くない。

【００２２】米国特許第４５８６０２５号は、サーモメ
ータ・コードにおけるシーケンス外のエラーの影響を最
小にする技術を示している。この米国特許第４５８６０
２５号の開示によれば、サーモメータ・コード信号をＰ
個のサブセットにグループ分けすることにより、サーモ
メータ・コード内のシーケンス外エラーの影響を最小に
する。なお、Ｎ番目（Ｎ＝１・・・Ｐ）のサブセット
は、サーモメータ・コードのＮ番目の信号と、その後の
総てのＰ番目の信号とから構成されているので、各信号
サブセットは、分離したサーモメータ・コードを表す。
信号のＰ個のサブセットを入力として、各サーモメータ
／２進エンコーダ（各々が多エンコーダ・チャンネルを
有する）に供給し、このサーモメータ／２進エンコーダ
の出力を加算する。シーケンス外のエラーのスパンを、
各エンコーダへの入力であるＰよりも小さくして、シー
ケンス外エラーから逃れると共に、これらエンコーダの
出力の和がシーケンス外サーモメータ・コードの理想的
な近似値に等しくなる。この技術を、図１及び２を参照
して説明したエンコーダと共に使用して、シーケンス外
エラーの影響を最小にできる。

【００２３】

【発明の効果】上述の如く本発明によれば、差動サーモ
メータ・コードを差動グレイ・コードに変換する際、非
反転グレイ・コード及び反転グレイ・コードの夫々に対
して独立のロジック回路を用いるので、差動グレイ・コ
ード間にクロストークがなく、また、ノイズに影響され
ない。

【図面の簡単な説明】

【図１】本発明によるサーモメータ・コード処理装置の
論理ブロック図である。

【図２】本発明によるサーモメータ・コード処理装置装
置の部分的回路図である。

【図３】図２に示す変換装置の一部に用いる回路の回路
図である。

【図４】従来のアナログ／グレイ・コード変換器のブロ
ック図である。

【図５】図１に示すアナログ／グレイ・コード変換器の
一部の回路図である。

【図６】図１に示すアナログ／グレイ・コード変換器の
他の一部の回路図ある。

【符号の説明】

８２チャンネル８４データ・バッファ８６アンド・ゲート８８オア・ゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者スコット・エル・ウィリアムズアメリカ合衆国オレゴン州97005 ビーバートンサウス・ウェストロンバードアパートメント・フィフティー・シックス 6367 (72)発明者キース・エイチ・ロフストロームアメリカ合衆国オレゴン州97005 ビーバートンサウス・ウェストエルム 5290

Claims

【特許請求の範囲】

【請求項１】多ビット・サーモメータ・コードとして
表される数値を示す第１組の差動電気信号対を処理する
方法であって、第１組のブール関数に応じて上記第１組の差動電気信号
対の成分の第１サブセットを処理して、第１組の出力電
気信号成分を発生し、第２組のブール関数に応じて上記第１組の差動電気信号
対の成分の第２サブセットを処理して、第２組の出力電
気信号成分を発生し、上記第１及び第２サブセット並びに上記第１及び第２組
のブール関数は、上記第１及び第２組の出力電気信号成
分を組み合わせると、上記多ビット・サーモメータ・コ
ードよりも少ないビットで、第２多ビット・コードとし
て表される上記数値を示す第２組の差動電気信号対を形
成させる如きものであることを特徴とするサーモメータ
・コード処理方法。
【請求項２】上記第１及び第２サブセット並びに上記
第１及び第２組のブール関数は、上記第２多ビット・コ
ードをグレイ・コードとすることを特徴とする請求項１
の処理方法。
【請求項３】多ビット・サーモメータ・コードとして
表される数値を示す第１組の差動電気信号対を処理する
装置であって、第１組のブール関数に応じて上記第１組の差動電気信号
対の成分の第１サブセットを処理して、第１組の出力電
気信号成分を発生する手段と、第２組のブール関数に応じて上記第１組の差動電気信号
対の成分の第２サブセットを処理して、第２組の出力電
気信号成分を発生する手段とを具え、上記第１及び第２サブセット並びに上記第１及び第２組
のブール関数は、上記第１及び第２組の出力電気信号成
分を組み合わせると、上記多ビット・サーモメータ・コ
ードよりも少ないビットで、第２多ビット・コードとし
て表される上記数値を示す第２組の差動電気信号対を形
成させる如きものであることを特徴とするサーモメータ
・コード処理装置。
【請求項４】上記第１組の差動電気信号対の成分の第
１サブセットを処理する手段及び上記第１組の差動電気
信号対の成分の第２サブセットを処理する手段は、エミ
ッタ結合ロジック回路を具えていることを特徴とする請
求項３の処理装置。