KR880013329A - 디지탈-아날로그 변환기 - Google Patents

디지탈-아날로그 변환기 Download PDF

Info

Publication number
KR880013329A
KR880013329A KR1019880004755A KR880004755A KR880013329A KR 880013329 A KR880013329 A KR 880013329A KR 1019880004755 A KR1019880004755 A KR 1019880004755A KR 880004755 A KR880004755 A KR 880004755A KR 880013329 A KR880013329 A KR 880013329A
Authority
KR
South Korea
Prior art keywords
control signal
signal
digital
analog converter
input
Prior art date
Application number
KR1019880004755A
Other languages
English (en)
Inventor
요하네스 마리아 펠그롬 마르셀리누스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR880013329A publication Critical patent/KR880013329A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

디지털-아나로그 변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 두 개의 직접회로를 구비하는 변환기의 제1 시예도, 제 2 도는 제어 유니트에 의해 공급된 제1 제어신호도, 제 3 도는 비트 디지털 신호가 아날로그 신호로 변환되는 동안 제1 및 제2 직접회로에 인가된 모든 제어신호도.

Claims (11)

  1. 한 워드의 길이 n을 갖는 디지털 신호를 아날로그 신호로 변환하기 위한 디지털 대 아날로그 변환기에 있어서, 각각 입력과 출력과 제어신호 입력을 갖는 제1 및 제2 적분회로로된 일련의 장치를 구비하는데,제1적분회로의 출력은 제2 적분회로의 입력에 결합되며, 제1 및 제2 제어신호를 제1 및 제2 적분회로에 인가하도록 제1 및 제2 적분회로의 신호입력에 결합된 제1 및 제2 출력에 제1 및 제2 제어신호를 공급하기 위한 제어 유니트를 구비하며, 제1 및 제2 제어신호의 영양하에서 적분단계를 수행하기 위해 적응되는 제1 및 제2 적분회로를 구비하며 상기 제어 유니트는 이 순서로 제1 제어신호 M1횟수, 제2 제어신호 M2횟수,제1 제어신호 M3배 및 제2 제어신호 M4배를 발생하기 위해 적용되는 것을 특징으로 하는 디지털-아날로그 변환기.
  2. n비트 디지털 신호를 변환하기 위한 제1항의 변환기에 있어서, 상기상수(K)는 2p와 같으며, 여기서 Pn인 것을 특징으로 하는 디지탈-아날로그 변환기.
  3. 제2항에 있어서, m3=1이며, m4는 n비트 디지털 신호의 P 최하위 비트로 형성된 2진수에 대응하는 값이며 m1은 n비트 디지털 신호의 n-P 최상의 비트로 형성된 2진수에 대응하는 값인 것을 특징으로 하는 디지털-아날로그 변환기.
  4. 제1 또는 2항에 있어서, 제2의 적분회로와 직렬로 배열되며 제3 적분회로는 상기 적분회로의 제어신호 입력에 인가된 제3 제어신호의 영향하에서 적분단계를 수행하기 위해 사용되며, 제어 유니트는 제3 적분회로의 제어신호 입력에 결합되는 제3 입력에서 제3 제어신호를 발생하도록 사용되며 제1 적분회로 출력의 신호를 초기레벨로 브리지시키기 위해서 그리고 이 순서로 제1 제어신호 M5배, 제3 제어신호M6배, 제2 제어신호 M7배 및 제3 제어신호 M8배를 발생하기 위해서 리셋트 신호를 발생시키기 위해 사용되는 것을 특징으로 하는 디지털-아날로그 변환기.
  5. 제4항에 있어서, 워드 길이가 n인 것을 2진 디지털 신호를 변환하기 위해 M6+M8이 상수(K´)와 같은 것을 특징으로 하는 디지털-아날로그 변환기.
  6. n비트 디지털 신호를 변환시키기 위한 제5항의 변환기에 있어서, 상수(K´)는 2q와 같으며 여기서 P+q≤n 인 것을 특징으로 하는 디지털-아날로그 변환기.
  7. 제6항에 있어서, M3=M5=M7=1이며, M8은 n비트 디지털신호의q최하위 비트로 구성된 2진수에 대응하는 값이며, M1은 n-ｐ-ｑ최하위 비트로 구성된 2진수에 대응하는 값이며 M4는 n비트 디지털 신호의 나머지 P비트로 구성된 2진수에 대응 하는 값인 것을 특징으로 하는 디지털-아날로그 변환기.
  8. 제1,2 또는 3항에 있어서, n이 우수하며 P=n/2인 것을 특징으로 하는 디지털-아날로그 변환기.
  9. 제4내지 7항중 어느한 항에 있어서, n은 3으로 분할되는 수이며 p=q=n/3인 것을 특징으로 하는 디지털-아날로그 변환기.
  10. 전 항중 어느 한항에 있어서, 각 적분회로는, 반저 및 비반전 입력 및 출력을 갇는 증폭기단과, 반전입력 및 출력사이에 결합된 캐패시터와, 적어도 하나의 쉬칭 소자를 포함하며 적분기의 입력과 증폭기단의 반전 입력 사이에 결합되는 캐패시터 회로를 구비하며, 상기 캐패시터 회로는 스위칭 소자의 제어신호의 영향하에서 스위치 되도록 전술된 제어신호중 하나을 수신하기 위해 제어신호 입력을 갖는 것을 특징으로 하는 디지털-아날로그 변환기.
  11. 제10항에 있어서, 또다른 스위칭 소자 및 캐패시터로 병렬장치가 제1 적분회로 반전입력 및 출력사이에 결합되며, 다른 스위칭 소자는 리셋트 신호를 수신하기 위해 제어 신호 입력을 갖는 것을 특징으로 하는 디지털-아날로그 변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004755A 1987-04-27 1988-04-27 디지탈-아날로그 변환기 KR880013329A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8700982A NL8700982A (nl) 1987-04-27 1987-04-27 Digitaal-analoog omzetter.
NL8700982 1987-04-27

Publications (1)

Publication Number Publication Date
KR880013329A true KR880013329A (ko) 1988-11-30

Family

ID=19849913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004755A KR880013329A (ko) 1987-04-27 1988-04-27 디지탈-아날로그 변환기

Country Status (5)

Country Link
US (1) US4905006A (ko)
EP (1) EP0289082A1 (ko)
JP (1) JPS63284927A (ko)
KR (1) KR880013329A (ko)
NL (1) NL8700982A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US5923275A (en) * 1997-10-22 1999-07-13 National Semiconductor Corporation Accurate charge-dividing digital-to-analog converter
US7324034B2 (en) * 2003-04-18 2008-01-29 Edgewater Computer Systems, Inc. Methods and apparatus to balance reference settling in switched-capacitor pipelined digital to analog converter
KR102092904B1 (ko) * 2013-11-06 2020-03-24 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598427A (ja) * 1982-07-05 1984-01-17 Sanyo Electric Co Ltd Ｄ−ａ変換回路及びｄ−ａ変換方法
US4517551A (en) * 1983-01-03 1985-05-14 Motorola, Inc. Digital to analog converter circuit
JPH071870B2 (ja) * 1984-07-31 1995-01-11 日本電気株式会社 ディジタル／アナログ変換回路
JPS639231A (ja) * 1986-06-30 1988-01-14 Fujitsu Ltd Ｄ／ａ変換方法

Also Published As

Publication number Publication date
JPS63284927A (ja) 1988-11-22
EP0289082A1 (en) 1988-11-02
US4905006A (en) 1990-02-27
NL8700982A (nl) 1988-11-16

Similar Documents

Publication Publication Date Title
KR870011759A (ko) 서브랭깅 아나로그/디지탈 변환기
KR880013330A (ko) D/a 변환기
KR890011227A (ko) 디지탈-아날로그 변환기
KR910003486A (ko) 비트 순서 전환 장치
KR960003114A (ko) 선택가능한 데시메이션 비율을 갖는 데시메이션 필터
KR910017809A (ko) 디지탈 신호 프로세서
KR880013328A (ko) 디지탈·애널로그 변환장치
KR880013329A (ko) 디지탈-아날로그 변환기
KR900013725A (ko) 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기
GB1250778A (ko)
KR900701097A (ko) N 비트 아날로그 대 디지탈 컨버터로 부터 가변 출력 비트 리절류션을 발생시키기 위한 방법과 제어 시스템
KR880011802A (ko) 반도체장치
US5894426A (en) Maximum/minimum value determination apparatus
KR850002717A (ko) D/a변 환
US3691554A (en) Code converters
KR930000957A (ko) 응답 신호 컴팩트 방법 및 장치
KR920009091A (ko) A/d 변환기
KR880001107A (ko) 동적가변 선형회로
KR880005603A (ko) 디지탈 뮤팅 회로
SU1259968A3 (ru) Устройство дл преобразовани цифровых сигналов в аналоговые
KR880004639A (ko) 디지탈 신호 이득 제어장치
KR920701903A (ko) 근사산술디비전을 수행하는 방법 및 장치
KR960007104Y1 (ko) 디지탈/아날로그 변환기
SU1584107A2 (ru) Преобразователь кодов
SU591879A1 (ru) Функциональный цифро-аналоговый преобразователь

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid