JPS5991712A - 比較器 - Google Patents
比較器Info
- Publication number
- JPS5991712A JPS5991712A JP58192639A JP19263983A JPS5991712A JP S5991712 A JPS5991712 A JP S5991712A JP 58192639 A JP58192639 A JP 58192639A JP 19263983 A JP19263983 A JP 19263983A JP S5991712 A JPS5991712 A JP S5991712A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- gain
- stage
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
本発明は、高速吸屯イＷＩ平例式比較器に係り、特に実
質上、短い応答時間音もたせることによって、比較器の
動作速度を著しく改質した改良形電荷平衡式比較器に関
する。
質上、短い応答時間音もたせることによって、比較器の
動作速度を著しく改質した改良形電荷平衡式比較器に関
する。
従来技術の説明
電荷半画式比較器は、数年ｌ１ｉＪから知られ使用され
てき／ヒ。７１ｉ荷平衡式比較器は、２個以上の電源か
らその入力節点に加えられる正味′ＩＩＪ、荷が、入力
電荷平衡用節点で、正又は負の也圧振れを生じるという
原理に基づいて動作する。比較器の出力の状態は、この
節点における電圧変化の極性によって定捷る。比較器は
、この節点における電圧の絶対１ｉ１’ｌには応答、し
ない。適当な時間に、出力加点ｅま正方向か貝方向かど
ちらの方向に振れたかを知るためにｉｔ ＋＋ＶＪを受
けて、この１ｎ報が、別の場ｊｊｒに記憶される。
てき／ヒ。７１ｉ荷平衡式比較器は、２個以上の電源か
らその入力節点に加えられる正味′ＩＩＪ、荷が、入力
電荷平衡用節点で、正又は負の也圧振れを生じるという
原理に基づいて動作する。比較器の出力の状態は、この
節点における電圧変化の極性によって定捷る。比較器は
、この節点における電圧の絶対１ｉ１’ｌには応答、し
ない。適当な時間に、出力加点ｅま正方向か貝方向かど
ちらの方向に振れたかを知るためにｉｔ ＋＋ＶＪを受
けて、この１ｎ報が、別の場ｊｊｒに記憶される。
この型の比較器は、 ＭＯ８半導体又はＣＭＯ８半専ト
ドの集４．１１ｔ回路技術を使用する逐次近似アナログ
・ディジタル（Ａ／Ｄ）変換器に２いて広く知られつつ
ある（その使用はこれらの応用に限定されるものではな
いが）。どのようなアナログ・ディジタル変換器でも、
その主要目機の一つは、通常、変換を行うための時間を
最小にすることであり、また大１戊の変換器は、それら
比較器の速度によって、高速度動作が最終的に制限を受
ける。
ドの集４．１１ｔ回路技術を使用する逐次近似アナログ
・ディジタル（Ａ／Ｄ）変換器に２いて広く知られつつ
ある（その使用はこれらの応用に限定されるものではな
いが）。どのようなアナログ・ディジタル変換器でも、
その主要目機の一つは、通常、変換を行うための時間を
最小にすることであり、また大１戊の変換器は、それら
比較器の速度によって、高速度動作が最終的に制限を受
ける。
従来の比較器の設訂は、人力重荷平衡用節点の落着き時
間（ｓｅｔｔｌｉｎｇｔｉｍｅ ）によって応答速度が
制限されていた。入力電荷平衡用節点における最初の正
しくない電圧が、比ＱＲ器の出力をその内部節点ととも
に著しく混乱させるので、人力重荷平衡用節点が最終的
に正しい埴に落着いたとき、比較器ははじめて内部節点
血圧葡修正しなければならず、その出力がでるのに長い
全応答時間がかかる。
間（ｓｅｔｔｌｉｎｇｔｉｍｅ ）によって応答速度が
制限されていた。入力電荷平衡用節点における最初の正
しくない電圧が、比ＱＲ器の出力をその内部節点ととも
に著しく混乱させるので、人力重荷平衡用節点が最終的
に正しい埴に落着いたとき、比較器ははじめて内部節点
血圧葡修正しなければならず、その出力がでるのに長い
全応答時間がかかる。
この問題は、第１図及び第２図を参照ずれはよく理解で
きる。第１図ｈ１全体を符号１０で示した代表的比較器
の略図であシ、また第２図は、比較器１０の動作を理解
するのにイ１用である一連の波形を時間の関数として示
したものである。以下の説明では、比較器１０は、利得
素子として演算Ｊ曽幅器１１を利用するものとする。し
かしながら、実際的には、速度の制限の／こめに、他の
戴置がはとんと指に使用される。スイッチＳ１・・・・
・・ＳＮはそれぞれコンデン？Ｃ□・・・・・・ＣＮｋ
介して電圧Ｖ□・・・・・・ｖＮを演ｎ増幅器１１０入
力Ａｉ１点Ａに印加する。
きる。第１図ｈ１全体を符号１０で示した代表的比較器
の略図であシ、また第２図は、比較器１０の動作を理解
するのにイ１用である一連の波形を時間の関数として示
したものである。以下の説明では、比較器１０は、利得
素子として演算Ｊ曽幅器１１を利用するものとする。し
かしながら、実際的には、速度の制限の／こめに、他の
戴置がはとんと指に使用される。スイッチＳ１・・・・
・・ＳＮはそれぞれコンデン？Ｃ□・・・・・・ＣＮｋ
介して電圧Ｖ□・・・・・・ｖＮを演ｎ増幅器１１０入
力Ａｉ１点Ａに印加する。
同（Ｊにス、イツチＳ工、・・・・・・ＳＮＮがそれぞ
れコンデン′シーＣ１・・・・・・ＣＮ ’ｙブトして
′電圧Ｖｌｌ・・・・・・”ＮＮを入力節点Ａに印加す
る。自動ゼロスイッチＳＡＺは増幅器１１０反転入力を
、その出力にｊ妾続する。スイッチＳ０・・・・・・Ｓ
及び鍜、は、第２図の波形１２に示ずようなタイミン
グ信号によって制御され、ま７ｂスイツチ８１１・・・
・・・ＳＮＮは第２図の波形１３で示すようなタイミン
グ信号によって制御される。第２図に示した波形１４は
、演算増幅器１１の理論的出力電圧ＶｏＵＴ金示す。
れコンデン′シーＣ１・・・・・・ＣＮ ’ｙブトして
′電圧Ｖｌｌ・・・・・・”ＮＮを入力節点Ａに印加す
る。自動ゼロスイッチＳＡＺは増幅器１１０反転入力を
、その出力にｊ妾続する。スイッチＳ０・・・・・・Ｓ
及び鍜、は、第２図の波形１２に示ずようなタイミン
グ信号によって制御され、ま７ｂスイツチ８１１・・・
・・・ＳＮＮは第２図の波形１３で示すようなタイミン
グ信号によって制御される。第２図に示した波形１４は
、演算増幅器１１の理論的出力電圧ＶｏＵＴ金示す。
自動ゼロ段階中は、ス・ｆフチＳ１・・・・・・ＳＮ及
びＳＡ、は閉鎖され、゛またスイッチ８１１・・・・・
・Ｓあ、Ｎは解放される。この段階中は、スイッチＳＡ
、が増幅器１１０反転入力をその出力に接続するので、
増幅器１１は利得１の状態となる。−増幅器１１が完全
なときは、電圧■。ＵＴは接地電位となる。しかしなが
ら、実際的には１人力オフセット電圧のような有限の誤
差によ′りてＶ。ＵＴは接地電位から数ミリボルト迄の
差を生じる。簡単なために、演算増幅器１１は誤差がな
く、また２組の対の入力端子、■１とＶｌｌ及びｖ２と
Ｖ２２だけ（Ｎ＝２及びＮＮ＝２２）荀比較するものと
仮定する。自動ゼロ段階中、コンデンーリ−Ｃ，、及び
Ｃ２は、それぞれ電圧■１及び■２に帯電される。
びＳＡ、は閉鎖され、゛またスイッチ８１１・・・・・
・Ｓあ、Ｎは解放される。この段階中は、スイッチＳＡ
、が増幅器１１０反転入力をその出力に接続するので、
増幅器１１は利得１の状態となる。−増幅器１１が完全
なときは、電圧■。ＵＴは接地電位となる。しかしなが
ら、実際的には１人力オフセット電圧のような有限の誤
差によ′りてＶ。ＵＴは接地電位から数ミリボルト迄の
差を生じる。簡単なために、演算増幅器１１は誤差がな
く、また２組の対の入力端子、■１とＶｌｌ及びｖ２と
Ｖ２２だけ（Ｎ＝２及びＮＮ＝２２）荀比較するものと
仮定する。自動ゼロ段階中、コンデンーリ−Ｃ，、及び
Ｃ２は、それぞれ電圧■１及び■２に帯電される。
比較段階中に、スイッチ鍜Ｚ、Ｓｌ及び５２ｒｊ−解放
となり、スイッチ８１１及び８２２は閉鎖となる。
となり、スイッチ８１１及び８２２は閉鎖となる。
増幅器１１への入力節点Ａにおける電圧Ｖ、は最終的に
次の電圧■えとなる。
次の電圧■えとなる。
ＶＡはＣ１及びＣ２の大きさ、なりひに（Ｖｌｌ−■□
）及び（Ｖ’２２ Ｖ２ ）の大きさ及び物性に促っ
て、正又は負の実数１直となることがわかる。
）及び（Ｖ’２２ Ｖ２ ）の大きさ及び物性に促っ
て、正又は負の実数１直となることがわかる。
出力電圧■ は、ある一定の時間佐に、シＦシＵＴ
い■アの値に応答する。例えは、自動ゼロ（ａｕｔｏｚ
ｅｒｏ ）段階中の埴に比べて、負方向に振れた１直に
ｖＡがなるときは％ ＶＣ１ｔＪ’ｌ’は第２図の波形
１４に示したような正方向の値だけ振れる。この段階の
最後に、■ｏｖＴは検出されて別の場所（コンデンサ又
はランチ）に記憶されて、サイクルが繰返される。咎完
全なサイクルは、アナロタゝ・ディジタル変換時間とし
て定義される一／に、この時１）４１は、できる限り短
いことが通常望ましい。
ｅｒｏ ）段階中の埴に比べて、負方向に振れた１直に
ｖＡがなるときは％ ＶＣ１ｔＪ’ｌ’は第２図の波形
１４に示したような正方向の値だけ振れる。この段階の
最後に、■ｏｖＴは検出されて別の場所（コンデンサ又
はランチ）に記憶されて、サイクルが繰返される。咎完
全なサイクルは、アナロタゝ・ディジタル変換時間とし
て定義される一／に、この時１）４１は、できる限り短
いことが通常望ましい。
ｔｌ）１図に示した機械的スイッチを有限の１バタＩＪ
抵抗＋ｌｌｊ、 ｋもつＭＯＳスイッチ又は同等ムスイ
ッチで置換し、また方程式（１）の分子の１０玉分母の
１直より極めてわずかな＋＋ｎ−たり異なるとき、すな
Ｊ）ち、のとき、比較器１０の使用上問題を生■〕る。
抵抗＋ｌｌｊ、 ｋもつＭＯＳスイッチ又は同等ムスイ
ッチで置換し、また方程式（１）の分子の１０玉分母の
１直より極めてわずかな＋＋ｎ−たり異なるとき、すな
Ｊ）ち、のとき、比較器１０の使用上問題を生■〕る。
この開用としては、比較サイクルの最初に節、縣Ａにお
ける１Ｌ圧■えが初期に不正確な高い１面となって現わ
れる。電圧ｖＡは最終的にはその正しい埴に落着くが、
この初期’ＮＵ圧によって利得素子（第１図の演算増幅
器１１）は、その出力電圧及び白州へゑ６点１１ｔ、圧
全正しくない１１＃に振らせるために、人ブノ亀圧■
がその正しい埴に近い埴の最終極性に落着くとき、利得
素子は、入力端子のこのＷ期過渡現象が発生しなかった
場合に比較して、その出力電圧Ｖ。ＵＴ及びその内部節
点電圧を修正するのに力Ｓなり長時間を必要とする。
ける１Ｌ圧■えが初期に不正確な高い１面となって現わ
れる。電圧ｖＡは最終的にはその正しい埴に落着くが、
この初期’ＮＵ圧によって利得素子（第１図の演算増幅
器１１）は、その出力電圧及び白州へゑ６点１１ｔ、圧
全正しくない１１＃に振らせるために、人ブノ亀圧■
がその正しい埴に近い埴の最終極性に落着くとき、利得
素子は、入力端子のこのＷ期過渡現象が発生しなかった
場合に比較して、その出力電圧Ｖ。ＵＴ及びその内部節
点電圧を修正するのに力Ｓなり長時間を必要とする。
この初期過渡現象’ｋＷ際について説明するために、第
６図では、比較器１０の人ブＪ １＋１１７変）ｂして
、スイッチＳ］、及び８２２を＋Ｅｖ咋いてそのイ（シ
ｉｃ −ｑｉ−−のスイッチＳ１及び８２とそれぞｔし
に直夕ＩＪ ｔＬｊわＬＲｌ及びＲ２と全代用した。そ
のほか、ｆｆ１ｊ単なためＫ、スイッチＳ Ｆ、ｌｔ
目勤ゼロ段階中は、？ｉ’ｉ 、ａ Ａ ｋ接地Ｚ するように示しである。スイッチＳｌ及びＣ２は、また
、自動ゼロ段階中、コンデンサＣ１及びＣ２ヲそれぞれ
電圧ｖ１及びｖ２に接続する。
６図では、比較器１０の人ブＪ １＋１１７変）ｂして
、スイッチＳ］、及び８２２を＋Ｅｖ咋いてそのイ（シ
ｉｃ −ｑｉ−−のスイッチＳ１及び８２とそれぞｔし
に直夕ＩＪ ｔＬｊわＬＲｌ及びＲ２と全代用した。そ
のほか、ｆｆ１ｊ単なためＫ、スイッチＳ Ｆ、ｌｔ
目勤ゼロ段階中は、？ｉ’ｉ 、ａ Ａ ｋ接地Ｚ するように示しである。スイッチＳｌ及びＣ２は、また
、自動ゼロ段階中、コンデンサＣ１及びＣ２ヲそれぞれ
電圧ｖ１及びｖ２に接続する。
比帳段階の最初から節点へにおける電圧は、次の方程式
で表わされる。
で表わされる。
”Ａ＝”Ａ（最終戸〔ＶＡ（ＶＪＡＩＪ） ”Ａ（Ｊ
ｔ終）”””（”こ＼（ｒｃｔ＝時間、 いの初Ｊｌ１月１［１は、入力の差電圧（’Ｖ１１’Ｖ
□）と（Ｖ２２−Ｖ２）及ヒ等１ｌＩｌｌ抵抗Ｒ１（！
： Ｒ２Ｋ 、１： ツテノミ定まり、ＶＡの最終１直
は、上述と同じ差電圧及びコンデン°すＣよと０２によ
ってのみ定まシ、またＶＡ（？／Ｊ期）からＶＡ（最終
）に変化するｖＡに対する時定数は、２個の直列抵抗Ｒ
１とＲ２と２個の直列コンテ゛ンν−Ｃ１とＣ２との等
価ＲＣ積によってのみ定〕Ｌることに性急（Ｌ−安する
。
ｔ終）”””（”こ＼（ｒｃｔ＝時間、 いの初Ｊｌ１月１［１は、入力の差電圧（’Ｖ１１’Ｖ
□）と（Ｖ２２−Ｖ２）及ヒ等１ｌＩｌｌ抵抗Ｒ１（！
： Ｒ２Ｋ 、１： ツテノミ定まり、ＶＡの最終１直
は、上述と同じ差電圧及びコンデン°すＣよと０２によ
ってのみ定まシ、またＶＡ（？／Ｊ期）からＶＡ（最終
）に変化するｖＡに対する時定数は、２個の直列抵抗Ｒ
１とＲ２と２個の直列コンテ゛ンν−Ｃ１とＣ２との等
価ＲＣ積によってのみ定〕Ｌることに性急（Ｌ−安する
。
この状＋６＋’を説明するために８ピントアナログ・デ
ィジタル％ｉ ’ＩｆＪ器の実例について考えてみる。
ィジタル％ｉ ’ＩｆＪ器の実例について考えてみる。
基準ｔ１１．圧（Ｖｌｌ Ｖｌ ）が−２，５００ボ
ルトであり、゛また全スク゛−ル入力端子（Ｖ２２
Ｖ２ ）から１つの最−１位のビットｒ引いた１１αが
、（５，ＯＵ Ｏ−５−０００／２５６）ボルト、すな
わち約４，９８１Ｊボルトとする。この向でｔよ、コン
デンサＣ１は１０ピコフアラドの埴イ〔もち、コンデン
？Ｃ２は５ピコフアラドの１１区をもち、またＭＯＳス
イッチの等価直列抵抗Ｒ１とＲ２Ｉ：ｉそれぞ牡２００
０オームとする。こｌｊＬらの１ｉｌｔ方程式（４）と
ｆｉ＋に代入して、＝ １．２４０ボルト ＝−０，００６７ボルト ■６に対する時定数ＴＣは次のように定義される。
ルトであり、゛また全スク゛−ル入力端子（Ｖ２２
Ｖ２ ）から１つの最−１位のビットｒ引いた１１αが
、（５，ＯＵ Ｏ−５−０００／２５６）ボルト、すな
わち約４，９８１Ｊボルトとする。この向でｔよ、コン
デンサＣ１は１０ピコフアラドの埴イ〔もち、コンデン
？Ｃ２は５ピコフアラドの１１区をもち、またＭＯＳス
イッチの等価直列抵抗Ｒ１とＲ２Ｉ：ｉそれぞ牡２００
０オームとする。こｌｊＬらの１ｉｌｔ方程式（４）と
ｆｉ＋に代入して、＝ １．２４０ボルト ＝−０，００６７ボルト ■６に対する時定数ＴＣは次のように定義される。
＝３Ｘ１０−’秒
ＶＡがおおむねその正しい１１となるまでには、４倍の
時定数から５倍の時定数（約１４ナノ秒）の間の時間が
必要である。
時定数から５倍の時定数（約１４ナノ秒）の間の時間が
必要である。
この例を第４図に、時間の開数としてｖＡをプロットし
て（曲線１５）示した。■えの初期値は、その最終埴に
比べて約２００倍の大きさである。
て（曲線１５）示した。■えの初期値は、その最終埴に
比べて約２００倍の大きさである。
更に重要なことは、初期値の極性は、最終状態とは反対
になっていることである。この例が示すように、初期人
力過＃電圧は、このような、大きなＵｈＱ幅と極性奮も
つことがあるので、比較器の利得素子に、正しくない状
態で出力全発生させることがらシ、また、しばしば好ま
しくないことに、その内部節点を極めて不正確な電圧値
とするため、入力１１１圧■アが第４図の時間ｔｌで正
しい極性となりその後小式な最終１１１となるとき、内
Ｔｆｌ（節点？ｌＬ圧及び出力電圧は、初期にそれらの
自動ゼロ１直につづいてそ７’Ｌらの最終１１μに修正
されなければならない。これは、比較器の出力に遅延を
生じさせる。
になっていることである。この例が示すように、初期人
力過＃電圧は、このような、大きなＵｈＱ幅と極性奮も
つことがあるので、比較器の利得素子に、正しくない状
態で出力全発生させることがらシ、また、しばしば好ま
しくないことに、その内部節点を極めて不正確な電圧値
とするため、入力１１１圧■アが第４図の時間ｔｌで正
しい極性となりその後小式な最終１１１となるとき、内
Ｔｆｌ（節点？ｌＬ圧及び出力電圧は、初期にそれらの
自動ゼロ１直につづいてそ７’Ｌらの最終１１μに修正
されなければならない。これは、比較器の出力に遅延を
生じさせる。
その遅延は、入力の過渡状態が許容されないで、入力電
圧ＶＡが時間ｔよの後だけ比較器の入力に接続される場
合に生ずる遅延の通常２倍から数倍である。比較器の速
度、すなわち応答時間は、アナログ・ディジタル変換器
、及び比較器葡使用する他の装置の制限的要素であるの
で、この種電荷平衡式比較器に対して、入力端子の過渡
状態の影響を除去又は軽減することが極めて望ましい。
圧ＶＡが時間ｔよの後だけ比較器の入力に接続される場
合に生ずる遅延の通常２倍から数倍である。比較器の速
度、すなわち応答時間は、アナログ・ディジタル変換器
、及び比較器葡使用する他の装置の制限的要素であるの
で、この種電荷平衡式比較器に対して、入力端子の過渡
状態の影響を除去又は軽減することが極めて望ましい。
発す」の要約
本発明に従って、比較器の入力に負荷しないで又は影響
を与えないで、内部節点及び出力節点を比較段階開始後
人力電圧■アの極性が正しくなる時点まで、自動ゼロ埴
の電圧１１１１又はそれと極めて近い１１１に、維持す
るという新しい型の比較器を提供ス邊ことによって、こ
れらの問題は解決さ扛る。
を与えないで、内部節点及び出力節点を比較段階開始後
人力電圧■アの極性が正しくなる時点まで、自動ゼロ埴
の電圧１１１１又はそれと極めて近い１１１に、維持す
るという新しい型の比較器を提供ス邊ことによって、こ
れらの問題は解決さ扛る。
この比較器は、第４図に示した入力過渡状態を除去し、
また内部節点電圧及び出力１に圧を修正する必要性を除
去している。さらに、前述した型の比較器の出力におけ
る遅延も除去している。その結果として、アナログ・デ
ィジタル変換器の応答迭［を著しく増大している。
また内部節点電圧及び出力１に圧を修正する必要性を除
去している。さらに、前述した型の比較器の出力におけ
る遅延も除去している。その結果として、アナログ・デ
ィジタル変換器の応答迭［を著しく増大している。
要約すると、２個又は七扛よシ多い電圧を比較する型の
比較器において、これら電圧に応答する１個の入力節点
、複数個の内部節点と１１１１！ｉｌの出力節点、及び
父互の自動ゼロ段階と比較段階からなる比較サイクル申
入力節点に加わる重圧の順序を定める複数個のスイッチ
をもつ利得段を含み、その改善事項とするところは、６
１Ｊ記利得段の内部節点及び出力節点を目動ゼロ段階中
の電圧１ｉｆＬＫ近い電圧レベルに、比較段階開始後あ
る時間まで維持するスイツナ装置を備えることである。
比較器において、これら電圧に応答する１個の入力節点
、複数個の内部節点と１１１１！ｉｌの出力節点、及び
父互の自動ゼロ段階と比較段階からなる比較サイクル申
入力節点に加わる重圧の順序を定める複数個のスイッチ
をもつ利得段を含み、その改善事項とするところは、６
１Ｊ記利得段の内部節点及び出力節点を目動ゼロ段階中
の電圧１ｉｆＬＫ近い電圧レベルに、比較段階開始後あ
る時間まで維持するスイツナ装置を備えることである。
目的、１１う徴及び利点
電荷平衡式比較器の電荷平衡用節点における人力重圧過
渡現象から生じる問題を解決するのが本発明の目的であ
る。比較器の利得段の内部節点及び出力節点を、自動ゼ
ロ段ｊ＠甲のそれらの電圧１直に近い１１Ｌ圧レベルに
比較段階の開始後あ・る時間まで維持することによつで
、これらの間踊を解決するのが本発明の特徴である。本
発明による一つの利点は、著しく増大した速度をもつ比
較器が得られることである。他の利点は、最初の入力電
圧の過謀現象の影響金除去することである。また別の利
点は、内部節点が著しく不正確な重圧となること奮防止
する能力にある。
渡現象から生じる問題を解決するのが本発明の目的であ
る。比較器の利得段の内部節点及び出力節点を、自動ゼ
ロ段ｊ＠甲のそれらの電圧１直に近い１１Ｌ圧レベルに
比較段階の開始後あ・る時間まで維持することによつで
、これらの間踊を解決するのが本発明の特徴である。本
発明による一つの利点は、著しく増大した速度をもつ比
較器が得られることである。他の利点は、最初の入力電
圧の過謀現象の影響金除去することである。また別の利
点は、内部節点が著しく不正確な重圧となること奮防止
する能力にある。
本発す」についてのその他の目的、特徴及びこ扛に伴う
利点は、本発明に従って作られた好適実施例についで、
癌性図面を参照し、以下の詳細説明を読むならば、尚業
者には明かになるであろう。
利点は、本発明に従って作られた好適実施例についで、
癌性図面を参照し、以下の詳細説明を読むならば、尚業
者には明かになるであろう。
除刊図面甲、四−又鉱量等な部品には、同一の参照符号
音使用した。
音使用した。
好適実施例の説明
第５図及び第６図において、本発明による新型の電荷平
衡式比較器の全体を参照符号２０で示した。この比較器
２０は、その入力に負荷することも影響ｆ：与えること
もなく、内部節点及び外部接点が、それらの自動ゼロの
電圧１直、または、これに極めて近い電圧レベルに比較
段階の開始後′、入力電圧■えの極、性が正しいものと
なるような時点まで、維持きれるものである。この遅延
応答比較器の原理は、はとんどとのような格造の比較器
にも適用できる。しかしながらこ〜に述べる特定の例は
、どのようなＭＯ８半導体技術においても極めて簡単に
実施できる。勿論本発明の実施はＭＯ８技術に限定さ扛
るものではない。
衡式比較器の全体を参照符号２０で示した。この比較器
２０は、その入力に負荷することも影響ｆ：与えること
もなく、内部節点及び外部接点が、それらの自動ゼロの
電圧１直、または、これに極めて近い電圧レベルに比較
段階の開始後′、入力電圧■えの極、性が正しいものと
なるような時点まで、維持きれるものである。この遅延
応答比較器の原理は、はとんどとのような格造の比較器
にも適用できる。しかしながらこ〜に述べる特定の例は
、どのようなＭＯ８半導体技術においても極めて簡単に
実施できる。勿論本発明の実施はＭＯ８技術に限定さ扛
るものではない。
第５図は、比較器２０の略図で必って、その利得素子へ
の入力は、第１図の比較器１０について前述したものと
同一である。比較器２０の利得素子にはある比率関係に
ある６個の利得段２１゜２２及び２３からなる一ｍを使
用する。利得段２１は、コンデンサ２８によって、利得
段２２に又流結合となっているが、利得段２２と利得段
２３との間には直流結合を使用し−Ｃいる。各利得段２
１，２２及び２３は、それぞれ、その入力とその出力の
開示結合するスイッチ２４．２５及び２６をもっている
。別のスイッチ２７がオリ得段２３の出力と利得段２１
の出力との間を接続している。代表的実施例では、谷利
得段の電圧利得は約４０であるので１点Ａ（利得段２１
０入力）から点Ｅ（利イ！Ｉ段２３の出力）１での全体
の゛電圧利得は６４，０００となる。
の入力は、第１図の比較器１０について前述したものと
同一である。比較器２０の利得素子にはある比率関係に
ある６個の利得段２１゜２２及び２３からなる一ｍを使
用する。利得段２１は、コンデンサ２８によって、利得
段２２に又流結合となっているが、利得段２２と利得段
２３との間には直流結合を使用し−Ｃいる。各利得段２
１，２２及び２３は、それぞれ、その入力とその出力の
開示結合するスイッチ２４．２５及び２６をもっている
。別のスイッチ２７がオリ得段２３の出力と利得段２１
の出力との間を接続している。代表的実施例では、谷利
得段の電圧利得は約４０であるので１点Ａ（利得段２１
０入力）から点Ｅ（利イ！Ｉ段２３の出力）１での全体
の゛電圧利得は６４，０００となる。
利得段２１から２３はそれぞれ簡単な相互コンダクタン
ス増幅器からなり、各段の内部構成部分は自動ゼロ・段
階中同様な出力亀圧綿発生する比率関係になっている。
ス増幅器からなり、各段の内部構成部分は自動ゼロ・段
階中同様な出力亀圧綿発生する比率関係になっている。
利得段２３は、利得段２１及び２２に比べて、はるかに
高い相互コンダクタンスと出力屯流容（４をもつ比率に
なっている。これらスイッチはすべて有限の直列抵抗を
もっておｐｌまたスイッチ２６と２７は、小さな直列抵
抗をもっているので、利得段２３と、スイッチ２６及び
２７を閉じたときのこｎらスイッチのそれぞれの等価コ
ンダクタンス（直列抵抗の逆数）と葡総合した出力コン
ダクタンスは、利得段２１及び２２への入力電圧に関係
なく、利得段２１又は２２のどちらの出力コンダクタン
スよｐもはるかに高い１直となる。
高い相互コンダクタンスと出力屯流容（４をもつ比率に
なっている。これらスイッチはすべて有限の直列抵抗を
もっておｐｌまたスイッチ２６と２７は、小さな直列抵
抗をもっているので、利得段２３と、スイッチ２６及び
２７を閉じたときのこｎらスイッチのそれぞれの等価コ
ンダクタンス（直列抵抗の逆数）と葡総合した出力コン
ダクタンスは、利得段２１及び２２への入力電圧に関係
なく、利得段２１又は２２のどちらの出力コンダクタン
スよｐもはるかに高い１直となる。
第６図のタイミング図には、スイッチＳｌ ｗ Ｓ２＋
Ｓ１１ ｔ ８２２およびスイッチ２４から２１までの
動作順序を定めるための、４棟のタイミング信号３１．
３２，３３及び３４を・それぞれ、段Ｉ８１、段階２、
段階６及び出力有効という呼称で示しである。段階１の
タイミング１ご号は、スイッチ５ＩＰＳ２ ｓ ２４及
び２５を制御し、段階２のタイミング信号は、スイッチ
８１１及び８２２ ｋ制御し、また段階６タイミングイ
キ号は、スイッチ２６及び２１を開側１する。「出力有
効」のタイミング信号は、比較器サイクル中の通商な時
間に％ ｖＯＵ’ｌ’ ”質問するために使用する。
Ｓ１１ ｔ ８２２およびスイッチ２４から２１までの
動作順序を定めるための、４棟のタイミング信号３１．
３２，３３及び３４を・それぞれ、段Ｉ８１、段階２、
段階６及び出力有効という呼称で示しである。段階１の
タイミング１ご号は、スイッチ５ＩＰＳ２ ｓ ２４及
び２５を制御し、段階２のタイミング信号は、スイッチ
８１１及び８２２ ｋ制御し、また段階６タイミングイ
キ号は、スイッチ２６及び２１を開側１する。「出力有
効」のタイミング信号は、比較器サイクル中の通商な時
間に％ ｖＯＵ’ｌ’ ”質問するために使用する。
自動ゼロ段階の開始を示す時間ｔ１において、スイッチ
Ｓ１１及び８２２は開放され、スイッチＳ１゜５２ｙ２
４ｙ２５，２６を及び２ｉ、ｌ：、ｔべ−ｒ閉鎖され、
また節点Ａ、Ｂ、Ｃ，Ｄ、及びＥはおおむね同一電圧（
自動ゼロ電圧）に保持される。自動ゼロ段階の終了を示
す時間ｔ２においては、スイッチＳ１．Ｓ２，２４及び
２５は開放される。短時間後の時間ｔ３において、スイ
ッチ８１１及び８２２は閉鎖される（スイッチ”’ｌ
ｔ ”’２ ’＋ ＳＩＸ及びＳ２２の順序動作する前
に開放となる）。この時間に、比較段階が開始になシ、
入力端子（ｖｌ−Ｖ１□）及び（Ｖ２− Ｖ２２ ）の
極性と位相がｌ１ｆＪ述した例と類似の方法で選ば扛る
ときは、節点Ａに、正しくない極性ｔもつ過渡電圧が匙
り得る。しかしながら、利得段２３は、その高い出力コ
ンダクタンスによって、利得素子内部節点Ｂ、Ｃ及びＤ
に最小の電圧変化幅を維持する。
Ｓ１１及び８２２は開放され、スイッチＳ１゜５２ｙ２
４ｙ２５，２６を及び２ｉ、ｌ：、ｔべ−ｒ閉鎖され、
また節点Ａ、Ｂ、Ｃ，Ｄ、及びＥはおおむね同一電圧（
自動ゼロ電圧）に保持される。自動ゼロ段階の終了を示
す時間ｔ２においては、スイッチＳ１．Ｓ２，２４及び
２５は開放される。短時間後の時間ｔ３において、スイ
ッチ８１１及び８２２は閉鎖される（スイッチ”’ｌ
ｔ ”’２ ’＋ ＳＩＸ及びＳ２２の順序動作する前
に開放となる）。この時間に、比較段階が開始になシ、
入力端子（ｖｌ−Ｖ１□）及び（Ｖ２− Ｖ２２ ）の
極性と位相がｌ１ｆＪ述した例と類似の方法で選ば扛る
ときは、節点Ａに、正しくない極性ｔもつ過渡電圧が匙
り得る。しかしながら、利得段２３は、その高い出力コ
ンダクタンスによって、利得素子内部節点Ｂ、Ｃ及びＤ
に最小の電圧変化幅を維持する。
時間ｔ４は、節点Ａにおける人力過渡電圧が終息した時
間に選定される。従って、時間ｔ４において、スイッチ
２６及び２７は開放されて比較器２０は、節点Ａにおけ
る新たな電圧■えに応答することが可能となる。節点Ｂ
、Ｃ，Ｄ及びＥにおける電圧は、時間ｔ４におけるそれ
らの自動ゼロ′電圧に近いので、出力節点Ｅは、最短時
間で電圧ｖＡに応答する。もし■□の極性が自動ゼロ電
圧に対して負方向に６ｒＬば、節点Ｅは迅速に正方向に
振れる。同様に、もしｖＡの極性が自動ゼロ電圧に対し
て正方向におれば、節点Ｅは、迅速に負方向に振れる。
間に選定される。従って、時間ｔ４において、スイッチ
２６及び２７は開放されて比較器２０は、節点Ａにおけ
る新たな電圧■えに応答することが可能となる。節点Ｂ
、Ｃ，Ｄ及びＥにおける電圧は、時間ｔ４におけるそれ
らの自動ゼロ′電圧に近いので、出力節点Ｅは、最短時
間で電圧ｖＡに応答する。もし■□の極性が自動ゼロ電
圧に対して負方向に６ｒＬば、節点Ｅは迅速に正方向に
振れる。同様に、もしｖＡの極性が自動ゼロ電圧に対し
て正方向におれば、節点Ｅは、迅速に負方向に振れる。
時間ｔ４から時間ｔ５までの間に、節点Ｂ、Ｃ，Ｄ及び
Ｅの′電圧は十分に振れるので、節点Ｅにおける出力電
圧Ｖ。ＵＴはあいまいさがなくなる。時間ｔ５から時間
ｔ６までの時間間隔内に、タイミング信号３４は、節点
ｇ’ｌ質関して、正方向、負方向のどちらに振れたかを
知り、この情報は別の場所に記憶さＣる。時間ｔ６から
ｔ８までの時間は、切替順序を実施する前の休止を与え
るために使用される。従って時間ｔ７でスイ・ツチＳｌ
ｌ及び８２２は開放となる。時間ｔ８でサイクルは再び
開始される。
Ｅの′電圧は十分に振れるので、節点Ｅにおける出力電
圧Ｖ。ＵＴはあいまいさがなくなる。時間ｔ５から時間
ｔ６までの時間間隔内に、タイミング信号３４は、節点
ｇ’ｌ質関して、正方向、負方向のどちらに振れたかを
知り、この情報は別の場所に記憶さＣる。時間ｔ６から
ｔ８までの時間は、切替順序を実施する前の休止を与え
るために使用される。従って時間ｔ７でスイ・ツチＳｌ
ｌ及び８２２は開放となる。時間ｔ８でサイクルは再び
開始される。
第７図には、比較器２０の実除の例を示した。
この設−酎では、実施にｃＭｏｓ技術を利用している。
しかし本発明は、この技術に制限されないことは明かで
ある。第７図の例では、各利得段２１゜２２及び２３は
、それぞれＮチャネルＭＯ８）ランゾスタ共ｉ［１１ソ
一ス増幅器Ｎ６ ｖ Ｎ７及びＮ９からなυ、これらは
それぞれが電流ソースＰチャネルトランジスタ負荷Ｐ５
．Ｐ６及びＰ７ ｋもっている。
ある。第７図の例では、各利得段２１゜２２及び２３は
、それぞれＮチャネルＭＯ８）ランゾスタ共ｉ［１１ソ
一ス増幅器Ｎ６ ｖ Ｎ７及びＮ９からなυ、これらは
それぞれが電流ソースＰチャネルトランジスタ負荷Ｐ５
．Ｐ６及びＰ７ ｋもっている。
トランジスタ”５ ｔ Ｐ６及びＰ）のサイズ（チャネ
ル長さに対するチャネル幅）ｉｉ、ｂＰ７がＰ５又はＰ
６のどららよりもかなり大きい比率のものとする。同様
に、トランジスタＮ９のトランジスタＮ５及びＮ７に対
する比率は、トランジスタＰ７．Ｐ５及びＰ６と全く同
一比率でなけれｔよならない。電圧Ｖ十がトランジスタ
Ｐ５ ｐ ｐ６及びＰ、に対する順方向バイアスのケゞ
−トーンース電圧を供給して、これらのトランジスタラ
、トランジスタが太きけｇば大きい程等価電流源の埴が
大きくなるという、比率電流ｄαとして動作させる。
ル長さに対するチャネル幅）ｉｉ、ｂＰ７がＰ５又はＰ
６のどららよりもかなり大きい比率のものとする。同様
に、トランジスタＮ９のトランジスタＮ５及びＮ７に対
する比率は、トランジスタＰ７．Ｐ５及びＰ６と全く同
一比率でなけれｔよならない。電圧Ｖ十がトランジスタ
Ｐ５ ｐ ｐ６及びＰ、に対する順方向バイアスのケゞ
−トーンース電圧を供給して、これらのトランジスタラ
、トランジスタが太きけｇば大きい程等価電流源の埴が
大きくなるという、比率電流ｄαとして動作させる。
スイッチ２４から２７は、それぞれＮチャネルトランジ
スタＮＯｔ ’８ ｓ ＮＩＯ及びＮよ□からなる。
スタＮＯｔ ’８ ｓ ＮＩＯ及びＮよ□からなる。
トランジスタＮ６及びＮ８は、第６図のタイミング倍号
３１として示した電圧３１を受け、またトランジスタＮ
ＩＯ及びＮｌｌは、第６図のタイミング信号３３として
示した電圧３３を受ける。
３１として示した電圧３１を受け、またトランジスタＮ
ＩＯ及びＮｌｌは、第６図のタイミング信号３３として
示した電圧３３を受ける。
スイッチＳ１は、谷’ｌ−”−）に相袖領号を必要とす
るトランジスタＰ１及びＮｌからなる。同様に、スイッ
チＳ１１はトランジスタＮ２及びＰ２からなバスイッナ
Ｓ２はトランジスタＮ３及びＰ３からなり、またスイッ
チ８２２は、トランジスタＮ４及びＰ４からなる。「オ
ン」にするために、Ｎチャネルトランジスタのデートは
Ｖ＋に接続し、またＰチャネルトランジスタのデートは
大地に接続しなければならない。この相補形スイッチ全
開放すなわち「オフ」にするためには、ケゞ−ト′電圧
ケ反転しなり９ばならない。図示のよりな相袖形人カス
インチを使用して、入力共通勤作範曲（Ｖ＋又は接地電
圧のデート制御電圧を使用して）ｋ％と接地との間とす
ることが望ましい。他の範囲に対しては、これら相補形
スイッチ紫単極性ＩＶｔｏｓ ）ランジスタに置換すれ
ばよい。特に指定ない場合、Ｐチャネルトランジスタの
基板はｖ十に接続され、またＮチャネルトランジスタの
基板は、大地に接続されることに注意すべきである。
るトランジスタＰ１及びＮｌからなる。同様に、スイッ
チＳ１１はトランジスタＮ２及びＰ２からなバスイッナ
Ｓ２はトランジスタＮ３及びＰ３からなり、またスイッ
チ８２２は、トランジスタＮ４及びＰ４からなる。「オ
ン」にするために、Ｎチャネルトランジスタのデートは
Ｖ＋に接続し、またＰチャネルトランジスタのデートは
大地に接続しなければならない。この相補形スイッチ全
開放すなわち「オフ」にするためには、ケゞ−ト′電圧
ケ反転しなり９ばならない。図示のよりな相袖形人カス
インチを使用して、入力共通勤作範曲（Ｖ＋又は接地電
圧のデート制御電圧を使用して）ｋ％と接地との間とす
ることが望ましい。他の範囲に対しては、これら相補形
スイッチ紫単極性ＩＶｔｏｓ ）ランジスタに置換すれ
ばよい。特に指定ない場合、Ｐチャネルトランジスタの
基板はｖ十に接続され、またＮチャネルトランジスタの
基板は、大地に接続されることに注意すべきである。
第７図に示した比較器２０の回路の例では、第６図に示
し７こものと同一のタイミング順序を使用する。この回
路は、正しく自動ゼロにすることができ、また０、５マ
イクロ秒の全時間内に２．５ボルト基準に比べて５ボル
トミニ号を８ビツトの精度に分解する。
し７こものと同一のタイミング順序を使用する。この回
路は、正しく自動ゼロにすることができ、また０、５マ
イクロ秒の全時間内に２．５ボルト基準に比べて５ボル
トミニ号を８ビツトの精度に分解する。
不発ツ」にν℃つだ好適実施例について説明したが、当
業者には、本発明の範囲及び精神から逸脱することなく
しで多くの変形及び改良がＦｉＪ能であることは明かで
ある。よって、本発明は特定の説明用実施例に限定され
るものでなく、前記の特許請求の範囲によって限定され
るものであることを理解されたい。
業者には、本発明の範囲及び精神から逸脱することなく
しで多くの変形及び改良がＦｉＪ能であることは明かで
ある。よって、本発明は特定の説明用実施例に限定され
るものでなく、前記の特許請求の範囲によって限定され
るものであることを理解されたい。
第１図は従来の重荷平衡式比較器の略図、第２図は第１
図の回路動作を説明するのに有用な一連の波形図、第６
図は第１図の比較器の変形した入力回路の略図、第４図
１第１図の比較器について人力電圧■えの過渡特性を時
間の関数として７ｕロツトした図、第５図は本発明によ
る電荷平衡式比較器の略図、第６図は第５図の比較器の
タイミング図、及び第７図は第５図の比較器の実施例の
回路図である。 １０．２０・・・・・・比較器 １１・・・・・・演算増幅器 ２１．２２，２３・・・・・・利得段 ２４．２５，２＆、２７・・・・・・スイッチ代理人
浅 村 后
図の回路動作を説明するのに有用な一連の波形図、第６
図は第１図の比較器の変形した入力回路の略図、第４図
１第１図の比較器について人力電圧■えの過渡特性を時
間の関数として７ｕロツトした図、第５図は本発明によ
る電荷平衡式比較器の略図、第６図は第５図の比較器の
タイミング図、及び第７図は第５図の比較器の実施例の
回路図である。 １０．２０・・・・・・比較器 １１・・・・・・演算増幅器 ２１．２２，２３・・・・・・利得段 ２４．２５，２＆、２７・・・・・・スイッチ代理人
浅 村 后
Claims (1)
- 【特許請求の範囲】 （１）２個以上のＩＩＬ圧ｒ比較する比較器であって、
ｎｉＪ記？ｌｉ圧に応答する人力節点、少くとも１個の
内ｊＭｉ ｒｆｉｊ点、及び外部節点領もつ利イは素子
、父互にに榮返す自動ゼロ段階及び比較段南中、６１１
記入力節点に加わるｒｉｉＪ記電圧の順序葡定める装置
、及び 前記利得素子の内＋′ｉｌＳ節点及び出力節点を、前記
自動ゼロ段階の甲から前記比較段階の開始後所定の時間
域で、それらの電圧ｆｉ［に近い電圧レベルに維持する
装置、 を備える比較器。 １２１ １１ケ訂ｎｔ’Ｊ求のｉｔａ囲第１項の比較器
であって、ＭｉＪ記屯圧電圧ルに維持する装置は、 前記出力可１点と１３ｉＪ記人力節点との間に接続式れ
るスイッチ装置、及び、 ６１１記スイツチ執置會、前記自動ゼロ段階中及び前記
比較段階の開始後前記のｆｊｒ定時間まで閉鎖に維持す
る装置、 を備える比較器。 （３）特許請求の範囲第２項の比較器であって、前記比
較段階の開始後も、前記比較段階の開始時に前記入力節
点に発生する過渡電圧が終息するのに十分な時間まで前
記スイッチ装置が閉鎖されたまま維持される比較器。 （４）−特許請求の範囲第１項の比較器であって、前記
利得素子が複数個の内部節点を含む比較器。 （５）％許請求の範囲第４項の比較器であって、 ｒ３
ｅＪ記利得素子が、第１、第２、及び第３の縦続接続さ
れた利得段を含む比較器。 （６）特許請求の範囲第５項の比較器であって、ｎ１１
記第１利得段が前記第２利得段に父ｖＩＬ結合され、ま
た前記第２オＵ得段が前記第６利得収に直流結合されて
いる比較器。 （力 特許請求の範囲第５項又は第６ＪＡの比較器でめ
って、 ＭｊＪ記第１利得段及び第２オリ得段のそれぞれの入力
と出力の間に接続される第１スイツチ装置及び第２ス・
ｆツチ装置Ｎ？！−備え、かつｆｉｉＪ記維持装置は、
１１ノ記第６利得段の人力と出力との間に接続される第
６スイツチ装置、及び 前記第６利得我のｆｉｌ記出力出力ｉｌ記第１利得段の
６１１記出力との間に接続される第４スイツチ装置、を
備える比較器。 （８）特許請求の範囲第７項の比較器であって、前記第
１スイツチ装置及び第２スイツチ装置はｓ ｎｉＪ記比
較段階の開始時に開放され、まだｍＪ記第６スイツチ装
置及び第４スイッチ−Ｊｌ：、置は、Ｉｒ１Ｊ記比較段
階開始後の０１１記の時間に開放される比較器。 ｆＤＪ Ｉ庁訂請求の範囲第５項の比較器であって、
前記利得段は複数個の相互コンダクタンス増幅器を備え
、これら増幅器の内部構成部分は、前記自動ゼロ段階中
、それぞれ同様な出力１１圧奮発生ずる比率となってい
る比較器。 （ｌｔｌ） ／ｌ’＃ ＃Ｔ請求の範囲第９項の比較
器であって、前記第６利得段が、 ｎｉｌ記第１利得段
及び第２利得段よりも、高い相互コンダクタンスと出力
容量ヲもつような比率となっている比較器。 （１１１特許請求の範囲第１．Ｌｌｉの比較器であって
、前記利得素子に複数個の利得段を備える比較器。 （１２１特許請求の範囲第１１項の比較器であって、前
記利得段は複数個の相互コンダクタンス増幅器を備え、
それら増幅器の内部構成部分が前記自動ゼロ段階中、同
様な出力電圧全発生する比率となっている比較器。 （１３１特許請求の範囲第１２項の比較器であって、前
記利得段の最後の利得段が、他の利得段よりも高い相互
コンダクタンスと出力容に盆もつよう々比率となってい
る比Ｗ器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/434,893 US4547683A (en) | 1982-10-18 | 1982-10-18 | High speed charge balancing comparator |
| US434893 | 1995-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991712A true JPS5991712A (ja) | 1984-05-26 |
| JPH0223094B2 JPH0223094B2 (ja) | 1990-05-22 |
Family
ID=23726133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192639A Granted JPS5991712A (ja) | 1982-10-18 | 1983-10-17 | 比較器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4547683A (ja) |
| EP (1) | EP0108927B1 (ja) |
| JP (1) | JPS5991712A (ja) |
| DE (1) | DE3373357D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185915A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 |
| JP2012169850A (ja) * | 2011-02-14 | 2012-09-06 | Toyota Central R&D Labs Inc | チョッパ型コンパレータ |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248117A (ja) * | 1985-08-27 | 1987-03-02 | Mitsubishi Electric Corp | チヨツパ型比較器 |
| JPH07117559B2 (ja) * | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
| US4748418A (en) * | 1986-11-12 | 1988-05-31 | Crystal Semiconductor Corporation | Quasi auto-zero circuit for sampling amplifiers |
| DE3723919A1 (de) * | 1987-07-18 | 1989-01-26 | Philips Patentverwaltung | Vergleichsschaltung |
| JPH03505031A (ja) * | 1988-05-06 | 1991-10-31 | マジエラン・コーポレーシヨン・（オーストラリア）・プロプライエタリイ・リミテツド | 低電力クロツク回路 |
| JPH02124624A (ja) * | 1988-07-04 | 1990-05-11 | Toshiba Corp | インバータ回路及び該回路を用いたチョッパ型コンパレータ回路 |
| US4926176A (en) * | 1988-08-25 | 1990-05-15 | Brooktree Corporation | Self-timing analog-to-digital converting system |
| JPH02100513A (ja) * | 1988-10-07 | 1990-04-12 | Mitsubishi Electric Corp | 電圧比較装置 |
| US4989003A (en) * | 1989-06-19 | 1991-01-29 | Rca Corporation | Autozeroed set comparator circuitry |
| US5332931A (en) * | 1991-06-24 | 1994-07-26 | Harris Corporation | High speed differential comparator |
| JPH0595285A (ja) * | 1991-10-03 | 1993-04-16 | Mitsubishi Electric Corp | 電圧比較器 |
| GB2277162B (en) * | 1993-04-17 | 1996-08-07 | Edgcumbe Instr Limited | High voltage phasing detector |
| JP3222276B2 (ja) * | 1993-07-30 | 2001-10-22 | セイコーインスツルメンツ株式会社 | コンパレータ回路およびコンパレータ回路の制御方法 |
| EP0691741B1 (en) * | 1994-07-05 | 2004-10-06 | Matsushita Electric Industrial Co., Ltd. | Latch circuit |
| US5514972A (en) * | 1994-10-20 | 1996-05-07 | International Business Machines Corporation | Voltage comparison circuit |
| JP3161598B2 (ja) * | 1998-04-30 | 2001-04-25 | 日本電気株式会社 | 半導体集積回路およびその製造方法 |
| US6657487B2 (en) * | 2001-02-05 | 2003-12-02 | Em(Us) Design, Inc | Photodetector preamplifier circuit having a rotating input stage |
| GB2378066B (en) * | 2001-07-23 | 2005-10-26 | Seiko Epson Corp | Comparator circuit and method |
| US6711513B2 (en) | 2002-05-02 | 2004-03-23 | Ivensys Systems, Inc. | Fault tolerant apparatus and method for determining a revolution rate of a gear |
| US7142030B2 (en) | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US6900686B1 (en) | 2003-06-05 | 2005-05-31 | Marvell International Ltd. | Analog switching circuit |
| US7889752B2 (en) * | 2003-06-05 | 2011-02-15 | Marvell International Ltd. | Dual ported network physical layer |
| US7271641B1 (en) * | 2003-06-05 | 2007-09-18 | Marvell International Ltd. | Self-repairable semiconductor with analog switching circuit |
| JP4694214B2 (ja) * | 2004-02-20 | 2011-06-08 | ローム株式会社 | 比較器、ａｄ変換回路、半導体装置、および撮像装置 |
| US11742843B2 (en) * | 2020-04-23 | 2023-08-29 | Silicon Laboratories Inc. | Apparatus for offset cancellation in comparators and associated methods |
| US11764759B2 (en) | 2020-04-23 | 2023-09-19 | Silicon Laboratories Inc. | Apparatus for offset cancellation in comparators and associated methods |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4191900A (en) * | 1978-01-27 | 1980-03-04 | National Semiconductor Corporation | Precision plural input voltage amplifier and comparator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
| US4028558A (en) * | 1976-06-21 | 1977-06-07 | International Business Machines Corporation | High accuracy MOS comparator |
| US4075509A (en) * | 1976-10-12 | 1978-02-21 | National Semiconductor Corporation | Cmos comparator circuit and method of manufacture |
| JPS5421102A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Semiconductor device circuit |
| US4262221A (en) * | 1979-03-09 | 1981-04-14 | Rca Corporation | Voltage comparator |
-
1982
- 1982-10-18 US US06/434,893 patent/US4547683A/en not_active Expired - Lifetime
-
1983
- 1983-10-10 EP EP83110090A patent/EP0108927B1/en not_active Expired
- 1983-10-10 DE DE8383110090T patent/DE3373357D1/de not_active Expired
- 1983-10-17 JP JP58192639A patent/JPS5991712A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4191900A (en) * | 1978-01-27 | 1980-03-04 | National Semiconductor Corporation | Precision plural input voltage amplifier and comparator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185915A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 |
| JP2012169850A (ja) * | 2011-02-14 | 2012-09-06 | Toyota Central R&D Labs Inc | チョッパ型コンパレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4547683A (en) | 1985-10-15 |
| JPH0223094B2 (ja) | 1990-05-22 |
| EP0108927B1 (en) | 1987-09-02 |
| EP0108927A1 (en) | 1984-05-23 |
| DE3373357D1 (en) | 1987-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5991712A (ja) | 比較器 | |
| US5465093A (en) | Analog-to-digital converter | |
| US5302869A (en) | Voltage comparator and subranging A/D converter including such voltage comparator | |
| US5225837A (en) | A/D converter | |
| US5644313A (en) | Redundant signed digit A-to-D conversion circuit and method thereof | |
| US6433724B1 (en) | Analog-digital converter with single-ended input | |
| US6177899B1 (en) | Analog-to-digital converter having multiple reference voltage comparators and boundary voltage error correction | |
| JPH0322103B2 (ja) | ||
| US5381053A (en) | Voltage comparator circuit capable of avoiding erroneous operation | |
| US5028815A (en) | Clocked comparator with offset reduction | |
| JPS59161916A (ja) | アナログ−デイジタル変換器 | |
| KR950012977B1 (ko) | D/a 변환기 | |
| US4691190A (en) | Analog-digital converter | |
| US4667180A (en) | Continuous time domain analog-digital converter | |
| US4769628A (en) | High speed analog-to-digital converter utilizing multiple, identical stages | |
| JPS62258521A (ja) | Ａ−ｄ変換器 | |
| US5719576A (en) | Capacitor array digital/analog converter with compensation array for stray capacitance | |
| US4451820A (en) | Charge redistribution integratable D/A convertor | |
| US4983974A (en) | Analog-to-digital conversion by varying both inputs of a comparator utilizing successive approximation | |
| JPH0969761A (ja) | コンパレータ | |
| JP3891426B2 (ja) | 集積回路及びａ／ｄ変換回路 | |
| JPH043520A (ja) | 比較回路 | |
| JP3458634B2 (ja) | 多段比較器 | |
| JPS59154820A (ja) | Ｄ／ａ変換器 | |
| JP3086638B2 (ja) | デジタル−アナログ変換回路およびアナログ−デジタル変換回路 |