JP3124771B2 - 電気通信システムにおける誤った反響除去及び／又は等化を回避する方法及び装置 - Google Patents
電気通信システムにおける誤った反響除去及び／又は等化を回避する方法及び装置Info
- Publication number
- JP3124771B2 JP3124771B2 JP02507022A JP50702290A JP3124771B2 JP 3124771 B2 JP3124771 B2 JP 3124771B2 JP 02507022 A JP02507022 A JP 02507022A JP 50702290 A JP50702290 A JP 50702290A JP 3124771 B2 JP3124771 B2 JP 3124771B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- error signal
- adjustable
- filter
- echo cancellation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/235—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers combined with adaptive equaliser
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Facsimile Transmission Control (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】 〔技術の分野〕 本発明は電気通信システムにおけるD/A変換器及び／
又はA/D変換器内の非線形性から生じる誤つた反響（エ
コー）−除去及び／又は等化を回避する方法及び装置に
関し、誤差信号が適応反響除去用フイルタ及び／又は適
応等化用フイルタを更新する目的のために形成される。
又はA/D変換器内の非線形性から生じる誤つた反響（エ
コー）−除去及び／又は等化を回避する方法及び装置に
関し、誤差信号が適応反響除去用フイルタ及び／又は適
応等化用フイルタを更新する目的のために形成される。
“タツプ遅延線”種類のものであるデイジタルトラン
スバーサルフイルタは、所与の数の従来デイジタル値の
線形組合わせを形成するのに使用される。このようなフ
イルタは、このフイルタが配置されている信号通路が非
線形装置を含まないときにのみ電気通信システムにおい
て有効な反響−除去及び／又は等化を達成することがで
きる。反響除去フイルタは、２線−４線待の接続部に接
続される送信枝路と受信枝路との間に、通常、結合され
る。等化フイルタは、通常、受信枝路内に結合される。
送信枝路はD/A変換器を含み、これに反し、受信枝路はA
/D変換器を含む。D/A変換器及びA/D変換器は反響−除去
及び等香に関連しての主要な非線形性源であることが、
判明している。
スバーサルフイルタは、所与の数の従来デイジタル値の
線形組合わせを形成するのに使用される。このようなフ
イルタは、このフイルタが配置されている信号通路が非
線形装置を含まないときにのみ電気通信システムにおい
て有効な反響−除去及び／又は等化を達成することがで
きる。反響除去フイルタは、２線−４線待の接続部に接
続される送信枝路と受信枝路との間に、通常、結合され
る。等化フイルタは、通常、受信枝路内に結合される。
送信枝路はD/A変換器を含み、これに反し、受信枝路はA
/D変換器を含む。D/A変換器及びA/D変換器は反響−除去
及び等香に関連しての主要な非線形性源であることが、
判明している。
周知の方法によれば、例えば、EP,A1,0.240,055を見
ると、非線形性は受信枝路内のA/D変換器の下流に接続
された個別修正装置の援用で以て補償される。この装置
は修正値を発生し、この修正値はコンピユータ出力値に
加算される。
ると、非線形性は受信枝路内のA/D変換器の下流に接続
された個別修正装置の援用で以て補償される。この装置
は修正値を発生し、この修正値はコンピユータ出力値に
加算される。
非線形性によつて起こされる問題を回避する他の可能
性は、トランスバーサルフイルタの代わりに、いわゆる
テーブルフイルタを使用することである。テーブルフイ
ルタは、非線形性の起こるのに拘らず反響を除去しかつ
等化を達成するのに有効である。
性は、トランスバーサルフイルタの代わりに、いわゆる
テーブルフイルタを使用することである。テーブルフイ
ルタは、非線形性の起こるのに拘らず反響を除去しかつ
等化を達成するのに有効である。
しかしながら、これらの方法は、比較的複雑及び／又
は大形の機器の存在を必要とする。
は大形の機器の存在を必要とする。
逐次近似で以て動作するA/D変換器は、複数の二値重
み付け装置、例えば、キャパシタ又は電流源を有するD/
A変換器を含む。二値重み付け装置は、実際には、正確
性を満足するようには二値重み付けされていないゆえ
に、非線形性がこの種の変換器内で起こる。線形性を向
上する一つの方法は、重み付け装置の値を前記装置の製
造に関連して、例えば、レーザを援用してキャパシタの
一部を切り取ることによつて、調節することである。し
かしながら、この方法は高価につく。さらに、構成要素
値は温度等に依存して時間と共に変化し、その結果、耐
久的な線形性はこの方法においては得られない。
み付け装置、例えば、キャパシタ又は電流源を有するD/
A変換器を含む。二値重み付け装置は、実際には、正確
性を満足するようには二値重み付けされていないゆえ
に、非線形性がこの種の変換器内で起こる。線形性を向
上する一つの方法は、重み付け装置の値を前記装置の製
造に関連して、例えば、レーザを援用してキャパシタの
一部を切り取ることによつて、調節することである。し
かしながら、この方法は高価につく。さらに、構成要素
値は温度等に依存して時間と共に変化し、その結果、耐
久的な線形性はこの方法においては得られない。
逐次近似で以て動作するA/D変換器は、また、自己校
正することができ、このことは、二値重み付け装置の値
が監視されかつ規則間隔をおいて、例えば、各変換サイ
クルの後に、修正されることを意味する。例えば、容量
値の修正は、静電容量値をそれぞれ増大、減少するため
に小形の並列接続キャパシタを活性化又は不活性化する
ことによつて実施される。このことは、また、要求され
る校正サイクルを実行するための及び修正信号を発生す
るための追加の論理装置を用意することを要求する。同
時に、変換容量値は、校正サイクルを実施することの結
果、減少させられる。自己校正は、例えば、論文“自己
校正及びオーバーサンプリングはモノリシツクA/D変換
器におけるデイジタル回路にさらに余地を与える”、ED
N誌（“Self−calibration and oversampling make roo
m for more digital circuitry on monolithic ADCs"、
END、）1987年10月15日発行から知られる。
正することができ、このことは、二値重み付け装置の値
が監視されかつ規則間隔をおいて、例えば、各変換サイ
クルの後に、修正されることを意味する。例えば、容量
値の修正は、静電容量値をそれぞれ増大、減少するため
に小形の並列接続キャパシタを活性化又は不活性化する
ことによつて実施される。このことは、また、要求され
る校正サイクルを実行するための及び修正信号を発生す
るための追加の論理装置を用意することを要求する。同
時に、変換容量値は、校正サイクルを実施することの結
果、減少させられる。自己校正は、例えば、論文“自己
校正及びオーバーサンプリングはモノリシツクA/D変換
器におけるデイジタル回路にさらに余地を与える”、ED
N誌（“Self−calibration and oversampling make roo
m for more digital circuitry on monolithic ADCs"、
END、）1987年10月15日発行から知られる。
本発明の目的は、上述に従い非線形性から生じる誤つ
た反響−除去及び／又は等化を回避する方法、簡単であ
り及び複雑又は大形の機器を必要とすることなく機能す
る、並びに変換器の容量を減少させることのない方法
を、提供することにある。本発明の目的は、また、変換
器内の所与の装置、例えば、所与の構成要素の値を調整
してその結果、前記変換器内の非線形性を回避する適応
フイルタを更新する目的のために構成される誤差信号を
使用することによつて、達成される。実際には、信号
は、適当なアルゴリズムに従い個別論理装置内の変換器
を調節する目的のために形成される。
た反響−除去及び／又は等化を回避する方法、簡単であ
り及び複雑又は大形の機器を必要とすることなく機能す
る、並びに変換器の容量を減少させることのない方法
を、提供することにある。本発明の目的は、また、変換
器内の所与の装置、例えば、所与の構成要素の値を調整
してその結果、前記変換器内の非線形性を回避する適応
フイルタを更新する目的のために構成される誤差信号を
使用することによつて、達成される。実際には、信号
は、適当なアルゴリズムに従い個別論理装置内の変換器
を調節する目的のために形成される。
本発明は、後に掲げる請求の範囲に記載されている特
徴によつて特性付けられる。
徴によつて特性付けられる。
本発明を、いまから、付図を参照して詳細に説明する
が、これらの付図において、第１図は電気通信システム
における２線−４線間接続部内の送信枝路及び受信枝路
の部分を示す；第２図は第１図に示された受信枝路内に
組み込まれたA/D変換器の或る一部分の例を示す；第３
図は第１図に示された送信枝路内に組み込まれたD/A変
換器の部分を示すブロツク概略である；及び第４図は第
３図に示されたブロツクの実施例をさらに詳細に示す。
が、これらの付図において、第１図は電気通信システム
における２線−４線間接続部内の送信枝路及び受信枝路
の部分を示す；第２図は第１図に示された受信枝路内に
組み込まれたA/D変換器の或る一部分の例を示す；第３
図は第１図に示された送信枝路内に組み込まれたD/A変
換器の部分を示すブロツク概略である；及び第４図は第
３図に示されたブロツクの実施例をさらに詳細に示す。
第１図は、電気通信システムの部分を示す。数字11
は、デイジタルデータ信号が到来する送信枝路を示す。
これらの信号は、D/A変換器12に印加されかつこれか
ら、アナログ形で、２線−４線間接続部13に送られる。
後者は、中でも、また受信枝路14に接続され、この受信
枝路はA/D変換器15を含む。実際、送信枝路は、また、
この図には示されていない、受信フイルタ及び自動レベ
ル−制御装置を含む。数字16は、適応反響−除去フイル
タを示し、前記フイルタの入力は送信枝路11に接続され
及び前記フイルタの出力は受信枝路14内の減算装置17に
接続されている。減算装置17内に形成された差信号は適
応等化フイルタ18に印加され、このフイルタの出力は検
出器19に接続され、この検出器は受信信号を検出するよ
うに動作する。フイルタ16及び18を更新するための誤差
信号enは、周知の仕方において減算装置20内で形成され
る。しかしながら、反響及び等化フイルタの更新目的の
ための誤差信号を形成するに当たつては、他の方法も周
知である。
は、デイジタルデータ信号が到来する送信枝路を示す。
これらの信号は、D/A変換器12に印加されかつこれか
ら、アナログ形で、２線−４線間接続部13に送られる。
後者は、中でも、また受信枝路14に接続され、この受信
枝路はA/D変換器15を含む。実際、送信枝路は、また、
この図には示されていない、受信フイルタ及び自動レベ
ル−制御装置を含む。数字16は、適応反響−除去フイル
タを示し、前記フイルタの入力は送信枝路11に接続され
及び前記フイルタの出力は受信枝路14内の減算装置17に
接続されている。減算装置17内に形成された差信号は適
応等化フイルタ18に印加され、このフイルタの出力は検
出器19に接続され、この検出器は受信信号を検出するよ
うに動作する。フイルタ16及び18を更新するための誤差
信号enは、周知の仕方において減算装置20内で形成され
る。しかしながら、反響及び等化フイルタの更新目的の
ための誤差信号を形成するに当たつては、他の方法も周
知である。
これまでに説明されたこのシステムのこの部分は、技
術的に周知の部分を形成する。しかしながら、本発明に
よれば、誤差信号enは、なおまた、D/A変換器12及びA/D
変換器15を調節するのに使用される。この目的のため
に、２つの論理装置21及び22が含まれ、これらの装置
は、これから後にさらに詳細に説明されるように、適当
なアルゴリズムに従い変換器制御信号を形成する。
術的に周知の部分を形成する。しかしながら、本発明に
よれば、誤差信号enは、なおまた、D/A変換器12及びA/D
変換器15を調節するのに使用される。この目的のため
に、２つの論理装置21及び22が含まれ、これらの装置
は、これから後にさらに詳細に説明されるように、適当
なアルゴリズムに従い変換器制御信号を形成する。
適応等化フイルタは、２線−４線接続部以外の箇所に
おいても使用されることができる。したがつて、本発明
の応用は、このような接続部に限定されない。
おいても使用されることができる。したがつて、本発明
の応用は、このような接続部に限定されない。
第２図は、第１図の実施例のA/D変換器15内に含まれ
るD/A変換器の例を示す。この例によれば、A/D変換器
は、逐次近似の原理に従い動作することを意図してお
り、複数の相互二値重み付けキャパシタC0−CIを有する
D/A変換器を含む。これらのキャパシタの静電容量値が
これらのキャパシタと同じ方法において設計されるとき
は、指標ｉを有するキャパシタの静電容量Ciは理想的に
はC0/2iに等しい。しかしながら、キャパシタC1−CIの
静電容量は可変であり、このことが、キャパシタC0−CI
が正確に二値重み付けされないとき、これらの静電容量
を修正することを可能にする。これらのキャパシタは、
周知の仕方で、それぞれの制御可能スイツチを介して基
準電圧VRに接続されるか又は接地される。d0−dIで指示
される制御信号は、これらのスイツチに印加される。こ
れらの制御信号の各々は、“1"又は“0"のいずれかであ
る。
るD/A変換器の例を示す。この例によれば、A/D変換器
は、逐次近似の原理に従い動作することを意図してお
り、複数の相互二値重み付けキャパシタC0−CIを有する
D/A変換器を含む。これらのキャパシタの静電容量値が
これらのキャパシタと同じ方法において設計されるとき
は、指標ｉを有するキャパシタの静電容量Ciは理想的に
はC0/2iに等しい。しかしながら、キャパシタC1−CIの
静電容量は可変であり、このことが、キャパシタC0−CI
が正確に二値重み付けされないとき、これらの静電容量
を修正することを可能にする。これらのキャパシタは、
周知の仕方で、それぞれの制御可能スイツチを介して基
準電圧VRに接続されるか又は接地される。d0−dIで指示
される制御信号は、これらのスイツチに印加される。こ
れらの制御信号の各々は、“1"又は“0"のいずれかであ
る。
上述の自己校正変換器の場合のような、個別校正サイ
クル中に個別校正装置を以てする可変静電容量の修正の
代わりに、本発明においては、エコー及び等化フィルタ
の更新用に形成された誤差信号enが、可変静電容量値を
調節する目的のためにも、使用される。誤差信号enが第
１図に示された仕方において形成されるときは、静電容
量値は、例えば、次のアルゴリズムに従い、サンプリン
グ時間点ｎにおいて調節される： Ｃi,n＋１＝Ｃi,n＋sign（en）・sign（ADn）・ｄi,n・dC, ここに Ｃi,nはサンプリング時間点ｎにおけるコンデンサCi
の静電容量であり、 ADnは第２図に示されるD/A変換器を含むD/A変換器か
らのサンプリング時間点ｎにおける開始信号であり； ｄi,nはサンプリング時間点ｎにおいてキャパシタCi
に対するスイツチを制御する制御値、すなわち、“1"又
は“0"であり、；及び dCは静電容量を変化させる増分値である。
クル中に個別校正装置を以てする可変静電容量の修正の
代わりに、本発明においては、エコー及び等化フィルタ
の更新用に形成された誤差信号enが、可変静電容量値を
調節する目的のためにも、使用される。誤差信号enが第
１図に示された仕方において形成されるときは、静電容
量値は、例えば、次のアルゴリズムに従い、サンプリン
グ時間点ｎにおいて調節される： Ｃi,n＋１＝Ｃi,n＋sign（en）・sign（ADn）・ｄi,n・dC, ここに Ｃi,nはサンプリング時間点ｎにおけるコンデンサCi
の静電容量であり、 ADnは第２図に示されるD/A変換器を含むD/A変換器か
らのサンプリング時間点ｎにおける開始信号であり； ｄi,nはサンプリング時間点ｎにおいてキャパシタCi
に対するスイツチを制御する制御値、すなわち、“1"又
は“0"であり、；及び dCは静電容量を変化させる増分値である。
ｄi,nが“1"又は“0"であるかどうかに依存して、新
値Ｃi,n＋１が、このアルゴリズムに従つて、Ｃi,n±dC
であるか又は変化しないでＣi,nに等しいかのいずれか
であろう。この場合、キャパシタCiが接地されていると
き、すなわち、このキャパシタがこの変換器の出力に寄
与しないとき制御値ｄi,nは零であると、仮定される。
したがつて、この時刻に活性できるキャパシタの静電容
量値のみが調節される。
値Ｃi,n＋１が、このアルゴリズムに従つて、Ｃi,n±dC
であるか又は変化しないでＣi,nに等しいかのいずれか
であろう。この場合、キャパシタCiが接地されていると
き、すなわち、このキャパシタがこの変換器の出力に寄
与しないとき制御値ｄi,nは零であると、仮定される。
したがつて、この時刻に活性できるキャパシタの静電容
量値のみが調節される。
上述に従うアルゴリズムは、正の期待値を有する誤差
信号enが２つの異なる場合に形成されるという事実によ
つて説明される： １）A/D変換器15からの出力信号が、正でありかつ、も
しこの変換器が線形であつたとした場合の出力信号より
も大きい。このことは、静電容量値が過剰に小さいとき
に、起こる。この調節によつて達成される平均的な結果
は、キャパシタCiの静電容量値の増大であり、これは誤
差信号の期待値とA/D変換器の出力信号の双方が正であ
るからである。
信号enが２つの異なる場合に形成されるという事実によ
つて説明される： １）A/D変換器15からの出力信号が、正でありかつ、も
しこの変換器が線形であつたとした場合の出力信号より
も大きい。このことは、静電容量値が過剰に小さいとき
に、起こる。この調節によつて達成される平均的な結果
は、キャパシタCiの静電容量値の増大であり、これは誤
差信号の期待値とA/D変換器の出力信号の双方が正であ
るからである。
２）A/D変換器から出力信号が、負でありかつそれがも
しこの変換器が線形であつたとした場合の出力信号より
も小さい絶対値を有する。このことは、静電容量値が過
剰に大きいときに、起こり、かつこの調節によつて達成
される平均的結果はキャパシタCiの静電容量値の減少で
あり、これは誤差信号の期待値が正でありかつA/D変換
器の出力信号が負であるからである。
しこの変換器が線形であつたとした場合の出力信号より
も小さい絶対値を有する。このことは、静電容量値が過
剰に大きいときに、起こり、かつこの調節によつて達成
される平均的結果はキャパシタCiの静電容量値の減少で
あり、これは誤差信号の期待値が正でありかつA/D変換
器の出力信号が負であるからである。
負の期待値を有する誤差信号enは、次の２つの場合に
形成される： １）A/D変換器からの出力信号は、正でありかつもしこ
の変換器が線形であつたとした場合の出力信号よりは小
さい。このことは、キャパシタ値が過剰に大きいとき
に、起こる。
形成される： １）A/D変換器からの出力信号は、正でありかつもしこ
の変換器が線形であつたとした場合の出力信号よりは小
さい。このことは、キャパシタ値が過剰に大きいとき
に、起こる。
２）A/D変換器からの出力信号は負であり、かつもしこ
の変換器が線形であつたとした場合よりは大きい絶対値
を有する。このことは、キャパシタ値が過剰に小さいと
きに、起こる。
の変換器が線形であつたとした場合よりは大きい絶対値
を有する。このことは、キャパシタ値が過剰に小さいと
きに、起こる。
キャパシタC0は、基準として使用されかつ調節されな
いが、これはキャパシタC0−CIが正確に二値重み付けさ
れるように制御されることができたとしても、全てが過
剰に高いか又は過剰に低い値を有するならば、この変換
器に誤り出力値を与えさせるであろうからである。
いが、これはキャパシタC0−CIが正確に二値重み付けさ
れるように制御されることができたとしても、全てが過
剰に高いか又は過剰に低い値を有するならば、この変換
器に誤り出力値を与えさせるであろうからである。
例えば、調節可能キャパシタは、その各々が適当な数
の小キャパシタを含み、各々が上述に従い静電容量dCを
有する。調節可能キャパシタは、また、例えば、１つの
それぞれ大きなキャパシタと共に静電容量を調節するこ
とを意図した適当な数の小キャパシタを含む。
の小キャパシタを含み、各々が上述に従い静電容量dCを
有する。調節可能キャパシタは、また、例えば、１つの
それぞれ大きなキャパシタと共に静電容量を調節するこ
とを意図した適当な数の小キャパシタを含む。
A/D変換器15は、二値重み付けキャパシタを含む必要
はない。これらのキャパシタは、周知の仕方において、
二値重み付け電流源と置換され、これらの電流源は、ス
イッチを用いて、加算電流に寄与したり、寄与しなかっ
たりする。
はない。これらのキャパシタは、周知の仕方において、
二値重み付け電流源と置換され、これらの電流源は、ス
イッチを用いて、加算電流に寄与したり、寄与しなかっ
たりする。
調節装置の値を調節可能にするためには、個別調節信
号を、例えば、説明されたアルゴリズムに従つて編集す
ることが必要である。信号は簡単な論理ブロツクによつ
て編集されることができるが、これはこの信号が関連す
る値が増大するか、減少するか又は変化しないままでい
るかをどうかを開示することのみ必要であるからであ
る。
号を、例えば、説明されたアルゴリズムに従つて編集す
ることが必要である。信号は簡単な論理ブロツクによつ
て編集されることができるが、これはこの信号が関連す
る値が増大するか、減少するか又は変化しないままでい
るかをどうかを開示することのみ必要であるからであ
る。
もちろん、説明されたアルゴリズム以外のアルゴリズ
ムを使用することも考えられる。例えば、もつぱら前記
誤差信号enの符号である代わりに前記信号の値を使用す
ることも可能である。しかしながら、制御信号を形成す
るために要求される論理ブロツクの構成は、もつぱら誤
差信号の符号が使用される場合よりも、僅かながら複雑
であり、これは制御信号にとつて、もつぱら、正、負又
は零の代わりに変化の大きさを明示することが必要であ
るからである。
ムを使用することも考えられる。例えば、もつぱら前記
誤差信号enの符号である代わりに前記信号の値を使用す
ることも可能である。しかしながら、制御信号を形成す
るために要求される論理ブロツクの構成は、もつぱら誤
差信号の符号が使用される場合よりも、僅かながら複雑
であり、これは制御信号にとつて、もつぱら、正、負又
は零の代わりに変化の大きさを明示することが必要であ
るからである。
第３図は、第１図のD/A変換器12の部分を示すブロツ
ク概略の例を示す。ここに示された、実施例の変換器は
４つの出力レベルに対して構成され、４つの電圧発生ブ
ロツク31−34及びスイツチ35を含む。このスイツチは、
矢で以て符号的に記された到来デイジタル信号によつて
制御され、かつデイジタル信号の値に依存して電圧発生
ブロツクの１つを変換器出力に接続するように動作す
る。ブロツク31−34は、電圧3Vo、Vo、−Vo、及び−3Vo
を前記の順に発生することを意図している。ブロツク3
1,33及び34によつて発生された電圧は、調節されること
ができ、この調節は、もしこれらの電圧がブロツク32に
よつて発生される電圧に対してこれらの電圧の理想値か
ら偏向するならば、これらの電圧を修正することを可能
とし、ブロツク32の出力は固定基準として利用される。
ク概略の例を示す。ここに示された、実施例の変換器は
４つの出力レベルに対して構成され、４つの電圧発生ブ
ロツク31−34及びスイツチ35を含む。このスイツチは、
矢で以て符号的に記された到来デイジタル信号によつて
制御され、かつデイジタル信号の値に依存して電圧発生
ブロツクの１つを変換器出力に接続するように動作す
る。ブロツク31−34は、電圧3Vo、Vo、−Vo、及び−3Vo
を前記の順に発生することを意図している。ブロツク3
1,33及び34によつて発生された電圧は、調節されること
ができ、この調節は、もしこれらの電圧がブロツク32に
よつて発生される電圧に対してこれらの電圧の理想値か
ら偏向するならば、これらの電圧を修正することを可能
とし、ブロツク32の出力は固定基準として利用される。
ブロツク31,33及び34からの電圧は、例えば、次の２
段アルゴリズムに従つて調節される： ここに ｓはブロツク31,33及び34のうちどれがサンプリング
時間点ｎにおいてこの変換器の出力電圧を形成したかを
指示し、 Ｖs,nはサンプリング時間点ｎにおけるブロツクｓか
らの電圧であり、 ｉは調節可能電圧を有す前記ブロツクのうちから選択
された１つのブロツクを指示し、 enは上述に従う、誤差信号であり、 Voは固定基準電圧であり、及び dVは電圧変化に対する増分大きさである。
段アルゴリズムに従つて調節される： ここに ｓはブロツク31,33及び34のうちどれがサンプリング
時間点ｎにおいてこの変換器の出力電圧を形成したかを
指示し、 Ｖs,nはサンプリング時間点ｎにおけるブロツクｓか
らの電圧であり、 ｉは調節可能電圧を有す前記ブロツクのうちから選択
された１つのブロツクを指示し、 enは上述に従う、誤差信号であり、 Voは固定基準電圧であり、及び dVは電圧変化に対する増分大きさである。
この変換器からの過剰に大きい出力電圧は正誤り信号
enを生じ、かつこの逆のことも云える。このアルゴリズ
ムから、例えば、誤差信号が正のとき電圧値が減少する
ことは、明らかであろう。第１段において、すなわち、
サンプリング時間点ｎとｎ＋１との間において、新電圧
値がサンプリング時間点ｎにおいてこの変換器の出力電
圧を形成したブロツクに印加される。第２段において、
すなわち、時間点ｎ＋1/2とｎ＋１との間において、新
電圧が、調節可能電圧を持つて全てのブロツクに対し
て、すなわち、また、サンプリング時間点ｎにおいてこ
の変換器の出力電圧を形成したかつ時間点ｎ＋1/2にお
いて新値を指定されるブロツクに対して、決定される。
このアルゴリズムの第２段における括弧内に含まれる式
は、全てのブロツクからの電圧値の和を構成する。この
和は、理想的には、零に等しい。もつぱらこのアルゴリ
ズムの第１段が使用されるような場合には、誤差信号は
いわゆる最小に向けてではなくいわゆる極小に向けて収
束するであろう、ことが云える。
enを生じ、かつこの逆のことも云える。このアルゴリズ
ムから、例えば、誤差信号が正のとき電圧値が減少する
ことは、明らかであろう。第１段において、すなわち、
サンプリング時間点ｎとｎ＋１との間において、新電圧
値がサンプリング時間点ｎにおいてこの変換器の出力電
圧を形成したブロツクに印加される。第２段において、
すなわち、時間点ｎ＋1/2とｎ＋１との間において、新
電圧が、調節可能電圧を持つて全てのブロツクに対し
て、すなわち、また、サンプリング時間点ｎにおいてこ
の変換器の出力電圧を形成したかつ時間点ｎ＋1/2にお
いて新値を指定されるブロツクに対して、決定される。
このアルゴリズムの第２段における括弧内に含まれる式
は、全てのブロツクからの電圧値の和を構成する。この
和は、理想的には、零に等しい。もつぱらこのアルゴリ
ズムの第１段が使用されるような場合には、誤差信号は
いわゆる最小に向けてではなくいわゆる極小に向けて収
束するであろう、ことが云える。
第４図は、第３図に示されたブロツクのさらに詳細な
実施例を示す。ブロツク31−34の各々は、第４図の４つ
の枝路31−34の１つからなり、これらの枝路の全ては電
圧Voを得る。枝路32には緩衝増幅器が含まれているのみ
であり、この枝路において電圧Voが発生される。電圧3V
o、−Vo及び−3Voは、いわゆるスイッチト・キャパシタ
を援用して周知の仕方において枝路31,33及び34に発生
される。これらの枝路は、中でも、Ph1−Ph3で指示され
た複数のスイツチを含む。各変換局相中において、第１
時限中にPh1で指示されたスイツチは閉じ、第２時限中
にPh2で指示されたスイツチが閉じ、等の以下同様の動
作をとる。枝路31,33及び34の各々は、中でも、C41−C
43で指示される可変キャパシタ及びC44−C46で指示され
る固定積分キャパシタを有する積分器を含む。各枝路か
らの出力電圧は、可変キャパシタの静電容量と積分キャ
パシタの静電容量との間の商、例えば、C41/C44に比例
する。もし可変キャパシタC41−C43が等しい大きさであ
ると仮定するならば、この例においては、C44はC41/3に
等しく、C45はＣ4.1に等しく、及びC46はC41/3に等しい
であろう。この図から明らかであるように、可変キャパ
シタC42−C43上のスイツチは枝路33及び34においては枝
路31におけるのと同じ順に切り替えられないゆえに、枝
路33及び34からの負電圧が起こる。
実施例を示す。ブロツク31−34の各々は、第４図の４つ
の枝路31−34の１つからなり、これらの枝路の全ては電
圧Voを得る。枝路32には緩衝増幅器が含まれているのみ
であり、この枝路において電圧Voが発生される。電圧3V
o、−Vo及び−3Voは、いわゆるスイッチト・キャパシタ
を援用して周知の仕方において枝路31,33及び34に発生
される。これらの枝路は、中でも、Ph1−Ph3で指示され
た複数のスイツチを含む。各変換局相中において、第１
時限中にPh1で指示されたスイツチは閉じ、第２時限中
にPh2で指示されたスイツチが閉じ、等の以下同様の動
作をとる。枝路31,33及び34の各々は、中でも、C41−C
43で指示される可変キャパシタ及びC44−C46で指示され
る固定積分キャパシタを有する積分器を含む。各枝路か
らの出力電圧は、可変キャパシタの静電容量と積分キャ
パシタの静電容量との間の商、例えば、C41/C44に比例
する。もし可変キャパシタC41−C43が等しい大きさであ
ると仮定するならば、この例においては、C44はC41/3に
等しく、C45はＣ4.1に等しく、及びC46はC41/3に等しい
であろう。この図から明らかであるように、可変キャパ
シタC42−C43上のスイツチは枝路33及び34においては枝
路31におけるのと同じ順に切り替えられないゆえに、枝
路33及び34からの負電圧が起こる。
第４図によるD/A変換器の場合には、枝路31における
電圧変化の増分大きさdVはdC41/C44に比例し、ここにdC
41はキャパシタC41の静電容量の最小可能変化を示す。
電圧変化の増分大きさdVを全ての枝路において等しいも
のにするために、最小可能静電容量変化は異なる枝路に
おいて異なる値を与えられ、その結果、容量変化がその
関連する枝路内の積分キャパシタに適応させられる。適
当なアルゴリズムに従い、D/A変換器に印加される制御
信号を形成する論理装置内の容量変化の適応を実施する
ことも、考えられる。
電圧変化の増分大きさdVはdC41/C44に比例し、ここにdC
41はキャパシタC41の静電容量の最小可能変化を示す。
電圧変化の増分大きさdVを全ての枝路において等しいも
のにするために、最小可能静電容量変化は異なる枝路に
おいて異なる値を与えられ、その結果、容量変化がその
関連する枝路内の積分キャパシタに適応させられる。適
当なアルゴリズムに従い、D/A変換器に印加される制御
信号を形成する論理装置内の容量変化の適応を実施する
ことも、考えられる。
代替として、キャパシタC41−C43の代わりに積分キャ
パシタC44−C46を、もとより、可変とすることもでき
る。
パシタC44−C46を、もとより、可変とすることもでき
る。
Claims (6)
- 【請求項１】適応エコー除去フィルタ（16）及び／又は
適応等化フィルタ（18）を更新するために誤差信号
（en）が形成される電気通信システムにおいてD/A変換
器（12）及び／又はA/D変換器（15）における非線形性
から生じる誤ったエコー除去及び／又は等化を回避する
方法であって、 前記誤差信号（en）を利用して、所定のアルゴリズムに
従い、前記誤差信号（en）を極小に向けて収束させるよ
うに前記D/A変換器（12）の調節可能な或る与えられた
構成要素に対する設定値を調節すること、及び／又は、
前記誤差信号（en）を利用して、所定のアルゴリズムに
従い、前記A/D変換器（15）の出力がその特性が線形で
あった場合の出力に収束するように前記A/D変換器（1
5）の調節可能な或る与えられた構成要素に対する設定
値を調節することを特徴とする前記回避する方法。 - 【請求項２】適応エコー除去フィルタ（16）及び／又は
適応等化フィルタ（18）を含み、さらに前記フィルタの
少なくとも一方を更新するための誤差信号（en）を発生
する装置（20）を含む電気通信システムにおいてD/A変
換に関連して起こる非線形性から生じる誤ったエコー除
去及び／又は等化を回避する装置であって、 調節可能な或る与えられた構成要素（C41−C43）を有す
るD/A変換器（12）と、 前記誤差信号（en）を利用して、所定のアルゴリズムに
従い、前記誤差信号（en）を極小に向けて収束するよう
に前記D/A変換器（12）の前記調節可能な構成要素に対
する設定値を調節する論理装置（21）と を包含することを特徴とする前記回避する装置。 - 【請求項３】請求の範囲第２項記載の回避する装置にお
いて、前記D/A変換器（12）は、スイッチト・キャパシ
タをもつ複数の枝路（31,33,34）を含み、前記枝路の各
々はキャパシタ（C44−C46）を含む積分器と直列に接続
された第１キャパシタ（C41−C43）を含み、および前記
調節可能な構成要素は各枝路内の前記キャパシタ（例え
ば、C41−C44）の１つを含むことを特徴とする前記装
置。 - 【請求項４】請求の範囲第３項記載の回避する装置にお
いて、前記D/A変換器（12）は、さらに、固定電圧
（VO）を発生する枝路（32）を含むことを特徴とする前
記装置。 - 【請求項５】適応エコー除去フィルタ（16）及び／又は
適応等化フィルタ（18）を含み、さらに前記フィルタの
少なくとも一方を更新するための誤差信号（en）を発生
する装置（20）を含む電気通信システムにおいてA/D変
換に関連して起こる非線形線から生じる誤ったエコー除
去及び／又は等化を回避する装置であって、 調節可能な或る与えられた構成要素（C1−CI）を有する
A/D変換器（15）と、 前記誤差信号（en）を利用して、所定のアルゴリズムに
従い、前記A/D変換器（15）の出力がその特性が線形で
あった場合の出力に収束するように前記A/D変換器（1
5）の前記調節可能な構成要素に対する設定値を調節す
る論理装置（22）と を包含することを特徴とする前記回避する装置。 - 【請求項６】請求の範囲第５項記載の回避する装置にお
いて、前記A/D変換器（15）は複数個の二値重み付け構
成要素（C0−CI）、例えば、複数個のキャパシタを含
み、前記重み付け構成要素の１つ（C0）の値は固定さ
れ、残りの重み付け構成要素（C1−CI）の値は調節可能
であり、及び前記調節可能な構成要素は調節可能値を有
する二値重み付け構成要素を含むことを特徴とする前記
回避する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8901542-4 | 1989-04-27 | ||
| SE8901542A SE463589B (sv) | 1989-04-27 | 1989-04-27 | Foerfarande foer att undvika felaktig ekoeliminering och/eller utjaemning till foeljd av olinjaeriteter i en d/a-omvandlare och/eller en a/d-omvandlare i en telekommunikationsanlaeggning, samt anordning foer utoevande av foerfarandet i samband med d/a-omvandling och anordning foer utoevande av foerfarandet i samband med a/d-omvandling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505661A JPH03505661A (ja) | 1991-12-05 |
| JP3124771B2 true JP3124771B2 (ja) | 2001-01-15 |
Family
ID=20375822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02507022A Expired - Fee Related JP3124771B2 (ja) | 1989-04-27 | 1990-03-20 | 電気通信システムにおける誤った反響除去及び／又は等化を回避する方法及び装置 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US5189637A (ja) |
| EP (1) | EP0399968B1 (ja) |
| JP (1) | JP3124771B2 (ja) |
| KR (1) | KR950014543B1 (ja) |
| AU (1) | AU622799B2 (ja) |
| BR (1) | BR9006719A (ja) |
| CA (1) | CA2030623C (ja) |
| DE (1) | DE69006634T2 (ja) |
| DK (1) | DK0399968T3 (ja) |
| ES (1) | ES2049459T3 (ja) |
| FI (1) | FI100371B (ja) |
| IE (1) | IE65531B1 (ja) |
| NO (1) | NO302008B1 (ja) |
| SE (1) | SE463589B (ja) |
| WO (1) | WO1990013185A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157653A (en) * | 1990-08-03 | 1992-10-20 | Coherent Communications Systems Corp. | Residual echo elimination with proportionate noise injection |
| SE501248C2 (sv) * | 1993-05-14 | 1994-12-19 | Ericsson Telefon Ab L M | Metod och ekosläckare för ekoutsläckning med ett antal kaskadkopplade adaptiva filter |
| US5812537A (en) * | 1995-09-29 | 1998-09-22 | Paradyne Corporation | Echo canceling method and apparatus for data over cellular |
| US5650954A (en) * | 1996-01-30 | 1997-07-22 | Seagate Technology, Inc. | Frequency and time domain adaptive filtration in a sampled communication channel |
| DE19611941C1 (de) * | 1996-03-26 | 1997-12-11 | Siemens Ag | Schaltungsanordnung zur Leitungsanpassung und Echounterdrückung |
| US6184692B1 (en) * | 1997-10-29 | 2001-02-06 | Lucent Technologies, Inc. | Loop back test apparatus and technique |
| US6028929A (en) * | 1997-11-14 | 2000-02-22 | Tellabs Operations, Inc. | Echo canceller employing dual-H architecture having improved non-linear echo path detection |
| EP1127423B1 (en) * | 1998-11-02 | 2005-11-23 | Broadcom Corporation | Measurement of nonlinear distortion in transmitters |
| DE10005620A1 (de) | 2000-02-09 | 2001-08-30 | Infineon Technologies Ag | Schaltungsanordnung |
| US6813311B1 (en) | 2000-03-14 | 2004-11-02 | Globespan Virata Corporation | Non-linear echo cancellation for wireless modems and the like |
| DE10318603B4 (de) * | 2003-04-24 | 2005-03-10 | Infineon Technologies Ag | Eingangsempfängerschaltung |
| US20050035891A1 (en) * | 2003-08-14 | 2005-02-17 | Tripath Technology, Inc. | Digital-to-analog converter with level control |
| JP2009135595A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | スイッチトキャパシタ回路、スイッチトキャパシタフィルタ、およびシグマデルタａｄ変換器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3732410A (en) * | 1969-12-22 | 1973-05-08 | Postmaster Department Res Labo | Self adaptive filter and control circuit therefor |
| US4200863A (en) * | 1977-10-03 | 1980-04-29 | The Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
| US4129863A (en) * | 1977-10-03 | 1978-12-12 | Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
| US4476456A (en) * | 1981-11-03 | 1984-10-09 | Texas Instruments Incorporated | Combination of an analog to digital converter and sampling switch |
| US4669116A (en) * | 1982-12-09 | 1987-05-26 | Regents Of The University Of California | Non-linear echo cancellation of data signals |
| NL8600815A (nl) * | 1986-03-28 | 1987-10-16 | At & T & Philips Telecomm | Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting. |
| NL8700983A (nl) * | 1987-04-27 | 1988-11-16 | Philips Nv | Digitaal-analoog omzetter. |
| DE3778702D1 (de) * | 1987-10-30 | 1992-06-04 | Ibm | Analog-digital/digital-analogwandlersystem und geraet zur echoannullierung unter verwendung eines solchen systems. |
| US4999830A (en) * | 1989-09-25 | 1991-03-12 | At&T Bell Laboratories | Communication system analog-to-digital converter using echo information to improve resolution |
| US4977591A (en) * | 1989-11-17 | 1990-12-11 | Nynex Corporation | Dual mode LMS nonlinear data echo canceller |
-
1989
- 1989-04-27 SE SE8901542A patent/SE463589B/sv not_active IP Right Cessation
-
1990
- 1990-03-20 CA CA002030623A patent/CA2030623C/en not_active Expired - Fee Related
- 1990-03-20 DE DE69006634T patent/DE69006634T2/de not_active Expired - Fee Related
- 1990-03-20 DK DK90850106.7T patent/DK0399968T3/da active
- 1990-03-20 BR BR909006719A patent/BR9006719A/pt not_active IP Right Cessation
- 1990-03-20 WO PCT/SE1990/000177 patent/WO1990013185A1/en active IP Right Grant
- 1990-03-20 AU AU55638/90A patent/AU622799B2/en not_active Ceased
- 1990-03-20 ES ES90850106T patent/ES2049459T3/es not_active Expired - Lifetime
- 1990-03-20 EP EP90850106A patent/EP0399968B1/en not_active Expired - Lifetime
- 1990-03-20 JP JP02507022A patent/JP3124771B2/ja not_active Expired - Fee Related
- 1990-03-26 US US07/498,755 patent/US5189637A/en not_active Expired - Fee Related
- 1990-04-25 IE IE146690A patent/IE65531B1/en not_active IP Right Cessation
- 1990-11-22 KR KR90702496A patent/KR950014543B1/ko not_active IP Right Cessation
- 1990-11-28 NO NO905147A patent/NO302008B1/no not_active IP Right Cessation
- 1990-12-04 FI FI905993A patent/FI100371B/sv not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69006634D1 (de) | 1994-03-24 |
| FI100371B (sv) | 1997-11-14 |
| BR9006719A (pt) | 1991-08-06 |
| SE8901542L (sv) | 1990-10-28 |
| KR950014543B1 (en) | 1995-12-05 |
| IE65531B1 (en) | 1995-11-01 |
| IE901466L (en) | 1990-10-27 |
| WO1990013185A1 (en) | 1990-11-01 |
| US5189637A (en) | 1993-02-23 |
| KR920700498A (ko) | 1992-02-19 |
| DE69006634T2 (de) | 1994-05-26 |
| CA2030623A1 (en) | 1990-10-28 |
| NO905147D0 (no) | 1990-11-28 |
| JPH03505661A (ja) | 1991-12-05 |
| EP0399968A1 (en) | 1990-11-28 |
| FI905993A0 (fi) | 1990-12-04 |
| CA2030623C (en) | 2001-10-16 |
| ES2049459T3 (es) | 1994-04-16 |
| SE463589B (sv) | 1990-12-10 |
| DK0399968T3 (da) | 1994-06-06 |
| AU5563890A (en) | 1990-11-16 |
| EP0399968B1 (en) | 1994-02-16 |
| NO302008B1 (no) | 1998-01-05 |
| SE8901542D0 (sv) | 1989-04-27 |
| NO905147L (no) | 1990-11-28 |
| AU622799B2 (en) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3124771B2 (ja) | 電気通信システムにおける誤った反響除去及び／又は等化を回避する方法及び装置 | |
| US5381148A (en) | Method and apparatus for calibrating a gain control circuit | |
| US5355101A (en) | Quadrature modulator having circuit for correcting phase error | |
| GB2202100A (en) | Analogue-to-digital converter | |
| US7729429B1 (en) | Active replica transformer hybrid | |
| JP2008507932A (ja) | アンチジッタ回路 | |
| WO1994019872A1 (en) | One-bit analog-to-digital converters and digital-to-analog converters using an adaptive filter having two regimes of operation | |
| KR20090033980A (ko) | 이중 ＣＤＳ／ＰｘＧＡ 회로 | |
| KR0183767B1 (ko) | 디지탈 데이타 레벨 조정 회로 | |
| US6920471B2 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
| US5148169A (en) | Method and apparatus for conversion of the sampled signal of an analog input signal | |
| KR100364796B1 (ko) | 디씨 오프셋(ｄｃ ｏｆｆｓｅｔ) 제거회로 | |
| JP3107006B2 (ja) | 音場拡大器 | |
| GB2195068A (en) | Switched capacitor filters | |
| FI92123B (fi) | Sisääntulosignaalin tason säätäminen ylinäytteistetyssä A/D-muuntimessa | |
| SU1481879A1 (ru) | Устройство преобразовани аналоговых сигналов | |
| JPH0638507Y2 (ja) | 受信装置 | |
| JPS6080348A (ja) | オフセツト補償回路 | |
| SU752141A2 (ru) | Адаптивный измерительный преобразователь | |
| JPH04178025A (ja) | 信号変換回路 | |
| JPS63190428A (ja) | デイジタル・アナログ変換装置 | |
| JPH0640622B2 (ja) | オ−ト・ゼロ回路 | |
| JPS63204925A (ja) | エコ−キヤンセラ | |
| JPH0220008B2 (ja) | ||
| JPS63263927A (ja) | エコ−キヤンセラ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |