JPH04178025A - 信号変換回路 - Google Patents
信号変換回路Info
- Publication number
- JPH04178025A JPH04178025A JP30679990A JP30679990A JPH04178025A JP H04178025 A JPH04178025 A JP H04178025A JP 30679990 A JP30679990 A JP 30679990A JP 30679990 A JP30679990 A JP 30679990A JP H04178025 A JPH04178025 A JP H04178025A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- conversion
- inverted
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 58
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は特に高精度が要求されるD/A変換やA/D
変換に適用される信号変換回路に関する。
変換に適用される信号変換回路に関する。
(従来の技術)
D/AコンバータやA/Dコンバータを構成スる場合、
その変換精度をいかによくするかが重要なポイントとな
る。そのためには、コストか犠牲になることがよくある
。例えば、ラダー型のD/Aコンバータでは、抵抗の精
度かD/A変換精度に直接動いてくるため、製造時の抵
抗のばらつきが問題になる。対処策として、ばらつく抵
抗の抵抗値をレーザトリミング等の手法を用いて微調整
したり、可変抵抗を用いて補償することか行われている
。
その変換精度をいかによくするかが重要なポイントとな
る。そのためには、コストか犠牲になることがよくある
。例えば、ラダー型のD/Aコンバータでは、抵抗の精
度かD/A変換精度に直接動いてくるため、製造時の抵
抗のばらつきが問題になる。対処策として、ばらつく抵
抗の抵抗値をレーザトリミング等の手法を用いて微調整
したり、可変抵抗を用いて補償することか行われている
。
また、複数のD/Aコンバータを用いて同しデータをア
ナログに変換させ、その結果をアナログ加算することで
調整をなくして精度を上げる方法も実施されている。第
10図に2つのD/Aコンバータを用いた従来例を示す
。入力端子51からディジタルデータDinを入力し、
2つのD/Aコンバータ52.53にそれぞれ入力され
、それぞれアナログに変換された信号を加算し、ローパ
スフィルタ54を介して出力端子55にアナログデータ
Aoutを得る。
ナログに変換させ、その結果をアナログ加算することで
調整をなくして精度を上げる方法も実施されている。第
10図に2つのD/Aコンバータを用いた従来例を示す
。入力端子51からディジタルデータDinを入力し、
2つのD/Aコンバータ52.53にそれぞれ入力され
、それぞれアナログに変換された信号を加算し、ローパ
スフィルタ54を介して出力端子55にアナログデータ
Aoutを得る。
アナログに変換する際の変換誤差がデータと相開かなく
ランダムな場合、2つのD/Aコンバータ出力を加算す
ると、信号レベルは2倍になるが誤差成分はそのままな
ので信号対雑音比(SN比)は、3(dB)程の改善が
見込める。オフセットも同様に減少することができる。
ランダムな場合、2つのD/Aコンバータ出力を加算す
ると、信号レベルは2倍になるが誤差成分はそのままな
ので信号対雑音比(SN比)は、3(dB)程の改善が
見込める。オフセットも同様に減少することができる。
さらに高精度化を図るなら、DAコンバータの数を増や
せば良い。
せば良い。
この場合、M個のD/Aコンバータを用いたとすると1
01ogM101oの改善となる。
01ogM101oの改善となる。
第11図(a)に第10図のD/Amンバータ52の入
出力特性、同図(b)に第10図のD/Aコンバータ5
3の入出力特性を示す。同図(c)はコレらD/Aコン
バータ52.53の加算結果を1/2した特性である。
出力特性、同図(b)に第10図のD/Aコンバータ5
3の入出力特性を示す。同図(c)はコレらD/Aコン
バータ52.53の加算結果を1/2した特性である。
各図中の破線はD/A変換の理想値である。このように
、特性の改善がなされている。
、特性の改善がなされている。
ところで、従来では、特性改善を重要視するあまり、コ
スト上昇を顧みなかった。調整が必要なラダー型のD/
Aコンバータでは、抵抗値の調整にかかる手間がコスト
アップにつながる。また、D/Aコンバータを複数用い
る方法ではD/Aコンバータの数だけコストアップにな
る。
スト上昇を顧みなかった。調整が必要なラダー型のD/
Aコンバータでは、抵抗値の調整にかかる手間がコスト
アップにつながる。また、D/Aコンバータを複数用い
る方法ではD/Aコンバータの数だけコストアップにな
る。
第12図(a)、(b)にD/Aコンバータの変換誤差
のパターンを示す。D/AコンバータをIC化した場合
、例えば抵抗ストリンゲスタイプでは、抵抗体の太さが
徐々に太く、あるいは細くなることがある。すると、例
えば(a)図に示すように入力値と変換誤差が相関を持
ってしまう。
のパターンを示す。D/AコンバータをIC化した場合
、例えば抵抗ストリンゲスタイプでは、抵抗体の太さが
徐々に太く、あるいは細くなることがある。すると、例
えば(a)図に示すように入力値と変換誤差が相関を持
ってしまう。
この場合、複数のD/Aコンバータを用いても誤差は除
去できない。また、(b)図に示すように、オフセット
があるものでは、入力信号に無相関であっても、回路素
子の製造過程やD/A変換方式に起因したオフセットを
除去することは困難である。
去できない。また、(b)図に示すように、オフセット
があるものでは、入力信号に無相関であっても、回路素
子の製造過程やD/A変換方式に起因したオフセットを
除去することは困難である。
一方、A/Dコンバータでも同様なことかある。
特に逐次変換型のA/Dコンバータ等は中に含まれるD
/Aコンバータが誤差発生の要因となる。
/Aコンバータが誤差発生の要因となる。
(発明が解決しようとする課題)
このように、従来では、特性向上のため回路規模の増大
、コストの上昇を招き、そのうえ変換誤差はそれほど小
さくならないという欠点がある。
、コストの上昇を招き、そのうえ変換誤差はそれほど小
さくならないという欠点がある。
二の発明は上記のような事情を考慮してなされたもので
あり、その目的は、1つのD/Aコンバータあるいは1
つのA/Dコンバータヲ用いながら、コストを抑えつつ
変換誤差が削減でき、高精度の信号変換回路を提供する
ことにある。
あり、その目的は、1つのD/Aコンバータあるいは1
つのA/Dコンバータヲ用いながら、コストを抑えつつ
変換誤差が削減でき、高精度の信号変換回路を提供する
ことにある。
[発明の構成〕
(課題を解決するための手段)
この発明の信号変換回路は、ディジタル信号をアナログ
信号に変換するD/Aコンバータと、前記D/Aコンバ
ータに入力されるディジタル信号がこのD/Aコンバー
タの前段で所定の規則に基いて反転・非反転される第1
の信号極性反転手段と、前記D/Aコンバータから出力
されるアナログ信号がこのD/Aコンバータの後段で前
記第1の信号極性反転手段による信号の極性反転を元に
戻すべく前記所定の規則に基いて反転・非反転される第
2の信号極性反転手段とを具備したことを特徴としてい
る。
信号に変換するD/Aコンバータと、前記D/Aコンバ
ータに入力されるディジタル信号がこのD/Aコンバー
タの前段で所定の規則に基いて反転・非反転される第1
の信号極性反転手段と、前記D/Aコンバータから出力
されるアナログ信号がこのD/Aコンバータの後段で前
記第1の信号極性反転手段による信号の極性反転を元に
戻すべく前記所定の規則に基いて反転・非反転される第
2の信号極性反転手段とを具備したことを特徴としてい
る。
この発明の信号変換回路は、アナログ信号をディジタル
信号に変換するA/Dコンバータと、前記A/Dコンバ
ータに入力されるアナログ信号がこのA/Dコンバータ
の前段で所定の規則に基づいて反転・非反転される第1
の信号極性反転手段と、前記A/Dコンバータから出力
されるディジタル信号をこのA/Dコンバータの後段で
前記第1の信号極性反転手段による信号の極性反転を元
に戻すべく前記所定の規則に基いて反転・非反転される
第2の信号極性反転手段とを具備したことを特徴として
いる。
信号に変換するA/Dコンバータと、前記A/Dコンバ
ータに入力されるアナログ信号がこのA/Dコンバータ
の前段で所定の規則に基づいて反転・非反転される第1
の信号極性反転手段と、前記A/Dコンバータから出力
されるディジタル信号をこのA/Dコンバータの後段で
前記第1の信号極性反転手段による信号の極性反転を元
に戻すべく前記所定の規則に基いて反転・非反転される
第2の信号極性反転手段とを具備したことを特徴として
いる。
この発明の信号変換回路は、ディジタル信号をアナログ
信号に変換するD/Aコンバータと、前記D/Aコンバ
ータに入力されるディジタル信号がこのD/Aコンバー
タの前段で所定の規則に基いてレベルシフトされる第1
の信号レベル制御手段と、前記D/Aコンバータから出
力されるアナログ信号がこのD/Aコンバータの後段で
前記第1の信号レベル制御手段による信号のレベルシフ
トを元に戻すべく前記所定の規則に基いてレベルシフト
される第2の信号レベル制御手段とを具備したことを特
徴としている。
信号に変換するD/Aコンバータと、前記D/Aコンバ
ータに入力されるディジタル信号がこのD/Aコンバー
タの前段で所定の規則に基いてレベルシフトされる第1
の信号レベル制御手段と、前記D/Aコンバータから出
力されるアナログ信号がこのD/Aコンバータの後段で
前記第1の信号レベル制御手段による信号のレベルシフ
トを元に戻すべく前記所定の規則に基いてレベルシフト
される第2の信号レベル制御手段とを具備したことを特
徴としている。
この発明の信号変換回路は、アナログ信号をディジタル
信号に変換するA/Dコンバータと、前記A/Dコンバ
ータに入力されるアナログ信号が、−(7)A/Dコン
バータの前段で所定の規則に基づいてレベルシフトされ
る第1の信号レベル制御手段と、前記A/Dコンバータ
から出力されるディジタル信号をこのA/Dコンバータ
の後段で前記第1の信号レベル制御手段による信号のレ
ベルシフトを元に戻すべく前記所定の規則に基いてレベ
ルシフトされる第2の信号レベル制御手段とを具備した
ことを特徴としている。
信号に変換するA/Dコンバータと、前記A/Dコンバ
ータに入力されるアナログ信号が、−(7)A/Dコン
バータの前段で所定の規則に基づいてレベルシフトされ
る第1の信号レベル制御手段と、前記A/Dコンバータ
から出力されるディジタル信号をこのA/Dコンバータ
の後段で前記第1の信号レベル制御手段による信号のレ
ベルシフトを元に戻すべく前記所定の規則に基いてレベ
ルシフトされる第2の信号レベル制御手段とを具備した
ことを特徴としている。
(作用)
この発明では、D/Aコンバータに適用する場合、D/
A変換の際に入力するデジタル信号を随時ある規則に基
いて変換した後、D/Aコンバータに入力させ、アナロ
グ信号が出力される際、そのある規則に基いた変換を元
に戻して出力させるようにし、同じデータが入力されて
もD/Aコンバータでは違うデータとして変換するよう
にする。これにより、変換誤差を散らし、全体的に変換
精度の向上を図る。
A変換の際に入力するデジタル信号を随時ある規則に基
いて変換した後、D/Aコンバータに入力させ、アナロ
グ信号が出力される際、そのある規則に基いた変換を元
に戻して出力させるようにし、同じデータが入力されて
もD/Aコンバータでは違うデータとして変換するよう
にする。これにより、変換誤差を散らし、全体的に変換
精度の向上を図る。
A/Dコンバータ適用する場合も同様に、A/D変換に
入力するアナログ信号を随時ある規則に基いて変換した
後、A/Dコンバータに入力させ、ディジタル信号が出
力される際、そのある規則に基いた変換を元に戻して出
力させるようにし、同じデータが入力されてもA/Dコ
ンバータでは違うデータとして変換するようにする。こ
れにより、変換誤差を散らし、全体的に変換精度の向上
を図る。
入力するアナログ信号を随時ある規則に基いて変換した
後、A/Dコンバータに入力させ、ディジタル信号が出
力される際、そのある規則に基いた変換を元に戻して出
力させるようにし、同じデータが入力されてもA/Dコ
ンバータでは違うデータとして変換するようにする。こ
れにより、変換誤差を散らし、全体的に変換精度の向上
を図る。
(実施例)
以下、図面を参照してこの発明を実施例により説明する
。
。
第1図はこの発明の一実施例による構成を示す回路図で
あり、D/Aコンバータに適用したものである。D/A
コンバータ1の前段と後段に反転制御回路2.3がそれ
ぞれ設けられている。反転制御回路2,3は極性反転信
号Sにより連動して制御される。
あり、D/Aコンバータに適用したものである。D/A
コンバータ1の前段と後段に反転制御回路2.3がそれ
ぞれ設けられている。反転制御回路2,3は極性反転信
号Sにより連動して制御される。
デジタル入力信号Dinはディジタル段において例えば
ユサンプルおきに反転回路4により反転される。反転、
非反転のディジタル信号は信号S1によりスイッチング
され順次D/Aコンバータ1によってアナログ信号に変
換される。その後、上記反転回路4により反転されたア
ナログ信号に関しては反転回路5により元に戻してから
出力し、ローパスフィルタ6を介してアナログ出力信号
A outを得る。
ユサンプルおきに反転回路4により反転される。反転、
非反転のディジタル信号は信号S1によりスイッチング
され順次D/Aコンバータ1によってアナログ信号に変
換される。その後、上記反転回路4により反転されたア
ナログ信号に関しては反転回路5により元に戻してから
出力し、ローパスフィルタ6を介してアナログ出力信号
A outを得る。
例えば、入力データとして、あるレベルのデータが固定
で入力された場合を考えてみる。すると、理想値0レベ
ルからずれた変換誤差を持つものでは、時間tに伴い第
2図のように変換される。これは時間的に積分すれば変
換誤差がOに近づくことになる。前記第12図(a)に
おける入力と相関がある変換誤差パターンも同様に第3
図のように変換され、時間的に積分すれば変換誤差かO
に近づく。また、前記第12図(b)における変換入力
と無関係に誤差か分布する場合でも時間積分することに
より、変換誤差を0に近づけることか可能である。
で入力された場合を考えてみる。すると、理想値0レベ
ルからずれた変換誤差を持つものでは、時間tに伴い第
2図のように変換される。これは時間的に積分すれば変
換誤差がOに近づくことになる。前記第12図(a)に
おける入力と相関がある変換誤差パターンも同様に第3
図のように変換され、時間的に積分すれば変換誤差かO
に近づく。また、前記第12図(b)における変換入力
と無関係に誤差か分布する場合でも時間積分することに
より、変換誤差を0に近づけることか可能である。
第4図はこの発明の第2の実施例の構成を示す回路図で
あり、第1図の構成の極性反転による信号変換手段をA
/Dコンバータに適用したものである。A/Dコンバー
タIJの前段と後段に反転制御回路12. 13かそれ
ぞれ設けられている。反転制御回路12.13は極性反
転信号S2により連動して制御される。
あり、第1図の構成の極性反転による信号変換手段をA
/Dコンバータに適用したものである。A/Dコンバー
タIJの前段と後段に反転制御回路12. 13かそれ
ぞれ設けられている。反転制御回路12.13は極性反
転信号S2により連動して制御される。
アナログ入力信号Ainはローパスフィルタ14を介し
てアナログ段において例えば1サンプルおきに反転回路
15により反転される。反転、非反転のアナログ信号は
信号S2によりスイッチングされ順次A/Dコンバータ
11によってディジタル信号に変換される。その後、上
記反転回路15により反転されたディジタル信号に関し
ては反転回路16により元に戻してから出力し、ディジ
タル出力信号D outを得る。A/Dコンバータ適用
時も上記第3図の構成と同様に時間的に積分すれば変換
誤差か0に近づくことになり、A/D変換精度の向上が
図れる。
てアナログ段において例えば1サンプルおきに反転回路
15により反転される。反転、非反転のアナログ信号は
信号S2によりスイッチングされ順次A/Dコンバータ
11によってディジタル信号に変換される。その後、上
記反転回路15により反転されたディジタル信号に関し
ては反転回路16により元に戻してから出力し、ディジ
タル出力信号D outを得る。A/Dコンバータ適用
時も上記第3図の構成と同様に時間的に積分すれば変換
誤差か0に近づくことになり、A/D変換精度の向上が
図れる。
第5図はこの発明の第3の実施例の構成を示す回路図で
あり、D/Aコン・く−夕に適用したものである。前記
第1図ではD/A変換前と後に極性反転方式の回路を用
いて変換誤差を散らしたのに対して、この実施例では入
力レベルの大きさに着目した場合である。
あり、D/Aコン・く−夕に適用したものである。前記
第1図ではD/A変換前と後に極性反転方式の回路を用
いて変換誤差を散らしたのに対して、この実施例では入
力レベルの大きさに着目した場合である。
D/Aコンバータ21の前段と後段に乗算器22、可変
ゲインアンプ23がそれぞれ設けられている。
ゲインアンプ23がそれぞれ設けられている。
乗算器22、可変ゲインアンプ23はディジタル段にお
けるレベル検出器24を介してのレベルコントローラ2
5により制御される。
けるレベル検出器24を介してのレベルコントローラ2
5により制御される。
例えば、ディジタル入力信号Dinのレベルがフルスケ
ールに対して1/4以下であったことをレベル検出器2
4が検知する。この場合、信号Dinのレベルをサンプ
ル毎に、(1)そのまま、(2)2倍する、り3)4倍
する、といった3種類のレベル変換動作が順番に、また
は乱数的にレベルコントローラ25によって行われる。
ールに対して1/4以下であったことをレベル検出器2
4が検知する。この場合、信号Dinのレベルをサンプ
ル毎に、(1)そのまま、(2)2倍する、り3)4倍
する、といった3種類のレベル変換動作が順番に、また
は乱数的にレベルコントローラ25によって行われる。
乗算器22を介してこの結果をD/Aコンバータ21に
よりD/A変換した後、可変ゲインアンプ23により元
のレベルに戻し、ローパスフィルタ2Bを介してアナロ
グ出力信号Aoutを得る。もし、入力かフルスケール
の1/4以上1/2以下の場合は(1)または(2)の
いずれかを選択するようにする。これにより、変換誤差
の減少の効果が期待できる。また、この方式にさらに極
性反転を併用することにより、オフセットの除去も可能
になる。
よりD/A変換した後、可変ゲインアンプ23により元
のレベルに戻し、ローパスフィルタ2Bを介してアナロ
グ出力信号Aoutを得る。もし、入力かフルスケール
の1/4以上1/2以下の場合は(1)または(2)の
いずれかを選択するようにする。これにより、変換誤差
の減少の効果が期待できる。また、この方式にさらに極
性反転を併用することにより、オフセットの除去も可能
になる。
第6図はこの発明の第4の実施例の構成を示す回路図で
あり、上記第5図の構成のレベル変換による信号変換手
段をA/Dコンバータに適用したものである。
あり、上記第5図の構成のレベル変換による信号変換手
段をA/Dコンバータに適用したものである。
A/Dコンバータ31の前段と後段に可変ゲインアンプ
32、乗算器33かそれぞれ設けられている。
32、乗算器33かそれぞれ設けられている。
可変ゲインアンプ32、乗算器33はアナログ段におけ
るレベル検出器34を介してのレベルコントローラ35
により制御される。
るレベル検出器34を介してのレベルコントローラ35
により制御される。
アナログ入力信号Ainはローパスフィルタ36を介し
てレベルコントローラ35の制御による可変ゲインアン
プ32でレベルが変えられる。A/Dコンバータ31に
よりA/D変換された後、乗算器33はレベルコントロ
ーラ35によりディジタル信号をしベル変換前のレベル
に戻し、ディジタル出力信号D outを得る。上記第
5図の構成と同様に変換精度の向上が期待てきる。
てレベルコントローラ35の制御による可変ゲインアン
プ32でレベルが変えられる。A/Dコンバータ31に
よりA/D変換された後、乗算器33はレベルコントロ
ーラ35によりディジタル信号をしベル変換前のレベル
に戻し、ディジタル出力信号D outを得る。上記第
5図の構成と同様に変換精度の向上が期待てきる。
以上は、時間積分による誤差の減少という手段だが、そ
のサンプルでの誤差の減少手段として例えば次のような
方法がある。
のサンプルでの誤差の減少手段として例えば次のような
方法がある。
第7図はこの発明の第5の実施例の構成を示す回路図で
あり、D/Aコンバータに適用したものである。前記第
1図の構成と同様にD/A変換前には極性反転方式の回
路を用いている。
あり、D/Aコンバータに適用したものである。前記第
1図の構成と同様にD/A変換前には極性反転方式の回
路を用いている。
D/Aコンバータ41の前段において、ディジタル入力
信号Ainの一方の信号経路に反転回路42を備えた反
転制御回路43が設けられている。D/Aコンバータ4
1の後段にはサンプルホールド回路44゜45がそれぞ
れ設けられている。サンプルホールド回路44.45そ
れぞれの出力端は減算器を構成するアンプ4Bの反転入
力端子、非反転入力端子に接続されている。アンプ45
の出力はローパスフィルタ4Bを介してアナログ出力信
号A outとなる。
信号Ainの一方の信号経路に反転回路42を備えた反
転制御回路43が設けられている。D/Aコンバータ4
1の後段にはサンプルホールド回路44゜45がそれぞ
れ設けられている。サンプルホールド回路44.45そ
れぞれの出力端は減算器を構成するアンプ4Bの反転入
力端子、非反転入力端子に接続されている。アンプ45
の出力はローパスフィルタ4Bを介してアナログ出力信
号A outとなる。
上記第7図の構成の回路動作を第8図のタイミングチャ
ートを参照して説明する。
ートを参照して説明する。
信号Dinが人力されると反転制御回路43におけるス
イッチSW4で1つの信号Dinの前半、後半で極性を
反転させる。これを高速のD/Aコンバータ41を用い
てD/A変換する。その出力を正のデータならSW2を
閉してS/H+にホールド、負のデータの場合にはSW
3を閉じてS/H−にホールドさせる。それぞれホール
ドさせたデータをアンプ46で減算することにより、誤
差の少ないデータを検出することができる。このタイミ
ングチャートでDI’で示したのは誤差を減じたDIの
データである。(Di +D2 )/2といった隣り合
わせのサンプルを加算し1/2したデータが出るか、こ
れにより等価的に2倍のオーバサンプリングをしている
ことになる。しかし、このようなデータを使用したくな
い場合にはこれをさらにサンプルホールド回路を用いて
排除してもよい。
イッチSW4で1つの信号Dinの前半、後半で極性を
反転させる。これを高速のD/Aコンバータ41を用い
てD/A変換する。その出力を正のデータならSW2を
閉してS/H+にホールド、負のデータの場合にはSW
3を閉じてS/H−にホールドさせる。それぞれホール
ドさせたデータをアンプ46で減算することにより、誤
差の少ないデータを検出することができる。このタイミ
ングチャートでDI’で示したのは誤差を減じたDIの
データである。(Di +D2 )/2といった隣り合
わせのサンプルを加算し1/2したデータが出るか、こ
れにより等価的に2倍のオーバサンプリングをしている
ことになる。しかし、このようなデータを使用したくな
い場合にはこれをさらにサンプルホールド回路を用いて
排除してもよい。
また、高速のD/Aコンバータが用いることができない
1つのサンプルで正負のデータを作ることがてきないが
、加算結果を出力することができる。この場合、第9図
のタイミングチャートに示すように、前記第1図と同様
に交互に入力信号を反転出力してもよい。
1つのサンプルで正負のデータを作ることがてきないが
、加算結果を出力することができる。この場合、第9図
のタイミングチャートに示すように、前記第1図と同様
に交互に入力信号を反転出力してもよい。
なお、サンプルホールド回路を用いる場合でもA/Dコ
ンバータを用いる場合も構成可能であり、また、第5図
や第6図に示したレベルを変える・方法などでも構成す
ることができる。
ンバータを用いる場合も構成可能であり、また、第5図
や第6図に示したレベルを変える・方法などでも構成す
ることができる。
[発明の効果]
以上説明したようにこの発明によれば、入力信号を随時
ある規則に基いて変換した後、A/DフンバータやD/
Aフンバータを介した後、ある規則に基いた変換を元に
戻して出力させるようにしたので、同じデータが入力さ
れても違うデータとして変換するようになり、変換誤差
を散らすことができる。これにより、全体的に変換精度
が向上し、1つのD/Aコンバータあるいは1つのA/
Dコンバータを用いながら、コストを抑えつつ、高精度
の信号変換回路が提供できる。
ある規則に基いて変換した後、A/DフンバータやD/
Aフンバータを介した後、ある規則に基いた変換を元に
戻して出力させるようにしたので、同じデータが入力さ
れても違うデータとして変換するようになり、変換誤差
を散らすことができる。これにより、全体的に変換精度
が向上し、1つのD/Aコンバータあるいは1つのA/
Dコンバータを用いながら、コストを抑えつつ、高精度
の信号変換回路が提供できる。
第1図はこの発明の一実施例による構成を示す回路図、
第2図及び第3図はそれぞれ第1図の回路における信号
変換特性図、第4図はこの発明の第2の実施例の構成を
示す回路図、第5図はこの発明の第3の実施例の構成を
示す回路図、第6図はこの発明の第4の実施例の構成を
示す回路図、第7図はこの発明の第5の実施例の構成を
示す回路図、第8図は第7図の構成の回路動作を示すタ
イミングチャート、第9図は第7図の構成の回路動作を
示す他のタイミングチャート、M2O図は従来の信号変
換回路を示す2つのD/Aコンバータを用いた構成の回
路図、第11図(a)ないしくc)はそれぞれ第10図
の各回路の入出力特性図、第12図(a)、(b)はそ
れぞれD / A コンバータの変換誤差のパターンを
示す特性図である。 I・・・D/Aコンバータ、2. 3.12.13・・
・反転制御回路、4. 5.15.16・・・反転回路
、6.14・・・ローパスフィルタ、11・・・A/D
コンバータ。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 QinDi 02 D3 D4 D5
―t 日ロロロ日日(へ)ロ日ロ 第8図
第2図及び第3図はそれぞれ第1図の回路における信号
変換特性図、第4図はこの発明の第2の実施例の構成を
示す回路図、第5図はこの発明の第3の実施例の構成を
示す回路図、第6図はこの発明の第4の実施例の構成を
示す回路図、第7図はこの発明の第5の実施例の構成を
示す回路図、第8図は第7図の構成の回路動作を示すタ
イミングチャート、第9図は第7図の構成の回路動作を
示す他のタイミングチャート、M2O図は従来の信号変
換回路を示す2つのD/Aコンバータを用いた構成の回
路図、第11図(a)ないしくc)はそれぞれ第10図
の各回路の入出力特性図、第12図(a)、(b)はそ
れぞれD / A コンバータの変換誤差のパターンを
示す特性図である。 I・・・D/Aコンバータ、2. 3.12.13・・
・反転制御回路、4. 5.15.16・・・反転回路
、6.14・・・ローパスフィルタ、11・・・A/D
コンバータ。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 QinDi 02 D3 D4 D5
―t 日ロロロ日日(へ)ロ日ロ 第8図
Claims (4)
- (1)ディジタル信号をアナログ信号に変換するD/A
コンバータと、 前記D/Aコンバータに入力されるディジタル信号がこ
のD/Aコンバータの前段で所定の規則に基いて反転・
非反転される第1の信号極性反転手段と、 前記D/Aコンバータから出力されるアナログ信号がこ
のD/Aコンバータの後段で前記第1の信号極性反転手
段による信号の極性反転を元に戻すべく前記所定の規則
に基いて反転・非反転される第2の信号極性反転手段と を具備したことを特徴とする信号変換回路。 - (2)アナログ信号をディジタル信号に変換するA/D
コンバータと、 前記A/Dコンバータに入力されるアナログ信号がこの
A/Dコンバータの前段で所定の規則に基づいて反転・
非反転される第1の信号極性反転手段と、 前記A/Dコンバータから出力されるディジタル信号を
このA/Dコンバータの後段で前記第1の信号極性反転
手段による信号の極性反転を元に戻すべく前記所定の規
則に基いて反転・非反転される第2の信号極性反転手段
と を具備したことを特徴とする信号変換回路。 - (3)ディジタル信号をアナログ信号に変換するD/A
コンバータと、 前記D/Aコンバータに入力されるディジタル信号がこ
のD/Aコンバータの前段で所定の規則に基いてレベル
シフトされる第1の信号レベル制御手段と、 前記D/Aコンバータから出力されるアナログ信号がこ
のD/Aコンバータの後段で前記第1の信号レベル制御
手段による信号のレベルシフトを元に戻すべく前記所定
の規則に基いてレベルシフトされる第2の信号レベル制
御手段と を具備したことを特徴とする信号変換回路。 - (4)アナログ信号をディジタル信号に変換するA/D
コンバータと、 前記A/Dコンバータに入力されるアナログ信号がこの
A/Dコンバータの前段で所定の規則に基づいてレベル
シフトされる第1の信号レベル制御手段と、 前記A/Dコンバータから出力されるディジタル信号を
このA/Dコンバータの後段で前記第1の信号レベル制
御手段による信号のレベルシフトを元に戻すべく前記所
定の規則に基いてレベルシフトされる第2の信号レベル
制御手段と を具備したことを特徴とする信号変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30679990A JPH04178025A (ja) | 1990-11-13 | 1990-11-13 | 信号変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30679990A JPH04178025A (ja) | 1990-11-13 | 1990-11-13 | 信号変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04178025A true JPH04178025A (ja) | 1992-06-25 |
Family
ID=17961396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30679990A Pending JPH04178025A (ja) | 1990-11-13 | 1990-11-13 | 信号変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04178025A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007037076A1 (ja) * | 2005-09-28 | 2007-04-05 | Matsushita Electric Industrial Co., Ltd. | 光ディスク装置 |
WO2019188085A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社オートネットワーク技術研究所 | Ad変換器の補正装置及びad変換装置 |
-
1990
- 1990-11-13 JP JP30679990A patent/JPH04178025A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007037076A1 (ja) * | 2005-09-28 | 2007-04-05 | Matsushita Electric Industrial Co., Ltd. | 光ディスク装置 |
US7710851B2 (en) | 2005-09-28 | 2010-05-04 | Panasonic Corporation | Optical disc apparatus |
WO2019188085A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社オートネットワーク技術研究所 | Ad変換器の補正装置及びad変換装置 |
JP2019176314A (ja) * | 2018-03-28 | 2019-10-10 | 株式会社オートネットワーク技術研究所 | Ad変換器の補正装置及びad変換装置 |
US11070220B2 (en) | 2018-03-28 | 2021-07-20 | Autonetworks Technologies, Ltd. | Correction device for A/D converter and A/D conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jamal et al. | A 10-b 120-Msample/s time-interleaved analog-to-digital converter with digital background calibration | |
US6449569B1 (en) | Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals | |
JPH057154A (ja) | A/d変換回路 | |
EP0388958B1 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
JPH03505661A (ja) | 電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装置 | |
US8030991B2 (en) | Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided | |
JPH03235553A (ja) | π/4シフトQPSK変調器及びそれを用いた通信装置 | |
JPH04178025A (ja) | 信号変換回路 | |
JP3782911B2 (ja) | Adコンバータ回路 | |
US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
JP3230227B2 (ja) | A/dコンバータ | |
JPS62145927A (ja) | デ−タ変換装置 | |
JPS63167523A (ja) | D/a変換回路 | |
KR100639694B1 (ko) | 물리적으로 실현된 필터의 임펄스 주파수 응답의 사전결정된 점을 고정시키기 위한 장치 및 방법 | |
Blesser | Advanced Analog-to-Digital Conversion and Filtering: Data Conversion | |
JPH04207229A (ja) | A/d変換装置 | |
JPH0677830A (ja) | 比較器およびそれを用いたa/d変換器 | |
TW202345522A (zh) | 用於過濾輸入訊號之漣波之電子濾波電路 | |
JPH03232310A (ja) | 可変利得増幅器、ケーブル線路等化器および疑似ケーブル線路 | |
JPH0523650B2 (ja) | ||
JPH0399219A (ja) | エンコーダ | |
JPH06125274A (ja) | A/dコンバータの冗長性機能試験回路およびその方法 | |
JPH04137907A (ja) | スムージングフィルタ | |
JPH0194711A (ja) | 標本化再生装置 | |
RU2172554C2 (ru) | Дельта-кодек |