JPS63167523A - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JPS63167523A JPS63167523A JP30958686A JP30958686A JPS63167523A JP S63167523 A JPS63167523 A JP S63167523A JP 30958686 A JP30958686 A JP 30958686A JP 30958686 A JP30958686 A JP 30958686A JP S63167523 A JPS63167523 A JP S63167523A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- outputs
- amplitude
- conversion circuit
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 61
- 238000010586 diagram Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、ディジタル・オーディオの技術分野などで
利用されるＤ／Ａ変換回路に関するものである。
利用されるＤ／Ａ変換回路に関するものである。
従来の技術
］ンパクト・ディスク（ＣＤ）などディジタル・オーデ
ィオの技術分野では、ディジタル・オーディオ信号をア
ナログ・オーディオ信号に変換するための回路としてＤ
／Ａ （ディジタル／アナログ）変換回路が使用されて
いる。
ィオの技術分野では、ディジタル・オーディオ信号をア
ナログ・オーディオ信号に変換するための回路としてＤ
／Ａ （ディジタル／アナログ）変換回路が使用されて
いる。
このＤ／Ａ変換回路は、第３図に示すように、縦列接続
されたＤ／Ａ変換器（ＤＡＣ）３１と低域通過濾波器（
ＬＰＦ）３２とを備え、入力端子ＩＮに器されるディジ
タル信号をＰＡＭ（パルス振幅変１！＞信号に変換しそ
の高調波成分を除去しつつ出力端子ＯＵＴに出力するよ
うに構成されている。
されたＤ／Ａ変換器（ＤＡＣ）３１と低域通過濾波器（
ＬＰＦ）３２とを備え、入力端子ＩＮに器されるディジ
タル信号をＰＡＭ（パルス振幅変１！＞信号に変換しそ
の高調波成分を除去しつつ出力端子ＯＵＴに出力するよ
うに構成されている。
発明が解決しようとする問題点
第３図に示す従来のＤ／Ａ変換回路では、Ｄ／Ａ変換器
３１の後段に配置すべき低域通過濾波器３２に対して以
外に厳しい特性が要求される。
３１の後段に配置すべき低域通過濾波器３２に対して以
外に厳しい特性が要求される。
典型的には、原アナログ・オーディオ信号の帯域幅が２
０ＫＨ２程度であり、そのＡ／Ｄ変換時のサンプリング
周波数が８０ＫＨｚ程度であるとすれば、Ｄ／Ａ変換器
３１から出力されるＰＡＭ信号の周波数スペクトラムは
第４図の（Ａ）に示すようなものとなる。従って、例え
ば６０ＫＨ２以上の高調波成分を６０ｄＢ以上減衰させ
ようとすれば、６０ ｄＢ／４０ＫＨｚ以上のかなり急
峻な減衰特性を実現することが必要になり、典型的には
、５次のＦＤＮＲ型や９次のＧＩＣ型などの低域通過濾
波器が使用されている。
０ＫＨ２程度であり、そのＡ／Ｄ変換時のサンプリング
周波数が８０ＫＨｚ程度であるとすれば、Ｄ／Ａ変換器
３１から出力されるＰＡＭ信号の周波数スペクトラムは
第４図の（Ａ）に示すようなものとなる。従って、例え
ば６０ＫＨ２以上の高調波成分を６０ｄＢ以上減衰させ
ようとすれば、６０ ｄＢ／４０ＫＨｚ以上のかなり急
峻な減衰特性を実現することが必要になり、典型的には
、５次のＦＤＮＲ型や９次のＧＩＣ型などの低域通過濾
波器が使用されている。
このように、高次数で縦列接続段数の大きな濾波器では
、その構成要素の抵抗器で発生する熱雑音や能動素子の
非直線性に起因する非直線歪みなどの雑音の累積量も大
きくなる。この結果、第４図の（Ｂ）に模式的に例示す
るように低域通過濾波器から出力される低周波数の信号
成分に大きな雑音成分Ｎが重畳され、音質の劣化を招く
という問題がある。
、その構成要素の抵抗器で発生する熱雑音や能動素子の
非直線性に起因する非直線歪みなどの雑音の累積量も大
きくなる。この結果、第４図の（Ｂ）に模式的に例示す
るように低域通過濾波器から出力される低周波数の信号
成分に大きな雑音成分Ｎが重畳され、音質の劣化を招く
という問題がある。
問題点を解決するための手段
第１の発明に係わるＤ／Ａ変換回路は、ディジタル信号
をＰＡＭ信号に変換し高調波成分を除去しつつ出力する
複数のＤ／Ａ変換回路と、これらＤ／Ａ変換回路の出力
を加算したものを出力する加算器とを備えている。
をＰＡＭ信号に変換し高調波成分を除去しつつ出力する
複数のＤ／Ａ変換回路と、これらＤ／Ａ変換回路の出力
を加算したものを出力する加算器とを備えている。
第２の発明に係わるＤ／Ａ変換回路は、ディジタル信号
をＰＡＭ信号に変換し高調波成分を除去しつつ出力する
１又は複数のＤ／Ａ変換回路から成る第１のＤ／Ａ変換
系統と、上記ディジタル信号の逆極性のディジタル信号
をＰＡＭ信号に変換し高調波成分を除去しつつ出力する
１又は複数のＤ／Ａ変換回路から成る第２のＤ／Ａ変換
系統と、これら第１．第２のＤ／Ａ変換系統の出力の差
を出力する減算器とを備えている。
をＰＡＭ信号に変換し高調波成分を除去しつつ出力する
１又は複数のＤ／Ａ変換回路から成る第１のＤ／Ａ変換
系統と、上記ディジタル信号の逆極性のディジタル信号
をＰＡＭ信号に変換し高調波成分を除去しつつ出力する
１又は複数のＤ／Ａ変換回路から成る第２のＤ／Ａ変換
系統と、これら第１．第２のＤ／Ａ変換系統の出力の差
を出力する減算器とを備えている。
作用
第１の発明に係わるＤ／Ａ変換回路では、複数個（ｎ個
とする）のＤ／Ａ変換回路の出力のそれぞれに含まれる
信号成分は互いに同位相であるから加算後の振幅はｎ倍
になる。これに対して、ｎ個のＤ／Ａ変換回路の出力の
それぞれに含まれる雑音成分は互いに無作為な位相関係
にあるから加算後の振幅は０倍となる。従って、加算器
の出力においてはＳＮ比がｉ倍に増加することになる。
とする）のＤ／Ａ変換回路の出力のそれぞれに含まれる
信号成分は互いに同位相であるから加算後の振幅はｎ倍
になる。これに対して、ｎ個のＤ／Ａ変換回路の出力の
それぞれに含まれる雑音成分は互いに無作為な位相関係
にあるから加算後の振幅は０倍となる。従って、加算器
の出力においてはＳＮ比がｉ倍に増加することになる。
第２の発明に係わるＤ／Ａ変換回路でも、はぼ同様に、
減算器の出力においてはＳＮ比が７７倍に増加すること
になる。
減算器の出力においてはＳＮ比が７７倍に増加すること
になる。
以下、本発明の更に詳細を実施例によって説明する。
実施例
第１図は、第１の発明の一実施例に係わるＤ／Ａ変換回
路の構成を示すブロック図でり、１１は第１のＤ／Ａ変
換回路、工２は第２のＤ／Ａ変換回路、１３は加算器で
ある。
路の構成を示すブロック図でり、１１は第１のＤ／Ａ変
換回路、工２は第２のＤ／Ａ変換回路、１３は加算器で
ある。
第１のＤ／Ａ変換回路１１中のＤ／Ａ変換器１１ａは、
入力端子ＩＮに供給されるディジタル信号からＰＡＭ信
号を作成し、これを低域通過濾波器１１ｂに供給する。
入力端子ＩＮに供給されるディジタル信号からＰＡＭ信
号を作成し、これを低域通過濾波器１１ｂに供給する。
低域通過濾波器１１ｂは、ＰＡＭ信号中に含まれる高調
波成分を除去しつつ低周波の信号成分のみを選択的に通
過させ、加算器１３の一方の入力端子１３ａに供給する
。
波成分を除去しつつ低周波の信号成分のみを選択的に通
過させ、加算器１３の一方の入力端子１３ａに供給する
。
第２のＤ／Ａ変換回路１２中のＤ／Ａ変換器１２ａは、
入力端子ＩＮに供給されるディジタル信号からＰＡＭ信
号を作成し、これを低域通過濾波器１２ｂに供給する。
入力端子ＩＮに供給されるディジタル信号からＰＡＭ信
号を作成し、これを低域通過濾波器１２ｂに供給する。
低域通過濾波器１２ｂは、ＰＡＭ信号中に含まれる高調
波成分を除去しつつ低周波の信号成分のみを選択的に通
過させ、加算器１３の他方の入力端子１３ｂに供給する
。
波成分を除去しつつ低周波の信号成分のみを選択的に通
過させ、加算器１３の他方の入力端子１３ｂに供給する
。
Ｄ／Ａ変換回路１１と１２の出力のそれぞれに含まれる
信号成分は互いに同位相であるから加算器１３の出力中
に含まれる信号成分の振幅はそれぞれの振幅の２倍にな
る。これに対して、Ｄ／Ａ変換回路工Ｉと１２の出力の
それぞれに含まれる雑音成分は互いに無作為な位相関係
にあるから、加算後の振幅はそれぞれの振幅の／７倍と
なる。
信号成分は互いに同位相であるから加算器１３の出力中
に含まれる信号成分の振幅はそれぞれの振幅の２倍にな
る。これに対して、Ｄ／Ａ変換回路工Ｉと１２の出力の
それぞれに含まれる雑音成分は互いに無作為な位相関係
にあるから、加算後の振幅はそれぞれの振幅の／７倍と
なる。
従って、加算器の出力においてはＳＮ比がｖ’Ｔ倍だけ
増加することになる。
増加することになる。
以上、Ｄ／Ａ変換回路が２個の場合を例示したが、一般
的にはｎ（２以上の整数）とすることができ、ＳＮは７
１倍となる。
的にはｎ（２以上の整数）とすることができ、ＳＮは７
１倍となる。
第２図は、第２の発明の一実施例に係わるＤ／Ａ変換回
路の構成を示すブロック図でり、２１は第１のＤ／Ａ変
換回路、２２は第２のＤ／Ａ変換回路、２３は極性反転
回路、２４は減算器である。
路の構成を示すブロック図でり、２１は第１のＤ／Ａ変
換回路、２２は第２のＤ／Ａ変換回路、２３は極性反転
回路、２４は減算器である。
第１のＤ／Ａ変換回路２１中のＤ／Ａ変換器２１ａは、
入力端子ＩＮに供給されるディジタル信号からＰＡＭ信
号を作成し、これを低域通過濾波器２１ｂに供給する。
入力端子ＩＮに供給されるディジタル信号からＰＡＭ信
号を作成し、これを低域通過濾波器２１ｂに供給する。
低域通過濾波器２１ｂは、ＰＡＭ信号中に含まれる高調
波成分を除去しつつ低周波の信号成分のみを選択的に通
過させ、減算器２４の一方の入力端子２４ａに供給する
。
波成分を除去しつつ低周波の信号成分のみを選択的に通
過させ、減算器２４の一方の入力端子２４ａに供給する
。
極性反転回路２３は、入力端子ＩＮ上のディジタル信号
に極性ビットの反転や補数の作成などによる極性反転を
施しつつ第２のＤ／Ａ変換２２に供給する。
に極性ビットの反転や補数の作成などによる極性反転を
施しつつ第２のＤ／Ａ変換２２に供給する。
第２のＤ／Ａ変換回路２２中のＤ／Ａ変換器２２ａは、
極性の反転されたディジタル信号からＰＡＭ信号を作成
し、これを低域通過濾波器２２ｂに供給する。低域通過
濾波器２２ｂは、ＰＡＭ信号中に含まれる高調波成分を
除去しつつ低周波の信号成分のみを選択的に通過させ、
加算器２４の他方の入力端子２４ｂに供給する。
極性の反転されたディジタル信号からＰＡＭ信号を作成
し、これを低域通過濾波器２２ｂに供給する。低域通過
濾波器２２ｂは、ＰＡＭ信号中に含まれる高調波成分を
除去しつつ低周波の信号成分のみを選択的に通過させ、
加算器２４の他方の入力端子２４ｂに供給する。
Ｄ／Ａ変換回路２１と２２の出力のそれぞれに含まれる
信号成分は互いに逆位相であるから減算器２４の出力中
に含まれる信号成分の振幅はそれぞれの振幅の２倍にな
る。これに対して、Ｄ／Ａ変換回路２１と２２の出力の
それぞれに含まれる雑音成分は互いに無作為な位相関係
にあるから減算後の振幅はそれぞれの振幅のＥ倍となる
。従って、減算器２４の出力においてはＳＮ比がｆ「倍
だけ増加することになる。
信号成分は互いに逆位相であるから減算器２４の出力中
に含まれる信号成分の振幅はそれぞれの振幅の２倍にな
る。これに対して、Ｄ／Ａ変換回路２１と２２の出力の
それぞれに含まれる雑音成分は互いに無作為な位相関係
にあるから減算後の振幅はそれぞれの振幅のＥ倍となる
。従って、減算器２４の出力においてはＳＮ比がｆ「倍
だけ増加することになる。
以上、Ｄ／Ａ変換回路が１個ずつの場合を例示したが、
一般的にはｍ（１以上の整数）ずつとすることができ、
ＳＮは訛；倍となる。
一般的にはｍ（１以上の整数）ずつとすることができ、
ＳＮは訛；倍となる。
発明の効果
以上詳細に説明したように、第１の発明のＤ／Ａ変換回
路は、ｎ個（ｎは２以上）のＤ／Ａ変換回路と、これら
Ｄ／Ａ変換回路の出力を振幅加算したものを出力する加
算器とを備え、各出力中に含まれ同位相の信号成分につ
いては加算によって振幅をｎ倍にすると共に、無作為的
な位相関係の雑音成分については加算によって振幅をｆ
ｉ倍とする構成であるから、加算出力のＳＮ比を５倍だ
け増加させることができる。
路は、ｎ個（ｎは２以上）のＤ／Ａ変換回路と、これら
Ｄ／Ａ変換回路の出力を振幅加算したものを出力する加
算器とを備え、各出力中に含まれ同位相の信号成分につ
いては加算によって振幅をｎ倍にすると共に、無作為的
な位相関係の雑音成分については加算によって振幅をｆ
ｉ倍とする構成であるから、加算出力のＳＮ比を５倍だ
け増加させることができる。
同様に、第２の発明のＤ／Ａ変換回路は、ｍ個（ｒｎは
１以上の整数）のＤ／Ａ変換回路と、極性反転信号用の
ｍ個のＤ／Ａ変換回路と、各Ｄ／Ａ変換回路の出力の差
を出力する減算器とを備え、各出力中に含まれ同位相の
信号成分については減算によって振幅を２ｍ倍にすると
共に、無作為的な位相関係の雑音成分については減算に
よって振幅をシＣ；−倍とする構成であるから、減算出
力のＳＮ比をｆ「１倍に増加させることができる。
１以上の整数）のＤ／Ａ変換回路と、極性反転信号用の
ｍ個のＤ／Ａ変換回路と、各Ｄ／Ａ変換回路の出力の差
を出力する減算器とを備え、各出力中に含まれ同位相の
信号成分については減算によって振幅を２ｍ倍にすると
共に、無作為的な位相関係の雑音成分については減算に
よって振幅をシＣ；−倍とする構成であるから、減算出
力のＳＮ比をｆ「１倍に増加させることができる。
また、上記第２２の発明に係わるＤ／Ａ変換回路では、
第１．第２のＤ／Ａ変換器２１ａ、２２ａと加算器２４
との間の信号線の動作モードが互いに逆極性の信号が出
現するコモンモードとなるため、雑音が混入しにくくな
り、低雑音化を実現するという本発明の目的によりかな
っている。
第１．第２のＤ／Ａ変換器２１ａ、２２ａと加算器２４
との間の信号線の動作モードが互いに逆極性の信号が出
現するコモンモードとなるため、雑音が混入しにくくな
り、低雑音化を実現するという本発明の目的によりかな
っている。
第１図は第１の発明の一実施例に係わるＤ／Ａ変換回路
の構成を示すブロック図、第２図は第２の発明の一実施
例に係わるＤ／Ａ変換回路の構成を示すブロック図、第
３図は従来のＤ／Ａ変換回路の構成を示すブロック図、
第４図は第３図の従来回粋の問題点を説明するための周
波数スペクトラムである。 １１・・・第１のＤ／Ａ変
換回路、１２・・・第２のＤ／Ａ変換回路、１３・・・
加算器、２１・・・第１のＤ／Ａ変換回路、２２・・・
第２のＤ／Ａ変換回路、２３・・・極性反転回路、２４
・・・加算器。 特許出願人 日本電気ホームエレクトロニクス株式会社
の構成を示すブロック図、第２図は第２の発明の一実施
例に係わるＤ／Ａ変換回路の構成を示すブロック図、第
３図は従来のＤ／Ａ変換回路の構成を示すブロック図、
第４図は第３図の従来回粋の問題点を説明するための周
波数スペクトラムである。 １１・・・第１のＤ／Ａ変
換回路、１２・・・第２のＤ／Ａ変換回路、１３・・・
加算器、２１・・・第１のＤ／Ａ変換回路、２２・・・
第２のＤ／Ａ変換回路、２３・・・極性反転回路、２４
・・・加算器。 特許出願人 日本電気ホームエレクトロニクス株式会社
Claims (2)
- （１）ディジタル信号をＰＡＭ信号に変換し高調波成分
を除去しつつ出力する複数のＤ／Ａ変換回路と、 これらＤ／Ａ変換回路の出力を加算したものを出力する
加算器とを備えたことを特徴とするＤ／Ａ変換回路。 - （２）ディジタル信号をＰＡＭ信号に変換し高調波成分
を除去しつつ出力する１又は複数のＤ／Ａ変換回路から
成る第１のＤ／Ａ変換系統と、前記ディジタル信号の逆
極性のディジタル信号をＰＡＭ信号に変換し高調波成分
を除去しつつ出力する１又は複数のＤ／Ａ変換回路から
成る第２のＤ／Ａ変換系統と、 前記第１、第２のＤ／Ａ変換系統の出力の差を出力する
減算器とを備えたことを特徴とするＤ／Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958686A JPS63167523A (ja) | 1986-12-29 | 1986-12-29 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958686A JPS63167523A (ja) | 1986-12-29 | 1986-12-29 | Ｄ／ａ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63167523A true JPS63167523A (ja) | 1988-07-11 |
Family
ID=17994815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30958686A Pending JPS63167523A (ja) | 1986-12-29 | 1986-12-29 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63167523A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168728A (ja) * | 1988-09-29 | 1990-06-28 | Victor Co Of Japan Ltd | Ｐｗｍ型ｄ／ａ変換器 |
| EP0383689A2 (en) * | 1989-02-14 | 1990-08-22 | Sony Corporation | Digital-to-analog converter |
| JPH0398533U (ja) * | 1990-01-30 | 1991-10-14 | ||
| JPH0435320A (ja) * | 1990-05-28 | 1992-02-06 | Matsushita Electric Ind Co Ltd | １ビット・ディジタル／アナログ変換器 |
| JP2011259323A (ja) * | 2010-06-10 | 2011-12-22 | Panasonic Electric Works Co Ltd | 複数のｐｗｍ信号を用いて出力を制御する方法 |
-
1986
- 1986-12-29 JP JP30958686A patent/JPS63167523A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02168728A (ja) * | 1988-09-29 | 1990-06-28 | Victor Co Of Japan Ltd | Ｐｗｍ型ｄ／ａ変換器 |
| EP0383689A2 (en) * | 1989-02-14 | 1990-08-22 | Sony Corporation | Digital-to-analog converter |
| JPH0398533U (ja) * | 1990-01-30 | 1991-10-14 | ||
| JPH0435320A (ja) * | 1990-05-28 | 1992-02-06 | Matsushita Electric Ind Co Ltd | １ビット・ディジタル／アナログ変換器 |
| JP2011259323A (ja) * | 2010-06-10 | 2011-12-22 | Panasonic Electric Works Co Ltd | 複数のｐｗｍ信号を用いて出力を制御する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148163A (en) | Digital to analog conversion circuit with dither and overflow prevention | |
| AU721526B2 (en) | Conversion of a PCM signal into a UPWM signal | |
| US6041080A (en) | Signal processing system and method for digitally mixing a plurality of analog input signals | |
| JP3104108B2 (ja) | アナログ／デジタルコンバータ | |
| JP2006516377A (ja) | ベースバンド雑音を変調し、雑音の折り返しを低減する信号処理システム | |
| JPH02134010A (ja) | 信号処理装置 | |
| JPH037426A (ja) | ディザ回路 | |
| JPH09205593A (ja) | Ｉｆ中間周波数信号のディジタルナイキストフィルタリングを行う回路 | |
| JPS63167523A (ja) | Ｄ／ａ変換回路 | |
| US5351048A (en) | One bit high speed signal processing system utilizing controlled spectrum of quantization noise | |
| JPS5951779B2 (ja) | デイジタル・アナログ変換方式 | |
| JP4337964B2 (ja) | 離散時間値を信号処理するための装置 | |
| JPS63252015A (ja) | Ｄ／ａ変換装置 | |
| JP2002374170A (ja) | １ビットｄ／ａ変換器 | |
| JPH06276099A (ja) | Ｄ／ａ変換装置 | |
| JP3381461B2 (ja) | コムフィルター | |
| JPH03249847A (ja) | 変復調装置 | |
| JPS63256018A (ja) | Ａ／ｄ変換装置 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JPH0254624A (ja) | ディジタルアナログ変換回路 | |
| JP3509121B2 (ja) | 電子楽器の音源装置 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPH04178025A (ja) | 信号変換回路 | |
| JPH03145215A (ja) | ディジタル・アナログ変換装置 | |
| Schlichthärle et al. | Oversampling and Noise Shaping |