JPS61150409A - デジタル遅延装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 この発明は、信号サンプリング周期の分数増分の形でデ
ジタル化された信号に遅延を与えるための装置に関する
ものである。

〈発明の背景〉 例えば、現在市販されているデジタル・オーディオ・デ
ィスク・ブレヤーや、方式変換装置、フレーム同期化装
置、タイムペース修正装置等のビデオ装置で行なわれて
いるような処理のためにアナログ信号をデジタル信号に
変換することが望ましい場合かある。また、インタレー
ス走査から非インタレース走置（す々わち順次走査）へ
の変換を含むビデオ処理のか々りの部分がアナログ回路
素子よシもむしろデジタル回路で行なわれるテレビジョ
ン受像機か提案されている。このような装置では、例え
ばタイミング誤差の修正のような目的でサンプリング周
期の分数増分の形で信号に遅延を与えることかできるこ
とか望ましい。

アナログ信号か−Ｈデジタル形式に変換されると、その
値はそれがサンプルされた特定の瞬間においてのみ正確
に知ることかできる。サンプリング周期の分数分だけ信
号に遅延を与えること力；望ましい適用例では１通常の
やシ方は入力信号の２あるいはそれ以上のサンプルから
遅延された信号を”概算６あるいは補間することである
。第１図に！１２点”リニヤ補間フィルタ１０の周知の
代表的な形式のものを示す。このフィルタ１ｏは遅延信
号と非遅延信号の冨み付けされた和を使って信号サンプ
リング周期の分数（Ｋ）だけ遅延された信号の概算値を
発生させている。後程詳細に説明するように、フィルタ
１０の遅延量は、信号サンプリング周期の２分の１の整
数倍に相当する遅延以外の遅延については、遅延される
べき信号の周波数の関数として変化する。さらに、フィ
ルタ１０の振幅応答性は周波数およびフィルタの選択さ
れた遅延にの関数として不所望に変化する。

フィルタ１０の振幅および位相応答性の欠点は、最大入
力信号周波数かサンプリング周波数のほんの少部分（例
えば８分の１）の場合に、その有効性を制限する傾向が
ある。このような問題の１つの解決方法はサンプリング
周波数を高くすることであるが、サンプリング周波数が
他の装置の設計パラメータ、コストの問題、あるいは産
業上の標準によって固定されているような場合には、上
記のような解決法はｈつも実用的であるとは限らない。

このような場合として、例えばデジタル−テレビジョン
受像機、デジタル・オーディオ・ディスク・プレヤー等
の消費用策品がある。

他の可能な解決方法として、遅延された信号を形成する
に当ってよシ多数の入力信号のサンプルを使用するより
高次の補間装置によって所望の遅延を与える方法がある
。遅延信号を形成するに当つて１例えば２次補間装置は
入力信号の４個のサンプルの重み付けられた和を形成す
るものであり。

２点リニヤ補間装置に比してよシ優れた振幅および位相
応答性をもっている。しかしなから、予想されるような
高次補間装置の改良された性能を得るためには１回路か
相当に複雑になるという犠牲か伴ない、特に多数の変数
および加算によって逓倍のような多くの複雑なデジタル
的な算術的演算に関して回路が非常に複雑になるという
犠牲を伴なう。

〈発明の概要〉 こノ発明による遅延装置は、所定のサンプリング率を有
するデジタル入力信号および遅延制御信号を発生する信
号源を具えている。第１のフィルタ手Ｒは、デジタル入
力信号の隣接するサンプルのリニヤ補間によってサンプ
リング周期の分数増分量で遅延制御信号の関数としてデ
ジタル入力信号を遅延させる。０周波数で応答０を持ち
且つサンプリング周期の２分の１の奇数倍に等しい遅延
を持つ第２のフィルタ手段は、デジタル入力信号を躍彼
して、出力手段によって遅延されたデジタル信夛と合成
されて合成信号を生成する補償信号を発生する。第２の
フィルタ手段と結合された振幅制御手段は、遅延制御信
号の予め定められた関数として補償信号の振幅を制御し
、上記入力信号の異なる周波数成分に対する上記合成信
号の振幅および遅延の双方の変動を最小にする。

〈実施例の詳細な説明〉 以下、図を参照しつ＼この発明の詳細な説明する。この
発明を理解するには、先づはしめに第１図の既知の遅延
装置の正確な特徴、欠点について考緊するのか有効であ
る。アナログ信号Ｓ１はアナログ−デジタル（Ａ／Ｄ　
”）変換器１２の入力に供給される。アナログ−デジタ
ル変換器１２は、適当な信局ＭＴｓのデジタル出力信号
Ｓ２を供給する。説明の都合上、信号Ｓ１はビデオ信号
であシ、サンプリング信号Ｆｓは信号Ｓ１の色副搬送波
基準周波数の４倍に等しい周波数をもっているものと仮
定する。ＮＴＳＣ方式ノ信号（Ｄ場合は、Ｆｓは４Ｘ３
，５７９５４５ＭＨｚであシ、サンプル周期Ｔｓは約７
０ナノ秒である。ビデオ・アナログ−デジタル変換器は
通常８ビツトの階級の解像度をもち、並列形式の出力を
発生する。図面を簡潔にするために、並列信号）くスを
表わすのに１本の線が使用されている。信号Ｓ１はビデ
オ信号以外の信号でもよく、また信号Ｓ２には並列形式
よシもむしろ直列形式で処理されることもある点を認識
すべきである。しかしながら、非常な高速論理処理をす
る必要がないようにするために、デジタル・ビデオ信号
の並列処理が望ましい。

デジタル信号Ｓ２は、信号Ｓ２を１サンプル周期Ｔｓだ
け遅延させるための遅延素子１６を含むリニヤ補間フィ
ルタ１００入力１４に供給される。−例として、素子１
６は信号Ｆｓによってクロックされる８ビット並列ラッ
チあるいはデータ・バッファからなるものとする。非遅
延信号Ｓ２および遅延信号Ｓ３は各々逓倍器１８および
２０を経て加算器２２に供給される。

加算器２２は遅延デジタル出力信号Ｓ４をアナログ形式
に変換して戻すためのデジタル−アナログ（Ｄ／Ａ）変
換器２６に供給するための出力Ｑ４を具備している。変
換器１２と入力１４との間および／または出力２４と変
換器２６との間に各種の形式のデジタル・ビデオ処理装
置を挿入してもよい。

逓倍器１８および２０は信号Ｓ２３よびＳ３をそれぞれ
倍数１−に、にで逓倍する。こ＼で、には遅延を制御す
るために制御信号（図示せず）に応答して０から１まで
変化する分数である。ＤＣおよび非常に低い周波数（例
えばサンプリング周波数Ｆｓよイルタ１０によって与え
られる遅延は単にＡＫＴｓによって与えられる。より高
い周波数では遅延は一定になシ、Ｋの値によって増大す
るかあるいは減少する。フィルタ１０の群遅延（すなわ
ち周波数と共に位相が変化する割合）は１周波数および
変数にの双方の関数としてフィルタ１００群遅延特性を
表わす第１０図の実線によって示されている。この発明
を実施した装置と比較するために、１クロック期間の遅
延（すなわち７０ナノ秒）が図の群遅延スケールに加え
られている。Ｋの値が％、２７８．３／８に対しては群
遅延は周波数と共に減少し、にの値が５／８，６／Ｊ　
７／８に対しては群遅延は周波数と共に増大している。

Ｋの値が、０、％、１に対してのみ群遅延は一定になっ
ている。第２図に示すように、フィルタ１０の振幅応答
性は、Ｋの値が０および（以外のとき周波数と共に急激
に減少しており、Ｋが１／２のとき最悪で、この場合は
図示のように振幅誤差はサンプリング周波数Ｆｓの狐の
周波数で３ｄＢを超過している。

前述の点は、０．２５ＦＳ　（すなわち３．５７９５４
５ＭＨ２）に等−１い特定の周波数について第３図のフ
エーザー（位相ベクトル）図表によって概略的に示され
ている。第３図ではフエーザーＡ−Ｆは、０（遅延なし
）とｌｌ’ｌサンプル期間の遅延）との間で・０．２の
ステップで分布するＫの値について信号Ｓ２に対する信
号Ｓ４の振幅と位相を示している。図示のように、出力
信号Ｓ４の軌跡は直線（点線）上にあるのに対し、望ま
しい出力信号（もし振幅および位相誤差が存在しなけれ
ば）は一定振幅の等しつて特定される１の周囲上にある
べきである。図示のように、振幅および位相の双方にか
なりの誤差が存在する。遅延係数Ｋが０．５（図示せず
）に等しいとき最大の振幅誤差が現われ、に：Ｏおよび
に＝１のとき、振幅誤差は０になる。Ｋ＝０゜０．５．
１のとき、位相誤差はＯになる。ＫかＯと０．５との間
、０．５と１との間で最大の位相誤差が現われ、それら
の間で誤差の方向は反対になる。

特定の周波数０，２５　Ｆｓについて第３図のフエーザ
ー図表に示すように、リニヤ補間フィルタｌＯの振幅お
よび位相誤差特性は、この発明が解決しようとしている
問題のある特徴を強調するために第４図に再度水されて
いる。この特徴の１つは、振幅誤差および位相誤差はそ
れぞれ遅延制御変数にの全く異なる関数であシ、また両
方の形式の誤差は周波数の関数でもある。ということで
ある。位相誤差は変数Ｋに対して振幅誤差とは異った関
す的依存性をもっているので、フィルタ１０の振幅およ
び位相誤差を修正するために各々が周波数および変数Ｋ
に独自に依存する別々の回路網が必要でおるという結論
に達するのが自然な考え方かも知れない。しかしながら
、この問題に対するこのような対処のし方では、直ちに
複雑な構造をもった高次補間フィルタになってしまう。

この発明は、一部では第３図の６つのフェーサ−Ａ−Ｆ
のうちの４つの間に特定の関係があるということの認識
、また一部ではフエーザーＡ−Ｆのうちの選択されたも
のの関係を第１図のＩＪ　ニヤ補間装置の振幅および位
相の双方の誤差を修正する単一回路網の設計に適用する
ことにある。

こ＼では、第３図のフエーザー図表中のフエーザーＪ、
に、Ｌ、Ｍはすべて殆んど同じ方向を指していること、
すなわちこれらはフエーザー図表中で殆んど並行である
ことか判った。この関係は第５図により明確に示されて
おり、この図ではフ工−ザー図表の一部かフエーザーＪ
、に、Ｌ、Ｍを原点に移動させて示されている。この発
明を実施した遅延装置では、後程説明するように、フ工
−ザーＪ％に、Ｌ、ＭはＴｓＯ１／２の奇数倍に等しい
入力信号Ｓ２に関して実質的に一定の遅延を有し。

周波数および遅延制御質ａＫに依存する振幅をもった単
一の修正信号によって近似される。第５図では、修正位
相線Ｓ９の遅延（Ｔｓ／２）はＦｓ／４の周波数におけ
る一４５度の角度に対応している。この周波数では、フ
エーザー８９は１周波数０．２５　Ｆｓにおけるフィル
タ１０の誤差特性を表わすフエーザーＪ、に、Ｌ−Ｍの
方向をはソ代表していると見ることができる。

７エーザーＳ９は信号Ｓ２を一定期間遅延させることに
よって発生されるので、フエーザー８９の位相は周波数
の直線関数となシ、従ってフエーザー８９は他の周波数
でフエーザーＪ、に、Ｌ、Ｍを追跡（トラック）する。

例えば１入力信号の周波数がＦ　ｓ　／　８に低下する
と、フエーザーＪ、に、Ｌ、　Ｍはすべて大体−２２，
５°の方向を指す。Ｆｓ　／　８の周波数でＴｓ　／　
Ｑの遅延は入力信号の周期の％に相当するのでフエーザ
ーＳ９も同じようになる。後程第７図および第８図によ
って説明するように、フエーザー８９の振幅特性は変ｔ
Ｋの非直線関数として制御され、またこの単一修正信号
がフィルタ１０の出力信号Ｓ４の振幅および位相誤差の
双方を修正するように周波数と共に変化する。

第６図に示すこの発明の実施例において、信号Ｓ２から
取出さ九たある制御された振幅および特定の遅延特性を
もった補償信号Ｓ９を信号Ｓ４に加えることによって、
第３図の位相線Ｊ、に、ＬｌＭによって表わされるフィ
ルタ１０の振幅および位相誤差は広い周波数範囲にわた
って相当に減少されて。

振幅のオーバシュートは最小になシ、群遅延もはソ一定
になる。後で詳細に説明するように、補償信号は、サン
プリング周期の１／２の奇数倍の遅延を有し、０周波数
でＯ振幅応答性を有するフィルタと、遅延制御変数にの
非直線関数として補償信号の振幅を変化させる振幅制御
装置との組合せによって発生される。

第６図において、Ａ／Ｄ変換器１２（図示せず）からの
遅延を受けるべきデジタル入力信号Ｓ２は入力３０に供
給され、遅延制御信号Ｓ６は遅延制御入力３２に供給さ
れる。第１図についての説明と同様に信号Ｓ２は約７０
ナノ秒のサンプル周期Ｔｓでデジタル化されたビデオ信
号であると仮定し、また同様にデジタル形式の遅延制御
信号はＯと１との間にある分数Ｋを表わす。信号Ｓ６は
フィルタ１０中の逓倍器２０に直接供給され、また読出
し専用メモリ（［ＯＭ）３４を経て逓倍器１８に供給さ
れて、前述のようにフィルタ１０によって与えられる遅
延を制御する。ＲＯＭ３４は第１３図の表に示すように
プログラムされて、Ｋに等しい制御信号Ｓ６からｌ−Ｋ
に等し贋制御信号Ｓ７を発生する。第１３図に示すよう
に、ＫがＯから１まで職のステップで変化すると、信号
５７（Ｋ−１）は１から０まで１／２のステップでｆ化
し、フィルタ１０によって与えられる遅延はＯからＴｓ
までサンプル周期Ｔｓの１／２のステップで変化する。

信号Ｓ２はＴｓ　（７０ナノ秒）の遅延を有する遅延ユ
ニット３６を経てフィルタ１０の入力１４に供給される
。

その結果、入力信号Ｓ２に対するフィルタ１０の出力信
号Ｓ４の全遅延は第１３図に示すように、に＝０に対す
るＴｓの最小値からに＝ｌに対する２Ｔｓの最大値まで
変化する。これは仮定された特定のサンプリング周波数
（すな・わち色副搬送波周波数の４倍）に対して７０ナ
ノ秒乃至１４０ナノ秒の遅延範囲に対応する。本発明の
この例では、遅延ユニット３６を素子の縦続接続の形で
補間フィルタ１０に先行して。

あるいは後続して配置することができる。

固定された最少遅延を信号Ｓ４に加える理由は。

撮惺および位相誤差を修正するために最終的に信号Ｓ４
に加えられる補償信号Ｓ９を発生するために、選択され
た特定のフィルタ４０は３Ｔｓ／２（Ｄ遅延を持った形
式のものであるからである。この発明の特徴によれば、
補償フィルタ４０の遅延は、フィルタ１０かその最少遅
延（０）にセットされているとき信号Ｓ４に対してｌサ
ンプル期間の１／Ｉ（ＴＳ／２）であるべきである。換
言すれば、フィルタ１０を含む信号路の最少遅延は、フ
ィルタ１０がＴｓ／２の遅延を与えるようにセットされ
ているとき、遅延された信号Ｓ４および補償信号Ｓ９が
等し、い遅延を受けるように選定されるべきである。ユ
ニット３６によって与えられるＴｓの遅延は、これらの
相対的な遅延状態が得られるようにしている。フィルタ
４０の形式が、Ｔｓの１／２のより大きな奇数倍の遅延
を呈するように変更されると、補間フィルタ信号路中に
更に遅延を加える必要がある。逆にフィルタ４０の遅延
がＴｓ／２に減少された場合は、遅延ユニット３６は除
去される。

縦続接続された補償フィルタ４０と逓倍器５２とからな
る回路網に入力信号を供給することにより振幅および位
相補償信号Ｓ９が発生される。これらの素子はいずれも
単独では位相誤差および振幅誤差のいずれも修正するこ
とができない。しかしながら、結合されると、それによ
って得られた補償信号はいずれの形式の誤差をも修正す
ることができる。この組合せでは、フィルタ４０は、（
１）サンプル周期（この場合、３Ｔｓ／２）の１／２の
奇数倍だけ信号Ｓ２を遅延させ、（２）周波数の関数と
して補償信号の振幅を制御する２つの機能を与えること
かできる。一般に振幅応答性は入力信号Ｓ２の周波数範
囲のすべであるいは殆んどを通じて周波数と共に増大す
る必要かある。さらに、逓倍器５２は遅延制御信号Ｓ６
の非直線関数として信号Ｓ９の振幅を変化させて、Ｔｓ
／Ｑの奇数倍に相当する遅延に対しては最大の補償を与
え、　Ｔｓの整数倍に相当する遅延に対しては最少（０
）の補償を与える。

（１）増大する振幅対周波数特性、および（２）サンプ
リング周期Ｔｓの１／２の奇数倍の実質的に一定の遅延
の各特性をもったフィルタ４０の実施例には多数の可能
な形式がある。フィルタ４０として第６図に示した特定
のフィルタは３　Ｔｓ　／　２の遅延、および次の（１
）式によって与えられる振幅特性を持ったリニヤ位相（
すなわち一定遅延）フィルタである。

Ａ＝２ｃｏｓ（θ／２　）　−ＡＣＯ３（３θ／２）　
　（１）こ＼で、θは単位秒車シのラジアンで示す周波
数を表わす。

との関辞は第７図に示されている。その応答性はＦｓ／
　２の周期関数であると見ることができる。

この発明にとって重要な点は、振幅応答性は０周波数で
最少（０）であり１入力信号Ｓ２の周波数範囲にわたっ
て一般に周波数と共に増大することである。前述のよう
に、信号Ｓ２はデジタル化ビデオ信号であると仮定され
ている。エイリアシングを防止するために１通常のやり
方ではＡ／Ｄ変換に先立ってビデオ信号の帯域幅を制限
している。ＮＴＳＣ信号に対しては、最大のルミナンス
信号帯域幅は約４．２ＭＨｚあるいはその程度の周波数
を越える。図示のようにフィルタ４０の振幅応答性はピ
ーキング前には’ｌ”Ｆｓ／　３　（４，７ＰＭＨｚ　
）にまで伸び、従って入力信号周波数範囲を越える。本
願発明のこの特徴は極めて望ましいが、すぐれた全群遅
延特性を与えるとき、修正の有効範囲は波形Ａのピーク
を越えてＦｓ／３よシも僅かに高い周波数にまで伸びて
いる。もし望ましいならば、フィルタ４０に別のフィル
タ部分を加えることによってさらに高い周波数に対する
有効な応答性を得ることかできる。くシ返して言えば、
この発明の目的にとってさらに重要な特性は、遅延がＴ
ｓ／Ｑの奇数倍であること、および振幅応答性が入力信
号の周波数範囲のかなシの部分（好ましくは全部）にわ
たって周波数と共に増大することである。

第７図のスケールは入力信号Ｓ２に関して規格化されて
いる。すなわち信号Ｓ２は大きさが１であると仮定され
ている。従って、垂直スケールは信号Ｓ２に対するフィ
ルタ４０の利得を表わしている。図示のように、フィル
タの利得は遅延制御変ＭＫには無関係で、点Ｃによって
示すように周波数Ｆｓ／４で約２．８の値を持っている
。第２図、第３図および第４図から明らかなように、振
幅誤差はに＝０．５で最大で３ｄＢ程度であり、Ｋが０
および１に近づくにつれて減少する。逓倍器５２は信号
Ｓ９の減衰を与え、第８図に示すように減衰度をＫの関
数として変化させる。こ＼でＣは逓倍器の利得を表わす
。従って１．特定の周波数Ｆｓ／４では、Ｋ　＝　／ａ
。

４／８，５／８　　に対するフィルタ４０および逓倍器
５２の全利得は３／３２の２．８倍に等しく、約０．２
６になる。利得はに＝２／８および６／８に対しては０
６１８に等しく、に２％および７／８に対しては０．０
９に等しい。Ｋ＝０、Ｋ＝１に対する利得は０である。

他の周波数では、利得は第７図に示すように変化し、第
８図からのＫに依存する変藪Ｃと簗７図からのフィルタ
利得との積に等しくなる。

次にフィルタ４０の構成を詳細に考察すると、Ｚ変換表
記法の式で表わされたフィルタ関数は、Ｈ（Ｚ）＝−１
＋Ｚ　　＋Ｚ　　　＋Ｚ　　　　　　　　　（３）によ
って与えられる。この変換関数は、出力信号Ｓ９はＴｓ
だけ遅延された入力信号Ｓ２プラス２Ｔｓだけ遅延され
た入力信号マイナス入力信号のその時の値マイナス３Ｔ
ｓだけ遅延された入力信号からなることを表わしている
。この関数は、各々サンプル周期Ｔｓに等しい遅延を与
える３個の遅延素子４２．４４％４６、および２個の減
算器４８．５０によってフィルタ４０中で実現される。

端子３０は減算器４８のマイナス入力に直接結合され、
また遅延素子４２を経て減算器４８のプラス入力に結合
され、それによって減算器４８の出力にＴｓだげ遅延さ
れた入力信号マイナス非遅延入力信号に等しい信号Ｓ１
０か発生する。

信号８１０を減算器５０のプラス入力に直接供給し、ま
た縦続接続された遅延素子４４および４６を経て減算器
５０のマイナス入力に供給することによシ、減算器５０
の出力から信号Ｓ９が得られる。

フィルタ４０によって生成された補償信号Ｓ９は逓倍器
５２を経て加算器５４に供給され、また該加算器５＋の
他の入力には信号Ｓ４か供給され、その出力５６に補償
された信号８１２が供給される。信号８１２はもし必要
ならＤ／Ａ変換器（図示せず）によってアナログ形式に
戻されてもよいし、所定の適用においてはさらにデジタ
ル処理されてもよい。

逓倍器５２は第８図に関して述べるように、遅延制御信
号Ｓ６の値の非遅延関数として補償信号Ｓ９の振幅を変
えるためにＲＯＭ３４によって制御される。

第１３図の表はｌ−に、に、（、遅延変化、および全遅
延のリストを示している。第９図は第６図の装置の全周
波数応答性を図示したものである。第９図に示すすべて
のＫの値に対して、振幅の変化は０周波数からサンプリ
ング周波数（０，２５Ｆｓ）のＡに至るまで約Ｖ２ｄＢ
以下である。これは第２図に示すフィルタ１０の応答性
に比して振幅応答性の点でかなシ改善されてｂる。

第１０図は、第６図の遅延装置の群遅延応答性（点線、
信号５１２）と非補償リニヤ補間フィルタ（実線、信号
８４）の群遅延を対比して示している。

群遅延は共にナノ秒で示されており、サンプリング周期
ＴｓＫ関して示されてｂる。補償されたフィルタによっ
て与えられる群遅延は、Ｋの値の値が”／ｌｔ、　　２
／Ｂ、３／８，５／８，６７Ｂ、７／８にツいては０か
らＦｓ／４以上の周波数まで周波数には実質的に無関係
である。２の場合、非補償フィルタは、Ｆｓ／４では同
じＫの値に対して約Ｔｓ　／　８のかなりの誤差を示す
。

第１１図は第６図の装置の各種の変形を示す。例えば第
６図の遅延素子３６は除去されて、フィルタ１００入力
１４はフィルタ４０の遅延素子４２の出力に結合されて
いる。従って、フィルタ４ｏはフィルタ１゜に対する位
相補償を与えることに加えて補間フィルタ信号路中に信
号Ｓ２の１サンプル期間の最小遅延を与える。

第１１図はさらに、逓倍器５２と加算器５４との間の信
号路中に逓倍器５３か挿入され、加算器５４と出力５６
との間の信号路中に逓倍器５５が挿入されている点で第
６図と異っている。逓倍係数またはスケーリング係数は
それぞれ％、％である。その結果。

信号Ｓ９は実効的に３２で割られる。これによって振幅
制御卸信号Ｃを０と３との間の整数Ｃ例えば２ピント２
進数）によって与えることができる。ＲＯＭ３４は第１
４図の表に示すようにプログラムされておシ、数値Ｋ（
Ｏから７までの間にある３ピント２進数）を数値Ｃに変
換する。この他に、この変換を個別の論理ゲートによっ
て行なうこともできる。

整数による逓倍、係数μ１％による割算により、信号Ｓ
９に対する第１０図の表に示す正確に数学的に同じスケ
ーリング係数か得られ、それによシ与えられた補償は、
構造は異なるか正確に第４図と同じになる。割算係数１
７３２が２つの係１！ＩＶ４と％とに分割されている理
由は、後程説明するよって。

遅延を決定するに当って整数によって逓倍するために第
１Ｏ図でも変更されているからである。

第６図のさらに変更された点は、第１０図のリニ　・ヤ
補間フィルタ１０か前者の構造と数学的に等価な異なる
構造に変更されているが、係数１−Ｋによる逓倍を必要
としない点である。これによると、１−ＫをＫから発生
させる必要がないから、逓倍５１８は不要になり、また
ＲＯＭ３４に必要とするメモリも少なくてすむ。

次に愛児部分について詳しく考察する。端子１４は８倍
（×８）逓倍器１９および信号Ｓ６によって制御される
逓倍器２０の入力に結合されている。信号Ｓ６は本願発
明のこの例では第１４図に示すように整数である。出力
信号は最終的にはユニット５５で８で割られるので、に
の実効値は第６図の例と同じで、すなわち１／２のステ
ップで変化する分ｔである。

フィルタ１０ではＫは整数であるから、信号Ｓ２はフィ
ルタ１０で逓倍された信号レベルを補償するために逓倍
器１９で８逓倍され、この信号レベルは最終的には割算
器５５で同じ係数ｆ’ｌ／８）で逓降される。

減算器２１は逓倍器１９の出力から逓倍器２０の出力を
減算する。加算器２２は逓倍器２０の出力（遅進素子１
６中でＴｓだけ遅延されている）を減算器２１の出力に
加算して遅延信号Ｓ４を発生するように結合されている
。変形されたフィルタの伝達関数は８倍の逓倍係数を除
いて数学的に前述の形式と同様であり、振幅および位相
応答は第４図の装置の応答と変化はない。

第１１図の遅延装置の特徴は、可変係数２進逓倍器の数
値が３から２に減少しており、それによって装置の構造
か非常に簡単になっているという点である。付加された
逓倍器（例えば、　１９，５３．５５）は２の幕乗であ
る係数をもった固定された係数逓倍器である。これは整
数逓倍Ｃ例えば×８）に対しては左シフト、分数逓倍（
例えばＶ４またはＶ８）に対しては右シフトを必要とす
るにすぎず、信号用導線を適当に接続することによって
与えられる。

例えば、８逓倍するためには、２進数の最下位ビット位
置に３個のＯを加える。この関数は減算器２１の加算入
力の３個のＬＳＢ入力を論理Ｏレベル（例えばアース）
に接続し、減算器の残りの高次入力に信号Ｓ２を供給す
ることによって与えられる。

２の負の幕乗による逓倍はビットを捨てることによって
行なわれる。例えば加算器５４では、信号Ｓ９の４によ
る割算は、Ｓ９の３倍目のＬＳＢおよび高次ビットのみ
を加算器の入力に供給することによって行なわれる。従
って、第１１図の装置において、一定係数の逓倍器を加
え、可変係数の逓倍器１８を除去したことによる総合の
効果として、装置の構造が相当に簡単になる。特に、こ
の装置は２個の可変係数逓倍器、すなわちＳ９信号路中
の逓倍器５２と、補間フィルタ中の逓倍器２０を使用し
ているにすぎない。

第１２図は、遅延分解能を２倍にし、且つ回路の機能を
変更することなく、あるいは全体の性能特性を変化させ
ることなく回路素子の数を減少させるための第１１図の
装置の変形を示す。以前はある信号遅延と減算機能を与
えるのにフィルタ１０中の別ノ素子によって行なわれて
いたのをフィルタ４０に頼ることにより、フィルタ１０
の構造を著しく簡単にすることができる。

逓倍器５３，５５，１９の逓倍係数をそれぞれ％、／１
６．１６に変更することによって分解能は２倍になる。

信号Ｓ６は４ビツト２進数を０から１５までの数に変え
られる。ＲＯＭ３４は第１５図の表に示すように、図示
の１６個のＫの値（０から１５まで）に対して図示の逓
倍器の制御信号Ｃの値を与えるように再プログラムされ
る。これらの変更により、遅延はＴｓがら３１ＴＳ／１
６までＴｓ／８ではなく　Ｔｓ　／　１６のステップで
変化する。第１５図に示すように、遅延は（１＋に／　
１６　）　Ｘ　Ｔ　ｓに等しくなる。変Ｉ杉されたフィ
ルタ１０は逓倍器１９および２０と加算器２２のみから
なる。

’　Ｓｑ６　倍？ｂ　１９は、フィルタ４０中の遅延素
子４２の出力を１６逓倍するように接続されており、前
述のように坂路的に逓倍器５５によって逓降される係数
と同じ糸ｄで遅延された信号を逓倍する。これによると
、第６図に示すこの発明の例のように分ζ逓倍ではなく
、逓倍器２０中で整数１倍されることになる。

逓倍器２０は信号Ｓ６によってフィルタ４０中の遅延素
子４４の出力を逓倍するようＫ　Ｊｉ＆続されている。

加算器２２は逓倍器１９および２０の出力を加算して出
力信号Ｓ４を形成する。動作において、フィルタ１０中
の別の素子によって予め与えられる信号遅延や激婬のよ
うな機能は、フィルタ４０中では楓算器４８および遅延
素子４４によって与えられる。このような共通素子の分
担により、遅延解像度を２倍にすること以外Ｋｍ幅およ
び位相特性を変化させることなく回路構成を涌単にする
ことかできる。

【図面の簡単な説明】

第１図は２点リニヤ桶間フィルタを使用した既知の形式
のデジタル遅延装置のブロックθ、第２図は遅延の一部
として第１図の装置の周波敬応答性を示す図、第３図は
第１図の装置の動作を示すフエーザー図、第４図は第１
図の補止フィルタ用遅延の関数としての振幅および位相
誤差を示す図、第５図はこの発明の１つの特徴を示すた
めに書直した第３図のフエーザー図の一部を示す図、４
６図はこの発明を実施し念遅延装置のブロック図、第７
図は第６図の装置中のフィルタ４０の振幅応答性を示す
図、第８図は第６図の装置中の非直線振幅制帽卸を示す
図、第９図は第６図の装置の周波截および遅延の関数と
しての全体の振幅応答性をプロットした図、第１０図は
第６図の装置の群遅延特性と第１図の従来技術の装置の
群遅延特性を比較した図、第１１図は第６図の遅延装置
のある変形例を示すブロック図、第１２図は第１１図の
装置のある変形例を示すブロック図、第１３図、第１４
図および第１５図はそれぞれ第６図、第１１図および第
１２図の装置に関連する逓倍係数表を示す図表である。 １０・・・リニヤ補間フィルタ手段、３０・・・第１の
入力手段、３２・・・第２の入力手段、　４０・・・第
２のフィルタ手段、５２・・・振幅制御手段、５４・・
・出力手段、５６・・・出力。 特許出願人　アールシーニー　コーポレーション化　理
　人　　清　　水　　　哲　ほか２名才１図 χ２図 才θ凹

Claims (1)

【特許請求の範囲】
1. （１）遅延を受けるデジタル入力信号であつて、所定の
   サンプリング周期を有するデジタル入力信号が供給され
   るように結合された第１の入力手段と、遅延制御信号が
   供給される第２の入力手段と、上記遅延制御信号の関数
   として可変的に遅延されたデジタル出力信号を供給する
   出力手段とを有し、特有の振幅および位相誤差を持つた
   ２点リニヤ補間フィルタ手段と、 上記デジタル入力信号が供給されるように結合された入
   力手段と、上記サンプリング周期の１／２の奇数倍に実
   質的に等しい量だけ遅延された上記デジタル入力信号を
   表わす遅延信号を供給する出力手段とを有する第２のフ
   ィルタ手段と、 上記第２のフィルタ手段に結合され、上記遅延制御信号
   に応答して上記遅延信号の振幅を上記遅延制御信号の非
   直線関数として変化させて、大きさが変化し且つ実質的
   に一定の遅延をもつた補償信号を生成する振幅制御手段
   と、 上記補償信号を上記デジタル出力信号と合成して、上記
   ２点リニヤ補間フィルタ手段の特徴を表わす上記振幅誤
   差および位相誤差が実質的に減少した合成出力信号を発
   生する出力手段と、からなるデジタル遅延装置。