JPH11289471A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH11289471A JPH11289471A JP10091176A JP9117698A JPH11289471A JP H11289471 A JPH11289471 A JP H11289471A JP 10091176 A JP10091176 A JP 10091176A JP 9117698 A JP9117698 A JP 9117698A JP H11289471 A JPH11289471 A JP H11289471A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pass filter
- input video
- video signal
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 サンプリングクロックの位相ずれによるノイ
ズの増加を減少させる事のできる、A/D変換装置を提供
するものである。 【解決手段】 フィルターにより、入力信号のうちサン
プリングクロック周波数成分及びその奇数時周波数成分
を強調する事により、信号波形を矩形波に近づけること
で、サンプリングクロック位相の変化に際しても、サン
プリング値の変化を抑制する事が出来る。
ズの増加を減少させる事のできる、A/D変換装置を提供
するものである。 【解決手段】 フィルターにより、入力信号のうちサン
プリングクロック周波数成分及びその奇数時周波数成分
を強調する事により、信号波形を矩形波に近づけること
で、サンプリングクロック位相の変化に際しても、サン
プリング値の変化を抑制する事が出来る。
Description
【０００１】
【発明の属する技術分野】本発明は映像信号をＡ／Ｄ変
換しデジタル処理を行う、映像信号処理装置に関するも
のある。
換しデジタル処理を行う、映像信号処理装置に関するも
のある。
【０００２】
【従来の技術】一般的にコンピューターのアナログ映像
出力等をＡ／Ｄ変換する場合、元画像のドットクロック
周波数と同じ周波数でかつ位相の合っているクロックを
用いてサンプリングを行う。
出力等をＡ／Ｄ変換する場合、元画像のドットクロック
周波数と同じ周波数でかつ位相の合っているクロックを
用いてサンプリングを行う。
【０００３】通常コンピューター等から出力される映像
信号においてはドットクロックは出力されないため水平
同期信号をＰＬＬを用いて逓倍してドットクロック再生
を行うが、クロックの位相を再生することは不可能なた
め極めて微妙な位相の調整が必要であるという課題があ
った。
信号においてはドットクロックは出力されないため水平
同期信号をＰＬＬを用いて逓倍してドットクロック再生
を行うが、クロックの位相を再生することは不可能なた
め極めて微妙な位相の調整が必要であるという課題があ
った。
【０００４】また、更にサンプリングクロックのジッタ
ー等により、サンプリング点が変動すると、Ａ／Ｄ変換
後のＳ／Ｎが劣化するという課題があった。
ー等により、サンプリング点が変動すると、Ａ／Ｄ変換
後のＳ／Ｎが劣化するという課題があった。
【０００５】そこで、たとえば、特開平５−１９９１１
９号公報に開示されている従来技術のＡ／Ｄ変換装置で
は、３個のＡ／Ｄ変換器を用いて、本来のサンプリング
点の前後に僅かにずらした点で同時にサンプリングを行
い、そのレベル差を検出して最適なサンプリング位相に
なるように制御している。
９号公報に開示されている従来技術のＡ／Ｄ変換装置で
は、３個のＡ／Ｄ変換器を用いて、本来のサンプリング
点の前後に僅かにずらした点で同時にサンプリングを行
い、そのレベル差を検出して最適なサンプリング位相に
なるように制御している。
【０００６】
【発明が解決しようとする課題】このように従来のＡ／
Ｄ変換装置では、Ｒ，Ｇ，Ｂ各チャネル毎に３個のＡ／
Ｄコンバーターを必要とするため高価な物になり、また
Ｓ／Ｎがサンプリングクロックのジッターに大きく影響
を受けるという課題については解決出来ないという問題
があった。
Ｄ変換装置では、Ｒ，Ｇ，Ｂ各チャネル毎に３個のＡ／
Ｄコンバーターを必要とするため高価な物になり、また
Ｓ／Ｎがサンプリングクロックのジッターに大きく影響
を受けるという課題については解決出来ないという問題
があった。
【０００７】本発明は前記課題に鑑み、位相調整の裕度
が大きくかつ、Ｓ／Ｎがサンプリングクロックのジッタ
ーに影響の小さい、Ａ／Ｄ変換装置を提供するものであ
る。
が大きくかつ、Ｓ／Ｎがサンプリングクロックのジッタ
ーに影響の小さい、Ａ／Ｄ変換装置を提供するものであ
る。
【０００８】
【課題を解決するための手段】本発明のＡ／Ｄ変換装置
では、前記の課題を解決するために、バンドパスフィル
ターにより、入力映像信号のうち奇数次高調波成分を強
調することで、信号波形を矩形波に近づけたのち、サン
プリングを行う事を特徴としたものである。
では、前記の課題を解決するために、バンドパスフィル
ターにより、入力映像信号のうち奇数次高調波成分を強
調することで、信号波形を矩形波に近づけたのち、サン
プリングを行う事を特徴としたものである。
【０００９】また、ハイパスフィルターにより、入力映
像信号のうち伝送経路により減衰した高周波成分を補償
した後サンプリングを行う事を特徴としたものである。
像信号のうち伝送経路により減衰した高周波成分を補償
した後サンプリングを行う事を特徴としたものである。
【００１０】
【発明の実施の形態】本発明の請求項１に記載のＡ／Ｄ
変換装置は、フィルターにより入力映像信号の奇数次高
調波成分を強調することで、波形を矩形波に近づけるこ
とにより、サンプリング点の変動による出力の変動を抑
制することで、位相調整の裕度を広げまた、クロックの
ジッターによるＳ／Ｎの劣化を抑える作用を有する。
変換装置は、フィルターにより入力映像信号の奇数次高
調波成分を強調することで、波形を矩形波に近づけるこ
とにより、サンプリング点の変動による出力の変動を抑
制することで、位相調整の裕度を広げまた、クロックの
ジッターによるＳ／Ｎの劣化を抑える作用を有する。
【００１１】本発明の請求項２に記載のＡ／Ｄ変換装置
は、入力された水平同期信号を逓倍し、入力映像信号の
ドットクロックを再生するＰＬＬと、入力映像信号のう
ちドットクロックの１．５倍の周波数成分を通過させる
第１のバンドパスフィルターと、入力映像信号のうちド
ットクロックの２．５倍の周波数成分を通過させるバン
ドパスフィルター２と、前記水平同期信号の周波数を検
出し、周波数に応じた逓倍数を前記ＰＬＬに設定すると
同時に、前記第１のバンドパスフィルターの中心通過域
周波数を、前記ＰＬＬが出力する周波数の１．５倍に、
また前記バンドパスフィルター２の中心通過域周波数
を、前記ＰＬＬが出力する周波数の２．５倍になるよう
に制御する制御部と、前記第１のバンドパスフィルター
よりの出力と、前記バンドパスフィルター２よりの出力
と前記入力映像信号を加算する加算器と、前記ＰＬＬに
より再生されたドットクロックのタイミングで前記加算
器よりの信号のサンプリングを行うＡ／Ｄ変換器を備え
た事を特徴とした物であり、入力映像信号の３次高調波
及び５次高調波を強調することで、入力映像信号の波形
を矩形波に近づけることにより、サンプリング点の変動
による出力の変動を抑制することで、位相調整の裕度を
広げまた、クロックのジッターによるＳ／Ｎの劣化を抑
える作用を有する。
は、入力された水平同期信号を逓倍し、入力映像信号の
ドットクロックを再生するＰＬＬと、入力映像信号のう
ちドットクロックの１．５倍の周波数成分を通過させる
第１のバンドパスフィルターと、入力映像信号のうちド
ットクロックの２．５倍の周波数成分を通過させるバン
ドパスフィルター２と、前記水平同期信号の周波数を検
出し、周波数に応じた逓倍数を前記ＰＬＬに設定すると
同時に、前記第１のバンドパスフィルターの中心通過域
周波数を、前記ＰＬＬが出力する周波数の１．５倍に、
また前記バンドパスフィルター２の中心通過域周波数
を、前記ＰＬＬが出力する周波数の２．５倍になるよう
に制御する制御部と、前記第１のバンドパスフィルター
よりの出力と、前記バンドパスフィルター２よりの出力
と前記入力映像信号を加算する加算器と、前記ＰＬＬに
より再生されたドットクロックのタイミングで前記加算
器よりの信号のサンプリングを行うＡ／Ｄ変換器を備え
た事を特徴とした物であり、入力映像信号の３次高調波
及び５次高調波を強調することで、入力映像信号の波形
を矩形波に近づけることにより、サンプリング点の変動
による出力の変動を抑制することで、位相調整の裕度を
広げまた、クロックのジッターによるＳ／Ｎの劣化を抑
える作用を有する。
【００１２】本発明の請求項３に記載のＡ／Ｄ変換装置
は、請求項２に記載の装置に加え、更に高次の高調波に
対するバンドパスフィルターを備えた事を特徴としたも
のであり、より高次の成分も強調する事で、波形を矩形
波に近づける事により、請求項２に記載ものより更に大
きな効果が期待できる。
は、請求項２に記載の装置に加え、更に高次の高調波に
対するバンドパスフィルターを備えた事を特徴としたも
のであり、より高次の成分も強調する事で、波形を矩形
波に近づける事により、請求項２に記載ものより更に大
きな効果が期待できる。
【００１３】本発明の請求項４に記載のＡ／Ｄ変換装置
は、制御部がバンドパスフィルターの中心通過域周波数
のみならず利得を制御する様にした事を特徴とした、請
求項２および請求項３記載のＡ／Ｄ変換装置であり、入
力映像信号の伝送路の特性によらず安定した効果を期待
できる。
は、制御部がバンドパスフィルターの中心通過域周波数
のみならず利得を制御する様にした事を特徴とした、請
求項２および請求項３記載のＡ／Ｄ変換装置であり、入
力映像信号の伝送路の特性によらず安定した効果を期待
できる。
【００１４】本発明の請求項５に記載のＡ／Ｄ変換装置
は入力された映像信号をハイパスフィルターにより高周
波成分を強調したのち、サンプリングを行う事を特徴と
したものであり、入力伝送路の特性等により減衰した高
周波成分を補償する事により、入力映像信号の波形を矩
形波に近づけることにより、サンプリング点の変動によ
る出力の変動を抑制することで、位相調整の裕度を広げ
また、クロックのジッターによるＳ／Ｎの劣化を抑える
作用を有する。
は入力された映像信号をハイパスフィルターにより高周
波成分を強調したのち、サンプリングを行う事を特徴と
したものであり、入力伝送路の特性等により減衰した高
周波成分を補償する事により、入力映像信号の波形を矩
形波に近づけることにより、サンプリング点の変動によ
る出力の変動を抑制することで、位相調整の裕度を広げ
また、クロックのジッターによるＳ／Ｎの劣化を抑える
作用を有する。
【００１５】本発明の請求項６に記載のＡ／Ｄ変換装置
は，入力された水平同期信号を逓倍し、入力映像信号の
ドットクロックを再生するＰＬＬと、入力映像信号のう
ちドットクロックの２分の１の周波数成分を通過させる
ハイパスフィルターと、前記水平同期信号の周波数を検
出し、周波数に応じた逓倍数を前記ＰＬＬに設定すると
同時に、前記ハイパスフィルターのカットオフ周波数を
前記ＰＬＬが出力する周波数の２分の１に制御する制御
部と、前記ハイパスフィルターよりの出力と、前記入力
映像信号を加算する加算器と、前記ＰＬＬにより再生さ
れたドットクロックのタイミングで前記加算器よりの出
力をサンプリングするＡ／Ｄ変換器を備えた事を特徴と
したものであり、入力映像信号の波形を矩形波に近づけ
ることにより、サンプリング点の変動による出力の変動
を抑制することで、位相調整の裕度を広げまた、クロッ
クのジッターによるＳ／Ｎの劣化を抑える作用を有す
る。
は，入力された水平同期信号を逓倍し、入力映像信号の
ドットクロックを再生するＰＬＬと、入力映像信号のう
ちドットクロックの２分の１の周波数成分を通過させる
ハイパスフィルターと、前記水平同期信号の周波数を検
出し、周波数に応じた逓倍数を前記ＰＬＬに設定すると
同時に、前記ハイパスフィルターのカットオフ周波数を
前記ＰＬＬが出力する周波数の２分の１に制御する制御
部と、前記ハイパスフィルターよりの出力と、前記入力
映像信号を加算する加算器と、前記ＰＬＬにより再生さ
れたドットクロックのタイミングで前記加算器よりの出
力をサンプリングするＡ／Ｄ変換器を備えた事を特徴と
したものであり、入力映像信号の波形を矩形波に近づけ
ることにより、サンプリング点の変動による出力の変動
を抑制することで、位相調整の裕度を広げまた、クロッ
クのジッターによるＳ／Ｎの劣化を抑える作用を有す
る。
【００１６】本発明の請求項７に記載のＡ／Ｄ変換装置
は、制御部がハイパスフィルターのカットオフ周波数の
みならず利得をも制御する様にしたことを特徴とした請
求項６記載のＡ／Ｄ変換装置であり、入力映像信号の伝
送路の特性によらず安定した効果を期待できる。
は、制御部がハイパスフィルターのカットオフ周波数の
みならず利得をも制御する様にしたことを特徴とした請
求項６記載のＡ／Ｄ変換装置であり、入力映像信号の伝
送路の特性によらず安定した効果を期待できる。
【００１７】以下に、本発明の一実施の形態について、
図１、図２を用いて説明する。 （実施の形態１）図１において、バンドパスフィルター
１および２は、例えばバリキャップ等を用いて構成され
た中心通過域周波数を任意に設定出来るフィルターであ
り、入力映像信号のうち、バンドパスフィルター１は３
次高調波成分を通過させ、バンドパスフィルター２は５
次高調波成分を通過させる。加算器３は例えばオペアン
プ等により構成され、入力映像信号と、前記バンドパス
フィルター１の出力と、前記バンドパスフィルター２よ
りの出力を加算する。ＰＬＬ６は入力水平同期信号の周
波数を逓倍する。Ａ／Ｄ変換器４は、前記加算器３の出
力を、前記ＰＬＬ６より出力されたクロックのタイミン
グでサンプリングを行う。
図１、図２を用いて説明する。 （実施の形態１）図１において、バンドパスフィルター
１および２は、例えばバリキャップ等を用いて構成され
た中心通過域周波数を任意に設定出来るフィルターであ
り、入力映像信号のうち、バンドパスフィルター１は３
次高調波成分を通過させ、バンドパスフィルター２は５
次高調波成分を通過させる。加算器３は例えばオペアン
プ等により構成され、入力映像信号と、前記バンドパス
フィルター１の出力と、前記バンドパスフィルター２よ
りの出力を加算する。ＰＬＬ６は入力水平同期信号の周
波数を逓倍する。Ａ／Ｄ変換器４は、前記加算器３の出
力を、前記ＰＬＬ６より出力されたクロックのタイミン
グでサンプリングを行う。
【００１８】制御部５は例えばマイクロコンピューター
などにより構成され、入力水平同期信号の周波数を検出
し、その水平同期周波数に応じて前記ＰＬＬ６の逓倍数
を設定し、また前記バンドパスフィルター１の中心通過
域周波数を前記ＰＬＬ６より出力されるクロック周波数
の１．５倍（これは入力映像信号の最大周波数の３倍に
相当する）に設定し、また前記バンドパスフィルター１
の中心通過域周波数を前記ＰＬＬ６より出力されるクロ
ック周波数の２．５倍（これは入力映像信号の最大周波
数の５倍に相当する）に設定する。
などにより構成され、入力水平同期信号の周波数を検出
し、その水平同期周波数に応じて前記ＰＬＬ６の逓倍数
を設定し、また前記バンドパスフィルター１の中心通過
域周波数を前記ＰＬＬ６より出力されるクロック周波数
の１．５倍（これは入力映像信号の最大周波数の３倍に
相当する）に設定し、また前記バンドパスフィルター１
の中心通過域周波数を前記ＰＬＬ６より出力されるクロ
ック周波数の２．５倍（これは入力映像信号の最大周波
数の５倍に相当する）に設定する。
【００１９】なお、本実施例ではバンドパスフィルター
として、バリキャップを用いて構成するものとしたが、
インピーダンスを制御出来る素子であればよいことはい
うまでもない。
として、バリキャップを用いて構成するものとしたが、
インピーダンスを制御出来る素子であればよいことはい
うまでもない。
【００２０】上記構成の動作について、図２に示す動作
波形を用いて説明する。例えば、入力映像信号として図
２（ａ）のような波形が入力され、入力同期信号として
図２（ｂ）のような波形が入力されたとするとする。水
平同期信号はＰＬＬ６により逓倍され、図２（ｃ）のよ
うなクロックとなる。また、位相が前後に変動したクロ
ックをそれぞれ図２（ｃ’），図２（ｃ”）とする。
波形を用いて説明する。例えば、入力映像信号として図
２（ａ）のような波形が入力され、入力同期信号として
図２（ｂ）のような波形が入力されたとするとする。水
平同期信号はＰＬＬ６により逓倍され、図２（ｃ）のよ
うなクロックとなる。また、位相が前後に変動したクロ
ックをそれぞれ図２（ｃ’），図２（ｃ”）とする。
【００２１】加算器３により、入力映像信号と、バンド
パスフィルター１の出力と、バンドパスフィルター２の
出力が加算され、図２（ｄ）のように矩形波に近い波形
となる。
パスフィルター１の出力と、バンドパスフィルター２の
出力が加算され、図２（ｄ）のように矩形波に近い波形
となる。
【００２２】入力信号をそのままＡ／Ｄ変換した場合ク
ロックの位相により図２（ｘ）で示される分だけレベル
差が生じるが、フィルター処理を行った後は図２
（ｘ’）の様にほぼレベル差は０になる。
ロックの位相により図２（ｘ）で示される分だけレベル
差が生じるが、フィルター処理を行った後は図２
（ｘ’）の様にほぼレベル差は０になる。
【００２３】このようにサンプリングクロックの位相が
ジッター等により変動してもレベルの変動が極わずかと
なるので、クロック位相の裕度が広くなり、またジッタ
ー等によるＳ／Ｎの劣化を小さくすることが出来る。
ジッター等により変動してもレベルの変動が極わずかと
なるので、クロック位相の裕度が広くなり、またジッタ
ー等によるＳ／Ｎの劣化を小さくすることが出来る。
【００２４】なお、本実施の形態において、制御部５が
バンドパスフィルター１及びバンドパスフィルター２の
中心通過域周波数を制御するものとしたが、利得を同時
に制御するようすれば、入力伝送路の特性等によらず、
より安定した効果が得られる。また、バンドパスフィル
ターとして１．５倍及び２．５倍の他により高次の高調
波に対するバンドパスフィルターを用意すれば、加算器
３の出力はより矩形波に近くなるためより高い効果が得
られる。
バンドパスフィルター１及びバンドパスフィルター２の
中心通過域周波数を制御するものとしたが、利得を同時
に制御するようすれば、入力伝送路の特性等によらず、
より安定した効果が得られる。また、バンドパスフィル
ターとして１．５倍及び２．５倍の他により高次の高調
波に対するバンドパスフィルターを用意すれば、加算器
３の出力はより矩形波に近くなるためより高い効果が得
られる。
【００２５】（実施の形態２）つぎに、本発明の別の一
実施の形態について、図３および図４を用いて説明す
る。図３において、ハイパスフィルター３１は例えばバ
リキャップ等を用いて構成されカットオフ周波数を任意
に設定でき、入力映像信号の高周波成分を通過させる。
加算器３４は例えばオペアンプ等により構成され、入力
映像信号と、前記ハイパスフィルター３１の出力を加算
する。
実施の形態について、図３および図４を用いて説明す
る。図３において、ハイパスフィルター３１は例えばバ
リキャップ等を用いて構成されカットオフ周波数を任意
に設定でき、入力映像信号の高周波成分を通過させる。
加算器３４は例えばオペアンプ等により構成され、入力
映像信号と、前記ハイパスフィルター３１の出力を加算
する。
【００２６】ＰＬＬ３３は入力水平同期信号の周波数を
逓倍する。Ａ／Ｄ変換器３５は前記加算器３４の出力
を、前記ＰＬＬ３３より出力されたクロックのタイミン
グでサンプリングを行う。制御部３２は例えばマイクロ
コンピューターなどにより構成され、入力水平同期信号
の周波数を検出し、その水平同期周波数に応じて前記Ｐ
ＬＬ６の逓倍数を設定し、また前記ハイパスフィルター
３１のカットオフ周波数を前記ＰＬＬ６より出力される
クロック周波数と同じに設定する。
逓倍する。Ａ／Ｄ変換器３５は前記加算器３４の出力
を、前記ＰＬＬ３３より出力されたクロックのタイミン
グでサンプリングを行う。制御部３２は例えばマイクロ
コンピューターなどにより構成され、入力水平同期信号
の周波数を検出し、その水平同期周波数に応じて前記Ｐ
ＬＬ６の逓倍数を設定し、また前記ハイパスフィルター
３１のカットオフ周波数を前記ＰＬＬ６より出力される
クロック周波数と同じに設定する。
【００２７】なお、本実施例ではハイパスフィルターと
して、バリキャップを用いて構成するものとしたが、イ
ンピーダンスを制御出来る素子であればよいことはいう
までもない。
して、バリキャップを用いて構成するものとしたが、イ
ンピーダンスを制御出来る素子であればよいことはいう
までもない。
【００２８】上記構成の動作について、図４に示す動作
波形を用いて説明する。例えば、入力映像信号として図
４（ａ）のような波形が入力され、入力同期信号として
図４（ｂ）のような波形が入力されたとするとする。
波形を用いて説明する。例えば、入力映像信号として図
４（ａ）のような波形が入力され、入力同期信号として
図４（ｂ）のような波形が入力されたとするとする。
【００２９】水平同期信号はＰＬＬ３３により逓倍さ
れ、図４（ｃ）のようなクロックとなる。また、位相が
前後に変動したクロックをそれぞれ図４（ｃ’），図４
（ｃ”）とする。加算器３４により、入力映像信号と、
ハイパスフィルター３１の出力の出力が加算され、図４
（ｄ）のように矩形波となる。
れ、図４（ｃ）のようなクロックとなる。また、位相が
前後に変動したクロックをそれぞれ図４（ｃ’），図４
（ｃ”）とする。加算器３４により、入力映像信号と、
ハイパスフィルター３１の出力の出力が加算され、図４
（ｄ）のように矩形波となる。
【００３０】入力信号をそのままＡ／Ｄ変換した場合ク
ロックの位相により図４（ｘ）で示される分だけレベル
差が生じるが、フィルター処理を行った後は図４
（ｘ’）の様にほぼレベル差は０になる。
ロックの位相により図４（ｘ）で示される分だけレベル
差が生じるが、フィルター処理を行った後は図４
（ｘ’）の様にほぼレベル差は０になる。
【００３１】このようにサンプリングクロックの位相が
ジッター等により変動してもレベルの変動が極わずかと
なるので、クロック位相の裕度が広くなり、またジッタ
ー等によるＳ／Ｎの劣化を小さくすることが出来る。
ジッター等により変動してもレベルの変動が極わずかと
なるので、クロック位相の裕度が広くなり、またジッタ
ー等によるＳ／Ｎの劣化を小さくすることが出来る。
【００３２】なお、制御部３２としては、ハイパスフィ
ルター３１のカットオフ周波数だけでなく、利得も同時
に制御するようにすれば、入力伝送路の特性等によら
ず、安定した効果が得られる。
ルター３１のカットオフ周波数だけでなく、利得も同時
に制御するようにすれば、入力伝送路の特性等によら
ず、安定した効果が得られる。
【００３３】
【発明の効果】以上のように、本発明によれば、サンプ
リングクロックの位相の裕度が広くなるため調整が容易
になり、かつサンプリングクロックにジッターによる、
Ｓ／Ｎの劣化の少ない、Ａ／Ｄ変換装置を提供すること
が可能となる。
リングクロックの位相の裕度が広くなるため調整が容易
になり、かつサンプリングクロックにジッターによる、
Ｓ／Ｎの劣化の少ない、Ａ／Ｄ変換装置を提供すること
が可能となる。
【図１】本発明の実施の形態１におけるＡ／Ｄ変換装置
の構成図
の構成図
【図２】本発明の実施の形態１におけるＡ／Ｄ変換装置
の動作を示す特性図
の動作を示す特性図
【図３】本発明の実施の形態２におけるＡ／Ｄ変換装置
の構成図
の構成図
【図４】本発明の実施の形態２におけるＡ／Ｄ変換装置
の動作を示す特性図
の動作を示す特性図
１ バンドパスフィルター１ ２ バンドパスフィルター２ ３ 加算器 ４ Ａ／Ｄ変換器 ５ 制御部 ６ ＰＬＬ ３１ ハイパスフィルター ３２ 制御部 ３３ ＰＬＬ ３４ 加算器 ３５ Ａ／Ｄ変換器
Claims (7)
- 【請求項１】 入力された映像信号のうち、バンドパス
フィルターを用いて奇数次高調波成分を強調したのちサ
ンプリングを行う事を特徴とした、Ａ／Ｄ変換装置。 - 【請求項２】 入力された水平同期信号を逓倍し入力映
像信号のドットクロックを再生するＰＬＬと、入力映像
信号中のドットクロックの１．５倍の周波数成分を通過
させる第１のバンドパスフィルターと、入力映像信号中
のドットクロックの２．５倍の周波数成分を通過させる
第２のバンドパスフィルターと、前記水平同期信号の周
波数を検出し、周波数に応じた逓倍数を前記ＰＬＬに設
定すると同時に、前記第１のバンドパスフィルターの中
心通過域周波数を前記ＰＬＬが出力する周波数の１．５
倍としさらに前記第２のバンドパスフィルターの中心通
過域周波数を前記ＰＬＬが出力する周波数の２．５倍に
なるように制御する制御部と、前記第１のバンドパスフ
ィルターよりの出力と前記バンドパスフィルター２より
の出力と前記入力映像信号を加算する加算器と、前記Ｐ
ＬＬにより再生されたドットクロックのタイミングで前
記加算器よりの信号のサンプリングを行うＡ／Ｄ変換器
を備えた事を特徴とするＡ／Ｄ変換装置。 - 【請求項３】 第１のバンドパスフィルター及び２に加
え、更に高次の高調波に対するバンドパスフィルターを
備えた事を特徴とする請求項２記載のＡ／Ｄ変換装置。 - 【請求項４】 前記制御部が、前記第１のバンドパスフ
ィルター及び前記第２のバンドパスフィルターの中心通
過域周波数のみならず利得を制御する様にした事を特徴
とする、請求項２および請求項３記載のＡ／Ｄ変換装置 - 【請求項５】 入力された映像信号をハイパスフィルタ
ーにより高周波成分を強調したのち、サンプリングを行
う事を特徴とした、Ａ／Ｄ変換装置。 - 【請求項６】 入力された水平同期信号を逓倍し、入力
映像信号のドットクロックを再生するＰＬＬと、入力映
像信号のうちドットクロックの２分の１の周波数成分を
通過させるハイパスフィルターと、前記水平同期信号の
周波数を検出し、周波数に応じた逓倍数を前記ＰＬＬに
設定すると同時に、前記ハイパスフィルターのカットオ
フ周波数を前記ＰＬＬが出力する周波数の２分の１に制
御する制御部と、前記ハイパスフィルターよりの出力
と、前記入力映像信号を加算する加算器と、前記ＰＬＬ
により再生されたドットクロックのタイミングで前記加
算器よりの出力をサンプリングするＡ／Ｄ変換器を備え
た事を特徴とする、Ａ／Ｄ変換装置。 - 【請求項７】 前記制御部が前記ハイパスフィルターの
カットオフ周波数のみならず利得をも制御する様にした
ことを特徴とする、請求項６記載のＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091176A JPH11289471A (ja) | 1998-04-03 | 1998-04-03 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10091176A JPH11289471A (ja) | 1998-04-03 | 1998-04-03 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289471A true JPH11289471A (ja) | 1999-10-19 |
Family
ID=14019163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10091176A Pending JPH11289471A (ja) | 1998-04-03 | 1998-04-03 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289471A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214259A (ja) * | 2001-01-22 | 2002-07-31 | Toyo Commun Equip Co Ltd | 周波数分析装置 |
-
1998
- 1998-04-03 JP JP10091176A patent/JPH11289471A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214259A (ja) * | 2001-01-22 | 2002-07-31 | Toyo Commun Equip Co Ltd | 周波数分析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| JPH11289471A (ja) | Ａ／ｄ変換装置 | |
| US20050210092A1 (en) | Variable passband autoregressive moving average filter | |
| JPH03104481A (ja) | ビデオカメラにおけるインターポレーションを利用した画質改善回路 | |
| JP3120394B2 (ja) | トーンコントロール回路 | |
| JP3543614B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0354514B2 (ja) | ||
| JP2979712B2 (ja) | フィルタ装置 | |
| JP2845429B2 (ja) | 信号処理装置 | |
| JP2551113B2 (ja) | ノイズ低減装置 | |
| KR0152935B1 (ko) | 가변 대역 디지탈 필터 | |
| JP3983364B2 (ja) | ディジタル変調装置 | |
| JPS63126310A (ja) | 音質調整装置 | |
| KR920017503A (ko) | 2.5MHz 색도 위상동기 루프(PLL)로부터 재생클럭을 발생시키기 위한 방법 및 장치 | |
| JPS6161589A (ja) | 色信号処理回路 | |
| JPH04973A (ja) | 映像信号処理装置 | |
| KR940008702Y1 (ko) | 디지탈 엠퍼시스회로 | |
| JPH01181212A (ja) | くし形フイルタ | |
| JP2961732B2 (ja) | ディジタルフィードバック回路 | |
| JPS5933983A (ja) | ビデオ信号混合回路 | |
| JPS60263572A (ja) | デイジタルブランキング回路 | |
| JPH03268582A (ja) | 画質調整装置 | |
| JPS63256009A (ja) | ト−ン制御回路 | |
| JP2000040963A (ja) | デジタル信号処理回路 |