JPH02281297A

JPH02281297A - 信号遅延回路および該信号遅延回路を用いた楽音合成装置

Info

Publication number: JPH02281297A
Application number: JP1102376A
Authority: JP
Inventors: Akira Yamauchi; 明山内; Toshifumi Kunimoto; 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1989-04-21
Filing date: 1989-04-21
Publication date: 1990-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

「産業上の利用分野」この発明は、電子楽器に用いて好適な信号遅延回路およ
びその信号遅延回路を用いた楽音合成装置に関する。「従来の技術」自然楽器の発音メカニズムをシミュレートすることによ
り得られたモデルを動作させ、これにより、自然楽器の
楽音を合成する方法が知られている。なお、この種の技
術は、例えば特開昭６３４０１９９号公報に開示されて
いる。第８図は管楽器の発音メカニズムをシミ、レートするこ
とにより得られた楽音合成装置の構成を示したものであ
る。同図において、１１は管楽器のリードの応答特性を
表す非線形関数のテーブルが記憶されたＲＯＭ（リード
オンリメモリ）である。１２は管楽器の管部、すなわち、共鳴管の伝送特性をシ
ミュレートした伝送回路である。この伝送回路１２は、
所定の遅延時間を有する遅延回路が複数段縦続接続され
た構成となっている。また、管の直径が変化した箇所お
よびトーンポール（音孔）等において発生ずる空気圧力
波の散乱をシミュレートするためのジャンクション（イ
ンピーダンス結合回路）、および空気圧力波の減衰をシ
ミュレートしたフィルタ等が、各々対応する位置に接続
されている。１３は減算器であり、リードに加えられる
吹奏圧に相当する信号と伝送回路Ｉ２から帰還される信
号（この信号は共鳴管からの反射圧力波の圧力に相当す
る）とを減算し、ＲＯＭ１１に出力する。この構成において、吹奏圧に相当するデータＶＡが減算
器１３を介しＲＯＭ１１にアドレスデータとして与えら
れる。そして、ＲＯＭｌｌ−伝送回路１２−減算器１３
→ＲＯＭＩ＋によって構成される閉ループにおいて信号
が循環する動作、すなイつち、共振動作が発生する。そ
して、この閉ループ内を伝播するデータが楽音信号とな
って出力される。このような楽音合成装置によれば、吹奏圧が高まるに従
って発生するリードの振動の歪、管部の空気圧力波の伝
送特性等の楽音への影響を忠実に再現することができ、
より自然な楽音合成を行うことができる。弦楽器の楽音を合成する楽音合成装置も、上述と同様に
構成される。この場合、ｆｌＯＭＩ＋に（」弦の弾性特
性をシミュレートした非線形関数テーブルを記憶し、伝
送回路Ｉ２としては弦における振動の伝播特性をシミュ
レートしたものが用いられる。この楽音合成装置では、伝送回路Ｉ２における信号伝播
の遅延時間を切り換えることにより、共振周波数の切換
、すなわち、音高の切換が行われる。そして、遅延時間
の切換は、信号伝播用として使用する遅延回路の段数を
セレクタ等のスイッチ手段により切り換えることによっ
て行われていた。［発明が解決しようとする課題」ところで、上述した従来の楽音合成装置は、伝送回路の
遅延時間を、１個の遅延回路の遅延時間τの整数倍にし
か切り換えることができないため、周波数がｆ＝　１　
／　Ｃｎｒ　）、（ｎ＝　１　、２、−）の楽音しか発
生ずることができなかった。また、このように不連続な
音高の楽音しか発生することができないため、ピッチベ
ンダあるいはビブラート奏法等に対応した連続的な音高
制御を行うことができないという問題があった。この発明は上述した事情に鑑みてなされたもので、信号
遅延時間を離散的にてはなく連続的に変化させることが
できる信号遅延回路を提供すると共に、その信号遅延回
路を用いた楽音の音高を連続的に変化させることが可能
な楽音合成装置を提供することを目的としている。「課題を解決するための手段」第１の発明は、信号伝播の遅延時間に対応する実数表現
の遅延制御情報を発生する遅延制御手段と、前記遅延制
御情報の整数部をＮとした場合に、入力信号を所定時間
のＮ倍の遅延時間だけ遅延させて出力する第１の遅延手
段と、所定の遅延時間を有する少なくとも１段の遅延素
子からなる遅延ユニットを有し、該遅延ユニットの各ノ
ードの信号に対して前記遅延制御情報の小数部に対応し
て決められた係数を乗算すると共に各乗算結果を加算し
、該加算結果を出力する第２の遅延手段とを具備するこ
とを特徴としている。また、第２の発明は、入力信号および帰還信号をもとに
励振信号を出力する励振手段き、前記励振信号を所定時
間遅延した後、上記励振手段に帰還する請求項第１記載
の信号遅延回路とを有し、前記励振手段および信号遅延
回路を共振状態にすることにより楽音信号を発生ずるよ
うにしたことを特徴としている。「作用」上記構成の第１の発明によれば、第１の遅延手段によっ
て遅延制御情報の整数部相当の遅延時間が得られ、第２
の遅延手段によって遅延制御情報の小数部相当の遅延時
間が得られ、遅延時間を連続的に制御することができる
。上記構成の第２の発明によれば、励振手段から出力さ
れた信号が信号遅延回路を経て励振手段に戻されるまで
の遅延時間を連続的に制御することができる。［実施例Ｊ以下、図面を参照し、本発明の詳細な説明する。

【第１実施例］第１図はこの発明の第１の実施例による楽音合成装置の
構成を示すブロック図である。なお、同図において、面
述した第８図と対応する部分には同一の符号が付しであ
る。２Ｉは装置本体に装備された各種操作子（図示せず
）の操作を検知し、それに従って楽音制御情報を発生ず
る楽音制御情報発生回路である。ここで、楽音制御情報
としては、吹奏圧に相当するデータＶＡ、発生する楽音
の音高を決定する段数データａ、ｂ等が発生される。第
２図は段数データａ、ｂのデータ構成を示したものであ
る。この図に示すように、■ワード１６ビツトのデータ
の内、ＭＳＨの次のビ・ソトから始まる上位ＩＯビット
が段数の整数部ａ、下位５ピ・ソトが段数の小数部すを
示す。ＲＯＭＩＩには前述した第８図の場合と同様、リードの
弾性特性をシミュレートした非線形関数テーブルが記憶
されている。また、減算器１３には楽音制御情報発生回
路２１から、吹奏圧に相当する直流バイアスデータＶＡ
が与えろれる。ソフトレジスタ２２には、ＲＯＭ１１の
出力データＹが入力データとして与えられ、これがサン
プルクロックφに同期してシフトレジスタ２２内部に取
り込まれ、順次シフトされる。ＲＯＭ１１の出力データ
Ｙおよびシフトレジスタ２２各段の出力データは、マル
チプレクサ２３に人力される。そして、これら各出力デ
ータｃ中から、段数データの整数部ａに対応するデータ
・がマルチプレクサ２３によって選択され出力される。すなわち、サンプルクロックφの周期をτとした場合、
ＲＯＭＩＩの出力データＹは、遅延時間ａτだけ遅延さ
れ、マルチプレクサ２３からデータＹａとして出力され
るようになっている。補間回路２４は、段数データの小数部す相当の遅延を実
現するものであり、夏サンプルタイム遅延回路２５、乗
算器２６，２７、減算器２８、加算器２９からなる。マ
ルチプレクサ２３の出力データＹａは乗算器２７に直接
入力されると共に、遅延回路Ｉ５によって１サンプル周
期τだけ遅延されて乗算器２６に入力される。ずなイっ
ち、遅延回路２６には、遅延回路２７の人力データＹａ
より６１サンプル周期τだけ而のデータＹ　ａ−、が入
力される。そして、データＹ　ａ−、にはデータｂが乗
算され、データＹａには減算器２８によって演算された
データｌ−ｂが乗算用係数として乗じられ、各乗算結果
が加算器２９によって加算される。このようにして、下
記式（１）に示すデータＷが得られる。Ｗ＝ｂＹａ−、＋　　（１−ｂ）Ｙａ　　−（１）すな
わち、以上の信号処理によって、時間軸上で１サンプル
周期τだけずれて隣接したデータｙａおよびＹａの直線
捕間が行イっれ、データＹａを遅延時間ｂτだけ遅延し
たデータと等価なデータＷが得られる。このデータＷは
直流除去フィルタ３０によってその直流成分（時間的に
変化しないデータ成分）が除去され、減算器１３に帰還
される。なお、この直流除去フィルタ３０は、例えば、入力デー
タを累積して時間平均値を求める回路と、入力データか
らこの時間平均を減算する回路とを組み合わせることに
よって実現することができる。この楽音合成装置では、ＲＯＭｌｌ−シフトレジスタ２
２−マルチプレクサ２３→捕間回路２４→直流除去フィ
ルタ３０→減算器１３→ＲＯＭ１１により構成される閉
ループにおいて、データの循環、すなわち、共振が発生
し、閉ループ内を伝播するデータが取り出され、楽音信
号として出力される。なお、楽音信号を出ツノとして取
り出すところについては図示してないが、閉ループ内の
任意の場所を取り出し口として選ぶことができる。その時の共振周波数ｆは、楽音制御情報発生回路２１か
ら出力される段数データａ、ｂにより、下記式（２）の
ように制御される。ｆ＝　１　／　（（ａ十ｂ）τ）　・・・・・・（２）
【第２実施例】第３図はこの発明の第２の実施例を示すものであり、第
１図におけるシフトレジスタ２２およびマルチプレクサ
２３からなる遅延回路を別の構成に置き換えた場合を例
示したものである。第３図において、３１は第１図にお
けるＲＯＭＩＩの出力データＹを一時記憶するＲＡＭ（
ランダムアクセスメモリ）、３２はＲＡＭ３１の書込ア
ドレスおよび続出アドレスのカウント用として用いられ
るダウンカウンタである。本実施例の場合、ダウンカウ
ンタ３２はｌＯビット構成であり、カウント値の範囲は
ｌ０２３〜０となっている。また、ＲＡＭ３１はリード
ライト切換信号ＲＤ／ＷＤによってモード切換が行われ
、ＲＤ／ＷＤ−０”の場合にライトモード、ＲＤ／ＷＤ
−“ｌ”の場合にリードモードとなる。３３　３３、・・・はＡＮＤゲートであり、段数データ
の整数部ａの各ビットが各々入力される。また、ＡＮＤ
ゲート３３３３　・・・のもう一方の入力端には前述の
リードライト切換信号ＲＤ／ＷＤが入力される。３４は
ダウンカウンタ３２の出力データとＡＮＤゲート３３，
３３．・・・の出力データとを加算しＲＡＭ３１にアド
レスデータとして供給する加算器である。そして、ＲＡ
Ｍ３１の出力データが第１図と同様の補間回路２４を介
し出力データＷとなって第１図の直流除去回路３０に人
力されるようになっている。また、この実施例では、デ
ータＹの記憶用エリアとしてＲＡＭ３１のＯ〜１０２３
番地が用いられる。第４図は第３図の回路の動作を示したものである。この
図に示すように、リードライト切換信号ＲＤ／ＷＤは、
ダウンカウンタ３２のカウントと同期して切換られ、１
力ウント周期（ダウンカウンタ３２から同一のカウント
値が出力される期間）の前半において“１″（リードモ
ード）とされ、後半において“０”（ライトモード）と
される。ここで、リードライト切換信号ＲＤ／ＷＤが“
０”の場合、ずなわち、ライトモードの場合はＡＮＤゲ
ート３３．３３．・・・の出力は強制的にオール“０”
とされる。従って、ダウンカウンタ３２の出力データがそのままＲ
ＡＭ３１にアドレスデータとして供給される。これに対
し、リードライト切換信号ＲＤ／ＷＤが“１″の場合、
すなわち、リードモードの場合はＡＮＤゲート３３，３
３．・・・から段数データの整数部ａの各ビットデータ
が出力される。そして、これらの各ビットデータが加算
器３４によってダウンカウンタ３２の出力に加算され、
加算結果がアドレスデータとしてＲＡＭ３１に供給され
る。従って、第４図に示すように、リードアドレスとしては
、後続のライトモード時に入力されるライトアドレスに
対しａを加えたデータがアドレスデータとしてＲＡＭ３
１に入力される。すなわち、ダウンカウンタ３２のクロ
ック周期およびＲＡＭ３夏におけるリードライトのザイ
クル周期をτとすると、その時点にＲＡＭ３１に書き込
まれたデータよりもａτだけ以前に入力されたデータＹ
が出力されることとなる。このようにして出力データＹ
の遅延が行イっれる。なお、第４図に示すように、ダウ
ンカウンタ３２のカウント値が「０」になった、後は、
Ｎ０２３Ｊからカウントダウンが行われ、リードモード
時におｌ−する加算器３４の出力は「ＩＯ２３＋ａＪＪ
Ｉ　０２２　＋ａＪ、・・・というように記憶番地の最
大値ｒ１０２３」を越える。しかし、加算器３４の下位
ＩＯビット出力のみがリードアドレスとしてＲＡＭ３１
に供給されるので、実際のリードアドレスはｒａ　−Ｉ
　ＪＪａ　−２Ｊ、・・・となる。

【鍵盤楽器への応用例】

第５図は上記第１実施例あるいは第２実施例を鍵盤楽器
に応用する場合の構成例を示したものである。この図に
おいて、ＫＢは鍵盤ユニット、Ｉは変換器である。この
変換器ｌは、鍵盤ユニットＫＢが出力するキーコードＫ
Ｃを段数データＳＴＧに変換する変換器であり、下記式
（３）に従って段数データＳＴＧの演算を行っている。Ｓ　Ｔ　Ｇ　−（５００００／４４０）Ｘ［２の（（４
５−ＫＣ）／１２）乗］・・・（３）ここで、式（３）に代入された各数値について説明する
。まず、数値５００００は楽音合成装置（第１図）のザ
ンプル周波数ｆ’ｓ＝　Ｉ　／τ−５０ｋＨｚを意味す
る。また、数値４５は基準音であるＡ３音のキーコード
、数値４４０がＡ３音の周波数４４０Ｈｚを意味する。２は段数データＳＴＧを第２図のデータ構成に変換する
変換器、３は遅延回路であり、第１図におけるシフトレ
ジスタ２２．マルチプレクサ２３および補間回路２４に
相当する。段数データの整数部ａがｌθビット構成の場合、シフト
レジスタ２２および補間回路２４のトータルの遅延回路
段数としては１０２４段まで可能である。楽音合成装置
におけるサンプル周波数ｆｓが５０ｋＨｚの場合、ｌ０
２４段すべてを信号遅延用に用いることにより、最小周
波数４８．８Ｈｚの楽音を発生することができる。楽音
周波数のピッチ分解能は、段数データの小数部すが５ビ
ツトなので、遅延回路０．０３１２５段（２−５段）相
当の遅延時間の微調整を補間回路２４によって実現する
ことができる。従って、周波数調整の分解能は、Ａ３音
（キーコード４５　；４．４０　Ｈｚ）付近において０
．５セント程度になる。ピッチベンダあるいはヴイブラート奏法への対応を行う
場合は、第５図における変換器１に代えて第６図に示す
変換器４を接続する。この変換器４では下記式（４）に
従って段数データＳＴＧが演算される。Ｓ　Ｔ　Ｇ　＝　（５００ｏＯ／４４０）ｘ［２の（（
４５−ＫＣ＋ｃ＋ｄ）／１２）乗］・・・・・・（３）ここで、Ｃはピッチベンダデータ、ｄはヴイブラートデ
ータであり、第１図の楽音制御情報発生回路２１から変
換器４に供給される。ピッチベンダデータは、鍵盤ＫＢ
のキーオンにより所定のカーブで立ち上がり、キーがオ
フされるまで一定値を保つ。このように、時間的に変化
するピッチベンダデータＣを変換器４に与えることによ
り、楽音の立ち上がり時点において音高を変化させるこ
とができる。また、ヴイブラートデータｄとしては、楽
音制御情報発生回路２１に予め記憶された周期関数のテ
ーブルから読み出されたデータが変換器４に与えられる
。このようにすることで、楽音の音高を周期的に変化さ
せることができる。

【線形補間以外の補間の例】

第１図におけるマルチプレクサ２３の出力データをよく
知られているＦ’ｌＲフィルタ（非巡回形デジタルフィ
ルタ）に入力し、このＦＩＲフィルタによって１？’ｌ
Ｒフィルタ補間（あるいはラグランジェ捕間）を行うよ
うにすると、さらに精度良く段数データの小数部す相当
の遅延を実現することができる。この場合、ＦＩＲフィ
ルタ内で使用する乗算用係数は予めテーブルに用意して
おいたものを使用するようにしても良いし、以下説明す
るようにラグランジェ補間式から演算で求めるようにし
ても良い。第５図において、４０はＦＩＲフィルタであり、遅延素
子り。−Ｄｎからなるシフトレジスタと、シフトレジス
タの各段におけるデータに各々対応する係数ｆ。−ｆｎ
を乗する乗算器Ｍ。−Ｍｎと、乗算器Ｍ　ｏ　＝　Ｍ　
ｎの出力を加算する加算器Ａｎからなる。ここで、第１段目の遅延素子り。には、第１図における
マルチプレクサ２３の出力が入力される。そして、ＦＩＲフィルタ４０の出力は第１図の直流除去
回路３０に入力される。第７図において、実現しようとする遅延回路段数をＸ（
実数）とすると、シフトレジスタの各ノードにおけるデ
ータからｎ次のラグランジェ補間をする場合、各データ
に乗する係数ｆｊ（ｊ＝ｏ−ｎ）は、ただし、 π（Ｘ）□（Ｘ−ａ）（Ｘ−ａ＋１　）＝（Ｘ−ｅ＋ｎ
）・−（５）πＩＸ）−１←　　π（Ｘ）ｌ　　　　　
、・・・・・（６）ｄＸ　　　　　　　　　Ｘ＝ａ＋ｊとなる。ここで、ａはＦＩＲフィルタ４０の前段に介挿
すべき遅延回路（ただし、この遅延回路の１段当たりの
遅延時間は遅延素子り。−Ｄｎの各遅延時間と同じであ
る）の段数を示す。第７図における変換器５は段数データＸ（実数）および
ＦＩＲフィルタ４０の各段出力から上記式（４）〜゛（
６）に従ってＦＩＲフィルタに供給する係数ｆ。−ｆｎ
を演算すると共に上記段数データＸの整数部ａを第１図
のマルチプレクサ２３に供給するものである。そして、
以上説明した第７図の回路を第１図の補間回路２４の代
わりに接続することにより、所望の遅延時間をさらに精
度良く実現することができる。「発明の効果」以」二説明したように、この発明によれば、信号伝播の
遅延時間に対応する実数表現の遅延制御情報を発生する
遅延制御手段と、前記遅延制御情報の整数部をＮとした
場合に、入力信号を所定時間のＮ倍の遅延時間だけ遅延
させて出力する第１の遅延手段き、所定の遅延時間を有
する少なくとも１段の遅延素子からなる遅延ユニットを
有し、該遅延ユニットの各ノードの信号に対して前記楽
音制御情報の小数部に対応して決められた係数を乗算す
ると共に各乗算結果を加算し、該加算結果を出力する第
２の遅延手段とを設けたので、遅延時間を任意に連続的
に変化させることができる。さらに、その信号遅延回路
を楽音合成装置に用いれば、発生ずる楽音の周波数を連
続的に変化させることができ、ヴイブラート奏法等の高
度な演奏技術に対応した音高制御を行うことができると
いう効果が得られる。

【図面の簡単な説明】

第１図はこの発明の第１実施例による楽音合成装置の構
成を示すブロック図、第２図は同実施例における段数デ
ータのデータ構成を示す図、第３図はこの発明の第２実
施例による楽音合成装置の遅延回路部分の構成を示すブ
ロック図、第４図は同実施例の動作を示すタイムチャー
ト、第５図および第６図はこの発明の鍵盤楽器への応用
例を示すブロック図、第７図は前記第１実施例および第
２実施例において遅延時間の精度を高める場合の構成例
を示すブロック図、第８図は従来の楽音合成装置の構成
を示すブロック図である。１１・・・・・・ＲＯＭ（非線形関数テーブル）、２２
・・シフトレジスタ、２３・・・・・・マルチプレクサ
、２４・・・・・・補間回路、３２・・・・・・カウン
タ、３３・・・・・ＡＮＤゲート、３１・・・・Ｒ，Ａ
Ｍ、３４　　・・・加算器。

Claims

【特許請求の範囲】

（１）信号伝播の遅延時間に対応する実数表現の遅延制
御情報を発生する遅延制御手段と、前記遅延制御情報の整数部をＮとした場合に、入力信号
を所定時間のＮ倍の遅延時間だけ遅延させて出力する第
１の遅延手段と、所定の遅延時間を有する少なくとも１段の遅延素子から
なる遅延ユニットを有し、該遅延ユニットの各ノードの
信号に対して前記遅延制御情報の小数部に対応して決め
られた係数を乗算すると共に各乗算結果を加算し、該加
算結果を出力する第２の遅延手段とを具備することを特徴とする信号遅延回路。
（２）入力信号および帰還信号をもとに励振信号を出力
する励振手段と、前記励振信号を所定時間遅延した後、上記励振手段に帰
還する請求項第１記載の信号遅延回路とを有し、前記励
振手段および信号遅延回路を共振状態にすることにより
楽音信号を発生するようにしたことを特徴とする楽音合
成装置。