DE3544865C2

DE3544865C2 - Programmierbarer digitaler Signalinterpolator

Info

Publication number: DE3544865C2
Application number: DE3544865A
Authority: DE
Inventors: Todd J Christopher
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1984-12-19
Filing date: 1985-12-18
Publication date: 1995-09-14
Anticipated expiration: 2005-12-19
Also published as: ATA364485A; KR940005380B1; DE3544865A1; AT397895B; FR2575009A1; ES549861A0; FR2575009B1; FI854922A; CA1249640A; IT8523044A0; KR860005483A; IT1186220B; GB2169163A; SE467181B; GB8531040D0; SE8505840L; SE8505840D0; JPS61150409A; GB2169163B; AU583566B2

Description

Die Erfindung betrifft einen programmierbaren digitalen Signal interpolator mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.

In bestimmten Fällen ist es zweckmäßig, ein analoges Signal zum Zwecke der weiteren Verarbeitung in Digitalform umzuwandeln, wie es beispielsweise in derzeit handelsüblichen digitalen Schallplattenspielern und in Fernsehausrüstungen geschieht, etwa in Normenwandlern, Vollbild-Synchronisiergeräten und Zeit basis-Korrektureinrichtungen. Außerdem sind Fernsehempfänger vorgeschlagen worden, in denen ein wesentlicher Teil der Video verarbeitung, wie etwa die Umsetzung vom Zeilensprung-Format in ein Format für "fortlaufende" Abtastung (d. h. Abtastung ohne Zeilensprung-Verflechtung) mit Hilfe digitaler anstelle analo ger Schaltungen erfolgt.

Zur Verarbeitung digitaler Signale ist aus der DE 33 33 984 A1 ein vierteiliges digitales Transversalfilter bekannt, bei wel chem digitale Signale in den einzelnen Filterabschnitten unter schiedlich verarbeitet und anschließend in einer Summierschal tung wieder zusammengeführt werden.

Bei der digitalen Signalverarbeitung ist es häufig erwünscht, dem Signal eine Verzögerung von Bruchteilen der Abtastperiode zu erteilen, um beispielsweise Zeitfehler zu korrigieren. Ist ein Analogsignal einmal in Digitalform umgewandelt, dann ist sein genauer Wert nur für diejenigen speziellen Augenblicke be kannt, in denen es abgefragt wurde. Will man das Signal um einen Bruchteil der Abfrageperiode verzögern, dann kann man den üblichen Weg gehen, das verzögerte Signal aus zwei oder mehr benachbarten Abfragewerten des Eingangssignals zu "schätzen" bzw. zu interpolieren. Ein linearer Interpolator für digitale Signale ist aus der US 43 13 173 bekannt. Eine weiterhin aus der US 44 80 271 bekannte Form eines linearen Zweipunkt-Inter polationsfilters ist in Fig. 1 der beiliegenden Zeichnungen ver anschaulicht. Dieses Interpolationsfilter 10 bildet eine ge wichtete Summe unverzögerter und verzögerter Signale, um einen Schätzwert eines Signals zu erhalten, das um einen Bruchteil K der Signal-Abfrageperiode verzögert ist. Wie es weiter unten noch ausführlicher erläutert wird, ändert sich die Verzögerung des Filters 10 als Funktion der Frequenz des zu verzögernden Signals, ausgenommen für Verzögerungen, die ganzzahligen Viel fachen der Hälfte der Signal-Abfrageperiode entsprechen. Außer dem ändert sich das Amplituden-Übertragungsmaß des Filters 10 in unerwünschter Weise als Funktion der Frequenz und der ge wählten Verzögerung (K) des Filters.

Wegen dieses unerwünschten Phasen- und Amplitudengangs ist die Brauchbarkeit des Filters auf Anwendungsfälle beschränkt, in denen die maximale Frequenz des Eingangssignals ein nur kleiner Bruchteil (z. B. ein Achtel) der Abfragefrequenz ist. Man könnte das Problem also durch Erhöhung der Abfragefrequenz lösen, je doch ist ein solcher Weg nicht immer praktisch in Fällen, in denen die Abfragefrequenz durch Konstruktionsparameter des Systems oder aus Kostengründen oder durch Industrienormen fest gelegt ist. Dies gilt z. B. für Konsumgeräte wie digitale Fern sehempfänger, digitale Schallplattenspieler oder dergleichen.

Eine andere mögliche Lösung wäre, die gewünschte Verzögerung mit Hilfe eines Interpolators "höherer Ordnung" herzustellen, der bei der Bildung des verzögerten Signals mehr Abfragewerte des Eingangssignals heranzieht. Quadratische Interpolatoren beispielsweise bilden zur Erzeugung eines verzögerten Signals eine gewichtete Summe von vier Abfragewerten und zeigen hin sichtlich des Amplituden- und Frequenzgangs ein besseres Ver halten als lineare Zweipunkt-Interpolatoren. Wie jedoch zu er warten ist, muß man für die verbesserte Qualität von Interpola toren höherer Ordnung wesentlich kompliziertere Schaltungen in Kauf nehmen, insbesondere wegen der Anzahl der durchzuführenden komplizierten digitalen Rechenoperationen wie Multiplikation mit Variablen und Addition von Zahlen.

Ausgehend von einem linearen Interpolationsfilter der aus der vorgenannten US-PS 44 80 271 bekannten Art liegt die Aufgabe der Erfindung darin, auf einfache Weise eine Fehlerkorrektur des Ausgangssignals mit Hilfe eines Kompensationsfilters zu er reichen.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiterbildungen der Erfindung sind in den Unteransprü chen gekennzeichnet.

Bei der erfindungsgemäßen Anordnung liefert eine Quelle ein mit einer gegebenen, im folgenden auch als Abfragefrequenz bezeich neten Abtastfrequenz auftretendes digitales Eingangssignal. Ein erstes Filter verzögert das digitale Eingangssignal als Funk tion eines Verzögerungssteuersignals in Inkrementen von einem Bruchteil der Abtastperiode, indem sie eine lineare Interpola tion benachbarter Abtastwerte des digitalen Eingangssignals durchführt. Ein zweites Filter, das bei Nullfrequenz einen Übertragungsfaktor von Null hat und eine Verzögerung von einem ungeradzahligen Vielfachen der Hälfte der Abtastperiode bewirkt, filtert das digitale Eingangssignal, um ein kompensierendes Signal zu erzeugen, das mittels einer Ausgangsschaltung mit dem verzögerten digitalen Signal kombiniert wird, um ein resultie rendes Signal zu liefern. Eine mit dem zweiten Filter gekoppel te Amplitudensteuereinrichtung steuert die Amplitude des kom pensierenden Signals gemäß einer vorbestimmten Funktion des Verzögerungssteuersignals derart, daß für verschiedene Frequenz komponenten des Eingangssignals Unterschiede sowohl in der Amplitude als auch in der Verzögerung des resultierenden Signals minimal gehalten werden.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert, in denen gleiche Elemente mit jeweils gleichen Bezugszeichen versehen sind.

Fig. 1 ist ein Blockschaltbild einer bekannten Ausführungs form einer digitalen Verzögerungsanordnung, die ein lineares Zweipunkt-Interpolationsfilter ver wendet;

Fig. 2 zeigt in einem Schaubild den Frequenzgang der An ordnung nach Fig. 1 für verschiedene Verzögerungen;

Fig. 3 ist ein Zeigerdiagramm zur Veranschaulichung der Arbeitsweise der Anordnung nach Fig. 1;

Fig. 4 zeigt in einem Schaubild die Amplituden- und Pha senfehler als Funktion der Verzögerung für das In terpolationsfilter nach Fig. 1;

Fig. 5 ist ein neu gezeichneter Teil des Zeigerdiagramms nach Fig. 3 zur Veranschaulichung eines Aspektes der vorliegenden Erfindung;

Fig. 6 ist ein Blockschaltbild einer erfindungsgemäßen Verzögerungsanordnung;

Fig. 7 zeigt in einer graphischen Darstellung den Ampli tudengang des Filters 40 in der Anordnung nach Fig. 6;

Fig. 8 veranschaulicht in einem Schaubild die nichtlineare Amplitudensteuerung in der Anordnung nach Fig. 6;

Fig. 9 zeigt in einer graphischen Darstellung den Gesamt- Amplitudengang der Anordnung nach Fig. 6 als Funk tion der Frequenz und für unterschiedliche Ver zögerungen;

Fig. 10 zeigt in einem Schaubild Gruppenlaufzeit-Kurven der Anordnung nach Fig. 6 im Vergleich mit Grup penlaufzeit-Kurven der bekannten Anordnung nach Fig. 1;

Fig. 11 zeigt in einem Blockschaltbild bestimmte Modifi kationen der Verzögerungsanordnung nach Fig. 6;

Fig. 12 zeigt in einem Blockschaltbild bestimmte Modifi kationen der Anordnung nach Fig. 11;

Fig. 13, 14 und 15 sind Tabellen von Multiplikator- Koeffizienten für die Anordnung nach Fig. 6 bzw. Fig. 11 bzw. Fig. 12.

Für das Verständnis der vorliegenden Erfindung ist es hilfreich, zunächst gewisse hervorstechende Merkmale und Mängel der bekannten Verzögerungsanordnung nach Fig. 1 zu betrachten. Bei dieser Anordnung wird ein analoges Signal S1 an den Eingang eines Analog/Digital-Wandlers (A/D-Wandler) 12 gelegt, der ein Takt- oder "Abfrage"- Signal einer Frequenz Fs aus einer geeigneten Quelle (nicht gezeigt) empfängt und ein digitales Ausgangssignal S2 liefert, in welchem die einzelnen Abfragewerte oder "Proben" in Zeitabständen von jeweils einer Abfrageperio de Ts aufeinanderfolgen, die gleich dem Kehrwert der Um wandlungs- oder Abfragefrequenz Fs ist. Zum Zwecke der Erläuterung sei angenommen, daß das Signal S1 ein Video signal ist und daß das Abfragesignal Fs eine Abfragefre quenz gleich dem Vierfachen der Farbhilfsträgerfrequenz des Signals S1 ist. Für Signale der NTSC-Norm wäre Fs gleich 4 × 3,579545 MHz, und die Abfrageperiode Ts betrü ge ungefähr 70 Nanosekunden. A/D-Wandler für Videosigna le bringen typischerweise eine Auflösung in der Größenord nung von 8 Bits, die am Ausgang in Parallelform geliefert werden. Um die Zeichnung zu vereinfachen, ist die betref fende Parallelsignal-Schiene als einfache Leitung darge stellt. Es sei erwähnt, daß das Signal S1 auch ein ande res als ein Videosignal sein kann und daß die Verarbei tung des Signals S2 auch in serieller statt in paralleler Form erfolgen kann. Eine parallele Verarbeitung digitali sierter Videosignale ist jedoch zu bevorzugen, um die Not wendigkeit äußerst schneller Logikschaltungen zu vermeiden.

Das Digitalsignal S2 wird auf den Eingang 14 des linear interpolierenden Filters 10 gegeben, das ein Verzögerungs element 16 enthält, um das Signal S2 um eine Abfrageperio de Ts zu verzögern. Das Element 16 kann z. B. eine Latch- Schaltung (Verriegelungs- oder Halteschaltung) für acht Parallelbits oder ein Datenpuffer sein, taktgesteuert durch das Signal Fs. Das unverzögerte Signal S2 und das verzögerte Signal S3 werden über jeweils eine Multipli zierschaltung 18 bzw. 20 auf einen Addierer 22 gegeben, der einen Ausgang 24 hat, um ein verzögertes Ausgangssig nal S4 an einen Digital/Analog-Wandler (D/A-Wandler) 26 zu legen, worin die Rückumwandlung des Signals in Analog form erfolgt. Zwischen dem Wandler 12 und dem Eingang 14 und/oder zwischen dem Ausgang 24 und dem Wandler 26 können verschiedene Arten digitaler Video-Verarbeitungseinrich tungen eingefügt sein.

Die Multiplizierschaltungen 18 und 20 multiplizieren die Signale S2 und S3 mit jeweils einem Faktor 1-K bzw. K, wobei K ein Bruchteil ist, der abhängig von einem Steuer signal (nicht dargestellt) von 0 bis 1 geändert werden kann, um die Verzögerung einzustellen. Die vom Filter 10 bei Gleichstrom und sehr niedrigen Frequenzen (z. B. bei Frequenzen, die um eine Größenordnung unter der Abfrage frequenz Fs liegen) bewirkte Verzögerung ist einfach durch das Produkt K · Ts gegeben. Bei höheren Frequenzen kann die Verzögerung konstant sein, zunehmen oder abneh men, je nach dem Wert von K. Die Gruppenlaufzeit des Fil ters 10 (d. h. die Geschwindigkeit, mit der sich die Phase abhängig von der Frequenz ändert) ist mit durchgezogenen Kurven in Fig. 10 dargestellt, welche die Gruppenlaufzeit- Kennlinien des Filters 10 als Funktion sowohl der Frequenz als auch der Variablen K zeigt. Um einen Vergleich mit der erfindungsgemäßen Anordnung zu gestatten, ist in dieser Figur dem Maßstab der Gruppenlaufzeit eine Laufzeit von einer Taktperiode (d. h. eine Verzögerung von 70 Nanosekun den) hinzuaddiert. Es ist festzustellen, daß für K-Werte von 1/8, 2/8 und 3/8 die Gruppenlaufzeit mit der Frequenz abnimmt, während sie für K-Werte von 5/8, 6/8 und 7/8 ansteigt. Konstant ist die Gruppenlaufzeit nur für K-Werte von 0, 1/2 und 1. Wie in Fig. 2 gezeigt, nimmt das Ampli tudenübertragungsmaß des Filters 10 für K-Werte, die sich von 0 oder 1 unterscheiden, schnell mit der Frequenz ab; der ungünstigste Fall ergibt sich für K = 1/2, wo der Am plitudenfehler wie gezeigt bei einer Frequenz von einem Viertel des Abfragefrequenz Fs größer ist als 3 dB.

Vorstehendes ist in der Fig. 3 mit einem Zeigerdiagramm zusammenfassend dargestellt, und zwar für den speziellen Fall einer Frequenz von 0,25 Fs (d. h. 3,579545 MHz). Die Zeiger A bis F zeigen die Amplitude und Phase des Signals S4 bezüglich des Signals S2 für verschiedene, sich in Stufen von jeweils 0,2 unterscheidende K-Werte zwischen Null (keine Verzögerung) und Eins (Verzögerung um eine Abfrageperiode). Wie dargestellt liegt der "Ort" des Aus gangssignals S4 auf einer geraden Linie (gestrichelt ge zeichnet), während das gewünschte Ausgangssignal (wenn es keine Amplituden- und Phasenfehler gäbe) auf einem Einheitskreis liegen sollte, der durch gleichmäßig beab standete und konstante Amplitude aufweisende Zeiger A, B′ bis E′ und F definiert ist. Wie zu sehen ist, existie ren beträchtliche Fehler sowohl in der Amplitude als auch in der Phase. Der maximale Amplitudenfehler tritt auf, wenn der Verzögerungsfaktor K gleich 0,5 ist (nicht ge zeigt), und der Amplitudenfehler ist gleich 0 bei Werten von K = 0 und K = 1. Ein Phasenfehler von 0 ergibt sich bei K-Werten von 0, 0,5 und 1. Maximale Phasenfehler er geben sich bei K-Werten in den Bereichen 0-0,5 und 0,5-1, wobei die Richtungen der Phasenfehler in diesen beiden Bereichen einander entgegengesetzt sind.

Die Charakteristiken der Amplituden- und Phasenfehler des linearen Interpolationsfilters 10, wie sie sich im Zeigerdiagramm der Fig. 3 für die spezielle Frequenz von 0,25 Fs zeigen, sind in der Fig. 4 in einer umge zeichneten Form dargestellt, um bestimmte Aspekte des Problems hervorzuheben, auf das die vorliegende Erfindung gerichtet ist. Ein solcher Aspekt ist, daß der Amplitu denfehler und der Phasenfehler recht unterschiedliche Funktionen der Verzögerungs-Steuervariablen K sind und daß beide Fehlertypen außerdem Funktionen der Frequenz sind. Da die Phasenfehler eine andere funktionale Abhän gigkeit von der Variablen K haben als die Amplitudenfeh ler, müßte man vernünftigerweise den Schluß ziehen, daß für die Korrektur der Amplituden- und Phasenfehler des Filters 10 getrennte Netzwerke erforderlich seien, deren jedes besondere, ihm eigene Abhängigkeiten von der Fre quenz und von der Variablen K hat. Eine dementsprechende Lösung des Problems kann jedoch leicht zu einer Struktur führen, die nicht weniger kompliziert als ein Interpola tionsfilter höherer Ordnung ist.

Die vorliegende Erfindung beruht einesteils auf der Er kenntnis, daß eine besondere Beziehung zwischen vieren der sechs Zeiger A bis F in Fig. 3 besteht, und andern teils auf der Idee, die Beziehung der ausgewählten Exem plare der Zeiger A bis F auszunutzen, um ein einziges Netzwerk zu entwerfen, das sowohl Amplitudenfehler als auch Phasenfehler des linearen Interpolators nach Fig. 1 korrigiert.

Im einzelnen wurde erkannt, daß die Zeiger J, K, L und M im Zeigerdiagramm der Fig. 3 alle in nahezu dieselbe Rich tung weisen, d. h. sie sind im Zeigerdiagramm einander nahezu parallel. Diese Beziehung ist deutlicher in Fig. 5 gezeigt, in welcher ein Teil des Zeigerdiagramms in einer umgezeichneten Form dargestellt ist, derart, daß die Fuß punkte der Vektoren J, K, L und M im Koordinatenursprung liegen. In der erfindungsgemäßen Verzögerungsanordnung werden die Zeiger J, K, L und M mittels eines einzigen Korrektursignals approximiert, das eine im wesentlichen konstante Verzögerung gegenüber dem Eingangssignal S2 hat, die gleich einem ungeradzahligen Vielfachen der halben Abfrageperiode Ts ist, und das eine Amplitude aufweist, die abhängig von der Frequenz und von der Verzögerungs- Steuervariablen K ist, wie es weiter unten erläutert wird. In der Fig. 5 entspricht die Verzögerung (Ts/2) des "Kor rekturzeigers" S9 bei der Frequenz Fs/4 einem Winkel von -45°. Man sieht, daß der Zeiger S9 bei dieser Frequenz ziemlich gut die Richtung der Zeiger J, K, L und M wieder gibt, welche die Fehlercharakteristik des Filters 10 bei der Frequenz 0,25 Fs repräsentieren.

Da der Zeiger S9 durch Verzögerung des Signals S2 um eine feste Zeitperiode erzeugt wird, ist die Phase des Zeigers S9 eine lineare Funktion der Frequenz, und daher "folgt" der Zeiger S9 den Zeigern J, K, L und N bei anderen Fre quenzen. Wenn z. B. die Frequenz des Eingangssignals auf Fs/8 vermindert ist, weisen die Zeiger J, K, L und M alle im wesentlichen in die Richtung -22,5°. Dies wird dann auch der Zeiger S9 tun, weil die Verzögerung von Ts/2 bei der Frequenz Fs/8 einem Achtel der Periode des Eingangs signals entspricht. Das Amplitudenverhalten des Zeigers S9 wird, wie es anhand der Fig. 7 und 8 noch zu erläu tern ist, als nicht-lineare Funktion der Variablen K ge steuert und ändert sich mit der Frequenz, derart, daß dieses einzige Korrektursignal sowohl die Amplituden- als auch die Phasenfehler des Ausgangssignals S4 des Filters 10 korrigiert.

Bei dem in Fig. 6 gezeigten Ausführungsbeispiel der Er findung werden die Amplituden- und Phasenfehler des Fil ters 10, die durch die Zeiger J, K, L und M in Fig. 3 dargestellt sind, über einen breiten Frequenzbereich mit minimalem Überschwingen der Amplitude und nahezu konstan ter Gruppenlaufzeit wesentlich reduziert, indem zum Sig nal S4 ein Kompensationssignal S9 hinzuaddiert wird, das vom Signal S2 abgeleitet ist und das eine bestimmte ge steuerte Amplitude und eine bestimmte Verzögerungscharak teristik hat. Wie es weiter unten noch ausführlicher zu erläutern ist, wird das Kompensationssignal erzeugt durch die Kombination eines Filters, das eine Laufzeit gleich einem ungeradzahligen Vielfachen der halben Abfrageperio de hat und dessen Amplitudenübertragungsfaktor bei Null frequenz gleich Null ist, mit einer Amplituden-Steuerein richtung, welche die Amplitude des Kompensationssignals als nicht-lineare Funktion der Verzögerungs-Steuervariab len K ändert.

Gemäß der Fig. 6 wird das zu verzögernde digitale Ein gangssignal S2 (aus dem hier nicht dargestellten A/D- Wandler 12) auf einen Eingang 30 gegeben, und das Verzö gerungs-Steuersignal S6 wird an einen Verzögerungs-Steuer eingang 32 gelegt. Wie bei der Diskussion der Fig. 1 sei auch hier angenommen, daß das Signal S2 ein Videosignal ist, das mit einer Abfrageperiode Ts von etwa 70 Nano sekunden digitalisiert ist, und daß das Verzögerungs- Steuersignal (ebenfalls digital) eine Bruchteilzahl K darstellt, die sich im Bereich zwischen 0 und 1 bewegt. Das Signal S6 wird direkt auf die Multiplizierschaltung 20 im Filter 10 gegeben und über einen Festwertspeicher (ROM) 34 an die Multiplizierschaltung 18 gelegt, um die vom Filter 10 bewirkte Verzögerung zu steuern, wie es weiter oben beschrieben wurde. Der Festwertspeicher 34 ist so programmiert, wie es in der Tabelle der Fig. 13 angegeben ist, um aus dem Steuersignal S6, das gleich K ist, ein Steuersignal S7 zu erzeugen, das gleich 1-K ist. Wenn sich K von 0 bis 1 in Schritten von jeweils 1/8 än dert, dann ändert sich das Signal S7 (d. h. der Wert K-1) von 1 bis 0 in Schritten von jeweils 1/8, und die vom Filter 10 bewirkte Verzögerung ändert sich von 0 bis Ts in Schritten von jeweils einem Achtel der Abfrageperio de Ts.

Das Signal S2 wird über eine Verzögerungseinheit 36, die eine Verzögerung von Ts (70 Nanosekunden) bringt, an den Eingang 14 des Filters 10 gelegt. Infolgedessen ändert sich die Gesamtverzögerung, die das Ausgangssignal S4 des Filters 10 gegenüber dem Eingangssignal S2 hat, von einem Minimalwert gleich Ts für K = 0 auf einen Maximalwert gleich 2 Ts für K = 1, wie man auch der Fig. 13 entneh men kann. Dies entspricht einem Verzögerungsbereich von 70 bis 140 Nanosekunden für die hier vorausgesetzte spe zielle Abfragefrequenz (d. h. das Vierfache der Farbhilfs trägerfrequenz). Beim vorliegenden Ausführungsbeispiel der Erfindung kann die Verzögerungseinheit 36 in der Kaskaden schaltung der Elemente dem linearen Interpolationsfilter 10 entweder vorgeschaltet oder nachgeschaltet sein.

Der Grund, weswegen das Signal S4 zusätzlich einer festen Mindestverzögerung unterworfen wird, ist die hier benutzte spezielle Ausführungsform des Kompensationsfilters 40, das hier eine Laufzeit von 3·Ts/2 hat und dazu ausersehen ist, das Kompensationssignal S9 zu erzeugen, welches am Ende dem Signal S4 zur Korrektur von Amplituden- und Phasenfeh lern hinzuaddiert wird. Gemäß einem Aspekt der Erfindung sollte die Laufzeit des Kompensationsfilters 40 so bemes sen sein, daß sich gegenüber dem Signal S4 eine Verzöge rungszeit von einer halben Abfrageperiode (Ts/2) ergibt, wenn das Filter 10 auf seine Mindestverzögerung (Null) eingestellt ist. Anders ausgedrückt: die Mindestlaufzeit des das Filter 10 enthaltenden Signalweges sollte so ge wählt werden, daß das verzögerte Signal S4 und das Kom pensationssignal S9 gleiche Verzögerungen erfahren, wenn das Filter 10 auf eine Verzögerung von Ts/2 eingestellt ist. Die von der Einheit 36 bewirkte Verzögerung von Ts stellt sicher, daß diese Bedingung hinsichtlich der Re lation der Verzögerungszeiten erfüllt wird. Wenn die Form des Filters 40 so verändert wird, daß seine Laufzeit ein höheres ungeradzahliges Vielfaches der halben Abfrageperio de Ts ist, dann wäre eine zusätzliche Verzögerung in den Signalweg des Interpolationsfilters einzufügen. Wenn um gekehrt die Laufzeit des Filters 40 auf Ts/2 vermindert wird, dann kann die Verzögerungseinheit 36 fortgelassen werden.

Das Kompensationssignal S9 für Amplitude und Phase wird dadurch erzeugt, daß das Eingangssignal einem Netzwerk zugeführt wird, welches in Kaskadenschaltung das bereits erwähnte Kompensationsfilter 40 und eine Multiplizierschal tung 52 enthält. Keines dieser Elemente ist für sich allein in der Lage, entweder Phasenfehler oder Amplitudenfehler zu korrigieren. In Kombination jedoch erzeugen sie ein re sultierendes Kompensationssignal, das beide Fehlertypen korrigiert. In der Kombination erfüllt das Filter 40 zwei Funktionen: erstens verzögert es das Signal S2 um ein un geradzahliges Vielfaches der halben Abfrageperiode (im vorliegenden Fall um 3·Ts/2), und zweitens steuert es die Amplitude des Kompensationssignals als Funktion der Fre quenz. Im allgemeinen sollte über den gesamten Frequenzbe reich des Eingangssignals S2 oder über den größten Teil dieses Bereichs das Amplitudenübertragungsmaß mit der Frequenz ansteigen. Die Multiplizierschaltung 52 ändert des weiteren die Amplitude des Signals S9 als nicht-linea re Funktion des Verzögerungs-Steuersignals (S6), um maxi male Kompensation für Verzögerungen zu bewirken, die un geradzahligen Vielfachen von Ts/2 entsprechen, und mini male Kompensation (Null) für Verzögerungen, die ganzzahli gen Vielfachen von Ts entsprechen.

Es gibt viele mögliche Ausführungsformen für ein Filter 40, welches erstens einen ansteigenden Frequenzgang der Amplitude hat und zweitens eine im wesentlichen konstan te Verzögerung gleich einem ungeradzahligen Vielfachen der halben Abfrageperiode Ts bringt. Die in Fig. 6 darge stellte spezielle Ausführungsform des Filters 40 ist ein phasenlineares Filter (d. h. Filter mit konstanter Lauf zeit), dessen Verzögerungszeit 3·Ts/2 beträgt und dessen Amplitudenkurve A durch folgende Gleichung gegeben ist:

A = 2 Cos (θ/2) - 2 Cos (3θ/2) (1)

wobei θ die Winkelfrequenz in Radianten pro Sekunde ist. Diese Funktion ist in Fig. 7 graphisch dargestellt, und man erkennt darin, daß der Frequenzgang der Amplitude (Amplitudengang) eine periodische Funktion von Fs/2 ist.

Was für die Erfindung wichtig ist: die Amplitude hat ei nen Minimalwert (Null) bei Nullfrequenz und steigt über den Frequenzbereich des Eingangssignals S2 im allgemeinen an. Es sei daran erinnert, daß gemäß obiger Annahme das Signal S2 ein digitalisiertes Videosignal ist. Um das sogenannte "Aliasing" (Störeffekte infolge von Frequenzen, die zu hoch für die Abfragefrequenz sind) zu verhindern, ist es übliche Praxis, die Bandbreite des Videosignals vor der A/D-Umwandlung zu begrenzen. Für NTSC-Signale reicht die maximale Bandbreite des Leuchtdichtesignals bis zu einer Frequenz von etwa 4,2 MHz. Der Amplitudengang des Filters 40 geht gemäß der Fig. 7 bis ungefähr Fs/3 (4,77 MHz), bevor er den Scheitel erreicht, geht also weiter als der Frequenzbereich des Eingangssignals. Obwohl die ses Merkmal der Erfindung höchst wünschenswert ist, weil es zu besseren Eigenschaften hinsichtlich der Gesamt- Gruppenlaufzeit führt, erstreckt sich der nützliche Be reich der Korrektur über den Scheitelpunkt der Kurve A hinaus bis zu einer Frequenz, die etwas höher ist als Fs/3. Ein brauchbares Ansprechen auf noch höhere Frequen zen erzielt man, indem man zusätzlich zum Filter 40 wei tere Filterabschnitte hinzufügt. Die wichtigeren Eigen schaften für die Zwecke der vorliegenden Erfindung sind jedoch, daß die Verzögerung ein ungeradzahliges Vielfa ches von Ts/2 sein kann und daß das Amplitudenübertra gungsmaß über einen wesentlichen Teil (vorzugsweise über die Gesamtheit) des Frequenzbereichs des Eingangssignals mit der Frequenz ansteigt.

Der Maßstab der graphischen Darstellung in Fig. 7 ist auf das Eingangssignal S2 normiert, d. h. der Wert 1 entspreche der Größe des Eingangssignals. Somit gibt der vertikale Maßstab die Verstärkung des Filters 40 für das Signal S2 an. Die Filterverstärkung ist, wie dargestellt, unabhängig von der Verzögerungs-Steuervariablen K und hat bei der Frequenz Fs/4 einen Wert von ungefähr 2,8. Dieser Punkt ist mit dem Buchstaben C markiert. Aus den Fig. 2, 3 und 4 ist zu entnehmen, daß der Amplitudenfehler sein Maximum in der Größenordnung von 3 dB bei K = 0,5 hat und abnimmt, wenn sich K dem Wert 0 und dem Wert 1 nähert. Die Multiplizierschaltung 52 bewirkt eine Dämpfung des Signals S9 und ändert die Dämpfung als Funktion von K, wie es in Fig. 8 dargestellt ist, worin "C" den Verstärkungsfaktor der Multiplizierschaltung bedeutet. Demgemäß ist bei der speziellen Frequenz Fs/4 die Gesamtverstärkung des Fil ters 40 und der Multiplizierschaltung 52 für K-Werte von 3/8, 4/8 und 5/8 jeweils gleich 3/32 mal 2,8, was unge fähr gleich 0,26 ist. Die Verstärkung ändert sich in diskreten Schritten von K/8, sie ist gleich 0,18 für K- Werte von 2/8 und 6/8, und sie beträgt 0,09 für K-Werte von 1/8 und 7/8. Die Verstärkung ist Null für K = 0 und K = 1. Bei anderen Frequenzen ändert sich die Verstär kung wie in Fig. 7 gezeigt, sie ist jeweils das Produkt der K-abhängigen Variablen C aus Fig. 8 und der Filter verstärkung aus Fig. 7.

Es sei nun auf die Einzelheiten des Aufbaus des Filters 40 eingegangen. Die Filterfunktion, ausgedrückt in der Schreibweise der Z-Transformierten, ist gegeben durch:

H(z) = -1 + Z^-1 + Z^-2 - Z^-3 (3).

Diese Übertragungsfunktion zeigt an, daß das Ausgangs signal (S9) gleich ist der Summe des um Ts verzögerten Eingangssignals (S2) und des um 2·Ts verzögerten Eingangs signals minus dem laufenden Wert des Eingangssignals minus dem um 3·Ts verzögerten Eingangssignal. Diese Funktion wird im Filter 40 mit Hilfe dreier Verzögerungselemente 42, 44 und 46 realisiert, deren jedes eine Verzögerungs zeit gleich der Abfrageperiode Ts hat, sowie mittels zweier Subtrahierschaltungen 48 und 50. Die Klemme 30 ist direkt mit dem Minus-Eingang der Subtrahierschaltung 48 und über das Verzögerungselement 42 mit dem Plus-Ein gang der Subtrahierschaltung 48 verbunden, so daß am Aus gang der Subtrahierschaltung 48 ein Signal (S10) erzeugt wird, das gleich dem um Ts verzögerten Eingangssignal minus dem unverzögerten Eingangssignal ist. Das Signal S9 wird am Ausgang der Subtrahierschaltung 50 erhalten, in dem das Signal S10 direkt dem Plus-Eingang dieser Schal tung und über die in Kaskade geschalteten Verzögerungs elemente 44 und 46 dem Minus-Eingang der Schaltung 50 zu geführt wird.

Das vom Filter 40 erzeugte Kompensationssignal S9 gelangt über die Multiplizierschaltung 52 zu einem Addierer 54, der an seinem anderen Eingang das Signal S4 empfängt und an seinem Ausgang 56 ein kompensiertes Signal S12 liefert. Das Signal S12 kann, falls gewünscht, mittels eines D/A- Wandlers (nicht gezeigt) zurück in Analogform gebracht werden, oder es kann gegebenenfalls eine zusätzliche di gitale Verarbeitung erfahren.

Die Multiplizierschaltung 52 wird durch den Festwertspei cher (ROM) 34 gesteuert, um die Amplitude des Kompensa tionssignals S9 als nicht-lineare Funktion des Wertes des Verzögerungs-Steuersignals S6 zu ändern, wie es anhand der Fig. 8 erläutert wurde. Die Tabelle in Fig. 13 gibt eine Auflistung der Werte für die Größen 1-K, K, C und für die Verzögerungsänderung sowie für die Gesamtverzö gerung. Die Fig. 9 ist eine graphische Darstellung des Gesamt-Frequenzgangs der Anordnung nach Fig. 6. Man er kennt, daß im Bereich von der Nullfrequenz bis zu einem Viertel der Abfragefrequenz (d. h. bis 0,25 Fs) die Am plitudenänderungen für alle in Fig. 9 angegebenen K-Werte kleiner sind als ein halbes dB. Dies ist eine wesentli che Verbesserung des Frequenzgangs der Amplitude im Ver gleich zu dem in Fig. 2 dargestellten Frequenzgang des Filters 10.

Die Fig. 10 zeigt eine Gegenüberstellung des Frequenzgangs der Gruppenlaufzeit der Verzögerungsanordnung nach Fig. 6 (gestrichelte Kurven, Signal S12) mit dem Frequenzgang der Gruppenlaufzeit des unkompensierten linearen Interpo lationsfilters 10 (ausgezogene Kurven, Signal S4). Die Gruppenlaufzeit ist sowohl in Nanosekunden als auch in Bruchteilen der Abfrageperiode Ts eingetragen. Man er kennt, daß für K-Werte von 1/8, 2/8, 3/8, 5/8, 6/8 und 7/8 die vom kompensierten Filter bewirkte Gruppenlaufzeit innerhalb des Frequenzbereichs von 0 bis oberhalb Fs/4 im wesentlichen unabhängig von der Frequenz ist, während sich beim unkompensierten Filter für die gleichen K-Werte bei der Frequenz Fs/4 beträchtliche Fehler ergeben.

Die Fig. 11 zeigt verschiedene Abwandlungen der Anordnung nach Fig. 6. Das Verzögerungselement 36 beispielsweise ist fortgefallen, indem der Eingang 14 des Filters 10 di rekt mit dem Ausgang des Verzögerungselementes 42 im Fil ter 40 verbunden ist. Somit bringt das Filter 40 zusätz lich zur Phasenkompensation des Filters 10 auch die Min destverzögerung des Signals S2 von einer Abfrageperiode im Signalweg des Interpolationsfilters.

Ein weiterer Unterschied der Anordnung nach Fig. 11 gegen über derjenigen nach Fig. 6 besteht darin, daß eine Mul tiplizierschaltung 53 in den Weg zwischen die Multipli zierschaltung 52 und den Addierer 54 eingefügt ist und eine weitere Multiplizierschaltung 55 in den Weg zwischen der Addierschaltung 54 und dem Ausgang 56 eingefügt ist. Die Multiplikations- oder Bemessungsfaktoren der Multi plizierschaltungen 53 und 55 sind 1/4 bzw. 1/8. Die Folge ist, daß das Signal S9 effektiv durch die Zahl 32 divi diert wird. Dies macht es möglich, das Amplituden-Steuer signal C als ganze Zahl (z. B. als zweistellige Binär- oder Dualzahl) zwischen 0 und 3 zu erzeugen. Der Festwertspei cher 34 ist gemäß der Tabelle in Fig. 14 programmiert, um die Zahl K (eine dreistellige Dualzahl im Bereich von 0 bis 7) in die Zahl C umzusetzen. Alternativ kann diese Umsetzung auch mittels diskretischer logischer Verknüp fungsglieder erfolgen. Die Multiplikation mit ganzen Zah len und Division durch die Faktoren 1/4 und 1/8 führt ma thematisch zu genau denselben Bemessungsfaktoren, die in der Tabelle der Fig. 10 für das Signal S9 gezeigt sind, und somit ist das gelieferte Kompensationssignal exakt das gleiche wie in Fig. 4, obwohl die Struktur anders ist. Der Grund, weswegen der Divisionsfaktor 1/32 in zwei Fak toren 1/4 und 1/8 aufgespalten wird, besteht darin, daß auch im Filter 10 eine Änderung vorgenommen wurde, um bei der Bestimmung der Verzögerung mit ganzen Zahlen multi plizieren zu können, wie es noch erläutert wird.

Die Fig. 11 zeigt als weitere Modifikation, daß das linea re Interpolationsfilter 10 eine andere Struktur hat, die mathematisch der früher behandelten Struktur äquivalent ist, aber keine Multiplikation mit dem Faktor 1-K erfor dert. Hierdurch entfällt die Notwendigkeit für die Multi plizierschaltung 18, und außerdem werden die Anforderungen an den Festwertspeicher 34 verringert, da keine Faktoren 1-K aus den K-Werten erzeugt werden müssen.

Im folgenden seien die Einzelheiten der getroffenen Abän derungen betrachtet. Die Klemme 14 ist mit einer veracht fachenden Multiplizierschaltung 19 und mit dem Eingang der Multiplizierschaltung 20 verbunden, die durch das Signal S6 gesteuert wird, welches das Verzögerungs-Steuersignal "K" darstellt, das im vorliegenden Fall eine ganze Zahl ist, wie in Fig. 14 angegeben. Da das Ausgangssignal am Ende in einer Einheit 55 durch 8 dividiert wird, ist der effektive Wert von "K" derselbe wie beim Ausführungsbei spiel nach Fig. 6, nämlich ein Bruchteil, der sich in Stufen von jeweils 1/8 ändert. Da K im Filter 10 eine ganze Zahl ist, wird das Signal S2 in der Multiplizier schaltung 19 mit 8 multipliziert, um eine Angleichung an die Maßstabsvergrößerung der Signalpegel im Filter 10 zu bewirken, die am Ende in der Dividierschaltung 55 wieder um denselben Faktor (1/8) maßstäblich verkleinert werden.

Eine Subtrahierschaltung 21 subtrahiert das Ausgangssig nal der Multiplizierschaltung 20 vom Ausgangssignal der Multiplizierschaltung 19. Der Addierer 22 ist so ange schlossen, daß er das Ausgangssignal der Multiplizier schaltung 20 (nach Verzögerung um Ts im Verzögerungsele ment 16) mit dem Ausgangssignal der Subtrahierschaltung 21 addiert, um das verzögerte Signal S4 zu erzeugen. Die Übertragungsfunktion des modifizierten Filters ist mathe matisch identisch mit der vorher beschriebenen Form (mit Ausnahme des Maßstabsfaktors 8), und somit ist auch der Amplituden- und Phasengang genauso wie bei der Anordnung gemäß Fig. 4.

Ein besonderes Merkmal der Verzögerungsanordnung nach Fig. 11 besteht darin, daß die Anzahl der mit variablen Koeffizienten arbeitenden Binär-Multiplizierer von drei auf zwei vermindert ist, wodurch der Aufbau der Anordnung wesentlich vereinfacht ist. Die zusätzlich vorgesehenen Multiplizierer (d. h. die Multiplizierschaltungen 19, 53 und 55) arbeiten mit festen Koeffizienten, die außerdem Potenzen der Zahl 2 sind. Hiermit bedarf es lediglich einer Stellenverschiebung nach links, wenn mit einer ganzen Zahl (z. B. mit 8) multipliziert wird, oder einer Stellenverschiebung nach rechts, wenn mit einer Bruchteil zahl (z. B. mit 1/4 oder mit 1/8) multipliziert wird, was einfach durch passende Anschlußweise von Signalleitungen erreicht werden kann. Um beispielsweise mit der Zahl 8 zu multiplizieren, werden einfach zusätzlich drei Nullen an die niedrigstwertigen Bitpositionen der Binärzahl ge setzt. Dies kann dadurch erreicht werden, daß man die drei niedrigstwertigen Bitpositionen des additiven Eingangs der Subtrahierschaltung 21 mit dem Logikpegel "0" (z. B. mit Masse) verbindet und das Signal S2 an die restlichen höherwertigen Eingangsbitpositionen der Subtrahierschal tung legt. Eine Multiplikation mit negativen Potenzen von 2 erfolgt durch Fallenlassen von Bits. Im Addierer 54 beispielsweise kann eine Division des Signals S9 durch 4 dadurch erfolgen, daß man nur das drittniedrigste und die höherwertigen Bits des Signals S9 an die Addiererein gänge legt. Somit wird durch Hinzufügung von Multiplizie rern, die mit festen Koeffizienten arbeiten, und Weglas sung des Multiplizierers 18, der mit variablem Koeffizien ten arbeitet, der Aufbau der Anordnung nach Fig. 11 ins gesamt wesentlich einfacher. Die Anordnung enthält im einzelnen nur noch zwei Multiplizierer mit variablen Ko effizienten, einen (52) im Weg des Signals S9 und einen (20) im Interpolationsfilter.

Die Fig. 12 zeigt eine Modifikation der Anordnung nach Fig. 11, um die Auflösung bei der Verzögerung zu ver doppeln und eine Anzahl von Schaltungselementen weglassen zu können, ohne daß die Schaltungsfunktionen abgeändert oder die Gesamteigenschaften des Betriebs verändert werden. Der Aufbau des Filters 10 ist in der Ausführungsform nach Fig. 11 sehr viel einfacher, weil bestimmte Signalverzö gerungs- und Subtraktions-Funktionen, die bei den vorhe rigen Ausführungsformen durch gesonderte Elemente im Fil ter 10 bewirkt wurden, nun mit Hilfe des Filters 40 be werkstelligt werden.

Die Verdoppelung der Auflösung wird dadurch erreicht, daß die Multiplikationsfaktoren der Multiplizierschaltungen 53, 55 und 19 auf 1/2 bzw. 1/16 bzw. 16 geändert werden. Das Signal S6 wird in eine 4-Bit-Binärzahl geändert, die Werte im Bereich von 0 bis 15 annehmen kann. Der Festwert speicher 34 wird anders programmiert, wie es in der Ta belle der Fig. 15 gezeigt ist, um für die angegebenen 16 K-Werte (von 0 bis 15) die angegebenen Werte des Mul tiplizierer-Steuersignals "C" zu liefern. Mit diesen Än derungen bewegt sich die Verzögerung von Ts bis (31 Ts)/16 in Stufen von jeweils Ts/16 anstatt von Ts/8. Die Ver zögerung ist gleich (1+K/16)·Ts, wie es in Fig. 15 ange geben ist. Das Filter 10 enthält in seiner modifizierten Form nur die Multiplizierschaltungen 19 und 20 und den Addierer 22. Die Multiplizierschaltung 19 ist so ange schlossen, daß sie das Ausgangssignal des im Filter 40 vorhandenen Verzögerungselementes 42 mit 16 multipliziert, wodurch das verzögerte Signal S2 wie oben erläutert eine Maßstabsvergrößerung um den gleichen Faktor erfährt, um den es am Ende in der Multiplizierschaltung 55 wieder maß stäblich verkleinert wird. Dies macht es möglich, in der Multiplizierschaltung 20 eine Multiplikation mit einer gan zen Zahl durchzuführen und nicht, wie beim Ausführungs beispiel nach Fig. 6, eine Multiplikation mit einer Bruch teilzahl. Die Multiplizierschaltung 20 ist so angeschlos sen, daß sie das Ausgangssignal des im Filter 40 enthal tenen Verzögerungselementes 44 mit dem Signal S6 multi pliziert. Der Addierer 22 addiert die Ausgangssignale der Multiplizierschaltungen 19 und 20, um das Ausgangssignal S4 zu bilden. Im Betrieb werden Funktionen wie die Signal verzögerung und die Subtraktion, die im vorher beschrie benen Fall durch gesonderte Elemente im Filter 10 reali siert wurden, durch die Subtrahierschaltung 48 und das Verzögerungselement 44 im Filter 40 bewerkstelligt. Diese gemeinsame Ausnutzung von Elementen vermindert in wün schenswerter Weise die Kompliziertheit der Schaltungsan ordnung, ohne das Amplituden- und Phasenverhalten in ir gendeiner Hinsicht, ausgenommen was die Verdoppelung der Auflösung in der Verzögerung betrifft, zu ändern.

Claims

1. Programmierbarer digitaler Signalinterpolator mit
einem Signaleingang zur Zuführung digitaler Signalabtast werte,
einer Steuersignalquelle,
einer mit dem Signaleingang gekoppelten linearen Interpola torschaltung, die eine Einrichtung zur gleichzeitigen Liefe rung von mindestens zwei gegeneinander verzögerten Signal abtastwerten sowie eine durch das Steuersignal steuerbare Skalier- und Kombiniereinrichtung zur Kombination der beiden gegeneinander verzögerten Signalabtastwerte in wählbaren An teilen enthält und deren Amplitudenfrequenzgang nahe Gleich strom relativ flach verläuft und mit zunehmender Frequenz und abhängig von den relativen Anteilen der kombinierten Signal abtastwerte abnimmt,
dadurch gekennzeichnet,
daß mit dem Signaleingang weiterhin ein Kompensationsfilter (40) gekoppelt ist, welchem die digitalen Signalabtastwerte zu geführt werden und welches eine Verzögerungs- und Kombinations einrichtung (42-46 bzw. 48, 50) für die Signalabtastwerte ent hält und eine Übertragungsfunktion der allgemeinen Form in Z-Transformationsschreibweise H(z) = -1 + AZ^-1 + BZ^-2 + CZ^-3 hat, wobei A, B und C mathematische Konstanten einschließlich Eins (1) sind, zur Lieferung eines Kompensationssignals mit linearem Phasenfrequenzgang und einem Amplitudenfrequenzgang, der bei Gleichstrom praktisch Null ist und mit wachsender Frequenz mindestens über einen Teil des Frequenzspektrums einschließlich Frequenzen bis zu einem Viertel der Signal abtastfrequenz ansteigt,
daß eine Skaliereinrichtung (52) zur Skalierung des Kompen sationssignals in Abhängigkeit von den relativen Anteilen der kombinierten Signalabtastwerte in der linearen Interpolator schaltung,
und eine Kombinationseinrichtung (54) zur Kombinierung des skalierten Kompensationssignals mit den von der linearen Interpolatorschaltung gelieferten Signalabtastwerten vorgesehen sind.

2. Interpolator nach Anspruch 1, gekennzeichnet durch
eine erste arithmetische Verarbeitungseinrichtung (53), die in Reihe mit dem Kompensationsfilter (40) und mit der Skalier schaltung (52) gekoppelt ist, und das Kompensationssignal um einen ersten vorbestimmten Faktor, der kleiner ist als 1, dämpft, und
eine zweite arithmetische Verarbeitungseinrichtung (55), die mit der Kombinationsschaltung (54) gekoppelt ist und das resultierende Ausgangssignal um einen zweiten vorbestimmten Faktor, der ebenfalls kleiner ist als 1, dämpft.

3. Interpolator nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerung des Kompensationsfilters (40) größer ist als die Abfrageperiode und daß ferner in Reihe mit der linea ren Interpolatorschaltung (10) eine Verzögerungseinrichtung (36 oder 42) geschaltet ist, deren Verzögerung mindestens gleich einer Abfrageperiode ist.

4. Interpolator nach Anspruch 3, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (42) durch ein Element im Kompensationsfilter (40) gebildet wird.

5. Interpolator nach Anspruch 1, dadurch gekennzeichnet, daß die Skalierschaltung (52) die Amplitude des Kompensations signals als nicht-lineare Funktion des Steuersignals (56) ändert, wobei diese Funktion einen Maximalwert hat, wenn das Steuersignal einem ungeradzahligen Vielfachen der Hälfte der Abfrageperiode entspricht.