DE19741427C2 - Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren - Google Patents

Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren

Info

Publication number
DE19741427C2
DE19741427C2 DE1997141427 DE19741427A DE19741427C2 DE 19741427 C2 DE19741427 C2 DE 19741427C2 DE 1997141427 DE1997141427 DE 1997141427 DE 19741427 A DE19741427 A DE 19741427A DE 19741427 C2 DE19741427 C2 DE 19741427C2
Authority
DE
Germany
Prior art keywords
sequence
value
values
linear
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997141427
Other languages
English (en)
Other versions
DE19741427A1 (de
Inventor
Xiaoning Dr Nie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997141427 priority Critical patent/DE19741427C2/de
Publication of DE19741427A1 publication Critical patent/DE19741427A1/de
Application granted granted Critical
Publication of DE19741427C2 publication Critical patent/DE19741427C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0621Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671Cascaded integrator-comb [CIC] filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)

Description

Die vorliegende Erfindung betrifft einen linearen Interpola­ tor gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zu linearen Interpolation, das insbe­ sondere mit dem erfindungsgemäßen linearen Interpolator durchführbar ist.
Mit einem linearen Interpolator sollen aus jedem einge­ gebenen Abtastwert (k - 1) zusätzliche Abtastwerte erzeugt werden, die bei graphischer Darstellung genau auf einer Geraden lie­ gen, die den betreffenden Abtastwert mit einem vorhergehenden (oder darauffolgenden) verbindet. k heißt der Interpolations­ faktor.
Lineare Interpolatoren sind z. B. in US 4 313 173, WO 96/23264 A1 und EP 0 327 268 A2 beschrieben.
Die bekannten linearen Interpolatoren, wie diese auch von Shuni Chu und C. Sidnes Burrus in dem Artikel "Multirate Filter Designs Using Comb Filters", IEEE Trans. Circuits and Sys., vol CAS-31, 1984 auf den Seiten 405 bis 416 beschrieben wurden, umfassen im allgemeinen eine Nulleneinfügeschaltung, die eine Eingabedatenfolge (x1, x2, ...) empfängt und zwi­ schen je zwei Eingabedatenwerte k - 1 Nullen einfügt. Die durch die Nullen erweiterte Datenfolge wird in eine Schaltung ein­ gegeben, die die Funktion eines Tiefpaßfilters ausübt, indem sie die Nullen durch korrekt interpolierte Zwischenwerte er­ setzt und die dadurch erhaltene Datenfolge ausgibt.
Die Übertragungsfunktion des Tiefpaßfilters läßt sich nach der bekannten Formel darstellen
wobei z als die erweiterte Datenfolge (z. B. x1, 0, 0, x2, 0, 0, x3, ... bei einem Interpolationsfaktor k = 3), z-i als die um i Elemente verzögerte Folge (z. B. 0, x1, 0, 0, x2, 0, 0, x3, ... für k = 3 und i = 1) und H(z) als die durch Interpolation erhaltene Folge angesehen werden kann.
Bekannte Tiefpässe mit dieser Übertragungscharakteristik sind in Fig. 4 und 5 gezeigt. Die Variante der Fig. 4 beruht auf der Auflösung des Quadratterms in obiger Formel (1) in ein­ zelne Summanden nach der Formel
H(z) = (1/k) [1 + 2z-1 + 3z-2 + ... + kz-k+1 + (k - 1)z-k+2 + ... + 2k-2k+3 + z-2k+2] (2)
und schaltungstechnischer Realisierung jedes einzelnen Sum­ manden durch eine Kaskade von Verzögerungsregistern, deren Ausgabewerte mit einer den Faktoren der Formel entsprechenden Gewichtung aufsummiert werden.
Die in Fig. 5 dargestellte Variante umfaßt zwei hintereinan­ dergeschaltete Kaskaden von Verzögerungsregistern, wobei jede Kaskade die Summe in der eckigen Klammer aus Formel (1) nach­ bildet und die Hintereinanderschaltung der zwei Kaskaden dem Exponenten 2 der Klammer entspricht.
Eine dritte Variante umfaßt eine Schaltung mit einem Verzöge­ rungsregister, zwei Abtast-Haltegliedern, die jeweils den ak­ tuell eingegebenen Datenwert und den vom Register ausgegebe­ nen vorherigen Datenwert abtasten und ausgeben, zwei Multi­ plizierern, die jeweils einen von einem der Abtast- Halteglieder ausgegebenen Wert mit einem über einen Multiple­ xer zugeführten variablen Gewichtungsfaktor multiplizieren, und einem Addierglied, das durch Addieren der Ausgangswerte der zwei Multiplizierer Interpolationswerte bildet.
Die ersten beiden Varianten sind zwar relativ einfach zu rea­ lisieren, da sie im wesentlichen aus einer Vielzahl identi­ scher Register, Addierer und (bei der ersten Variante) Multi­ plizierer bestehen; da aber die Zahl der benötigten Register und Addierer vom Interpolationsfaktor abhängt, sind sie je­ weils immer nur für einen festen Interpolationsfaktor geeig­ net.
Die Schaltungsstruktur der dritten Variante ist vom Interpo­ lationsfaktor unabhängig, so daß sie grundsätzlich für frei wählbare Interpolationsfaktoren brauchbar ist. Nachteilig ist hier jedoch, daß ein erheblicher Steuerungsaufwand betrieben werden muß, um die Multiplexer mit den sich von einem Inter­ polationswert zum nächsten verändernden und vom Interpolati­ onsfaktor abhängigen Gewichtungsfaktoren zu versorgen.
Aufgabe der Erfindung ist, einen linearen Interpolator der angegebenen Art und ein lineares Interpolationsverfahren anzugeben, die zur Verwendung mit unterschiedlichen Interpolationsfaktoren geeignet sind und die dennoch mit geringem Aufwand zu steuern sind, wobei der Interpolator überdies eine im Vergleich zu herkömmlichen In­ terpolatoren vereinfachte Struktur aufweist.
Die Aufgabe wird gelöst durch einen linearen Interpolator nach Anspruch 1 und ein Verfahren nach Anspruch 8.
Abhängige Ansprüche sind auf bevorzugte Ausgestaltungen der Erfindung gerichtet.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen mit Bezug auf die beigefügten Figuren. Es zeigen:
Fig. 1-3 jeweils ein Blockschaltbild eines erfindungsgemäßen linearen Interpolators und
Fig. 4 und 5 jeweils ein Blockschaltbild eines herkömmli­ chen linearen Interpolators.
Der in Fig. 1 gezeigte Interpolator bildet eine Signalverar­ beitungsstrecke, auf der zwischen dem Eingang 1 und dem Aus­ gang 2 nacheinander aufgereiht sind:
eine Multiplikatorschaltung 4, die eine eintreffende Daten­ folge mit dem Kehrwert des Interpolationsfaktors multipli­ ziert,
zwei Registerschleifen 6, 7, die jeweils eine Gabelung 8 der Verarbeitungsstrecke, ein Register 10 in einem ersten Ast der Gabelung und eine in Datenflußrichtung unterhalb der Gabelung angeordnete Addierschaltung 12 umfassen, die beide Äste der Gabelung wieder zusammenführt, indem sie die vom Register 10 ausgegebenen Datenwerte mit vertauschtem Vorzeichen zu den auf dem zweiten Ast übertragenen Werten hinzuaddiert,
eine Nulleneinfügeschaltung 14, die zwischen zwei eintreffen­ de Datenwerte jeweils k - 1 Nullen einfügt, und
zwei rückgekoppelte Registerschleifen 16, 17, die dieselben Elemente wie die Registerschleifen 6 enthalten, bei denen aber die Addierschaltung 20 jeweils in Datenflußrichtung oberhalb der Gabelung 8 angeordnet ist und die auf den beiden Ästen eintreffenden Daten ohne Vorzeichenumkehr addiert. Die Register 10 speichern jeweils einen an der zugehörigen Gabelung 8 anliegenden Datenwert und geben ihn an die Addier­ schaltung 12 bzw. 20 aus, sobald der nächstfolgende Datenwert an der Gabelung anliegt.
Die Arbeitsweise der Schaltung wird nun im Detail erläutert.
Eine Eingangsdatenfolge x1, x2, x3, ... wird von der Multi­ plikatorschaltung 4 umgesetzt in (1/k)(x1, x2, x3, ...). Wenn der i-te Datenwert xi/k die Gabelung 8 der ersten Register­ schleife 6 erreicht, gibt das Register 10 der Schleife den vorhergehenden Datenwert xi-1/k aus. Die Addierschaltung 12 bildet aus beiden die Differenz (1/k)(xi - xi-1). Wenn i = 1 ist, existiert kein vorhergehender Datenwert, der im Register 10 gespeicherte Wert ist dann 0. Folglich erzeugt die Addierschaltung die Folge
(1/k)(x1, x2 - x1, x3 - x2, ...).
Die zweite Registerschleife 7 arbeitet genauso wie die erste, sie erzeugt die Folge
(1/k) (x1, x2 - 2x1, x3 - 2x2 + x1, x4 - 2x3 + x2, ...).
Die Nulleneinfügeschaltung 14 erzeugt daraus die Folge
(1/k)(x1, 0, ..., 0, x2 - 2x1, 0, ..., 0, x3 - 2x2 + x1, 0, ..., 0, x4 - 2x3 + x2, ...)
Wenn der Wert x1/k die Addierschaltung 20 der ersten rückge­ koppelten Registerschleife 16 erreicht, enthält deren Regi­ ster 10 noch der Anfangswert 0. Die Addierschaltung 20 gibt daher x1/k aus; dieser Wert wird im Register 10 gespeichert. Der Registerinhalt ändert sich nicht, solange die Einfüge­ schaltung 14 Nullen ausgibt.
Zum Ausgabewert (x2 - 2x1)/k der Einfügeschaltung 14 wird der Wert x1/k addiert, die Addierschaltung 20 gibt (x2 - x1)/k aus. Dieser Wert ersetzt den zuvor im Register 10 gespeicherten, er bleibt unverändert, solange die Enfügeschaltung 14 Nullen ausgibt.
Man erhält so als Ausgabefolge der ersten rückgekoppelten Re­ gisterschleife 16:
(1/k)(x1, ..., x1, x2 - x1, ..., x2 - x1, x3 - x2, ..., x3 - x2, x4 - x3, ...).
Diese Folge liegt wiederum am Eingang der zweiten rückgekop­ pelten Schleife 17 an. Diese erzeugt daraus die Folge
(1/k) (x1, 2x1, ..., kx1, (k - 1)x1 + x2, (k - 2)x1 + 2x2, ..., x1 + (k - 1)x2, kx2, (k - 1)x2 + x3, ...).
Wie man sieht, liefert der erfindungsgemäße lineare Interpolator eine mit dem Faktor k interpolierte Folge mit einer geringen, vom Interpolationsfaktor unabhängigen Zahl von Registern und le­ diglich einer einzigen Multiplikationsschaltung 4. Bereits bei einem Interpolationsfaktor von k = 3 ist die Zahl der benö­ tigten Register geringer als bei den bekannten Schaltungen aus Fig. 4 und 5.
Die für eine korrekte Interpolation erforderliche Steuerung beschränkt sich darauf, daß in die Multiplikationsschaltung der zur eingeschobenen Zahl von Nullen passende Faktor (1/k) eingegeben werden muß.
Fig. 2 und 3 zeigen Abwandlungen der Schaltung aus Fig. 1. Bei der Ausgestaltung aus Fig. 2 sind die jeweils zu zweit hintereinandergeschalteten Registerschleifen 6, 7 und 16, 17 durch zwei parallele Anordnungen 6' bzw. 16' ersetzt. Die An­ ordnung 6' umfaßt zwei Register 10, die an einem Ast der Ga­ belung hintereinandergeschaltet sind. Zwei Addierschaltungen 12 bilden die Summe des gegenwärtig anliegenden, des einfach verzögerten und des zweifach verzögerten Werts, wobei zuvor der einfach verzögerte Wert in einer Multiplikationsschaltung mit dem Faktor -2 gewertet wird. Die Verarbeitungsergebnisse der Anordnungen 6', 16' sind mit denen der Registerschleifen 6 und 7 bzw. 16 und 17 identisch.
Bei der Ausgestaltung aus Fig. 3 ist die Nulleneinfügeschal­ tung 14 am Eingang des Interpolators angeordnet und die um jeweils ein Folgenelement verzögernden Register 10 der Schleifen 6, 7 sind durch Register 10' ersetzt, die eine Ver­ zögerung um k Folgenelemente bewirken. Hierfür können FIFO- Register mit k Zellen verwendet werden. Um aber die Unabhän­ gigkeit der Schaltungsstruktur vom Interpolationsfaktor zu wahren, ist es zweckmäßiger, Register mit einer Speicherzelle wie im Fall der Register 10 zu verwenden und zum Ansteuern der Register 10' anstelle der Taktfrequenz der von der Einfü­ geschaltung 14 ausgegebenen Folge eine um den Faktor k nied­ rigere Taktfrequenz, zweckmäßigerweise die Taktfrequenz der Eingangsdatenfolge, zu verwenden. Die rückgekoppelten Schlei­ fen 16, 17 sind mit denen aus Fig. 1 identisch.
Bei einer weiteren Abwandlung des erfindungsgemäßen linearen Interpolator können die Registerschleifen 6, 7 wie beim Beispiel aus Fig. 1 hintereinandergeschaltet und die rückgekoppelten Schleifen 16, 17 parallel wie im Beispiel aus Fig. 2 sein, oder umge­ kehrt.
Bezugszeichenliste
1
Eingang
2
Ausgang
4
Multiplikationsschaltung
6
Registerschleife
6
'Anordnung
7
Registerschleife
8
Gabelung
10
Register
10
'Register
12
Addierschaltung
14
Nulleneinfügeschaltung
16
Registerschleife
16
'Anordnung
17
Registerschleife
20
Addierschaltung

Claims (10)

1. Linearer Interpolator, der auf einer Verarbeitungsstrecke zwischen
einem Eingang (1) zum Empfangen einer ersten Folge von Daten­ werten und
einem Ausgang (2) zum Ausgeben einer zweiten Folge von Daten­ werten; die die Werte der ersten Folge und zwischen je zwei Werten der ersten Folge k - 1 (k ≧ 2) linear interpolierte Zwi­ schenwerte enthält, umfaßt:
eine Einfügeschaltung (14) zum Einfügen von k - 1 neutralen Da­ tenwerten zwischen je zwei Datenwerte der ersten Folge, und einen Tiefpaßfilter (16, 17; 16'), der die von der Einfüge­ schaltung erzeugte Folge empfängt und jeden Neutralwert durch einen zwischen dem vorangehenden und dem nachfolgenden Wert der ersten Folge interpolierten Wert ersetzt;
dadurch gekennzeichnet, daß
der Tiefpaßfilter (16, 17; 16') wenigstens ein Register (10) mit auf seinen Eingang verzögert rückgekoppeltem Ausgang um­ faßt.
2. Linearer Interpolator nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Tiefpaßfilter (16, 17; 16') zwei rückgekoppelte Register (10) umfaßt.
3. Linearer Interpolator nach Anspruch 2, dadurch gekennzeichnet, daß die zwei rückgekoppelten Re­ gister (10) in in Reihe geschalteten Rückkoppelschleifen (16, 17) enthalten sind.
4. Linearer Interpolator nach einem der An­ sprüche 1 bis 3, dadurch gekennzeichnet, daß zwei rückkopplungsfreie Registerschleifen (6, 7) in der Ver­ arbeitungsstrecke angeordnet sind.
5. Linearer Interpolator nach Anspruch 4, dadurch gekennzeichnet, daß die von den rückkopplungs­ freien Registerschleifen (6, 7) erzeugte Verzögerung dem Zeitabstand zwischen zwei aufeinanderfolgenden Werten der er­ sten Folge entspricht.
6. Linearer Interpolator nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Register­ schleifen (6, 7) zwischen dem Eingang (1) und der Einfüge­ schaltung (14) angeordnet sind.
7. Linearer Interpolator nach einem der An­ sprüche 1 bis 6, dadurch gekennzeichnet, daß die Einfügeschaltung (14) eingerichtet ist, um eine wählbare An­ zahl (k - 1) von neutralen Datenwerten einzufügen.
8. Verfahren zum linearen Interpolieren, mit den Schritten
  • a) Vorgeben einer ersten Datenfolge;
  • b) Dividieren aller Werte der ersten Folge durch k, wobei k eine ganze Zahl < 1 ist;
  • c) von jedem Wert der ersten Folge Subtrahieren des Zweifa­ chen des vorhergehenden Werts und Hinzuaddieren des letzteren vorhergehenden Werts;
  • d) Erzeugen einer ersten Zwischenfolge durch Einschieben von k - 1 Neutralwerten zwischen jeden Wert der ersten Folge;
  • e) Erzeugen jedes Werts einer zweiten Folge durch Hinzuaddie­ ren des verdoppelten vorhergehenden Werts der zweiten Folge und des diesem letzteren vorhergehenden Werts der zweiten Folge zu einem Wert der ersten Zwischenfolge.
9. Verfahren nach Anspruch 8, bei dem der Schritt c) die Er­ zeugung jedes Werts einer zweiten Zwischenfolge durch Subtra­ hieren des vorhergehenden Werts der ersten Folge von jedem Wert der ersten Folge und das Subtrahieren des vorhergehenden Werts der zweiten Zwischenfolge von jedem Wert der zweiten Zwischenfolge umfaßt.
10. Verfahren nach Anspruch 8 oder 9, bei dem der Schritt e) die Erzeugung einer dritten Zwischenfolge durch Hinzuaddieren eines Werts der ersten Zwischenfolge zum vorhergehenden Wert der dritten Zwischenfolge und die Erzeugung jedes Werts der zweiten Folge durch Hinzuaddieren eines Werts der dritten Zwischenfolge zum vorhergehenden Wert der zweiten Folge um­ faßt.
DE1997141427 1997-09-19 1997-09-19 Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren Expired - Fee Related DE19741427C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997141427 DE19741427C2 (de) 1997-09-19 1997-09-19 Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997141427 DE19741427C2 (de) 1997-09-19 1997-09-19 Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren

Publications (2)

Publication Number Publication Date
DE19741427A1 DE19741427A1 (de) 1999-04-15
DE19741427C2 true DE19741427C2 (de) 1999-07-22

Family

ID=7842974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997141427 Expired - Fee Related DE19741427C2 (de) 1997-09-19 1997-09-19 Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren

Country Status (1)

Country Link
DE (1) DE19741427C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068826A1 (fr) * 1999-05-11 2000-11-16 Sakai, Yasue Circuit d'interpolation
CN112350726B (zh) * 2020-10-30 2024-06-18 重庆睿歌微电子有限公司 基于二阶跟踪环的插值系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313173A (en) * 1980-06-10 1982-01-26 Bell Telephone Laboratories, Incorporated Linear interpolator
EP0327268A2 (de) * 1988-02-04 1989-08-09 AT&T Corp. Interpolator und Verfahren zur Interpolierung von digitalen Signalmustern
WO1996023264A1 (en) * 1995-01-26 1996-08-01 Watkins-Johnson Company Architecture for efficient interpolator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313173A (en) * 1980-06-10 1982-01-26 Bell Telephone Laboratories, Incorporated Linear interpolator
EP0327268A2 (de) * 1988-02-04 1989-08-09 AT&T Corp. Interpolator und Verfahren zur Interpolierung von digitalen Signalmustern
WO1996023264A1 (en) * 1995-01-26 1996-08-01 Watkins-Johnson Company Architecture for efficient interpolator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shuni Chu and C. Sidney Burrus: "Multirate Filter Designs Using Comb Filters", in IEEE Trans. Circuits and Syst., Vol. CAS 31, Nov. 1984, S. 405-416 *

Also Published As

Publication number Publication date
DE19741427A1 (de) 1999-04-15

Similar Documents

Publication Publication Date Title
EP0320517B1 (de) Digitales Dezimationsfilter
DE68927120T2 (de) Interpolator und Verfahren zur Interpolierung von digitalen Signalmustern
DE69815986T2 (de) FIR-Filter für programmierbare Dezimation
DE3853669T2 (de) Schaltung und Verfahren zur Umsetzung der Abtastratenfrequenz.
DE3485792T2 (de) Digitale signalverarbeitungseinrichtungen.
DE3788010T2 (de) Mehrstufiges Multiplizier- und Addiergerät für Digitalsignale.
DE3510660C2 (de)
DE102015116269B4 (de) Abtastratenwandler, analog-digital-wandler mit einem abtastratenwandler und verfahren zum umwandeln eines datenstroms von einer datenrate in eine andere datenrate
DE2145404A1 (de) Nichtrekursive Digitalfiltereinrichtung mit Verzögerungs- und Addier-Anordnung
DE68926154T2 (de) Pipelineprozessor zur Durchführung des LMS Algorithmus
DE3587602T2 (de) Bildsignalfilterung.
DE19749151A1 (de) Adaptiver Entzerrer mit kreisförmig angeordneter Filtereingangsschaltung
DE2918692C2 (de) Digitalfilter
DE68910349T2 (de) Digitales Filter mit integrierter Dezimierung.
DE102005018858A1 (de) Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
DE19741427C2 (de) Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren
DE69018497T2 (de) Digitales Filter.
DE69303041T2 (de) Schaltung zur Verbesserung des Signalübergangs
WO2000067375A1 (de) Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor
DE3922469C2 (de)
EP0305708B1 (de) Digitales Dezimierungsfilter
DE2724561C2 (de) Adaptiver Entzerrer für breitbandige Signale
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
DE2456245C2 (de) Schaltungsanordnung für ein digitales Filter
DE69032260T2 (de) Modulare Interpolationsarchitektur enthaltendes Gerät

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee