WO2000067375A1 - Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor - Google Patents

Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor Download PDF

Info

Publication number
WO2000067375A1
WO2000067375A1 PCT/DE2000/001349 DE0001349W WO0067375A1 WO 2000067375 A1 WO2000067375 A1 WO 2000067375A1 DE 0001349 W DE0001349 W DE 0001349W WO 0067375 A1 WO0067375 A1 WO 0067375A1
Authority
WO
WIPO (PCT)
Prior art keywords
comb filter
output
values
filter arrangement
sequence
Prior art date
Application number
PCT/DE2000/001349
Other languages
English (en)
French (fr)
Inventor
Lajos Gazsi
Peter Caldera
Thomas Magesacher
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/019,366 priority Critical patent/US6829629B1/en
Publication of WO2000067375A1 publication Critical patent/WO2000067375A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0671—Cascaded integrator-comb [CIC] filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation

Definitions

  • Comb filter arrangement for decimation of a sequence of digital input values into a sequence of digital output values by a non-integer factor
  • the invention relates to a comb filter arrangement for decimating a sequence of digital input values into a sequence of digital output values by a non-integer factor.
  • FIG. 1 A known comb filter arrangement is shown in FIG. 1.
  • the comb filter arrangement shown there is only suitable for decimating a sequence of digital input values x x into a sequence of digital output values y- by an integer factor M.
  • the circuit arrangement according to FIG. 1 has an input-side integrator 10 of the n-th order, a subsequent decimation stage 124 by the integer factor M and an output-side differentiator 126, also of the n-th order.
  • the n-order integrator 10 has n stages connected in series, each stage comprising an input-side adder 12 to which two input signals are supplied, namely a signal fed back via a line 16 and a signal originating from the signal path, which in the first stage of the digital input value x x .
  • the output of the adder 12 is connected to a delay stage 14.
  • the output of this delay stage 14 forms the input signal for the adder 12 of this subsequent stage on the one hand and on the other hand also that Signal fed back via line 16 to the assigned adder 12.
  • a third-order integrator for example, three such explained stages, each with an adder 12, a delay element 14 and a feedback loop 16, are necessary.
  • the output signal of such an 10th-order integrator is fed to the decimation stage 124, which, for example, filters out only every incoming tenth sample.
  • the output of the decimation stage 124 is connected to the differentiator 126 already mentioned, which also has a predetermined number of stages connected in series in accordance with the order of the differentiator. These stages in turn each have an adder 128, a delay stage 130 and a line 132, but are connected differently in contrast to the stages of the integrator 10.
  • the adder 128 is in turn supplied with two input signals, namely firstly the signal on line 132 of the signal path and the signal delayed and inverted for this purpose in delay stage 130.
  • the output of the adder 128 is then fed to the one input of the adder 128 of a subsequent stage and likewise to the delay stage 130 there.
  • three such stages connected in series are necessary.
  • Such a comb filter arrangement is suitable for decimating the sequence of digital input values x by an integer factor M, for example 10.
  • the invention is based on the object of developing the known comb filter arrangement described in FIG. 1 such that a decimation of the sequence of digital input values Xj. by a non-integer factor.
  • an input-side integrator of the n-th order is accordingly provided, the output of which is supplied to at least three signal paths.
  • Each signal path has a delay stage with a delay that can be set differently, a subsequent decimation stage by an integer factor M and a differentiator stage on the output side to generate intermediate output values.
  • An interpolation arrangement is connected to the output of the three signal paths, at whose output the sequence of digital output values y-, which is decimated by the non-integer factor, can be tapped.
  • the interpolation is expediently a linear interpolation.
  • the differentiator stages of the individual signal paths work with a sampling rate reduced by the factor M, as a result of which the outlay on adders and delay elements is advantageously low.
  • the interpolation between two intermediate output values delayed by the respective signal paths is carried out.
  • the interpolation arrangement has two switching devices, the three inputs of which are each connected to an output of the three differentiator stages and the outputs of which are connected to an amplifier.
  • an addition stage is provided for adding the output signals of the two amplifiers.
  • a further embodiment of the invention provides a control device for switching over the switching devices in each case in accordance with the two intermediate output signal values to be interpolated.
  • Very important in the comb filter arrangement of the present invention is the fact that only two pairs of values are required to interpolate.
  • the comb filter arrangement requires n steps to settle, so that only the n + lth output value after the switchover from the input sequence is used in the switchover devices can. For this reason, each differentiator chain in the signal paths must be scanned in n steps before it is connected to the output.
  • a comb filter arrangement according to the invention can be implemented in a wide variety of ways.
  • the third signal path can be implemented, for example, by means of a separately constructed differentiator chain of appropriate logic for phasing and switching. However, it is also possible to implement only a software calculation and to load the registers of the differentiator chain accordingly.
  • Fig. 2 shows a comb filter arrangement according to the present invention in a block diagram
  • the arrangement has an n-order integrator 10 on the input side, as has been explained, for example, in connection with FIG. 1.
  • the output of the integrator 10 is split into three signal paths 20, 30, 40.
  • the first signal path 20 has a delay stage 22 with a downstream decimation stage 24 and a downstream differentiator 26.
  • the decimation stage 24 decimates the sequences of data delayed in the delay stage 22.
  • the differentiator 26 is of the nth order. At the output of differentiator 26 is a series of intermediate output values ⁇ be tapped.
  • the output of the differentiator 26 is connected to two input terminals, each having a switching device 62, 64.
  • the second signal path 30 and the third signal path 40 are constructed very similarly to the first signal path 20 and each have a delay stage 32, 42 with a downstream one
  • a series of intermediate output values y 1 + k At the output of the second differentiator is a series of intermediate output values y 1 + k and the output of the third differentiator a series of intermediate output values y 1 + 2k can be tapped.
  • the output of the second differentiator 36 is connected to second input terminals e2 of the first switching device 62 and the second switching device 64.
  • the output of the third differentiator 46 which like the first differentiator 26 and the second differentiator 36 is of the nth order, is connected to a third input terminal e3 of the first switching device 62 and a third input terminal e3 of the second switching device 64. binding.
  • the delay stages 22, 32 and 42 can be adjusted in their delay time by a control device 100 via a control signal S.
  • the two switching devices 62, 64 are designed such that they switch the signals present at the input terminals el, e2 or e3 to an output terminal a of the respective switching device 62, 64.
  • the output terminal a of the switching device 62 is connected to a first amplifier 70, which is connected on the output side to an input terminal of an adder 80.
  • the output terminal a of the switching device 64 is connected to the input terminal of a second amplifier 72, the output terminal of which is connected to a second input terminal of the adder 80.
  • a sequence of output values yj can be tapped, which is decimated by a non-integer factor compared to the sequence of input data x y .
  • the two switching devices 62, 64, the two amplifiers 70, 72 and the adder 80 form an interpolation arrangement 60.
  • the amplification factor of the second amplifier 72 is then selected 1 - ⁇ .
  • the switchover of the two switchover devices 62 and 64 and the gain factor of the two amplifiers 70 and 72 can be controlled by the control device 100.
  • the mode of operation of the circuit arrangement shown in FIG. 2 is explained in connection with the sequences of input and output values shown in FIG. 3.
  • FIG. 3 shows a sequence of digital input values x as an example.
  • the individual input values x are at a distance of T from one another.
  • a sequence of digital values is shown in the diagram of FIG. 3 below.
  • the integer factor M is assumed to be 6.
  • the associated values, decimated from the sequence of input values x, are determined by the distance M • T. Between these values there are further signal values that are predetermined by the delay k • T or 2k-T.
  • the individual signal values resulting from this are conventionally referred to as intermediate output values y x , y 1 + k and y 1 + 2k according to their delay or non-delay.
  • the interpolation times to be interpolated are indicated by arrows in FIG. 3. As can be seen, the interpolation times are always between two intermediate output values, namely between y x and y 1 + k on the one hand and between y 1 + k and y 1 + 2k on the other.
  • the interpolation arrangement 60 shown in FIG. 2 comprises the two switching devices 62 and 64, the two amplifiers 70 and 72 and the adder 80.
  • the control device 100 switches the two switching devices 62 and 64 in this way and selects the amplification factors of the amplifiers 70 and 72 in such a way that that linear interpolation is realized.
  • the control device 100 ensures that, in principle, linear interpolation between the values y x and y 1 + k is carried out according to the formula
  • y 3 ⁇ • y 1+ ⁇ + (1 - ⁇ ) • y x . All that is required is two multiplications and an addition at the low sampling rate. After k such interpolation processes, instead of the value pair y / y 1 + k, the value pair y 1 + k , y 1 + 2 k is required for the interpolation.
  • control device 100 Since the second part of the comb filter arrangement shown in FIG. 2, consisting of the n differentiator stages 26, 36 and 46 connected in series, however, requires n steps to settle, the control device 100 must ensure that only the (n + 1) te output value is used after switching the input sequence. Each chain of differentiators must therefore be phased in 13 n steps before it is connected to the output.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Die Kammfilteranordnung weist einen eingangsseitigen Integrator (10) n-ter Ordnung auf, dessen Ausgang mindestens drei Signalpfaden (20, 30, 40) zugeführt wird. Jeder Signalpfad (20, 30, 40) ist über eine Steuereinrichtung (100) mit einer einstellbaren Verzögerungsstufe (22, 32, 42), einer nachfolgenden Dezimationsstufe (24, 34, 44) und einer ausgangsseitigen Differentiatorstufe (26, 36, 46) versehen. Die Ausgänge der drei Signalpfade (20, 30, 40) werden einer Interpolationsanordnung (60) zugeführt, an deren Ausgang die dezimierte Folge von digitalen Ausgangswerten (yj) abgreifbar ist. Die Interpolationsanordnung (60) interpoliert stets zwischen nur zwei Werten (yi, yi+k ; yi+k, yi+2k).

Description

Beschreibung
Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
Die Erfindung betrifft eine Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor.
Zur Taktrückgewinnung für konventionelle Modem-Anwendungen oder sogenannte MDSL-Anwendungen ist oft eine Dezimation um einen nicht ganzzahligen Faktor nötig. Bei der Sigma-Delta- Analog-Digitalwandlung kommen meist Kammfilteranordnungen zur Dezimation zum Einsatz, wobei es eine Vielzahl von Implementierungsmöglichkeiten für solche Kammfilteranordnungen gibt.
Eine bekannte Kammfilteranordnung ist in Fig. 1 dargestellt. Allerdings ist die dort gezeigte Kammfilteranordnung ledig- lieh zur Dezimation einer Folge von digitalen Eingangswerten xx in eine Folge von digitalen Ausgangswerten y-, um einen ganzzahligen Faktor M geeignet. Hierfür verfügt die Schaltungsanordnung gemäß Fig. 1 über einen eingangsseitigen Integrator 10 n-ter Ordnung, einer nachfolgenden Dezimationsstufe 124 um den ganzzahligen Faktor M und einen ausgangsseitigen Differentiator 126, ebenfalls n-ter Ordnung.
Der Integrator 10 n-ter Ordnung weist n hintereinander geschaltete Stufen auf, wobei jede Stufe einen eingangsseitigen Addierer 12 umfasst, dem zwei Eingangssignale zugeführt werden, nämlich ein über eine Leitung 16 zurückgekoppeltes Signal und ein vom Signalpfad stammendes Signal, das in der ersten Stufe der digitale Eingangswert xx ist. Der Ausgang des Addierers 12 ist mit einer Verzögerungsstufe 14 verbunden. Der Ausgang dieser Verzögerungsstufe 14 bildet bei einer nachfolgenden Stufe einmal das Eingangssignal für den Addierer 12 dieser nachfolgenden Stufe und zum anderen auch das über die Leitung 16 auf den zugeordneten Addierer 12 rückgekoppelte Signal. Für einen Integrator dritter Ordnung sind beispielsweise drei solche erläuterte Stufen mit jeweils einem Addierer 12, einem Verzögerungsglied 14 und einer Rück- kopplungsschleife 16 notwendig.
Das Ausgangssignal eines solchen Integrators 10 n-ter Ordnung wird der Dezimationsstufe 124 zugeführt, die beispielsweise nur jeden eingehenden zehnten Abtastwert herausfiltert . Der Ausgang der Dezimationsstufe 124 ist mit dem bereits erwähnten Differentiator 126 verbunden, der ebenfalls entsprechend der Ordnung des Differentiators eine vorgegebene Anzahl von hintereinandergeschalteten Stufen aufweist. Diese Stufen weisen wiederum jeweils einen Addierer 128, eine Verzögerungs- stufe 130 und eine Leitung 132 auf, sind jedoch im Gegensatz zu den Stufen des Integrators 10 anders verschaltet. Dem Addierer 128 werden wiederum zwei Eingangssignale zugeführt, nämlich zum einen das Signal auf der Leitung 132 des Signalpfades und das hierzu in der Verzögerungsstufe 130 verzögerte und invertierte Signal. Der Ausgang des Addierers 128 wird dann dem einen Eingang des Addierers 128 einer nachfolgenden Stufe zugeführt und ebenfalls der dortigen Verzögerungsstufe 130. Zur Realisierung eines Differentiators dritter Ordnung sind drei solche hintereinander geschaltete Stufen notwendig.
Eine derartige Kammfilteranordnung ist geeignet, die Folge von digitalen Eingangswerten x durch einen ganzzahligen Faktor M, zum Beispiel 10, zu dezimieren.
Der Erfindung liegt die Aufgabe zugrunde, die in Fig. 1 beschriebene, bekannte Kammfilteranordnung so weiterzubilden, dass eine Dezimation der Folge von digitalen Eingangswerten Xj. um einen nicht ganzzahligen Faktor möglich ist.
Diese Aufgabe wird durch eine Kammfilteranordnung mit den Merkmalen des Anspruchs 1 gelöst. Weiterbildungen der Kammfllteranordnung sind Gegenstand der Unteranspruche .
Erfmdungsgemaß ist demnach ein emgangsseitiger Integrator n-ter Ordnung vorgesehen, dessen Ausgang mindestens drei Si- gnalpfaden zugeführt wird. Jeder Signalpfad verfugt über eine Verzogerungsstufe mit unterschiedlich einstellbarer Verzögerung, eine nachfolgende Dezimationsstufe um einen ganzzahligen Faktor M und eine ausgangsseitige Differentiatorstufe zur Erzeugung von Zwischenausgangswerten. An den Ausgang der drei Signalpfade ist eine Interpolationsanordnung geschaltet, an deren Ausgang die um den nicht ganzzahligen Faktor dezimierte Folge von digitalen Ausgangswerten y-, abgreifbar ist.
Die Interpolationsanordnung ist so beschaffen, dass sie stets zwischen zwei Zwischenausgangswerten, die an den drei Signalpfaden ausgangsseitig anliegen und einen Abstand von k/f aufweisen (f = Abtastrate und k = Verzogerungsfaktor) interpoliert. Zweck aßigerweise handelt es sich bei der Interpolati- on um eine lineare Interpolation.
Erfmdungsgemaß arbeiten die Differentiatorstufen der einzelnen Signalpfade mit einer um den Faktor M reduzierten Abta- strate, wodurch der Aufwand an Addierern und Verzogerungs- gliedern vorteilhafterweise gering ist. Um die nicht ganzzah- lige Abtastratenanderung zu erreichen, wird erfmdungsgemaß die Interpolation zwischen zwei durch jeweils die Signalpfade verzögerten Zwischenausgangswerte durchgeführt.
In einer Ausfuhrungsform der Erfindung verfugt die Interpolationsanordnung über zwei Umschalteinrichtungen, deren drei Eingänge jeweils mit einem Ausgang der drei Differentiatorstufen verbunden wird und deren Ausgange mit jeweils einem Verstarker verbunden wird. Darüber hinaus ist eine Additions- stufe vorgesehen zur Addition der Ausgangssignale der beiden Verstarker . Eine weitere Ausbildung der Erfindung sieht eine Steuereinrichtung zum Umschalten der Umschalteinrichtungen jeweils nach Maßgabe der beiden zu interpolierenden Zwischenausgangs- signalwerten vor.
Eine andere Ausbildung der Erfindung sieht vor, dass die Interpolationsanordnung eine lineare Interpolierung gemäß
yπ = α • y1+ι + (1 - α) • y1
bzw.
y3 = α • y1+k + (1 - α) • y1+2k
durchgeführt wird. Dazu werden nur zwei Multiplikationen und eine Addition innerhalb der Interpolationsanordnung auf der niedrigen Abtastrate benötigt. Nach einer vorgegebenen Anzahl solcher Interpolationsvorgänge wird, wie in den obigen Formeln angegeben, zwischen den beiden Wertepaaren (y-., y1+k) und dem Wertepaar (y1+k, y-.+2k) zur Interpolation umgeschaltet.
Sehr wesentlich bei der Kammfilteranordnung vorliegender Erfindung ist die Tatsache, dass lediglich zwei Wertepaare benötigt werden, um zu interpolieren.
Da bei der erfindungsgemäßen Kammfilteranordnung nach der Dezimationsstufe in den jeweiligen Signalpfaden n Differenzia- toren vorgesehen sind, benötigt die Kammfilteranordnung n Schritte zum Einschwingen, so dass erst der n+l-te Ausgangs- wert nach der Umschaltung in den Umschalteinrichtungen von der Eingangsfolge verwendet werden kann. Daher muss jede Dif- ferentiatorkette in den Signalpfaden bereits n Schritte bevor sie an den Ausgang geschaltet wird, eingephast werden. Von wesentlicher Bedeutung bei der erfindungsgemäßen Kammfilteranordnung ist die Tatsache, dass die Interpolation stets zwischen zwei Werten, die einen Abstand von k • T (T = 1/f, f = hohe Abtastrate) haben, erfolgt. Dadurch kann in jedem Fall k mal zwischen den Wertepaaren (y±, yi+k) interpoliert werden, ohne eine neue Stützstelle zu benötigen. Dies sind genau jene k Schritte, die eine Kette von k Differentiatoren benötigt, um einzuschwingen bzw. die man benötigt, um die Werte der k Register der Differenziatoren zu berechnen. Im nächsten Schritt kann dann der Ausgangswert der Differentiatorkette bereits verwendet werden.
Die Realisierung einer Kammfilteranordnung nach der Erfindung kann auf unterschiedlichste Art und Weise erfolgen. Der drit- te Signalpfad kann beispielsweise durch eine separat aufgebaute Differentiatorkette entsprechender Logik zur Einphasung und Umschaltung realisiert werden. Es ist jedoch auch möglich, nur eine softwaremäßige Berechnung zu realisieren und die Register der Differentiatorkette entsprechend zu laden.
Die Kammfilteranordnung nach der Erfindung wird nachfolgend in Zusammenhang mit einem Ausführungsbeispiel anhand weiterer Figuren näher erläutert. Es zeigen:
Fig. 1 eine Kammfilteranordnung nach dem Stand der Technik,
Fig. 2 eine Kammfilteranordnung gemäß vorliegender Erfindung im Blockschaltbild und
Fig. 3 skizzenhaft Folgen von Eingangswerten, Zwischenausgangswerten und Ausgangswerten in der Schaltungsanordnung von Fig. 2 sowie die zugehörenden Interpolationswerte . In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
In Fig. 2 ist eine Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten xx in eine Folge von digitalen Ausgangswerten y um einen nicht ganzzahligen Faktor M + α, wobei M eine positive ganze Zahl ist, also M = 1, 2, 3, ... usw., und 0 < α < 1. Die Anordnung weist einen eingangs- seitigen Integrator 10 n-ter Ordnung auf, wie dieser beispielsweise in Zusammenhang mit Fig. 1 erläutert worden ist. Der Ausgang des Integrators 10 wird in drei Signalpfaden 20, 30, 40 aufgespalten. Der erste Signalpfad 20 weist eine Ver- zögerungsstufe 22 mit nachgeschalteter Dezimationsstufe 24 und einem nachgeschalteten Differentiator 26 auf. Die Dezima- tionsstufe 24 dezimiert die in der Verzögerungsstufe 22 verzögerte Folgen von Daten. Der Differentiator 26 ist von n-ter Ordnung. Am Ausgang des Differenziators 26 ist eine Folge von Zwischenausgangswerten ± abgreifbar. Der Ausgang des Diffe- renziators 26 ist mit zwei Eingangsklemmen el jeweils einer Umschalteinrichtung 62, 64 in Verbindung.
Der zweite Signalpfad 30 und der dritte Signalpfad 40 sind sehr ähnlich zum ersten Signalpfad 20 aufgebaut und weisen jeweils eine Verzögerungsstufe 32, 42 mit nachgeschalteter
Dezimationsstufe 34, 44 und weiter nachgeschalteten Differen- tiatoren 36 bzw. 46 auf. Am Ausgang des zweiten Differenziators ist eine Folge von Zwischenausgangswerten y1+k und am Ausgang des dritten Differenziators eine Folge von Zwischen- ausgangswerten y1+2k abgreifbar. Der Ausgang des zweiten Dif- ferenziators 36 ist mit zweiten Eingangsklemmen e2 der ersten Umschalteinrichtung 62 und der zweiten Umschalteinrichtung 64 verbunden. Der Ausgang des dritten Differenziators 46, der wie der erste Differentiator 26 und der zweite Differentiator 36 von n-ter Ordnung ist, ist mit einer dritten Eingangsklemme e3 der ersten Umschalteinrichtung 62 und einer dritten Eingangsklemme e3 der zweiten Umschalteinrichtung 64 in Ver- bindung. Die Verzögerungsstufen 22, 32 und 42 sind in ihrer Verzögerungszeit durch eine Steuereinrichtung 100 über ein Steuersignal S einstellbar.
In der Kammfilteranordnung von Fig. 2 verzögert die Verzögerungsstufe 22 um k-T, die Verzögerungsstufe 32 um 2k- T und die Verzögerungsstufe 42 um 3k-T (wobei T = 1/f, f = Abtastrate und k = Grundverzögerungsfaktor) .
Die beiden Umschalteinrichtungen 62, 64 sind so gestaltet, dass sie die an den Eingangsklemmen el, e2 oder e3 anstehenden Signale an eine Ausgangsklemme a der jeweiligen Umschalteinrichtung 62, 64 schalten. Die Ausgangsklemme a der Umschalteinrichtung 62 ist mit einem ersten Verstärker 70 in Verbindung, welcher ausgangsseitig an eine Eingangsklemme eines Addierers 80 geschaltet ist. Die Ausgangsklemme a der Um- schalteinrichtung 64 ist mit der Eingangsklemme eines zweiten Verstärkers 72 in Verbindung, dessen Ausgangsklemme mit einer zweiten Eingangklemme des Addierers 80 verbunden ist. Am Aus- gang des Addierers 80 ist eine Folge von Ausgangswerten y-j abgreifbar, die um einen nicht ganzzahligen Faktor gegenüber der Folge von Eingangsdaten xy dezimiert ist. Die beiden Umschalteinrichtungen 62, 64, die beiden Verstärker 70, 72 und der Addierer 80 bilden eine Interpolationsanordnung 60.
Der nicht ganzzahlige Faktor ist beispielsweise M + oc, wobei M eine positive ganze Zahl ist, also 1, 2, 3 usw. und α = Verstärkungsfaktor des ersten Verstärkers 70. Der Verstärkungsfaktor des zweiten Verstärkers 72 ist dann 1 - α ge- wählt.
Wie aus Fig. 2 weiter erkennbar ist durch die Steuereinrichtung 100 die Umschaltung der beiden Umschalteinrichtungen 62 und 64 sowie der Verstärkungsfaktor der beiden Verstärker 70 und 72 steuerbar. Die Funktionsweise der in Fig. 2 dargestellten Schaltungsanordnung wird im Zusammenhang mit den in Fig. 3 dargestellten Folgen von Eingangs- und Ausgangswerten erläutert.
In Fig. 3 ist oben eine Folge von digitalen Eingangswerten x beispielhaft dargestellt. Die einzelnen Eingangswerte x, haben einen Abstand von T zueinander.
Im darunter befindlichen Diagramm von Fig. 3 ist eine Folge von digitalen Werten dargestellt. Es ist angenommen, dass der ganzzahlige Faktor M = 6 ist. Die zugehörenden, aus der Folge von Eingangswerten x dezimierten Werte sind durch den Abstand M • T bestimmt. Zwischen diesen Werten befinden sich weitere Signalwerte, die durch die Verzögerung k • T bzw. 2k- T vorgegeben sind.
Die sich hieraus ergebenden einzelnen Signalwerte werden vereinbarungsgemäß als Zwischenausgangswerte yx, y1+k und y1+2k entsprechend ihrer Verzögerung bzw. NichtVerzögerung bezeich- net. Die zu interpolierenden Interpolationszeitpunkte sind in Fig. 3 durch Pfeile angegeben. Wie ersichtlich, befinden sich die Interpolationszeitpunkte stets zwischen zwei Zwischenausgangswerten, nämlich zwischen yx und y1+k einerseits bzw. zwischen y1+k und y1+2k andererseits.
Die in Fig. 2 dargestellte Interpolationsanordnung 60 umfasst die beiden Umschalteinrichtungen 62 und 64, die beiden Verstärker 70 und 72 sowie den Addierer 80. Die Steuereinrichtung 100 schaltet die beiden Umschalteinrichtungen 62 und 64 so um und wählt die Verstärkungsfaktoren der Verstärker 70 und 72 so, dass eine lineare Interpolation realisiert ist.
Die Steuereinrichtung 100 sorgt dafür, dass prinzipiell zwischen den Werten yx und y1+k linear interpoliert wird gemäß der Formel
y3 = α • y1+ι + (1 - α) • yx . Hierzu werden lediglich zwei Multiplikationen und eine Addition auf der niedrigen Abtastrate benötigt. Nach k solcher Interpolationsvorgänge wird jedoch statt dem Wertepaar y / y1+k das Wertepaar y1+k, y1+2k zur Interpolation benötigt.
Da der zweite Teil der in Fig. 2 dargestellten Kammfilteranordnung bestehend aus den jeweils n hintereinanderge- schalteten Differentiatorstufen 26, 36 bzw. 46 jedoch n Schritte zum Einschwingen benötigt, muss die Steuereinrichtung 100 dafür Sorge tragen, dass erst der (n+l)-te Ausgangswert nach der Umschaltung der Eingangsfolge verwendet wird. Daher muss jede Differentiatorkette 13 n Schritte bevor sie an den Ausgang geschaltet wird, eingephast werden.

Claims

Patentansprüche
1. Kammfilteranordnung zur Dezimation einer Folge von digita- len Eingangswerten (x in eine Folge von digitalen Ausgangswerten (y3) um einen nicht ganzahligen Faktor (M + α) , wobei M eine positive ganze Zahl (M = 1, 2, 3, ...) und 0 < α < 1 ist, mit einem eingangsseitigen Integrator (10) n-ter Ordnung, dessen Ausgang mindestens drei Signalpfaden (20, 30, 40) zugeführt wird, wobei jeder Signalpfad (20, 30, 40) eine einstellbare Verzögerungsstufe (22, 32, 42) mit unterschiedlich einstellbarer Verzögerung m • k (mit m = 1, 2, 3 und k - Verzögerungsfaktor) eine nachfolgende Dezimationsstufe (24, 34, 44) um den Faktor M und eine ausgangsseitige Differentia- torstufe (26, 36, 46) zur Erzeugung von Zwischenausgangswer- ten {y , y1+k, y_+2k) aufweist, welche mit einem Eingang einer Interpolationsanordnung (60), an deren Ausgang die dezimierte Folge von digitalen Ausgangswerten (y-J abgreifbar ist, verbunden sind.
2. Kammfilteranordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass durch die Interpolationsanordnung (60) stets zwischen zwei Zwischenaus- gangssignalwerten (y f y1+k ; y1+k, y1+2k) . die einen Abstand von k/f aufweisen (mit f = Abtastrate) , interpoliert wird.
3. Kammfilteranordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass durch die Interpolationsanordnung (60) eine lineare Interpolation durchführbar ist.
4. Kammfilteranordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass die Interpolationsanordnung (60) zwei Umschalteinrichtungen (62, 64) aufweist, deren Eingänge (el, e2, e3) jeweils mit einem Ausgang der Differentiatorstufen (26, 36, 46) verbunden sind und deren Ausgänge (a) mit jeweils einem Verstärker (70, 72) ver- bunden sind, dass eine Additionsstufe (80) vorgesehen ist zur Addition der Ausgangssignale der beiden Verstärker (70, 72), und dass am Ausgang der Additionsstufe (80) die Folge der dezimierten digitalen Ausgangswerte (y-,) abgreifbar ist.
5. Kammfilteranordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, dass eine Steuereinrichtung (100) vorgesehen ist zum Umschalten der Umschalteinrichtungen (62, 64) nach Maßgabe der zu interpolie- renden zwei Zwischenausgangswerte (yx, y1+k ; y1+k, y1+2k) •
6. Kammfilteranordnung nach Anspruch 4 oder 5, d a d u r c h g e k e n n z e i c h n e t, dass der erste Verstärker (70) einen Verstärkungsfaktor (α) und der zweite Verstärker (72) einen Verstärkungsfaktor (1-α) aufweist.
7. Kammfilteranordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, dass eine Steuereinrichtung (100) vorgesehen ist, durch welche die Verzöge- rungen m • k der Verzögerungsstufen (22, 32, 42) einstellbar sind.
8. Kammfilteranordnung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, dass die Verzö- gerungen k ■ m der einzelnen Verzögerungsstufen (22, 32, 42) zueinander um ein ganzzahliges Vielfaches unterschiedlich zueinander gewählt sind.
9. Kammfilteranordnung nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, dass m = n ist.
10. Kammfilteranordnung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, dass die Kammfilteranordnung durch einen Mikroprozessor realisiert ist, welchem die digitalen Eingangswerte (x als Eingangsdaten zuführbar sind und an dessen Ausgang die digitalen Ausgangswerte (y-,) abgreifbar sind.
PCT/DE2000/001349 1999-04-29 2000-04-28 Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor WO2000067375A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/019,366 US6829629B1 (en) 1999-04-29 2000-04-28 Comb filter system for decimating a sequence of digital input values to a sequence of digital output values by a non-integer factor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19919575A DE19919575C1 (de) 1999-04-29 1999-04-29 Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor
DE19919575.7 1999-04-29

Publications (1)

Publication Number Publication Date
WO2000067375A1 true WO2000067375A1 (de) 2000-11-09

Family

ID=7906328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/001349 WO2000067375A1 (de) 1999-04-29 2000-04-28 Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor

Country Status (3)

Country Link
US (1) US6829629B1 (de)
DE (1) DE19919575C1 (de)
WO (1) WO2000067375A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112275B4 (de) 2001-03-14 2005-01-20 Rohde & Schwarz Gmbh & Co. Kg Interpolator
EP1513254A1 (de) * 2003-08-26 2005-03-09 Mitsubishi Electric Information Technology Centre Europe B.V. Filter zur Dezimierung digitaler Signale um einen rationalen Faktor
US7613760B1 (en) * 2004-03-18 2009-11-03 Altera Corporation Efficient implementation of multi-channel integrators and differentiators in a programmable device
DE102005005022B4 (de) * 2005-02-03 2009-01-08 Infineon Technologies Ag Verfahren zum digitalen Filtern und ein digitales Filter mit einer Integratorstufe und einer Differenziatorstufe
DE102005018858B4 (de) * 2005-04-22 2009-09-10 Infineon Technologies Ag Digitales Filter und Verfahren zur Bestimmung seiner Koeffizienten
US7685217B2 (en) * 2005-07-26 2010-03-23 Broadcom Corporation Channel-select decimation filter with programmable bandwidth
US20070061390A1 (en) * 2005-09-09 2007-03-15 Leo Bredehoft Interpolator using splines generated from an integrator stack seeded at input sample points
EP1775833A1 (de) * 2005-10-12 2007-04-18 Infineon Technologies AG Digitales Filter und Verfahren zum Entwurf digitaler Filter mittels Integrations- und Löschfilter
US10115386B2 (en) * 2009-11-18 2018-10-30 Qualcomm Incorporated Delay techniques in active noise cancellation circuits or other circuits that perform filtering of decimated coefficients
GB2489002A (en) * 2011-03-14 2012-09-19 Nujira Ltd Delay adjustment to reduce distortion in an envelope tracking transmitter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954824A (en) * 1987-09-18 1990-09-04 Kabushiki Kaisha Toshiba Sample rate conversion system having interpolation function with phase locked clock
US4999798A (en) * 1990-03-01 1991-03-12 Motorola, Inc. Transient free interpolating decimator
WO1994023492A1 (en) * 1993-04-05 1994-10-13 Saramaeki Tapio Decimation filter
EP0889587A1 (de) * 1997-07-02 1999-01-07 MICRONAS Semiconductor Holding AG Einrichtung zur Reduktion der Datenrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
DE69428987T2 (de) * 1994-07-25 2002-04-04 Matsushita Electric Ind Co Ltd Digital/Digital-Abtastratenumsetzer
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
US6014682A (en) * 1997-05-30 2000-01-11 International Business Machines Corporation Methods and apparatus for variable-rate down-sampling filters for discrete-time sampled systems using a fixed sampling rate
DE19741922A1 (de) * 1997-09-23 1999-03-25 Siemens Ag Kammfilter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954824A (en) * 1987-09-18 1990-09-04 Kabushiki Kaisha Toshiba Sample rate conversion system having interpolation function with phase locked clock
US4999798A (en) * 1990-03-01 1991-03-12 Motorola, Inc. Transient free interpolating decimator
WO1994023492A1 (en) * 1993-04-05 1994-10-13 Saramaeki Tapio Decimation filter
EP0889587A1 (de) * 1997-07-02 1999-01-07 MICRONAS Semiconductor Holding AG Einrichtung zur Reduktion der Datenrate

Also Published As

Publication number Publication date
DE19919575C1 (de) 2001-01-11
US6829629B1 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
DE102009039428B4 (de) Digitalfilter
EP0137323A2 (de) Verfahren und Vorrichtung zur Umsetzung einer Eingangsabtastfolge in eine Ausgangsabtastfolge
DE102007046181A1 (de) CIC-Filter mit fraktionaler Integration
WO2000067375A1 (de) Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE2917285A1 (de) Digitaler spektralanalysator
EP0234452B1 (de) Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
DE69727790T2 (de) Dezimationsverfahren und dezimationsfilter
EP0590323B1 (de) Filter zur Einstellung der Bandbreite eines Regelkreises
DE19510655B4 (de) Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale
DE3922469C2 (de)
DE19940926A1 (de) Filtereinrichtung mit Kernfilter, Dezimator und Interpolator
EP1271778A2 (de) Elektrisches Filter mit Sperrverhalten für eine vorbestimmte Sperrfrequenz
EP0258574A2 (de) Filteranordnung
EP0326672A1 (de) Verfahren und Übertragungsanordung für digitale Signale
WO1999016169A1 (de) Kammfilter
DE4402632C2 (de) Nichtrekursives Polyphasenfilternetzwerk
EP1763135B1 (de) Dezimierende Filterkaskade mit minimierter Einschwingzeit nach Reinitialisierung
DE69722719T2 (de) Interpolationsfilter
DE19800921C2 (de) Dateninterpolationsfilter in Form eines digitalen Wellenfilters
DE10354113B4 (de) Übertragungsvorrichtung mit variabler Impedanzanpassung
DE3406833C2 (de)
WO1988006380A1 (en) Non-recursive half-band filter
EP1763134B1 (de) Dezimierendes Filter und dezimierende Filterkaskade mit minimierter Einschwingzeit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10019366

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP