DE19800921C2 - Dateninterpolationsfilter in Form eines digitalen Wellenfilters - Google Patents
Dateninterpolationsfilter in Form eines digitalen WellenfiltersInfo
- Publication number
- DE19800921C2 DE19800921C2 DE19800921A DE19800921A DE19800921C2 DE 19800921 C2 DE19800921 C2 DE 19800921C2 DE 19800921 A DE19800921 A DE 19800921A DE 19800921 A DE19800921 A DE 19800921A DE 19800921 C2 DE19800921 C2 DE 19800921C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- filter
- multiplexer
- sample
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S1/00—Two-channel systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0201—Wave digital filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Stereophonic System (AREA)
Description
Die Erfindung betrifft ein Dateninterpolationsfilter, spezieller ein solches in Form eines
digitalen Wellenfilters.
Digitale Wellenfilter wurden z. B. in den Dokumenten US-PS 4 192 008 oder EP 0 234 452 A2
beschrieben. Die Druckschrift US 4 192 008 beschreibt ein Wellendigitalfilter mit
gemultiplexter Architektur auf der Grundlage eines symmetrischen Lattice-Referenzfilters
und dessen Wellendigitalfilter-Äquivalenz. Durch Kettenschaltung gelangt man zu
Wellendigitalfiltern höherer Ordnung, deren arithmetische Einrichtungen auch Adapter
genannt werden. Als Adapter sind dort arithmetische Einrichtungen mit drei digitalen
Addierern und einem digitalen Multiplizierer beschrieben. In dieser Druckschrift wird
vorgeschlagen, ein gewöhnliches Wellendigitalfilter 4. Ordnung mit nur einer arithmetischen
Einrichtung zu realisieren, die für die vier Stufen gemultiplext verwendet wird. Ferner wird
ein Wellendigitalfilter 8. Ordnung mittels zweier Wellendigitalfilter 4. Ordnung realisiert.
Dabei weist ein Teilfilter einen Adapter auf, der von einem Speicher die, jeweiligen
Koeffizienten erhält und Datenselektoren und Verzögerungsglieder. Das aus dieser
Druckschrift bekannte Wellendigitalfilter nimmt keine Interpolation vor und verarbeitet keine
Daten für voneinander verschiedene Kanäle.
Die Druckschrift EP 0 234 452 A1 beschreibt Wellendigitalfilter zur Abtastratenänderung.
Die dort verwendeten Adapter besitzen nicht-veränderliche Koeffizienten.
Aus A. Fettweis, "Sampling Rate Increase and Decrease in Wave Digital Filters", IEEE
Transactions on Circuits and Systems, Dezember 1982, Vol. CAS-29 No. 12, Seiten 797-805
sind Grundlagen der Abtastratenerhöhung und -erniedrigung bei Wellendigitalfiltern bekannt.
Nachfolgend werden herkömmliche Dateninterpolationsfilter unter Bezugnahme auf die Fig. 1A
und 1B erläutert, die Blockdiagramme herkömmlicher derartiger Filter sind. Das herkömmliche
Dateninterpolationsfilter gemäß Fig. 1 umfasst einen Nullauffüllblock 1 zum zweifachen Abtasten
empfangener Daten zum Auffüllen mit Nullen zwischen den Daten, einen ersten und einen
zweiten Adapter 3 und 4 zum Filtern von Daten, die im Nullauffüllblock 1 überabgetastet wurden,
einen ersten Verzögerungsblock 2 zum Verzögern der im Nullauffüllblock 1 überabgetasteten
Daten um eine Abtasteinheit
und zum Liefern derselben an den ersten Adapter 3, einen
zweiten und einen dritten Verzögerungsblock 5 und 6 zum Ver
zögern der vom ersten und zweiten Adapter 3 und 4 rückgekop
pelten Daten um zwei Abtasteinheiten und zum Liefern dersel
ben an den ersten bzw. zweiten Adapter 3 bzw. 4, und einen
Addierer 7 zum Addieren der im ersten und zweiten Adapter 3
und 4 gefilterten Daten. Sowohl der erste als auch der zwei
te Adapter 3 und 4 sind mit zwei Eingangsanschlüssen und
zwei Ausgangsanschlüssen versehen, und sie weisen einen Fil
terkoeffizient auf, der für die geeignete Filtercharakteris
tik sorgt, und sie enthalten einen Addierer und einen Multi
plizierer.
Beim obengenannten Dateninterpolationsfilter werden die emp
fangenen Daten im Nullauffüllblock 1 abgetastet, und sie
werden an den oberen, ersten Adapter 3 sowie den unteren,
zweiten Adapter 4 geliefert. Die an den oberen, ersten Adap
ter 3 gelieferten Daten werden durch den Verzögerungsblock 2
um eine Abtasteinheit verzögert. Die an den ersten und zwei
ten Adapter 3 und 4 gelieferten Daten werden gefiltert und
im Addierer 7 addiert, und sie gelangen durch den zweiten
und dritten Verzögerungsblock 5 bzw. 6 in einen Bereit
schaftszustand für die nächste Operation.
Das in Fig. 1(b) dargestellte Dateninterpolationsfilter ist
eine modifizierte Version des in Fig. 1(a) dargestellten
Filters, und es umfasst einen ersten und einen zweiten Adap
ter 8 bzw. 9 mit jeweils einem geeigneten Filterkoeffizient
zum Filtern empfangener Daten, einen ersten und einen zwei
ten Verzögerungsblock 10 bzw. 11 zum Verzögern der Daten vom
ersten bzw. zweiten Adapter 8 bzw. 9 um eine Abtasteinheit
und zum Rückkoppeln der verzögerten Daten an den ersten bzw.
zweiten Adapter 8 bzw. 9, einen ersten Nullauffüllblock 12
zum zweifachen Abtasten der im ersten Adapter 8 gefilterten
Daten, wobei dieser Block oben angeordnet ist und Nullen
zwischen den Daten auffüllt, einen zweiten Nullauffüllblock
13 zum zweifachen Abtasten der im zweiten Adapter 9 gefil
terten Daten, wobei dieser Block unten angeordnet ist und
Nullen zwischen den Daten auffüllt, einen dritten Verzöge
rungsblock 14 zum Verzögern der im ersten Nullauffüllblock
12 abgetasteten Daten um eine Abtasteinheit, und einen Ad
dierer 15 zum Addieren der im dritten, darüberliegenden Ver
zögerungsblock 14 verzögerten Daten sowie der Daten vom
zweiten Nullauffüllblock 13.
Dieses in Fig. 1(b) dargestellte Dateninterpolationsfilter
verfügt stromabwärts bezüglich der Adapter über jeweils
einen Nullauffüllblock und einen Verzögerungsblock zum Ver
ringern der Größe des Verzögerungsblocks, der die Daten vom
jeweiligen Adapter rückkoppelt. Obwohl die in den Fig. 1(a)
und 1(b) dargestellten Dateninterpolationsfilter im wesent
lichen dieselbe Funktion ausüben, zeichnet sich das in Fig.
1(b) dargestellte Dateninterpolationsfilter dadurch aus,
dass es weniger Flip-Flops verwendet.
Die obengenannten herkömmlichen Dateninterpolationsfilter
sind hardwaremäßig kompliziert, da sowohl im oberen als auch
im unteren Pfad Adapter vorhanden sind.
Auch sind diese herkömmlichen Dateninterpolationsfilter an
gesichts des Datenflusses bei der Datenverarbeitung hin
sichtlich der Hardware nicht wirkungsvoll, da auch dann,
wenn Daten für einen Stereokanal verarbeitet werden, Hard
ware für einen Monokanal verwendet wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Dateninterpo
lationsfilter mit einfachem Aufbau zu schaffen. Diese Aufga
be ist durch das Dateninterpolationsfilter gemäß dem beige
fügten Anspruch 1 gelöst. Es zeichnet sich dadurch aus, dass
zum Verarbeiten der Daten in zwei Kanälen nur ein Pfad verwendet
wird, so dass die Hardware vereinfacht ist. Es wird
ein einzelner Adapter mit einer oberen Einheit und einer un
teren Einheit dazu verwendet, einen Filterkoeffizient selek
tiv zu spezifizieren, um diese Verarbeitung der Daten aus
zwei Kanälen in einem Pfad zu ermöglichen.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in
der folgenden Beschreibung dargelegt und gehen teilweise aus
dieser hervor, ergeben sich aber andererseits auch beim Aus
üben der Erfindung. Die Aufgaben und andere Vorteile der Er
findung werden durch die Maßnahmen erzielt, wie sie speziell
in der Beschreibung, den Ansprüchen und den beigefügten
Zeichnungen dargelegt sind.
Es ist zu beachten, dass sowohl die vorstehende allgemeine
Beschreibung als auch die folgende detaillierte Beschreibung
beispielhaft und erläuternd für die beanspruchte Erfindung
sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der
Erfindung zu fördern, veranschaulichen Ausführungsbeispiele
der Erfindung und dienen zusammen mit der Beschreibung dazu,
deren Prinzipien zu erläutern.
Fig. 1(a) und 1(b) sind Blockdiagramme herkömmlicher Da
teninterpolationsfilter;
Fig. 2A und 2B sind Blockdiagramme von Dateninterpolations
filtern gemäß bevorzugten Ausführungsbeispielen der Erfin
dung, und sie veranschaulichen Datenverarbeitungsschritte,
um Konzepte betreffend Konfigurationen von Dateninterpola
tionsfiltern zu erläutern; und
Fig. 3 ist ein Blockdiagramm eines Ausführungsbeispiels
eines erfindungsgemäßen Systems mit erfindungsgemäßen Dateninterpolationsfiltern.
Unter Bezugnahme auf die Fig. 2A und 2B werden nun Konzepte
betreffend Konfigurationen erfindungsgemäßer Dateninterpola
tionsfilter erläutert. Dabei liegen jeweils dieselben Daten
verarbeitungsabläufe wie in den Fig. 1(a) bzw. 1(b) vor,
jedoch mit verringerter Anzahl von Adaptern.
Gemäß Fig. 2A können die in den Fig. 1(a) und 1(b) darge
stellten Dateninterpolationsfilter so verbessert sein, dass
sie über ein System verfügen, das folgendes umfasst: einen
ersten und einen zweiten Adapter 20 bzw. 21 mit jeweils
einem speziellen Filterkoeffizient zum Filtern von Stereo
daten mit einem linken und einem rechten Abschnitt, einen
ersten Filtersignal-Verzögerungsteil 22 zum Verzögern der im
ersten Adapter 20 gefilterten Daten und zum Rückkoppeln der
selben an diesen, einen zweiten Filtersignal-Verzögerungs
teil 23 zum Verzögern der im zweiten Adapter 21 gefilterten
Daten und zum Rückkoppeln derselben an diesen, einen ersten
Nullauffüllteil 24 zum zweimaligen Abtasten der im ersten
Adapter 20 interpolierten Daten, einen zweiten Nullauffüll
teil 25 zum zweifachen Abtasten der im zweiten Adapter 21
interpolierten Daten, einen Verzögerungsteil 26 zum Verzö
gern der im ersten Nullauffüllteil 24 abgetasteten Daten um
eine Abtasteinheit, und einen Addierer 27 zum Addieren der
Daten vom ersten Verzögerungsteil 26 und der Daten vom zwei
ten Nullauffüllteil 25.
Das in Fig. 2A dargestellte Dateninterpolationsfilter kann
zu dem in Fig. 2B dargestellten Dateninterpolationsfilter
modifiziert werden. Die Daten, die im ersten Adapter 20 des
in Fig. 2A dargestellten Dateninterpolationsfilters einer
Operation unterzogen wurden, durchlaufen aufeinanderfolgend
den ersten Auffüllteil 24, den Verzögerungsteil 26 und den
Addierer 27, weswegen einer der zwei am Addierer 27 empfangenen
Datenwerte immer den Wert Null aufweist. Daher ist er
sichtlich, dass die Operation des Addierens der Daten, die
sich in der oberen und unteren Einheit ergeben, damit über
einstimmt, dass nur einer der sich jeweils ergebenden Daten
werte ausgewählt wird.
Das in Fig. 2B dargestellte Dateninterpolationsfilter ist
ein solches, das die obengenannte Operation verwendet. Im in
Fig. 2B dargestellten Dateninterpolationsfilter ist ein Ab
tast-Halte-Teil 28 so ausgebildet, dass er Daten gesondert
an die obere bzw. untere Einheit des Adapters 29 liefert,
wodurch ein Dateninterpolationsfilter geschaffen ist, das in
einem Pfad über zwei Datenverarbeitungskanäle verfügt, die
Dateninterpolation auf dieselbe Weise wie beim in Fig. 2A
dargestellten Dateninterpolationsfilter ausführen. D. h.,
dass das in Fig. 2B dargestellte Dateninterpolationsfilter
dieselben interpolierten Daten (%%%% UAR UAL DAR DAL) wie
das in Fig. 2A dargestellte Dateninterpolationsfilter lie
fert, wenn jeweils dieselben Eingangsdaten (%%%%%% AR AL)
vorliegen. Wenn das Dateninterpolationsfilter gemäß dem
obengenannten Konzept aufgebaut ist, kann es nicht nur zwei
fach, sondern öfters innerhalb einer Grenze abtasten, die
durch den Systemtakt auferlegt ist.
Ein gemäß dem obengenannten Konzept der Erfindung aufgebau
tes Dateninterpolationsfilter ist in Fig. 3 dargestellt.
Das Dateninterpolationsfilter gemäß Fig. 3, das ein bevor
zugtes Ausführungsbeispiel der Erfindung bildet, bei dem die
Anzahl der Adapter dadurch auf die Hälfte verringert ist,
dass ein Multiplexer für den Filtersignal-Verzögerungsteil
verwendet ist, umfasst folgendes: einen Abtast-Halte-Teil 30
mit einem Multiplexer 38 zum Multiplexen von Stereodaten mit
linken und rechten Teilen, wie auf ein Steuersignal S1 hin
empfangen, und von dorthin durch einen Verzögerungsteil 37
zurückgeführten Daten, der um zwei Abtasteinheiten verzö
gert, um die empfangenen Stereodaten für jeden Kanal geson
dert abzutasten und aufrechtzuerhalten, einen Adapter 31,
der so ausgebildet ist, dass er auf ein ihm zugeführtes Fil
terkoeffizient-Spezifiziersignal SB1B2 einen ersten bzw.
einen zweiten Filterkoeffizient α1 bzw. β1 aufweist, um die
Daten vom Abtast-Halte-Teil 30 zu filtern und interpolierte
Daten zu erzeugen, und einen Filtersignal-Verzögerungsteil
32 zum Verzögern der interpolierten Daten auf Auswählsignale
SLB1, SRB1, SLB2, SRB2, SLRB1, SLRB2 hin. Der Filtersignal-
Verzögerungsteil 32 verfügt über Multiplexer zum Empfangen
der Auswählsignale sowie über Verzögerungsglieder zum Verzö
gern der Signale von den Multiplexern, wobei ein an einem
Ausgangsanschluss angeordneter Multiplexer so ausgebildet
ist, dass er ein Steuersignal empfängt, das mit dem Filter
koeffizient-Spezifiziersignal SB1B2 an den Adapter 31 über
einstimmt.
Das obengenannte Dateninterpolationsfilter ist ein System
auf Hardwarebasis zum zweifachen Abtasten. Wenn dieses Da
teninterpolationsfilter zu einem mehrstufigen Dateninterpo
lationsfilter erweitert wird, das erneut eine doppelte Ab
tastung ausführt, sollte dieses System ferner folgendes auf
weisen: einen Abtast-Halte-Teil 33 mit einem Multiplexer 40
zum Multiplexen der vom Adapter 31 auf ein Steuersignal S2
hin empfangenen Daten sowie der an ihn durch einen Verzöge
rungsteil 39 rückgeführten Daten, der eine Verzögerung um
zwei Abtasteinheiten vornimmt, um die empfangenen Daten für
jeden Kanal gesondert abzutasten und zu halten, einen Ab
tast-Halte-Teil 34 mit einem Multiplexer 42 zum Multiplexen
der vom Abtast-Halte-Teil 33 auf ein Steuersignal S3 hin
empfangenen Daten und von an ihn durch einen Verzögerungs
teil 31 rückgeführten Daten, der um zwei Abtasteinheiten
verzögert, um die empfangenen Daten abzutasten und zu hal
ten, einen Adapter 35, der so ausgebildet ist, dass er auf
ein ihm zugeführtes Filterkoeffizient-Spezifiziersignal
SB1B2 hin einen Filterkoeffizient α2 bzw. β2 aufweist, um
die Daten vom Abtast-Halte-Teil 34 zu filtern und interpo
lierte Daten zu erzeugen, und einen Filtersignal-Verzöge
rungsteil 36 zum Verzögern der interpolierten Daten auf Aus
wählsignale SLB1, SRB1, SLB2, SRB2, SLRB1, SLRB2 hin.
Nun wird der Dateninterpolationsvorgang beim obengenannten
Dateninterpolationsfilter gemäß dem bevorzugten Ausführungs
beispiel der Erfindung erläutert.
Wenn Stereodaten "a" mit einem linken und einem rechten Teil
am Eingangsanschluss des Multiplexers 38 im Abtast-Halte-
Teil 30 empfangen werden, werden die Daten vom Multiplexer
38 auf ein Steuersignal S1 hin über den Verzögerungsteil 37
auf ihn zurückgeführt. An den Adapter 31 eines ersten digi
talen Wellenfilters WDF1 werden abgetastete und gehaltene
Daten "b" geliefert. Der zuvor im Filtersignal-Verzögerungs
teil 32 im WDF1 abgespeicherte Datenwert wird einer Opera
tion mit einem der Filterkoeffizienten α1 oder β1 unterzo
gen, um einen Datenwert "c" zu erzeugen, der erneut in den
Filtersignal-Verzögerungsteil 32 eingespeichert wird. Der
Multiplexer im Adapter 31 wählt auf das Filterkoeffizient-
Auswählsignal SB1B2 einen Filterkoeffizient aus. Dieses Fil
terkoeffizient-Auswählsignal stimmt mit dem Auswählsignal an
den abschließenden Multiplexer im Filtersignal-Verzögerungs
teil 32 überein. Der erste Wert "c" vom WDF1 wird an den Ab
tast-Halte-Teil 33 mit dem Multiplexer 40 und den Verzöge
rungsteil 39 geliefert, um einen Datenwert "d" zu erzeugen,
der an den Abtast-Halte-Teil 34 mit dem Multiplexer 42 und
den Verzögerungsteil 41 geliefert wird. Die Abtast-Halte-
Teile 33 und 34 nehmen auf die Steuersignale S2 bzw. S3 hin
ein Abtasten, Halten und Rückführen empfangener Daten vor.
Ein vom Adapter 35, der ein zweites digitales Wellenfilter
WDF2 ist, empfangener Datenwert "e" wird einer Operation mit
dem neuen Filterkoeffizient α2 oder β2 unterzogen, um einen
endgültigen Datenwert "f" zu erzeugen.
Wie erläutert, weist das erfindungsgemäße Dateninterpola
tionsfilter in Form eines digitalen Wellenfilters den Vor
teil eines vereinfachten Hardwaresystems auf, da die Anzahl
der in ihm verwendeten Adapter auf die Hälfte im Vergleich
zum Fall beim Stand der Technik verringert ist.
Außerdem besteht beim erfindungsgemäßen Dateninterpolations
filter der Vorteil, dass der Datenfluss bei der Datenverar
beitung hardwaremäßig vereinfacht ist, da Daten in zwei Ka
nälen unter Verwendung eines einzelnen Pfads verarbeitet
werden können.
Claims (7)
1. Dateninterpolationsfilter in Form eines digitalen Wellenfilters, das aus mindestens einer Stufe
besteht, dadurch gekennzeichnet, daß eine Stufe desselben folgendes aufweist:
einen Abtast-Halte-Teil (30, 33, 34) mit einem Multiplexer (38, 40, 42), an dessen einem Eingang Stereodaten mit einem linken und einem rechten Teil anliegen und an dessen anderem Eingang die, von einem Verzögerungsteil (37, 39, 41) um zwei Abtasteinheiten verzögerten, rückgeführten Daten vom Multiplexerausgang anliegen, wobei der Multiplexer auf ein Steuersignal (S1, S2, S3) hin einen Multiplexvorgang ausführt, um selektiv abgetastete und gehaltene Daten für voneinander verschiedene Kanäle zu liefern;
einen aus mindestens einem Multiplizierer und mindestens einem Addierer bestehenden Adapter (31, 35), der so ausgebildet ist, daß er auf ein ihm zugeführtes Filterkoeffizient-Spezifiziersignal (SB1B2) verschiedene Filterkoeffizienten (α1, α2, α3, . . .; β1, β2, β3, . . .) aufweist, um die Daten vom Abtast-Halte-Teil zu filtern und interpolierte Daten zu erzeugen; und
einen Filtersignal-Verzögerungsteil (32, 36) zum Verzögern der interpolierten Daten auf Auswählsignale (SLB1, SRB1, SLB2, SRB2, SLRB1, SLRB2) hin.
einen Abtast-Halte-Teil (30, 33, 34) mit einem Multiplexer (38, 40, 42), an dessen einem Eingang Stereodaten mit einem linken und einem rechten Teil anliegen und an dessen anderem Eingang die, von einem Verzögerungsteil (37, 39, 41) um zwei Abtasteinheiten verzögerten, rückgeführten Daten vom Multiplexerausgang anliegen, wobei der Multiplexer auf ein Steuersignal (S1, S2, S3) hin einen Multiplexvorgang ausführt, um selektiv abgetastete und gehaltene Daten für voneinander verschiedene Kanäle zu liefern;
einen aus mindestens einem Multiplizierer und mindestens einem Addierer bestehenden Adapter (31, 35), der so ausgebildet ist, daß er auf ein ihm zugeführtes Filterkoeffizient-Spezifiziersignal (SB1B2) verschiedene Filterkoeffizienten (α1, α2, α3, . . .; β1, β2, β3, . . .) aufweist, um die Daten vom Abtast-Halte-Teil zu filtern und interpolierte Daten zu erzeugen; und
einen Filtersignal-Verzögerungsteil (32, 36) zum Verzögern der interpolierten Daten auf Auswählsignale (SLB1, SRB1, SLB2, SRB2, SLRB1, SLRB2) hin.
2. Dateninterpolationsfilter nach Anspruch 1, dadurch gekennzeichnet, daß der Filtersignal-
Verzögerungsteil (32, 36) folgendes aufweist:
mindestens einen ersten Multiplexer zum Empfangen der Auswählsignale und einen weiteren Multiplexer, der am Ausgangsanschluß des mindestens einen ersten Multiplexers angeordnet ist und so ausgebildet ist, daß er ein Steuersignal empfängt, das mit dem Filterkoeffizienten-Spezifizier- Signal (SB1B2) an den Adapter (31, 35) übereinstimmt; und
Verzögerungsglieder zum Verzögern rückgeführter Signale von den Multiplexern um eine Abtasteinheit.
mindestens einen ersten Multiplexer zum Empfangen der Auswählsignale und einen weiteren Multiplexer, der am Ausgangsanschluß des mindestens einen ersten Multiplexers angeordnet ist und so ausgebildet ist, daß er ein Steuersignal empfängt, das mit dem Filterkoeffizienten-Spezifizier- Signal (SB1B2) an den Adapter (31, 35) übereinstimmt; und
Verzögerungsglieder zum Verzögern rückgeführter Signale von den Multiplexern um eine Abtasteinheit.
3. Dateninterpolationsfilter nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß die Stufe k + 1 desselben mindestens k + 1 in Reihe geschaltete Abtast-Halte-Teile (33, 34)
aufweist, die Daten von einem Adapter (31) in der Stufe k empfangen und abgetastete und gehaltene
Daten erzeugen, um Daten n-fach abzutasten und zu verarbeiten.
4. Dateninterpolationsfilter nach Anspruch 3, dadurch gekennzeichnet, daß der Abtast-Halte-
Teil (33, 34) für die Stufe k + 1 einen Multiplexer (40, 42) aufweist, an dessen einem Eingang
entweder die von einem Adapter (31) in der Stufe k oder von einem vorangehenden Abtast-Halte-
Teil (33) empfangenen Daten anliegen und an dessen anderem Eingang die, von einem
Verzögerungsteil um zwei Abtasteinheiten verzögerten, rückgeführten Daten vom Multiplexerausgang
anliegen, wobei der Multiplexer auf ein Steuersignal hin einen Multiplexvorgang ausführt, um
selektiv abgetastete und gehaltene Daten für voneinander verschiedene Kanäle zu liefern.
5. Dateninterpolationsfilter nach Anspruch 4, dadurch gekennzeichnet, daß die Multiplexer k + 1
(40, 42) in den Abtast-Halte-Teilen (33, 34) mit voneinander verschiedenen Steuersignalen (S2,
S3) verzögert werden, um Daten selektiv abhängig von den Kanälen zu erzeugen.
6. Dateninterpolationsfilter nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die
Stufe k + 1 desselben einen Adapter (35) aufweist, der so ausgebildet ist, daß er abhängig vom
Kanal auf ein ihm zugeführtes Filterkoeffizienten-Spezifiziersignal (SB1B2) hin verschiedene
Filterkoeffizienten (α2, β2) aufweist, um die Daten vom letzten Abtast-Halte-Teil (34) zu filtern
und um interpolierte Daten zu erzeugen.
7. Dateninterpolationsfilter nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die
Filterkoeffizienten der Adapter (31, 35) in der Stufe k und der Stufe k + 1 abhängig von Kanälen
voneinander verschieden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970017319A KR100239449B1 (ko) | 1997-05-06 | 1997-05-06 | 웨이브 디지탈 필터를 이용한 데이터 보간 필터 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19800921A1 DE19800921A1 (de) | 1998-11-12 |
DE19800921C2 true DE19800921C2 (de) | 2003-02-13 |
Family
ID=19504949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19800921A Expired - Lifetime DE19800921C2 (de) | 1997-05-06 | 1998-01-13 | Dateninterpolationsfilter in Form eines digitalen Wellenfilters |
Country Status (3)
Country | Link |
---|---|
US (1) | US6041338A (de) |
KR (1) | KR100239449B1 (de) |
DE (1) | DE19800921C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100871690B1 (ko) * | 2006-07-12 | 2008-12-05 | 삼성전자주식회사 | 디지털 제어가 가능한 필터 시스템 및 필터링 방법 |
US9837988B1 (en) * | 2015-03-26 | 2017-12-05 | Altera Corporation | Dynamically adjustable decimation filter circuitry |
US10755721B1 (en) * | 2019-04-30 | 2020-08-25 | Synaptics Incorporated | Multichannel, multirate, lattice wave filter systems and methods |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4192008A (en) * | 1978-08-23 | 1980-03-04 | Bell Telephone Laboratories, Incorporated | Wave digital filter with multiplexed arithmetic hardware |
EP0234452A1 (de) * | 1986-02-14 | 1987-09-02 | Siemens Aktiengesellschaft | Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3132378A1 (de) * | 1981-08-17 | 1983-05-26 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | "digitaler transmultiplexer" |
-
1997
- 1997-05-06 KR KR1019970017319A patent/KR100239449B1/ko not_active IP Right Cessation
-
1998
- 1998-01-13 DE DE19800921A patent/DE19800921C2/de not_active Expired - Lifetime
- 1998-03-05 US US09/035,016 patent/US6041338A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4192008A (en) * | 1978-08-23 | 1980-03-04 | Bell Telephone Laboratories, Incorporated | Wave digital filter with multiplexed arithmetic hardware |
EP0234452A1 (de) * | 1986-02-14 | 1987-09-02 | Siemens Aktiengesellschaft | Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf |
Non-Patent Citations (1)
Title |
---|
FETTWEIS,A.: Sampling Rate Increase and Decrease in Wave Digital Filters. In: IEEE Trans. on Cir- cuits and Systems, Dez. 1982, Vol. CAS-29 No. 12, S. 797-805 * |
Also Published As
Publication number | Publication date |
---|---|
US6041338A (en) | 2000-03-21 |
KR100239449B1 (ko) | 2000-01-15 |
KR19980082415A (ko) | 1998-12-05 |
DE19800921A1 (de) | 1998-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0320517B1 (de) | Digitales Dezimationsfilter | |
DE3044208C2 (de) | Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals | |
DE3720382C2 (de) | Bandpass-Filtervorrichtung für abgetastete Signalwerte | |
DE3124924C2 (de) | ||
EP0176946A2 (de) | Abtastfrequenz-Synchronisation | |
EP0234452B1 (de) | Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf | |
DE4337135C1 (de) | Drop-and-Add-Multiplexer zur Umsetzung und Aufbereitung eines Frequenzmultiplexsignals | |
DE3852921T2 (de) | Digitale Filteranordnung und Radar mit solch einer Anordnung. | |
DE4026476C2 (de) | Komplexes Polyphasennetzwerk | |
DE69727790T2 (de) | Dezimationsverfahren und dezimationsfilter | |
DE19800921C2 (de) | Dateninterpolationsfilter in Form eines digitalen Wellenfilters | |
DE69121986T2 (de) | Eingangsgewichteter Transversalfilter | |
DE3922469C2 (de) | ||
DE69403549T2 (de) | Signalverarbeitungsanordnung mit mehreren verschiedenen Filtern, insbesondere für audiofrequente Codierung von Stimmensignalen | |
DE3102689C2 (de) | ||
EP1271778A2 (de) | Elektrisches Filter mit Sperrverhalten für eine vorbestimmte Sperrfrequenz | |
EP0445335A1 (de) | Vorrichtung und Verfahren zur Erhöhung der Taktrate eines FIR-Filters | |
EP0489281B1 (de) | Anordnung zur Verarbeitung von Signalen im Modulationsweg zu einem Sender | |
DE10302234A1 (de) | Flexibler Dezimator | |
DE60304708T2 (de) | Trennung von frequenzinhalten unter gebrauch von komplexen frequenzverschiebungsumsetzern | |
EP0367932B1 (de) | Filterbank zum Frequenzmultiplexen bzw. Frequenzmultiplexen von Kanalsignalen | |
DE19742599B4 (de) | Filter zur Zeitmultiplexfilterung mehrerer Datenfolgen und Betriebsverfahren dafür | |
EP0489952A1 (de) | Schaltungsanordnung zur digitalen Bit-seriellen Signalverarbeitung | |
DE1912674B2 (de) | Digitales Filter | |
DE102005004371B4 (de) | Filterverfahren und Filtervorrichtung mit einer Mehrzahl von Filterzweigen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right |