DE102005005022B4

DE102005005022B4 - Verfahren zum digitalen Filtern und ein digitales Filter mit einer Integratorstufe und einer Differenziatorstufe

Info

Publication number: DE102005005022B4
Application number: DE200510005022
Authority: DE
Inventors: Nana Kender
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-02-03
Filing date: 2005-02-03
Publication date: 2009-01-08
Anticipated expiration: 2025-02-04
Also published as: DE102005005022A1

Abstract

Verfahren zum digitalen Filtern, wobei eine digitale Eingangsgröße (x_I(n)) einer Integratorstufe (1) mittels der Integratorstufe (1), welche eine Übertragungsfunktion

realisiert, gefiltert wird, um eine Ausgangsgröße (y_I(n)) der Integratorstufe (1) zu bestimmen, wobei N eine natürliche Zahl größer 1 ist, dadurch gekennzeichnet, dass in der Integratorstufe ausgehend von N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) und der Eingangsgröße (x_I(n)) der Integratorstufe (1) eine Addition durchgeführt wird, um die Ausgangsgröße (y_I(n)) der Integratorstufe (1) zu bestimmen.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum digitalen Filtern und ein digitales Kammfilter, welches eine Integratorstufe und eine Differenziatorstufe umfasst.
Die DE 199 19 575 C1 betrifft eine Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor. Dabei wird in der DE 199 19 575 C1 als Stand der Technik in 1 eine Kammfilteranordnung mit einem Integrator n-ter Ordnung und einem dem Integrator nachgeschalteten Differenzierer n-ter Ordnung dargestellt.
Die US 5,542,054 A betrifft künstliche Neuronen, welche die Funktion von biologischen Neuronen simulieren, und insbesondere Neuronen, welche eine Form einer Delta-Sigma-Modulation einsetzen, um die neutralen Zustände zu kodieren. Dabei werden unter anderem Carry-Save-Addierer eingesetzt.
In 1 ist ein digitales Filter 14 nach dem Stand der Technik dargestellt (vgl. "An Economical Class of Digital Filters for Decimation and Interpolation", E. B. Hogenauer, IEEE Transactions an Acoustics, Speech, and Signal Processing, Vol. ASSP-29, No. 2, April 1981). Dieses digitale Filter 14 umfasst eine Integratorstufe 1 und eine Differenziatorstufe 2. Eine Eingangsgröße des digitalen Filters 14 ist gleichzeitig eine Eingangsgröße x_I(n) der Integratorstufe 1 und eine Ausgangsgröße des digitalen Filters 14 ist gleichzeitig eine Ausgangsgröße y_D(n) der Differenziatorstufe 2. Eine Eingangsgröße x_D(n) der Differenziatorstufe 2 wird mittels eines Tasters 3 aus einer Ausgangsgröße y_I(n) der Integratorstufe 1 ermittelt. Mit dem Taster 3 wird eine Rate, mit welcher die Eingangsgröße x_I(n) der Integratorstufe 1 beispielsweise von einem Analog-Digital-Wandler erzeugt wird, um einen Faktor R verringert, wodurch die Differenziatorstufe mit einer um diesen Faktor verringerten Rate Eingangsgrößen x_D(n) empfängt. Aus diesem Grund ergibt sich eine Übertragungsfunktion bzw. Systemfunktion des in 1 dargestellten digitalen Filters 14 nach dem Stand der Technik für einen allgemeinen Fall aus der unten dargestellten Gleichung (1).
Dabei ist M eine differentielle Verzögerung pro Stufe der Differenziatorstufe 2, wobei M eine natürliche Zahl ist und in einer Anzahl von Abtastwerten gemessen wird. N ist die Ordnung der Übertragungsfunktion H(z), wobei N bei dem in 1 dargestellten digitalen Filter 14 2 beträgt, d. h. N = 2.
Es sei noch darauf hingewiesen, dass das Hinzufügen der Bezugszeichen für die Ein- und Ausgangsgrößen der Integratorstufe 1 bzw. der Differenziatorstufe 2 in 1 in der angegebenen Form, d. h. beispielsweise mittels x_I(n) und y_D(n), nicht ganz korrekt ist, da die in 1 dargestellte Form des digitalen Filters 14 den Frequenzbereich betrifft, während die dargestellte Form der Ein- und Ausgangsgrößen den Zeitbereich betrifft.
Ein Nachteil des digitalen Filters 14 nach dem Stand der Technik ist, dass die Ausgangswerte der Integratorstufe 1 sowie der Differenziatorstufe 2 Pipeline-artig ermittelt werden, so dass sich eine Verzögerung der einzelnen Additionselemente 20 aufsummiert, so dass eine Verzögerung des digitalen Filters 14 nach dem Stand der Technik gleich einer Summe der Verzögerungen der Additionselemente 20 ist.
Deshalb ist es die Aufgabe der vorliegenden Erfindung, den vorab beschriebenen Nachteil des digitalen Filters nach dem Stand der Technik zumindest teilweise zu beseitigen, indem mit der Erfindung ein digitales Filter bereitgestellt wird, bei welchem der Ausgangswert der Integratorstufe bzw. der Ausgangswert der Differenziatorstufe derart ermittelt wird, dass die Verzögerung des digitalen Filters kleiner als nach dem Stand der Technik ist.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zum digitalen Filtern nach Anspruch 1, 5 und 9 sowie ein digitales Filter nach Anspruch 10, 16, 21, 22 und 23 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
Im Rahmen der vorliegenden Erfindung wird ein Verfahren zum digitalen Filtern bereitgestellt, wobei eine digitale Eingangsgröße einer Integratorstufe mittels der Integratorstufe gefiltert wird, um eine Ausgangsgröße der Integratorstufe zu bestimmen. Dabei realisiert die Integratorstufe eine Übertragungsfunktion H_I(z), welche unten in Gleichung (2) angegeben ist.
Dabei ist N eine natürliche Zahl größer 1. Um die Ausgangsgröße der Integratorstufe zu bestimmen, wird ausgehend von N Ausgangsgrößen der Integratorstufe y_I(n – k), wobei k von 1 bis N läuft, und der Eingangsgröße der Integratorstufe eine Addition durchgeführt, deren Ergebnis gleich der Ausgangsgröße der Integratorstufe ist.
Indem die Ausgangsgröße der Integratorstufe erfindungsgemäß mittels einer einzigen Addition durchgeführt wird, ist die Verzögerung der Integratorstufe vorteilhafter Weise kleiner als bei einer Integratorstufe nach dem Stand der Technik. Da (N + 1) Werte addiert werden, wächst zwar die Anzahl der zu addierenden Werte mit der Ordnung N der Übertragungsfunktion H_I(z), aber es ist möglich, einen Addierer derart zu realisieren, dass die Verzögerung des Addieres geringer zunimmt als N multipliziert mit einem Faktor V_AE, wobei V_AE die Verzögerung eines Additionselementes nach dem Stand der Technik ist.
Insbesondere können die N letzten Ausgangsgrößen der Integratorstufe kombinatorischen Operationen unterzogen werden, bevor sie addiert werden. Dabei wird unter einer kombinatorischen Operation jede Operation verstanden, welche mit kombinatorischen Bauelementen, d. h. mit Bauelementen, welche keine Speicherwirkung aufweisen, realisiert werden können. Dabei bestehen die kombinatorischen Operationen, welchen die N letzten Ausgangsgrößen der Integratorstufe unterzogen werden, insbesondere aus einer Shift-Operation und einer Negierungsoperation. Dabei wird unter einer Shift-Operation eine Schiebe-Operation verstanden, mit welcher eine binär dargestellte Digitalzahl um eine bestimmte Anzahl von Bitpositionen nach links (in Richtung des höchstwertigsten Bits) verschoben wird, wobei die bestimmte Anzahl von rechten Bits der Digitalzahl anschließend jeweils mit 0 aufgefüllt wird. Eine auf einen Wert angewendete Negierungsoperation invertiert den Wert, um das Ergebnis der Negierungsoperation zu erhalten. Anders ausgedrückt, entspricht die Negierungsoperation einer Multiplikation mit dem Faktor –1.
Da die N letzten Ausgangsgrößen der Integratorstufe nur Shift-Operationen und Negierungsoperationen unterzogen werden, bevor sie addiert werden, können die Werte, welche dann schließlich addiert werden, mit einer sehr geringen Verzögerungszeit bestimmt werden, da eine Shift-Operation und eine Negierungsoperation gerade bei Digitalzahlen mit einer sehr geringen Verzögerungszeit im Vergleich zu anderen kombinatorischen Operationen, wie z. B. einer Multiplikation, durchgeführt werden können.
Vorteilhafter Weise werden dabei die N letzten Ausgangsgrößen der Integratorstufe mittels der kombinatorischen Operationen nicht miteinander verknüpft. Anders ausgedrückt sind niemals zwei oder mehr Ausgangsgrößen der N letzten Ausgangsgrößen der Integratorstufe Eingangswerte einer kombinatorischen Operation (z. B. einer Multiplikation), welche dann diese Eingangswerte miteinander verknüpft (z. B. multipliziert).
Auch dieses Merkmal trägt zu einer kurzen Laufzeit zur Ermittlung der Eingangswerte der Addition bei, da kombinatorische Operationen, welche mehrere Größen miteinander verknüpfen (z. B. multiplizieren), eine größere Verzögerungszeit aufweisen, als Operationen, welche keine Verknüpfung von mehreren Größen durchführen.
Im Rahmen der vorliegenden Erfindung wird auch ein Verfahren zum digitalen Filtern bereitgestellt, wobei eine digitale Eingangsgröße einer Differenziatorstufe mittels der Differenziatorstufe gefiltert wird, um eine Ausgangsgröße der Differenziatorstufe zu bestimmen. Dabei realisiert die Differenziatorstufe eine Übertragungsfunktion H_D(z), welche unten in Gleichung (3) angegeben ist. HD(z) = (1 – z–R×M)N (3)
Dabei ist N eine natürliche Zahl größer 1 und R und M sind natürliche Zahlen. Um die Ausgangsgröße der Differenziatorstufe zu bestimmen, wird ausgehend von (N + 1) Eingangsgrößen der Differenziatorstufe x_D(n – k × R × M), wobei k von 0 bis N läuft, eine Addition durchgeführt, deren Ergebnis gleich der Ausgangsgröße der Differenziatorstufe ist.
Indem die Ausgangsgröße der Differenziatorstufe erfindungsgemäß mittels einer einzigen Addition durchgeführt wird, ist die Verzögerung der Differenziatorstufe vorteilhafter Weise aus denselben Gründen, welche vorab bei der Beschreibung des mit der Integratorstufe arbeitenden Verfahrens angegeben worden sind, kleiner als bei einer Differenziatorstufe nach dem Stand der Technik.
Genau wie bei der Integratorstufe können die (N + 1) Eingangsgrößen der Differenziatorstufe x_D(n – k × R × M), wobei k von 0 bis N läuft, kombinatorischen Operationen, welche insbesondere nur aus einer Shift-Operation und einer Negierungsoperation bestehen, unterzogen werden, bevor sie zur Ermittlung des Ausgangsgröße der Differenziatorstufe addiert werden. Ähnlich wie bei dem mit der Integratorstufe arbeitenden Verfahren werden die Eingangsgrößen der Differenziatorstufe x_D(n – k × R × M), wobei k von 0 bis N läuft, vorteilhafter Weise durch die kombinatorischen Operationen nicht miteinander verknüpft.
Bei einer Darstellung der Eingangsgrößen im Zweier-Komplement entspricht eine Negierung einer Eingangsgröße einer bitweisen Invertierung (jedes Bit der Eingangsgröße, welches 0 (1) ist, ist nach der bitweisen Invertierung 1 (0)) dieser Eingangsgröße und einer zusätzlichen Addition mit 1. Diese Addition mit 1 kann bei einem Einsatz von Carry-Save-Addierern zum Addieren der kombinatorischen Operationen unterzogenen Eingangsgrößen recht elegant dadurch realisiert werden, dass bei einer Stufe eines Carry-Save-Addierers, welcher eine zu negierende Eingangsgröße zugeführt wird, der entsprechende Carry-Eingang der Stufe auf 1 gesetzt wird. Dadurch wird vermieden, dass zur Realisierung der Addition mit 1 eine Additionsstufe zusätzlich eingeführt werden muss. Dieses Vorgehen ist selbstverständlich auch bei der vorab beschriebenen Integratorstufe möglich.
Die Vorteile der vorab beschriebenen erfindungsgemäßen Merkmale des mit der Differenziatorstufe arbeitenden Verfahrens sind dieselben wie diejenigen, welche vorab bei dem mit der Integratorstufe arbeitenden Verfahren beschrieben worden sind, weshalb sie hier nicht wiederholt werden.
Im Rahmen der vorliegenden Erfindung wird auch ein weiteres Verfahren zum digitalen Filtern bereitgestellt, welches mit einer Integratorstufe und einer Differenziatorstufe arbeitet. Dabei werden erfindungsgemäß das mit der Integratorstufe arbeitende Verfahren und das mit der Differenziatorstufe arbeitende Verfahren, welche beide vorab beschrieben worden sind, derart kombiniert, dass die Ausgangsgröße des mit der Integratorstufe bzw. Differenziatorstufe arbeitenden Verfahrens gleich der Eingangsgröße des mit der Differenziatorstufe bzw. Integratorstufe arbeitenden Verfahrens ist. Gleichzeitig ist die Eingangsgröße des mit der Integratorstufe bzw. Differenziatorstufe arbeitenden Verfahrens gleich der Eingangsgröße des weiteren Verfahrens zum digitalen Filtern und die Ausgangsgröße des mit der Integratorstufe bzw. Differenziatorstufe arbeitenden Verfahrens gleich der Ausgangsgröße des weiteren Verfahrens zum digitalen Filtern.
Im Rahmen der vorliegenden Erfindung wird auch ein digitales Filter mit einer Integratorstufe bereitgestellt. Dabei realisiert die Integratorstufe die in Gleichung (2) angegebene Übertragungsfunktion H_I(z), wobei N eine natürliche Zahl größer 1 ist. Die Integratorstufe umfasst einen Addierer, insbesondere einen Carry-Save-Addierer, und berechnet mittels dieses Addierers ausgehend von N letzten Ausgangsgrößen der Integratorstufe y_I(n – k), wobei k von 1 bis N läuft, und der Eingangsgröße der Integratorstufe eine Ausgangsgröße der Integratorstufe.
Da die Integratorstufe nur einen Addierer umfasst, kann die Ausgangsgröße der Integratorstufe, gerade wenn es sich bei diesem Addierer um einen Carry-Save-Addierer handelt, schneller, d. h. mit einer geringeren Verzögerungszeit, als bei einer Integratorstufe nach dem Stand der Technik, welche mit N hintereinander geschalteten Additionselementen arbeitet, ermittelt werden.
Die Ausgangsgröße der Integratorstufe kann auch aus mindestens zwei Teilausgangsgrößen der Integratorstufe, beispielsweise aus einer Summe und einem Carry (Übertrag) zusammengesetzt sein. In diesem Fall kann die Integratorstufe derart ausgestaltet sein, dass der Addierer pro einer der mindestens zwei Teilausgangsgrößen ausgehend von jeweils N letzten Teilausgangsgrößen der Integratorstufe und der Eingangsgröße der Integratorstufe die mindestens zwei, Teilausgangsgrößen der Integratorstufe bestimmt. Wenn M die Anzahl der mindestens zwei Teilausgangsgrößen ist, besitzt der Addierer demnach N·M + 1 Eingänge, da zusätzlich zur Eingangsgröße der Integratorstufe für jede Teilausgangsgröße die N letzten Teilausgangsgrößen dem Addierer über kombinatorische Elemente zugeführt werden können.
Im Rahmen der vorliegenden Erfindung wird auch ein digitales Filter mit einer Differenziatorstufe bereitgestellt. Dabei realisiert die Differenziatorstufe die in Gleichung (3) angegebene Übertragungsfunktion H_D(z), wobei N eine natürliche Zahl größer 1 ist und R und M natürliche Zahlen sind. Die Differenziatorstufe umfasst einen Addierer, insbesondere einen Carry-Save-Addierer, und berechnet mittels dieses Addierers ausgehend von (N + 1) Eingangsgrößen der Differenziatorstufe x_D(n – k), wobei k von 0 bis N läuft, eine Ausgangsgröße der Differenziatorstufe.
Die Vorteile der Tatsache, dass die erfindungsgemäße Differenziatorstufe nur einen Addierer umfasst, entsprechen den Vorteilen, welche vorab bei der Beschreibung der erfindungsgemäßen Integratorstufe aufgezählt wurden, weshalb sie hier nicht wiederholt werden.
Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz in mikroelektronischen Schaltungen, um beispielsweise einen Kammfilter zu realisieren. Selbstverständlich ist die Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt.
Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
1 stellt ein Kammfilter zweiter Ordnung nach dem Stand der Technik dar.
2 stellt ein erfindungsgemäßes Kammfilter zweiter Ordnung dar.
3 stellt ein erfindungsgemäßes digitales Filter dar, wobei ein Addierer einer Integratorstufe und ein Addierer einer Differenziatorstufe zu einem Addierer integriert sind.
In 1 ist ein Kammfilter zweiter Ordnung nach dem Stand der Technik dargestellt, welcher bereits vorab im Detail beschrieben worden ist. Die Integratorstufe 1 dieses Kammfilters realisiert eine Übertragungsfunktion, welche für den Frequenzbereich unten in Gleichung (4) dargestellt ist.
Für den Zeitbereich ergibt sich eine Übertragungsfunktion der Integratorstufe 1, welche in Gleichung (5) dargestellt ist. yI(n) – 2yI(n – 1) + yI(n – 2) = xI(n) (5)
Nach y_I(n) aufgelöst, ergibt sich Gleichung (6). yI(n) = xI(n) + 2yI(n – 1) – yI(n – 2) (6)
Die Differenziatorstufe 2 dieses in 1 dargestellten Kammfilters 14 realisiert eine Übertragungsfunktion, welche für den Frequenzbereich in Gleichung (7) dargestellt ist.
Für den Zeitbereich ergibt sich aus der in Gleichung (7) dargestellten Übertragungsfunktion der Differenziatorstufe 2 eine in Gleichung (8) dargestellte Übertragungsfunktion. yD(n) = xD(n) – 2xD(n – RM) + xD(n – 2RM) (8)
Die Übertragungsfunktion des in 2 dargestellten Kammfilters 14 ergibt sich im Frequenzbereich aus der in Gleichung (9) dargestellten Gleichung.
In 2 ist ein Kammfilter 14 dargestellt, welches eine Integratorstufe 1 und eine Differenziatorstufe 2 umfasst. Dabei ist eine Eingangsgröße x_I(n) der Integratorstufe 1 gleichzeitig eine Eingangsgröße des digitalen Filters 14. Die Integratorstufe 1 weist genau einen Carry-Save-Addierer 10a auf, welcher einen Summenausgang 6 und einen Übertragsausgang (Carry) 7 besitzt. Durch eine Addition des Summenausgangs 6 und des Übertragsausgangs 7 ergibt sich eine Ausgangsgröße y_I(n) der Integratorstufe 1. Diese Ausgangsgröße y_I(n) der Integratorstufe 1 wird in ein erstes Register 5 rückgekoppelt, wobei ein Ausgang y_I(n – 1) des ersten Registers 5 mit einem Eingang eines zweiten Registers 5 verbunden ist. Beide Register werden von einem Takt 8 der Integratorstufe 1 getaktet.
Dabei sei folgendes angemerkt. Bei der in 2 dargestellten Integratorstufe 1 wird nicht der Ausgang des Additionselements 20 zu der Differenziatorstufe 2 bzw. zu einem Taster 3 des Kammfilters 14 weitergeleitet, sondern der Ausgang des ersten Registers 5. Da der Ausgang y_I(n – 1) des ersten Registers 5 der um einen Zeitschritt versetzten Ausgangsgröße y_I(n) der Integratorstufe 1 entspricht, hat dies auf die Übertragungsfunktion des Kammfilters 14 keinen Einfluss, weshalb im Folgenden aus Gründen der Einfachheit beschrieben wird, dass die Ausgangsgröße y_I(n) (anstelle von y_I(n – 1)) der Integratorstufe 1 der Differenziatorstufe 2 zugeführt wird. Der Vorteil der hier dargestellten Realisierung ist, dass ein in einem Register, nämlich dem ersten Register 5 der Integratorstufe 1, gespeicherter Wert weitergeleitet wird, so dass sichergestellt ist, dass dieser Wert über eine Taktperiode des Taktes 8 der Integratorstufe 1 hinweg nicht verändert wird.
Die Ausgangsgröße y_I(n – 1) am ersten Register 5 wird mittels einer Schiebevorrichtung 17 um 1 nach links geschoben, was einer Multiplikation mit 2 entspricht, während die Ausgangsgröße y_I(n – 2) am Ausgang des zweiten Registers 5 mittels eines Negierers 4 negiert wird, was einer Multiplikation mit –1 entspricht. Die Ergebnisse der Schiebeoperation 2y_I(n – 1) und der Negation –y_I(n – 2) werden zusammen mit der Eingangsgröße x_I(n) der Integratorstufe 1 dem Carry-Save-Addierer 10a zugeführt, so dass der Carry-Save-Addierer 10a zusammen mit dem Additionselement 20 die Ausgangsgröße y_I(n) der Integratorstufe 1 gemäß der Gleichung (6) berechnet.
Die Ausgangsgröße y_I(n) der Integratorstufe 1 wird über den Taster 3 der Differenziatorstufe 2 zugeführt. Durch den Taster 3 wird nur jede R-te Ausgangsgröße y_I(n) der Integratorstufe eine Eingangsgröße x_D(n) der Differenziatorstufe 2. Die Differenziatorstufe 2 umfasst einen Carry-Save-Addierer 10b sowie ein erstes und ein zweites Register 5, welche beide mit einem Takt 9 der Differenziatorstufe 2 getaktet werden. Im Vergleich zu dem Takt 8 der Integratorstufe 1 taktet der Takt 9 der Differenziatorstufe 2 um einen Faktor R × M langsamer. Die Eingangsgröße x_D(n) der Differenziatorstufe 2 wird dem ersten Register 5 der Differenziatorstufe 1 zugeführt, wobei ein Ausgang dieses ersten Registers 5 dem zweiten Register 5 der Differenziatorstufe 2 zugeführt ist. Die Eingangsgröße x_D(n) der Differenziatorstufe 2, die Ausgangsgröße x_D(n – 2RM) des zweiten Registers 5 und die Ausgangsgröße x_D(n – RM) des ersten Registers 5, welche vorab mittels eines Negierers 4 negiert und anschließend mittels einer Schiebervorrichtung 17 um 1 nach links verschoben wird, werden dem Carry-Save-Addierer 10b zugeführt, so dass der Carry-Save-Addierer 10b zusammen mit dem Additionselement 20 die Ausgangsgröße y_D(n) der Differenziatorstufe 2 und damit die Ausgangsgröße des digitalen Filters 14 gemäß der Gleichung (8) berechnet.
Es sei darauf hingewiesen, dass die in Gleichung (9) dargestellte Übertragungsfunktion H(z) auch durch ein erfindungsgemäßes digitales Filter (nicht dargestellt) realisiert werden kann, bei welchem die in 2 dargestellte Differenziatorstufe 2 eingangsseitig und die in 2 dargestellte Integratorstufe 1 ausgangsseitig angeordnet ist. Bei diesem digitalen Filter arbeitet ein zwischen der Differenziatorstufe 2 und der Integratorstufe 1 angeordneter Taster 3 derart, dass die Ausgangsgröße y_D(n) der Differenziatorstufe in R Zeitschritten bzw. zu R Taktperioden der Integratorstufe 1 einmal die Eingangsgröße x_I(n) der Integratorstufe 1 bildet, während in (R – 1)-Zeitschritten der Integratorstufe 1 eine Null zugeführt wird.
Mit anderen Worten ist die vorliegende Erfindung sowohl bei einem Dezimationsfilter (eingangsseitig die Integratorstufe, ausgangsseitig die Differenziatorstufe) als auch bei einem Interpolationsfilter (eingangsseitig die Differenziatorstufe, ausgangsseitig die Integratorstufe) einsetzbar. Zur genaueren Erläuterung eines Dezimationsfilters und eines Interpolationsfilters sei auf das oben angegebenen Dokument von E. B. Hogenauer verwiesen.
Zusammenfassend lassen sich folgende erfindungsgemäße Vorteile bzw. Punkte aufführen:

• Unabhängig von den Größen N, R und M der Übertragungsfunktion H(z) (siehe Gleichung (9)) umfasst sowohl die Integratorstufe als auch die Differenziatorstufe nur einen Addierer, insbesondere einen Carry-Save-Addierer, (wobei in 2 der Carry-Save-Addierer 10a bzw. 10b zusammen mit dem Additionselement 20 als dieser eine Addierer anzusehen ist).
• Dass sowohl die Integratorstufe als auch die Differenziatorstufe nur einen Addierer umfasst, bietet Vorteile hinsichtlich eines Leistungsverbrauchs im Vergleich zu digitalen Filtern nach dem Stand der Technik und ist auch hinsichtlich von Zeitbedingungen bei einer Schaltungssynthese des erfindungsgemäßen digitalen Filters positiv.
• Durch eine höhere Filterordnung N erhöht sich nur entsprechend ein Umfang der Speichermittel bzw. eine Anzahl von Registern 5 in 2, außerdem werden die Mittel zum kombinatorischen Verknüpfen bzw. die Negierer 4 und Schiebervorrichtungen 17 umfangreicher und sowohl der Carry-Save-Addierer der Integratorstufe als auch der Carry-Save-Addierer der Differenziatorstufe umfasst insbesondere (N + 1) Eingänge.
• Eine Erhöhung von R und M hat keinen Einfluss auf die prinzipielle Hardwarestruktur, d. h. führt zu keinen zusätzlichen Speichermitteln oder Negierern oder Schieberegistern. Allerdings muss eventuell die Bitbreite zur Darstellung von Ein- und Ausgangsgrößen erweitert werden. Zusätzlich verlangsamt sich der Takt der Differenziatorstufe entsprechend.

In 3 ist ein Teil eines weiteren digitalen Filters 15 dargestellt, bei welchem ein erstes und ein zweites der in 2 dargestellten digitalen Filter 14 derart miteinander gekoppelt sind, dass die Ausgangsgröße y_D(n) des ersten digitalen Filters 14 gleich der Eingangsgröße x_I(n) des zweiten digitalen Filters 14 ist. In diesem Fall kann der Carry-Save-Addierer 10b der Differenziatorstufe 2 des ersten digitalen Filters 14 und der Carry-Save-Addierer 10a der Integratorstufe 1 des zweiten digitalen Filters 14 zu einem Addierer 11 zusammengefasst werden, wie es in 3 dargestellt ist.
Dadurch kann die Ausgangsgröße y_I(n) dieses Addierers 11 und damit die Ausgangsgröße der Integratorstufe des zweiten digitalen Filters noch schneller (mit geringerer Verzögerungszeit) bestimmt werden, als wenn der Addierer der Integratorstufe des zweiten digitalen Filters und der Addierer der mit dieser Integratorstufe eingangsseitig verbundenen Differenziatorstufe des ersten digitalen Filters einzeln realisiert wären.

Claims

Verfahren zum digitalen Filtern, wobei eine digitale Eingangsgröße (x_I(n)) einer Integratorstufe (1) mittels der Integratorstufe (1), welche eine Übertragungsfunktion
realisiert, gefiltert wird, um eine Ausgangsgröße (y_I(n)) der Integratorstufe (1) zu bestimmen, wobei N eine natürliche Zahl größer 1 ist, dadurch gekennzeichnet, dass in der Integratorstufe ausgehend von N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) und der Eingangsgröße (x_I(n)) der Integratorstufe (1) eine Addition durchgeführt wird, um die Ausgangsgröße (y_I(n)) der Integratorstufe (1) zu bestimmen.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der Integratorstufe (1) die N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) kombinatorischen Operationen unterzogen werden, wobei Ergebnisse dieser Operationen zusammen mit der Eingangsgröße (x_I(n)) der Integratorstufe (1) addiert werden, um die Ausgangsgröße (y_I(n)) der Integratorstufe (1) zu bestimmen.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die kombinatorischen Operationen ausgewählt sind aus einer Operationsmenge, welche nur aus einer Shift-Operation und einer Negierungsoperation besteht.
Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) mittels der kombinatorischen Operationen nicht miteinander verknüpft werden.
Verfahren zum digitalen Filtern, wobei eine digitale Eingangsgröße (x_I(n)) mittels einer Differenziatorstufe (2), welche eine Übertragungsfunktion H_D = (1 – z^–R×M)^N realisiert, gefiltert wird, um eine Ausgangsgröße (y_D(n)) der Differenziatorstufe (2) zu bestimmen, wobei N eine natürliche Zahl größer 1 ist und R und M natürliche Zahlen sind, dadurch gekennzeichnet, dass in der Differenziatorstufe (2) ausgehend von [N + 1] Eingangsgrößen (x_D(n), x_D(n – RM), x_D(n – 2RM)) der Differenziatorstufe (2) x_D(n – k × R × M), wobei k von 0 bis N läuft, eine Addition erfolgt, um die Ausgangsgröße (y_D(n)) der Differenziatorstufe (2) zu bestimmen.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass in der Differenziatorstufe (2) die [N + 1] Eingangsgrößen (x_D(n), x_D(n – RM), x_D(n – 2RM)) der Differenziatorstufe (2) x_D(n – k × R × M), wobei k von 0 bis N läuft, kombinatorischen Operationen unterzogen werden, wobei Ergebnisse dieser kombinatorischen Operationen addiert werden, um die Ausgangsgröße (y_D(n)) zu bestimmen.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die kombinatorischen Operationen ausgewählt sind aus einer Operationsmenge, welche nur aus einer Shift-Operation und einer Negierungsoperation besteht.
Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die [N + 1] Eingangsgrößen (x_D(n), x_D(n – RM), x_D(n – 2RM)) der Differenziatorstufe (2) x_D(n – k × R × M), wobei k von 0 bis N läuft, mittels der kombinatorischen Operationen nicht miteinander verknüpft werden.
Verfahren zum digitalen Filtern, wobei eine digitale Eingangsgröße (x_I(n)) des digitalen Filters mittels einer Integratorstufe (1), welche eine Übertragungsfunktion
realisiert, und einer Differenziatorstufe (2), welche eine Übertragungsfunktion H_D = (1 – z^–R×M)^N realisiert, gefiltert wird, um eine Ausgangsgröße (y_D(n)) des digitalen Filters (14) zu bestimmen, wobei N eine natürliche Zahl größer 1 ist und R und M natürliche Zahlen sind, dadurch gekennzeichnet, dass das Verfahren ein erstes Verfahren nach einem der Ansprüche 1–4 und ein zweites Verfahren nach einem der Ansprüche 5–8 derart kombiniert, dass die Eingangsgröße des ersten Verfahrens auch die Eingangsgröße des digitalen Filters ist, dass die Ausgangsgröße des zweiten Verfahrens auch die Ausgangsgröße des digitalen Filters ist, und dass die Ausgangsgröße des ersten Verfahrens auch die Eingangsgröße des zweiten Verfahrens ist.
Digitales Filter mit einer Integratorstufe (1), welche eine Übertragungsfunktion
realisiert, wobei N eine natürliche Zahl größer 1 ist, dadurch gekennzeichnet, dass die Integratorstufe (1) einen Addierer (10a) umfasst und derart ausgestaltet ist, dass der Addierer (10a) ausgehend von N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) und der Eingangsgröße (x_I(n)) der Integratorstufe (1) eine Ausgangsgröße (y_I(n)) der Integratorstufe (1) berechnet.
Digitales Filter nach Anspruch 10, dadurch gekennzeichnet, dass der Addierer der Integratorstufe (1) ein Carry-Save-Addierer (10a) ist.
Digitales Filter nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Integratorstufe (1) Speichermittel (5) und Mittel zum kombinatorischen Verknüpfen (4, 17) umfasst und derart ausgestaltet ist, dass die Integratorstufe (1) in den Speichermitteln (5) die N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) speichert und die N letzten Ausgangsgrößen (y_I(n – 1), y_I(n – 2)) der Integratorstufe (1) dem Addierer (10a) über die Mittel zum kombinatorischen Verknüpfen (4, 17) zuführt.
Digitales Filter nach Anspruch 12, dadurch gekennzeichnet, dass die Integratorstufe (1) derart ausgestaltet ist, dass die Mittel zum kombinatorischen Verknüpfen nur aus Elementen einer Menge bestehen, welche aus Negierern (4) und Mitteln zur binären Shift-Operation (17) besteht.
Digitales Filter nach einem der Ansprüche 10–13, dadurch gekennzeichnet, dass die Ausgangsgröße (y_I(n)) der Integratorstufe aus mindestens zwei Teilausgangsgrößen der Integratorstufe zusammengesetzt ist, dass die Integratorstufe derart ausgestaltet. ist, dass der Addierer ausgehend von N letzten der mindestens zwei Teilausgangsgrößen der Integratorstufe und der Eingangsgröße (x_I(n)) der Integratorstufe die mindestens zwei Teilausgangsgrößen der Integratorstufe berechnet.
Digitales Filter nach einem der Ansprüche 10–14, dadurch gekennzeichnet, dass die Integratorstufe (1) zur Durchführung des Verfahrens nach einem der Ansprüche 1–4 ausgestaltet ist.
Digitales Filter mit einer Differenziatorstufe (2), welche eine Übertragungsfunktion H_D = (1 – z^–R×M)^N realisiert, wobei N eine natürliche Zahl größer 1 ist und R und M natürliche Zahlen sind, dadurch gekennzeichnet, dass die Differenziatorstufe (2) einen Addierer (10b) umfasst und derart ausgestaltet ist, dass der Addierer (10b) ausgehend von [N + 1] Eingangsgrößen (x_D(n), x_D(n – RM), x_D(n – 2RM)) der Differenziatorstufe (2) x_D(n – k × R × M), wobei k von 0 bis N läuft, eine Ausgangsgröße (y_D(n)) der Differenziatorstufe (2) berechnet.
Digitales Filter nach Anspruch 16, dadurch gekennzeichnet, dass der Addierer der Differenziatorstufe (2) ein Carry-Save-Addierer (10b) ist.
Digitales Filter nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass die Differenziatorstufe (2) Speichermittel (5) und Mittel zum kombinatorischen Verknüpfen (4, 17) umfasst und derart ausgestaltet ist, dass die Differenziatorstufe (2) in den Speichermitteln (5) die N Eingangsgrößen (x_D(n – RM), x_D(n – 2RM)) der Differenziatorstufe (2) x_D(n – k × R × M), wobei k von 1 bis N läuft, der Differenziatorstufe (2) speichert und die N Eingangsgrößen (x_D(n – RM), x_D(n – 2RM)) der Differenziatorstufe (2) x_D(n – k × R × M), wobei k von 1 bis N läuft, der Differenziatorstufe (1) zusammen mit der Eingangsgröße (x_D(n)) der Differenziatorstufe (2) dem Addierer (10a) über die Mittel zum kombinatorischen Verknüpfen (4, 17) zuführt.
Digitales Filter nach Anspruch 18, dadurch gekennzeichnet, dass die Differenziatorstufe (2) derart ausgestaltet ist, dass die Mittel zum kombinatorischen Verknüpfen nur aus Elementen einer Menge bestehen, welche aus Negierern (4) und Mitteln zur binären Shift-Operation (17) besteht.
Digitales Filter nach einem der Ansprüche 16–19, dadurch gekennzeichnet, dass die Differenziatorstufe (1) zur Durchführung des Verfahrens nach einem der Ansprüche 5–8 ausgestaltet ist.
Digitales Filter, wobei das digitale Filter (14) eine Integratorstufe (1), welche eine Übertragungsfunktion
realisiert, und eine Differenziatorstufe (2), welche eine Übertragungsfunktion H_D = (1 – z^–R×M)^N realisiert, umfasst und derart ausgestaltet ist, dass eine Eingangsgröße des digitalen Filters auch eine Eingangsgröße (x_I(n)) der Integratorstufe und eine Ausgangsgröße des digitalen Filters auch eine Ausgangsgröße (y_D(n)) der Differenziatorstufe ist, und dass nur jede R-te Ausgangsgröße (y_I(n)) der Integratorstufe (1) eine Eingangsgröße (x_D(n)) der Differenziatorstufe (2) ist, wobei N eine natürliche Zahl größer 1 ist und M und R natürliche Zahlen sind, dadurch gekennzeichnet, dass die Integratorstufe (1) gemäß einer Integratorstufe des digitalen Filters nach einem der Ansprüche 10–15 ausgestaltet ist, und dass die Differenziatorstufe (2) gemäß einer Differenziatorstufe des digitalen Filters nach einem der Ansprüche 16–20 ausgestaltet ist.
Digitales Filter, wobei das digitale Filter (14) eine Integratorstufe (1), welche eine Übertragungsfunktion
realisiert, und eine Differenziatorstufe (2), welche eine Übertragungsfunktion H_D = (1 – z^–R×M)^N realisiert, umfasst und derart ausgestaltet ist, dass eine Eingangsgröße des digitalen Filters auch eine Eingangsgröße der Differenziatorstufe und eine Ausgangsgröße des digitalen Filters auch eine Ausgangsgröße der Integratorstufe ist, und dass eine Ausgangsgröße der Differenziatorstufe R-mal eine Eingangsgröße der Integratorstufe (1) ist, wobei N eine natürliche Zahl größer 1 ist und R und M natürliche Zahlen sind, dadurch gekennzeichnet, dass die Integratorstufe (1) gemäß einer Integratorstufe des digitalen Filters nach einem der Ansprüche 10–15 ausgestaltet ist, und dass die Differenziatorstufe (2) gemäß einer Differenziatorstufe des digitalen Filters nach einem der Ansprüche 16–20 ausgestaltet ist.
Digitales Filter, wobei eine Integratorstufe des digitalen Filters (15) eingangsseitig mit einer Differenziatorstufe des digitalen Filters (15) gekoppelt ist, dadurch gekennzeichnet, dass die Integratorstufe gemäß einer Integratorstufe des digitalen Filters nach einem der Ansprüche 10–15 ausgestaltet ist, dass die Differenziatorstufe gemäß einer Differenziatorstufe des digitalen Filters nach einem der Ansprüche 16–20 ausgestaltet ist, dass das digitale Filter (15) derart ausgestaltet ist, dass der Addierer der Integratorstufe und der Addierer der Differenziatorstufe zu einem Addierer (11) des digitalen Filters (15) zusammengefasst sind, indem Eingänge des Addierers der Integratorstufe und Eingänge des Addierers der Differenziatorstufe die Eingänge des Addierers (11) des digitalen Filters (15) sind, und dass eine Ausgangsgröße des Addierers (11) des digitalen Filters (15) eine Ausgangsgröße des digitalen Filters ist.