DE102005005021B4

DE102005005021B4 - Verfahren zum digitalen Filtern sowie ein digitales Filter und eine Integratorstufe für ein digitales Filter

Info

Publication number: DE102005005021B4
Application number: DE200510005021
Authority: DE
Inventors: Nana Kender
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2005-02-03
Filing date: 2005-02-03
Publication date: 2009-02-19
Anticipated expiration: 2025-02-04
Also published as: DE102005005021A1

Abstract

Verfahren zum digitalen Filtern, wobei mittels einer Integratorstufe (1), welche eine Übertragungsfunktion

realisiert, gefiltert wird, wobei N eine natürliche Zahl ist, dadurch gekennzeichnet, dass ausgehend von Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, und N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, gleichzeitig bestimmt werden, wobei Q und Q* natürliche Zahlen größer 1 sind und Q* ≤ Q gilt und wobei die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) Q* Zeitschritte direkt hintereinander liegende Ausgangsgrößen der Integratorstufe (1) sind.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum digitalen Filtern sowie eine Integratorstufe für ein digitales Kammfilter.
Die US 4 982 353 beschreibt ein Mehrphasentaktsignal, welches bei einer Unterabtastung im Zeitbereich bei einem digitalen Filter eingesetzt wird.
In 1 ist ein digitales Filter 14 nach dem Stand der Technik dargestellt (vgl. "An Economical Class of Digital Filters for Decimation and Interpolation", E. B. Hogenauer, IEEE Transactions an Acoustics, Speech, and Signal Processing, Vol. ASSP-29, No. 2, April 1981, S. 155–162). Dieses digitale Filter 14 umfasst eine Integratorstufe 1 und eine Differenziatorstufe 2. Eine Eingangsgröße des digitalen Filters 14 ist gleichzeitig eine Eingangsgröße x_I(n) der Integratorstufe 1 und eine Ausgangsgröße des digitalen Filters 14 ist gleichzeitig eine Ausgangsgröße y_D(n) der Differenziatorstufe 2. Eine Eingangsgröße x_D(n) der Differenziatorstufe 2 wird mittels eines Tasters 3 aus einer Ausgangsgröße y_I(n) der Integratorstufe 1 ermittelt. Mit dem Taster 3 wird eine Rate, mit welcher die Eingangsgröße x_I(n) der Integratorstufe 1 beispielsweise von einem Analog-Digital-Wandler erzeugt wird, um einen Faktor R verringert, wodurch die Differenziatorstufe mit einer um diesen Faktor verringerten Rate Eingangsgrößen x_D(n) empfängt. Aus diesem Grund ergibt sich eine Übertragungsfunktion bzw. Systemfunktion des in 1 dargestellten digitalen Filters 14 nach dem Stand der Technik für einen allgemeinen Fall aus der unten dargestellten Gleichung (1).
Dabei ist M eine differentielle Verzögerung pro Stufe der Differenziatorstufe 2, wobei M eine natürliche Zahl ist und in einer Anzahl von Abtastwerten gemessen wird. N ist die Ordnung der Übertragungsfunktion H(z), wobei N bei dem in 1 dargestellten digitalen Filter 14 2 beträgt, d. h. N = 2.
Es sei noch darauf hingewiesen, dass das Hinzufügen der Bezugszeichen für die Ein- und Ausgangsgrößen der Integratorstufe 1 bzw. der Differenziatorstufe 2 in 1 in der angegebenen Form, d. h. beispielsweise mittels x_I(n) und y_D(n), nicht ganz korrekt ist, da die in 1 dargestellte Form des digitalen Filters 14 den Frequenzbereich betrifft, während die dargestellte Form der Ein- und Ausgangsgrößen den Zeitbereich betrifft.
Da, wie bereits vorab ausgeführt wurde, die Rate, mit welcher die Differenziatorstufe 2 die Ausgangsgröße der Integratorstufe 1 übernimmt, geringer ist, als die Rate, mit welcher die Integratorstufe 1 ihre Eingangsgrößen verarbeiten muss, arbeitet die Integratorstufe 1, zumindest für den Fall R > 1, mit einer höheren Taktfrequenz als die Differenziatorstufe 2. Daher ist die Integratorstufe 1 hinsichtlich der Taktfrequenz und damit auch hinsichtlich eines Leistungsverbrauchs kritischer einzuschätzen als die Differenziatorstufe 2. Dies gilt gerade auch hinsichtlich Einschränkungen bzw. Voraussetzungen, welche erfüllt sein müssen, um eine Integratorstufe bzw. ein digitales Filter mittels Schaltungssynthesewerkzeugen zu erstellen.
Deshalb ist es eine Aufgabe der vorliegenden Erfindung, eine Integratorstufe für ein digitales Filter derart zu realisieren, dass die Ansprüche an die Taktfrequenz bzw. die Verarbeitungsgeschwindigkeit von Bauelementen der Integratorstufe im Vergleich zu der Integratorstufe 1 nach dem Stand der Technik verringert werden können.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum digitalen Filtern nach Anspruch 1, eine Integratorstufe für ein digitales Filter nach Anspruch 8 und ein digitales Filter nach Anspruch 15 oder 17 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
Im Rahmen der vorliegenden Erfindung wird ein Verfahren zum digitalen Filtern bereitgestellt, wobei eine digitale Eingangsgröße einer Integratorstufe mittels der Integratorstufe gefiltert wird, um Ausgangsgrößen der Integratorstufe zu bestimmen. Dabei realisiert die Integratorstufe eine Übertragungsfunktion H_I(z), welche unten in Gleichung (2) angegeben ist.
Dabei ist N eine natürliche Zahl. Dabei werden Q* Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei k von 1 bis Q* läuft, abhängig von Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis Q läuft und abhängig von N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, ermittelt. Dabei sind Q und Q* natürliche Zahlen größer 1 und es gilt Q* ≤ Q. Es werden also bis zu Q Ausgangsgrößen der Integratorstufe gleichzeitig abhängig von Q Eingangsgrößen und von N Ausgangsgrößen der Integratorstufe ermittelt, welche Q und mehr Zeitschritte vor den zu ermittelnden bis zu Q Ausgangsgrößen der Integratorstufe liegen.
Wenn jeweils bis zu Q Ausgangsgrößen gleichzeitig ermittelt werden, erfolgt eine Ermittlung dieser bis zu Q Ausgangsgrößen vorteilhafter Weise nur zu jedem Q-ten Zeitschritt. Damit sind Zeitbedingungen von Bauelementen der Integratorstufe vorteilhafter Weise um einen Faktor Q geringer als bei Bauelementen, beispielsweise den Additionselementen 20 in 1, der Integratorstufe 1 nach dem Stand der Technik. Falls weniger als Q Ausgangsgrößen gleichzeitig ermittelt werden, erfolgt die Ermittlung der Ausgangsgrößen dann mindestens zu jedem X-ten Zeitschritt, wobei X (X < Q) eine Anzahl von Ausgangsgrößen ist, welche gleichzeitig ermittelt werden, wenn zu jedem Zeitschritt eine Ausgangsgröße zu ermitteln ist.
Wenn N < Q gilt, kann es sinnvoll sein, zu jedem Q-ten Zeitschritt nur N Ausgangsgrößen der Integratorstufe y_I(n – l + 1), wobei l von 1 bis N läuft, gleichzeitig zu ermitteln. Dies ist beispielsweise sinnvoll, wenn die Ausgangsgrößen der Integratorstufe nicht zu jedem Zeitschritt benötigt werden, wobei dann selbstverständlich dafür gesorgt werden muss, dass zu denjenigen Zeitschritten, zu welchen die Ausgangsgrößen der Integratorstufe benötigt werden, die Ausgangsgrößen auch bestimmt sind.
Vorzugsweise werden die N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, und die Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis Q läuft, kombinatorischen Operationen, welche insbesondere nur aus einer Shift-Operation und einer Negierungsoperation bestehen, unterzogen, bevor die Ergebnisse dieser kombinatorischen Operationen addiert werden, um die Q* Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei k von 1 bis Q* läuft, zu erhalten.
Dabei wird unter einer kombinatorischen Operation jede Operation verstanden, welche mit kombinatorischen Bauelementen, d. h. mit Bauelementen, welche keine Speicherwirkung aufweisen, realisiert werden können. Unter einer Shift-Operation wird eine Schiebe-Operation verstanden, mit welcher eine binär dargestellte Digitalzahl um eine bestimmte Anzahl von Bitpositionen nach links (in Richtung des höchstwertigsten Bits) verschoben wird, wobei die bestimmte Anzahl von rechten Bits der Digitalzahl anschließend jeweils mit 0 aufgefüllt wird. Eine auf einen Wert angewendete Negierungsoperation invertiert den Wert, um das Ergebnis der Negierungsoperation zu erhalten. Anders ausgedrückt, entspricht die Negierungsoperation einer Multiplikation mit dem Faktor –1.
Wenn die N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, und die Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis Q läuft, nur Shift-Operationen und Negierungsoperationen unterzogen werden, bevor sie addiert werden, können die Werte, welche dann schließlich addiert werden, mit einer sehr geringen Verzögerungszeit bestimmt werden, da eine Shift-Operation und eine Negierungsoperation gerade bei Digitalzahlen mit einer sehr geringen Verzögerungszeit im Vergleich zu anderen kombinatorischen Operationen, wie z. B. einer Multiplikation, durchgeführt werden können.
Bei einer Darstellung der Ausgangsgrößen im Zweier-Komplement entspricht eine Negierung einer Ausgangsgröße einer bitweisen Invertierung (jedes Bit der Ausgangsgröße, welches 0 (1) ist, ist nach der bitweisen Invertierung 1 (0)) dieser Ausgangsgröße und einer zusätzlichen Addition mit 1. Diese Addition mit 1 kann bei einem Einsatz von Carry-Save-Addierern zum Addieren der kombinatorischen Operationen unterzogenen Ausgangsgrößen recht elegant dadurch realisiert werden, dass bei einer Stufe eines Carry-Save-Addierers, welcher eine zu negierende Ausgangsgröße zugeführt wird, der entsprechende Carry-Eingang der Stufe auf 1 gesetzt wird. Dadurch wird vermieden, dass zur Realisierung der Addition mit 1 eine Additionsstufe zusätzlich eingeführt werden muss.
Vorteilhafter Weise werden dabei die N Ausgangsgrößen der Integratorstufe y_I(n – Q – l), wobei l von 1 bis N läuft, mittels der kombinatorischen Operationen nicht miteinander verknüpft. Anders ausgedrückt sind niemals zwei oder mehr Ausgangsgrößen der N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, Eingangswerte einer kombinatorischen Operation (z. B. einer Multiplikation), welche dann diese Eingangswerte miteinander verknüpft (z. B. multipliziert).
Auch dieses Merkmal trägt zu einer kurzen Laufzeit zur Ermittlung der Eingangswerte der Addition bei, da kombinatorische Operationen, welche mehrere Größen miteinander verknüpfen (z. B. multiplizieren), eine größere Verzögerungszeit aufweisen, als Operationen, welche keine Verknüpfung von mehreren Größen durchführen.
Wenn die Eingangsgröße der Integratorstufe eine Binärzahl ist, kann eine Shift-Operation um S Bits nach links einer der Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis Q läuft, auch dadurch ausgeführt werden, dass die entsprechende Eingangsgröße bei einem Multibitwort an die S-te Stelle gesetzt wird, wobei die 0-te Stelle bzw. das 0-te Bit des Multibitworts dem niederwertigsten Bit des Multibitworts entspricht. Dabei ist eine Binärzahl, eine Zahl welche nur die Werte 0 und 1 annehmen kann. Dieses Multibitwort kann dann anstelle eines Ergebnisses der Shift-Operation mit restlichen Ergebnissen der kombinatorischen Operationen addiert werden. Selbstverständlich können auch mehrere Shift-Operationen zu einem Multibitwort zusammengefasst werden, sofern ein Parameter S, welcher für die jeweilige Shift-Operation angibt, um wieviel Bits der Eingabewert der Shift-Operation nach links geschoben werden soll, bei allen zu einem Multibitwort zusammengefassten Shift-Operationen unterschiedlich ist.
Da die N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, in der Regel einen Wert größer 1 aufweisen, auch wenn die Eingangsgröße der Integratorstufe eine Binärzahl ist, werden zur Ermittlung der Q* Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei l von 1 bis Q* läuft, sowieso bereits Multibitworte addiert, weshalb ein Aufbau von Multibitwörtern als Ersatz für Shift-Operationen keine zusätzliche Schwierigkeit für die Addition bedeutet. Diese erfindungsgemäße Variante trägt im Gegenteil zu einer kompakten Struktur der Integratorstufe bei.
Im Rahmen der vorliegenden Erfindung wird auch eine Integratorstufe für ein digitales Filter bereitgestellt. Dabei realisiert die Integratorstufe eine Übertragungsfunktion H_I(z), welche oben in Gleichung (2) angegeben ist. Dabei ist N wiederum eine natürliche Zahl. Die erfindungsgemäße Integratorstufe ist derart ausgestaltet, dass sie Q* Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei k von 1 bis Q* läuft, abhängig von Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis Q läuft und abhängig von N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, ermittelt. Dabei sind Q und Q* natürliche Zahlen größer 1, N eine natürliche Zahl und es gilt Q* ≤ Q.
Gemäß einer bevorzugten erfindungsgemäßen Ausführungsform umfasst die Integratorstufe erste und zweite Speichermittel (insbesondere Register), Mittel zur Durchführung kombinatorischer Operationen und Additionsmittel, insbesondere Q* Carry-Save-Addierer. Dabei speichert die Integratorstufe in den ersten Speichermitteln Q – 1 Eingangsgrößen der Integratorstufe x_I(n – k + l), wobei k von 2 bis Q läuft. In den zweiten Speichermitteln speichert die Integratorstufe die N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft. Die Mittel zur Durchführung der kombinatorischen Operationen werden eingangsseitig mit den Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis Q läuft, und den N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, beaufschlagt. Die Ergebnisse, welche durch die Mittel zur Durchführung der kombinatorischen Operationen ermittelt werden, werden den Additionsmitteln zugeführt, mit welchen die Q* Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei k von 1 bis Q* läuft, errechnet werden. Dabei kann die Integratorstufe derart ausgestaltet sein, dass mithilfe der Additionsmittel nur zu jedem Q-ten Zeitschritt die Q* Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei k von 1 bis Q* läuft, bestimmt werden.
Im Rahmen der vorliegenden Erfindung wird auch ein digitales Filter bereitgestellt, welches eine erfindungsgemäße Integratorstufe und eine Differenziatorstufe aufweist, wobei das erfindungsgemäße Filter entweder ein Dezimationsfilter (eingangsseitig die Integratorstufe, ausgangsseitig die Differenziatorstufe) oder ein Interpolationsfilter (eingangsseitig die Differenziatorstufe, ausgangsseitig die Integratorstufe) ist. Dabei ist bei dem Dezimationsfilter nur bei jedem R-ten Zeitschritt eine Ausgangsgröße der Integratorstufe eine Eingangsgröße der Differenziatorstufe, während bei dem Interpolationsfilter eine jeweilige Ausgangsgröße der Differenziatorstufe in R Zeitschritten einmal die entsprechende Eingangsgröße der Integratorstufe ist, während (R – 1)-mal eine Null als die Eingangsgröße der Integratorstufe zugeführt wird, wobei R eine natürliche Zahl ist. Dieser Sachverhalt ist in dem oben angegebenen Dokument von E. B. Hogenauer genauer beschrieben, weshalb es hier nicht weiter vertieft wird.
Wenn R = m·Q und N < Q gilt, wobei m eine natürliche Zahl ist, kann der erfindungsgemäße Dezimationsfilter eine erfindungsgemäße Integratorstufe aufweisen, bei welcher zu jedem Q-ten Zeitschritt nur N Ausgangsgrößen der Integratorstufe y_I(n – l + 1), wobei l von 1 bis N läuft gleichzeitig ermittelt werden.
In diesem Fall werden zwar die Ausgangsgrößen der Integratorstufe y_I(n – m + 1), wobei m von (N + 1) bis Q läuft, nicht ermittelt, aber da die Ausgangswerte nur zu jedem R-ten Zeitschritt (von der Differenziatorstufe) benötigt werden, sind die nicht ermittelten Ausgangsgrößen der Integratorstufe vorteilhafter Weise Ausgangsgrößen, welche nicht benötigt werden.
Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz in mikroelektronischen Schaltungen, um beispielsweise einen Kammfilter zu realisieren. Selbstverständlich ist die Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt.
Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
1 stellt ein Kammfilter zweiter Ordnung nach dem Stand der Technik dar.
2 stellt eine erfindungsgemäße Integratorstufe dar, welche dieselbe Funktion wie die in 1 dargestellte Integratorstufe aufweist.
3 stellt einen auf einen ersten Addierer 10a' fokussierten Ausschnitt einer erfindungsgemäßen Integratorstufe dar, welche der in 2 dargestellten Integratorstufe sehr ähnlich ist.
4a stellt ein erfindungsgemäßes digitales Filter des Dezimationstyps dar, während in 4b ein erfindungsgemäßes digitales Filter des Interpolationstyps dargestellt ist.
In 1 ist ein Kammfilter zweiter Ordnung nach dem Stand der Technik dargestellt, welcher bereits vorab im Detail beschrieben worden ist. Die Integratorstufe 1 dieses Kammfilters realisiert eine Übertragungsfunktion, welche für den Frequenzbereich unten in Gleichung (3) dargestellt ist.
Für den Zeitbereich ergibt sich daraus eine Übertragungsfunktion der Integratorstufe 1, welche in Gleichung (4) dargestellt ist. yI(n) – 2yI(n – 1) + yI(n – 2) = xI(n) (4)
Gleichung (4) nach y_I(n) aufgelöst, ergibt Gleichung (5). yI(n) = xI(n) + 2yI(n – 1) – yI(n – 2) (5)
Ersetzt man nun den Term 2y_I(n – 1) in Gleichung (5) entsprechend durch Gleichung (5), ergibt sich Gleichung (6). yI(n) = xI(n) + 2(xI(n – 1) + 2yI(n – 2) – yI(n – 3)) – yI(n – 2) = xI(n) + 2xI(n – 1) + 3yI(n – 2) – 2yI(n – 3) (6)
Die Gleichung (5) lässt sich wiederum in folgende Gleichung (7) umformen, indem bei jedem Term n durch (n – 1) ersetzt wird. yI(n – 1) = xI(n – 1) + 2yI(n – 2) – yI(n – 3) (7)
Bei den folgenden Ausführungen wird eine Anzahl Q von Eingangsgrößen der Integratorstufe x_I(n + k – 1), wobei k von 1 bis Q läuft, eingeführt, welche eine natürliche Zahl größer 1 ist. Diese Anzahl Q (kurz Q) gibt die Anzahl von Eingangsgrößen der Integratorstufe an, welche zur Ermittlung von bis zu Q Ausgangsgrößen der Integratorstufe in einem Zeitschritt notwendig sind. Die ebenfalls im Folgenden verwendete Zahl N ist die Ordnung der Übertragungsfunktion der Integratorstufe H_I(z).
Mit den Gleichungen (6) und (7) lassen sich zwei bzw. Q Ausgangsgrößen der Integratorstufe y_I(n – k + 1), wobei k von 1 bis 2 bzw. Q läuft, ausgehend von zwei bzw. Q Eingangsgrößen der Integratorstufe x_D(n – k + 1), wobei k von 1 bis 2 bzw. Q läuft, und ausgehend von 2 bzw. N Ausgangsgrößen der Integratorstufe 1 y_I(n – 2 – l + 1) bzw. y_I(n – Q – l + 1), wobei l von 1 bis 2 bzw. N läuft, bestimmen.
Treibt man das Spiel weiter, indem man die jüngste Ausgangsgröße der Integratorstufe auf der rechten Seite der Gleichung (6), d. h. den Term 3y_I(n – 3), wiederum mit Gleichung (5) ersetzt, ergibt sich Gleichung (8). yI(n) = xI(n) + 2xI(n – 1) + 3xI(n – 2) + 4yI(n – 3) – 3yI(n – 4) (8)
Ersetzt man nun in Gleichung (5) bei jedem Term n durch (n – 2), ergibt sich Gleichung (9). yI(n – 2) = xI(n – 2) + 2yI(n – 3) – yI(n – 4) (9)
Damit lassen sich mit den drei Gleichungen (7)–(9) drei bzw. Q Ausgangsgrößen der Integratorstufe 1 y_I(n – k + 1), wobei k von 1 bis 3 bzw. Q läuft, ausgehend von drei bzw. Q Eingangsgrößen der Integratorstufe x_I(n – k + 1), wobei k von 1 bis 3 bzw. Q läuft, und ausgehend von zwei bzw. N Ausgangsgrößen der Integratorstufe 1 y_I(n – 3 – l + 1) bzw. y_I(n – Q – l + 1), wobei l von 1 bis 2 bzw. N läuft, bestimmen.
Selbstverständlich ist es möglich durch weitere Ersetzungen die Anzahl Q weiter zu erhöhen. Damit kann erfindungsgemäß die Anzahl der Q Ausgangsgrößen der Integratorstufe, welche in einem Zeitschritt bzw. Takt der Integratorstufe berechnet werden können, beliebig erhöht werden. Es bleibt festzuhalten, dass zu dieser Berechnung – unabhängig von der Anzahl Q – immer nur N Ausgangsgrößen der Integratorstufe vorliegen müssen, welche allerdings Q Zeitschritte und mehr zurückliegen.
Aus diesem Grund ist es erfindungsgemäß auch möglich nicht zu jedem Zeitschritt die Ausgangsgrößen der Integratorstufe zu bestimmen. Auch für den Fall, dass Q größer als N ist, reicht es aus, wenn zu jedem Q-ten Zeitschritt nur die N Ausgangsgrößen y_I(n – l + 1), wobei l von 1 bis N läuft, bestimmt werden. Da genau diese ermittelten N Ausgangsgrößen y_I(n – l + 1), wobei l von 1 bis N läuft, Q Zeitschritte später diejenigen Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, sind, welche wiederum zur Ermittlung der nächsten N Ausgangsgrößen benötigt werden, werden die nicht bestimmten Ausgangsgrößen der Integratorstufe nicht benötigt. Dieses Vorgehen ist dann sinnvoll und spart bei einer entsprechenden Implementierung der Integratorstufe Resourcen, beispielsweise in Form von Halbleiterfläche, wenn ein Abnehmer der Ausgangsgrößen der Integratorstufe nur zu bestimmten Zeitschritten die Ausgangsgröße der Integratorstufe benötigt.
In 2 ist eine Integratorstufe 1 dargestellt, deren Realisierung auf den Gleichungen (6) und (7) basiert. Damit ist bei der in 2 dargestellten Integratorstufe 1 sowohl Q als auch N gleich 2. Dabei sei angenommen, dass die Eingangsgröße x_I'(n) bzw. x_I(n) der Integratorstufe 1 eine Binärzahl ist.
In einem ersten Register 16 wird jeweils die Eingangsgröße x_I'(n) der Integratorstufe 1 gespeichert, während in zwei zweiten Registern 15 die zwei Ausgangsgrößen y_I(n) und y_I(n – 1) der Integratorstufe 1 gespeichert werden. Außerdem werden die zwei Eingangsgrößen x'(n) und X_I'(n – 1) der Integratorstufe 1 in zwei dritten Registern 18 abgespeichert. Während das erste Register 16 mit einem schnellen Takt 12 getaktet wird, werden die zwei zweiten Registern 15 und die zwei dritten Register 18 mit einem langsamen Takt 13 getaktet, welcher halb so schnell wie der schnelle Takt 12 ist. Genauer gesagt ist der schnelle Takt 12 um den Faktor Q schneller als der langsame Takt 13.
Es sei angemerkt, dass die Abspeicherung der Eingangsgrößen x_I'(n) und x_I'(n – 1) der Integratorstufe in den zwei dritten Registern 18 keinen Einfluss auf die Übertragungsfunktion H_I(z) der Integratorstufe 1 besitzt. Dagegen führt das Abspeichern der Ausgangsgrößen in den zwei zweiten Registern 15, welche mit dem langsamen Takt 13 getaktet werden, dazu, dass Werte an den Ausgänge der zwei zweiten Registern 15 jeweils um zwei Zeitschritte im Verhältnis zu Werten an ihren Eingängen verschoben sind. Also stehen an den Ausgängen der zwei zweiten Registern 15 die Ausgangsgrößen y_I(n – 2) und y_I(n – 3) bereit.
Einem ersten Carry-Save-Addierer 10a der Integratorstufe 1 wird die Eingangsgröße x_I(n – 1), die mittels eines Negierers 4 negierte Ausgangsgröße y_I(n – 3) und die mittels einer Schiebevorrichtung 17 um 1 nach links geschobene Ausgangsgröße y_I(n – 2) zugeführt, wodurch mit Hilfe des ersten Addierers die Gleichung (7) realisiert wird. In ähnlicher Weise wird einem zweiten Carry-Save-Addierer 10b der Integratorstufe die Eingangsgröße x_I(n), die um 1 nach links verschobene Eingangsgröße x_I(n – 1), die Ausgangsgröße y_I(n – 2) sowie nochmals die mit der Schiebervorrichtung 17 um 1 nach links verschobene Ausgangsgröße y_I(n – 2) und die mittels des Negierers 4 und anschließend mit einer Schiebevorrichtung 17 um 1 nach links verschobene Ausgangsgröße y_I(n – 3) zugeführt. Damit wird mit Hilfe des zweiten Addierers 10b die Gleichung (6) zur Ermittlung der Ausgangsgröße y_I(n) realisiert.
Die Zuführung der Eingangsgröße x_I(n) und der um 1 nach links verschobenen Eingangsgröße x_I(n – 1) erfolgt dabei mittels einer Bitzusammenstellung 11 der Integratorstufe bzw. mit einem Multibitwort. Dazu bildet die Eingangsgröße x_I(n) das 0-te Bit und die Eingangsgröße x_I(n – 1) das 1-te Bit des Multibitworts, welches mit der Bitzusammenstellung 11 zusammengesetzt wird. Da die Eingangsgröße x_I(n – 1), welche voraussetzungsgemäß eine Binärzahl ist, das 1-te Bit bzw. die erste Stelle des Multibitworts bildet, ist dadurch eine Shift-Operation bzw. Verschiebung um 1 nach links (was einer Multiplikation mit 2 entspricht) realisiert. Da die Eingangsgröße x_I(n) das 0-te Bit bzw. die nullte Stelle des Multibitworts bildet, wird die Eingangsgröße x_I(n) quasi unverändert mittels desselben Multibitworts dem zweiten Addierer 10b zugeführt.
Es bleibt festzuhalten, dass im Gegensatz zu einer Integratorstufe nach dem Stand der Technik, wie sie in 1 dargestellt ist, bei welcher alle Bauelemente der Integratorstufe, wie beispielsweise das Additionselement 20, mit dem schnellen Takt betrieben werden, bei der in 2 dargestellten Integratorstufe nur das erste Register 16 mit dem schnellen Takt 12 betrieben wird, während alle anderen Bauelemente, wie z. B. die zweiten und dritten Register 15, 18 oder die beiden Carry-Save-Addierer 10a, b mit dem langsamen Takt 13 arbeiten können.
Weiterhin sei angemerkt, dass die in 2 dargestellte Integratorstufe 1 mittels einer im Folgenden genauer ausgeführten kleinen Änderung auch für Eingangsgrößen, welche Multibitwörter sind, einsetzbar ist. Die Änderung betrifft nur die Bitzusammenstellung 11, welche derart zu ersetzen ist, dass die Eingangsgröße x_I(n) direkt zu dem zweiten Addierer 10b geführt wird, während die Eingangsgröße x_I(n – 1) über eine weitere Schiebevorrichtung (nicht dargestellt) der Integratorstufe, welche die Eingangsgröße x_I(n – 1) um 1 nach links verschiebt, dem zweiten Addierer 10b zugeführt wird.
In 3 ist ein auf einen ersten Addierer 10a' fokussierender Ausschnitt einer weiteren Integratorstufe dargestellt, welche der in 2 dargestellten Integratorstufe 1 sehr ähnlich ist. Der Unterschied besteht darin, dass die Ausgangsgröße y_I(n) der Integratorstufe 1 bei der in 3 dargestellten Integratorstufe aus Teilausgangsgrößen, nämlich aus einer Summe s_I(n) und einem Übertrag c_I(n), zusammengesetzt ist. Deshalb ist auch eine Anzahl der zweiten Register 15' in 3 doppelt so groß wie in 2, so dass neben dem Eingangswert x_I(n – 1) die Ausgangswerte c_I(n – 2), c_I(n – 3), s_I(n – 2) und s_I(n – 3) am Carry-Save-Adierer 10a' anliegen.
In 4a ist ein Dezimationsfilter 14 dargestellt, welches eingangsseitig eine Integratorstufe 1 und ausgangsseitig eine Differenziatorstufe 2 aufweist, wobei eine Eingangsgröße x_D(n) der Differenziatorstufe 2 mittels eines Tasters 3 von einer Ausgangsgröße y_I(n) der Integratorstufe 1 derart gespeist wird, dass nur jede R-te Ausgangsgröße y_I(n) der Integratorstufe 1 die Eingangsgröße x_D(n) der Differenziatorstufe 2 ist. Dabei ist die Integratorstufe 1 erfindungsgemäß, wie vorab beschrieben, aufgebaut.
In 4b ist dagegen ein Interpolationsfilter 14' dargestellt, welches eingangsseitig eine Differenziatorstufe 2' und ausgangsseitig eine Integratorstufe 1' aufweist, wobei eine Eingangsgröße x_D(n) der Integratorstufe 1' mittels eines Tasters 3' von einer Ausgangsgröße y_D(n) der Differenziatorstufe 2' derart gespeist wird, dass die Ausgangsgröße y_D(n) in R Zeitschritten bzw. zu R Taktperioden der Integratorstufe 1' einmal die Eingangsgröße x_I(n) der Integratorstufe 1' bildet, während (R – 1)-mal eine Null als die Eingangsgröße x_I(n) der Integratorstufe 1' eingespeist wird. Dabei ist die Integratorstufe 1' erfindungsgemäß, wie vorab beschrieben, aufgebaut.

Claims

Verfahren zum digitalen Filtern, wobei mittels einer Integratorstufe (1), welche eine Übertragungsfunktion
realisiert, gefiltert wird, wobei N eine natürliche Zahl ist, dadurch gekennzeichnet, dass ausgehend von Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, und N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, gleichzeitig bestimmt werden, wobei Q und Q* natürliche Zahlen größer 1 sind und Q* ≤ Q gilt und wobei die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) Q* Zeitschritte direkt hintereinander liegende Ausgangsgrößen der Integratorstufe (1) sind.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, und die Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, kombinatorischen Operationen unterzogen werden, wobei Ergebnisse dieser kombinatorischen Operationen addiert werden, um die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, zu bestimmen.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die kombinatorischen Operationen ausgewählt sind aus einer Operationsmenge, welche nur aus einer Shift-Operation und einer Negierungsoperation besteht.
Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, mittels der kombinatorischen Operationen nicht miteinander verknüpft werden.
Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Eingangsgröße (x_I(n)) der Integratorstufe (1) eine Binärzahl ist, und dass eine Shift-Operation einer der Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis d läuft, um S Bits ausgeführt wird, indem die entsprechende Eingangsgröße bei einem Multibitwort an die S-te Stelle gesetzt wird, wobei die 0-te Stelle das niederwertigste Bit des Multibitworts ist, wobei dieses Multibitwort dann anstelle eines Ergebnisses der Shift-Operation mit restlichen Ergebnissen der kombinatorischen Operationen addiert wird, wobei S eine natürliche Zahl ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, nur zu jedem Q-ten Zeitschritt bestimmt werden.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass für den Fall, dass N < Q gilt, nur N Ausgangsgrößen der Integratorstufe (1) y_I(n – l + 1), wobei l von 1 bis N läuft, zu jedem Q-ten Zeitschritt bestimmt werden
Integratorstufe für einen digitalen Filter (14), welche eine Übertragungsfunktion
realisiert, wobei N eine natürliche Zahl ist, dadurch gekennzeichnet, dass die Integratorstufe (1) derart ausgestaltet ist, dass die Integratorstufe (1) von Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, und N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, gleichzeitig bestimmt, wobei Q und Q* natürliche Zahlen größer 1 sind und Q* ≤ Q gilt und wobei die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) Q* Zeitschritte direkt hintereinander liegende Ausgangsgrößen der Integratorstufe (1) sind.
Integratorstufe nach Anspruch 8, dadurch gekennzeichnet, dass die Integratorstufe (1) erste Speichermittel (16) umfasst und derart ausgestaltet ist, dass die Integratorstufe (1) in den ersten Speichermitteln (16) [Q – 1] Eingangsgrößen (x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 2 bis Q läuft, bereitstellt, dass die Integratorstufe (1) zusätzlich zweite Speichermittel (15) umfasst und derart ausgestaltet ist, dass die Integratorstufe (1) in den zweiten Speichermitteln (15) die N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, bereitstellt, dass die Integratorstufe (1) außerdem Mittel zur Durchführung kombinatorischer Operationen (4, 11, 17) umfasst und derart ausgestaltet ist, dass die Mittel zur Durchführung kombinatorischer Operationen (4, 11, 17) eingangsseitig die Q Eingangsgrößen (x_I(n) ... x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, und die N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, empfangen, und dass die Integratorstufe ferner Additionsmittel (10a/b) umfasst und derart ausgestaltet ist, dass den Additionsmitteln (10a/b) Ausgänge der Mittel zur Durchführung kombinatorischer Operationen (4, 11, 17) eingangsseitig zugeführt sind und dass die Additionsmittel (10a/b) die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, bestimmen.
Integratorstufe nach Anspruch 9, dadurch gekennzeichnet, dass die Integratorstufe (1) derart ausgestaltet ist, dass nur zu jedem Q-ten Zeitschritt die Additionsmittel (10a/b) die Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, bestimmen und die zweiten Speichermittel (15) die N Ausgangsgrößen (y_I(n – 2), y_I(n – 3)) der Integratorstufe (1) y_I(n – Q – l + 1), wobei l von 1 bis N läuft, abspeichern.
Integratorstufe nach Anspruch 9, dadurch gekennzeichnet, dass für den Fall, dass N < Q gilt, die Integratorstufe (1) derart ausgestaltet ist, dass nur zu jedem Q-ten Zeitschritt die Additionsmittel nur N Ausgangsgrößen der Integratorstufe (1) y_I(n – l + 1), wobei l von 1 bis N läuft, bestimmen und die zweiten Speichermittel die N Ausgangsgrößen der Integratorstufe y_I(n – Q – l + 1), wobei l von 1 bis N läuft, abspeichern.
Integratorstufe nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Integratorstufe dritte Speichermittel (18) umfasst und derart ausgestaltet ist, dass die dritten Speichermittel die Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, bereitstellen und dass nur zu jedem Q-ten Zeitschritt die dritten Speichermittel (18) die Q Eingangsgrößen (x_I(n), x_I(n – 1)) der Integratorstufe (1) x_I(n – k + 1), wobei k von 1 bis Q läuft, abspeichern.
Integratorstufe nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Additionsmittel aus Q* Carry-Save-Addierern (10a/b) bestehen, wobei die Integratorstufe (1) derart ausgestaltet ist, dass jeder Carry-Save-Addierer (10a/b; 10c/d) eine der Q* Ausgangsgrößen (y_I(n), y_I(n – 1)) der Integratorstufe (1) y_I(n – k + 1), wobei k von 1 bis Q* läuft, bestimmt.
Integratorstufe nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass die Integratorstufe (1) zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7 ausgestaltet ist.
Digitales Filter, wobei das digitale Filter (14) eine Integratorstufe (1), welche eine Übertraunsfunktion
realisiert, und eine Differenziatorstufe (2), welche eine Übertragungsfunktion H_D = (1 – z^–RxM)^N realisiert, umfasst und derart ausgestaltet ist, dass eine Eingangsgröße des digitalen Filters (14) auch eine Eingangsgröße (x_I(n)) der Integratorstufe (1) und eine Ausgangsgröße des digitalen Filters (14) auch eine Ausgangsgröße (y_D(n)) der Differenziatorstufe (2) ist, und dass nur jede R-te Ausgangsgröße (y_I(n)) der Integratorstufe (1) eine Eingangsgröße (x_D(n)) der Differenziatorstufe (2) ist, wobei M, N und R natürliche Zahlen sind, dadurch gekennzeichnet, dass die Integratorstufe (1) gemäß einer Integratorstufe nach einem der Ansprüche 8 bis 14 ausgestaltet ist.
Digitales Filter nach Anspruch 15, dadurch gekennzeichnet, dass R gleich Q oder gleich einem natürlichen Vielfachen von Q ist, und dass die Integratorstufe gemäß einer Integratorstufe nach Anspruch 11 und einem der Ansprüche 8 bis 14 ausgestaltet ist.
Digitales Filter, wobei das digitale Filter (14') eine Integratorstufe (1'), welche eine Übertragungsfunktion
realisiert, und eine Differenziatorstufe (2'), welche eine Übertragungsfunktion H_D = (1 – z^–RxM)^N realisiert, umfasst und derart ausgestaltet ist, dass eine Eingangsgröße des digitalen Filters (14') auch eine Eingangsgröße (x_D(n)) der Differenziatorstufe (2') und eine Ausgangsgröße des digitalen Filters (14') auch eine Ausgangsgröße (y_I(n)) der Integratorstufe (1') ist, und dass ein Ausgangsgröße (y_D(n)) der Differenziatorstufe (2') R-mal eine Eingangsgröße (x_I(n)) der Integratorstufe (1') ist, M, N und R natürliche Zahlen sind, dadurch gekenneichnet, dass die Integratorstufe (1') gemäß einer Integratorstufe nach einem der Ansprüche 8 bis 14 ausgestaltet ist.