DE2642139A1 - Interpolier-dezimierschaltung zur erhoehung oder erniedrigung einer digitalen abtastfrequenz - Google Patents
Interpolier-dezimierschaltung zur erhoehung oder erniedrigung einer digitalen abtastfrequenzInfo
- Publication number
- DE2642139A1 DE2642139A1 DE19762642139 DE2642139A DE2642139A1 DE 2642139 A1 DE2642139 A1 DE 2642139A1 DE 19762642139 DE19762642139 DE 19762642139 DE 2642139 A DE2642139 A DE 2642139A DE 2642139 A1 DE2642139 A1 DE 2642139A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- input
- clock
- signal
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims description 36
- 238000012545 processing Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 3
- 238000004364 calculation method Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000234282 Allium Species 0.000 description 1
- 235000002732 Allium cepa var. cepa Nutrition 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
UMBACH · V\/ESER · BERGEN · KRAMER
ZWiRNER · HiRGCH
PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN
Postadresse München: Patentconniil G NUinchoii IA Radockoslraße 43 Telefon (039) S856O5/G£36Ü4 Telex 05 ?12313
Ese Wiesb.vlsn: Paientconsul! 62WiPSbOdOn Soan°nb?-rger Slrafie 45 Telefon (G0121) 562943/56199S Telex (M-186237
Western Electric Company
Incorporated $
New York, N.Y., 10007, USA Crochiere, R.E. 2-7
Interpolier-Dezimierschaltung zur Erhöhung oder Erniedrigung
einer digitalen Abtastfrequenz
einer digitalen Abtastfrequenz
Die Erfindung betrifft eine Signalverarbeitungsanordnung zur Veränderung
einer digitalen Abtastfrequenz mit einer Einrichtung zur Speicherung einer Folge von Q nacheinander auftretenden Signalabtastwerten, mit einem
Multiplizierer zur Multiplikation jedes Signalabtastwertes der gespeicherten Folge von Signal abtastwerten mit einem vorgewählten Koeffizienten g.(n) aus einer entsprechenden Folge von Koeffizienten, und mit einem Akkumulator zur Akkumulierung der Ausgangssignale des Multip!izierers.
Multiplizierer zur Multiplikation jedes Signalabtastwertes der gespeicherten Folge von Signal abtastwerten mit einem vorgewählten Koeffizienten g.(n) aus einer entsprechenden Folge von Koeffizienten, und mit einem Akkumulator zur Akkumulierung der Ausgangssignale des Multip!izierers.
Es handelt sich also erfindungsgemäß um eine Anordnung zur Verwirklichung
digitaler Inierpolaioren und Dezimatoren, die Schaltungen zur Erhöhung
bzw. Erniedrigung einer digitalen Abtastfrequenz darstellen.
bzw. Erniedrigung einer digitalen Abtastfrequenz darstellen.
7098U/06BB
Mit zunehmender Anzahl von Anwendungsn digitaler Verfahren bei der
Signalverarbeitung hat sich ein Bedürfnis nach einer wirkungsvollen Umsetzung
zwischen verschiedenen Abtastfrequenzen "ergeben. Eine Anordnung zur Erhöhung oder Erniedrigung der Abtastrate eines digitalen Systems
ist beispielsweise bei der Umwandlung des Codeformais eines Digitalsignais
erforderlich, wie beispielsweise bei der Umwandlung aus der Delta-Modulation
bei einer ersten Abtastrate in eine Pulscodemodulation mit einer zweiten Abfastrate. Eine andere Anwendung ist die Sprachübertragung
in einem Analyse-Synthese-System,, beispielsweise einem Vocoder bei
dem eine Herabsetzung der Abtastrate im Hinblick auf eine Übertragung mit hohem Wirkungsgrad und eine Erhöhung der Abtastrate zur empfangsseitigen
Wiedergewinnung der Sprache erforderlich sind.
Eine weitere Anwendung^ die von Bellanger, Daguet und Lepagnol in
einem Aufsatz "Interpolation, Extrapolation and Reduction of. Computational Speed in Digital Filters" in der Zeitschrift IEEE Transactions
on Acoustics^ Speech and Signal Processing^ Band ASSP-22, Nr. 4,
August 1974, Seifen 231-235 erläutert wird, ist die wirkungsvolle
Realisierung von Digital filtern mit endlichem Impulsansprechen (FIR)
durch vielstufige Dezimatoren und Interpolaforen. Bei dem Filter nach Belanger et al wird die Abfastrate zunächst herabgesetzt, das Signal
709814/ΟδδΒ
dann g-sfiUert und danach die Abtaötrate auf die des 'jr?r----.!i-.!-,lichen Signals
erhöhi. Die Verringerung der Ahiashaie ist bei Balang-w ·.·: d ,α'Λ vie!-
stufigen Dezimierschcilungen verwirklicht worden, bsi r';!r>&n es sich um
Halbband-Filter handelt, wobei jedes Filter die Abtast rc to mri den Faktor
Zwei verringert. Entsprechend der Veröffentlichung von ßeian&er et al
wurde die frequenz auf die ursprünoliehe Abrasifrequenz durch ein umgekehrtes
Verfahren erhöht, das wied' ;:.'m eine Interpolierung um den Faktor
Zwei in jeder Stufe benutzt.
Schafer und Rabiner haben in einem Aufsatz "A Digital Signal Processing
Approach to Interpolation" in der Zeitschrift "Proceedings of the IEEE,"
Band 61, Nr. 6, Juni 1973, Seiten 672-702 gezeigt, daß eine Dezimierung
und Interpolierung wirkungsvoll unter Verwendung von FIR-Fiitern erreicht
werden kann. Außerdem zeigen Schafer und Rabiner In dem genannten Aufsatz,
daß die Umwandlung der Abtastfrequenz zwischen irgendeinem rationellen Verhältnis von Abtasifrequenzen wirkungsvoll in einem zweistufigen
Verfahren durchgeführt werden kann, das aus einer ganzzahligen
Erhöhung der Abtastfrequenz gefolgt von einer ganzzahl igen Erniedrigung der Abiastfrequenz besteht.
Nach dem Stand der Technik ist zwar bekannt, daß eine einstufige oder
7098H/0685
mehrstufige Interpolierung und Dezimierung zu einem guten rechnerischen
Wirkungsgrad führt, es ist aber keine Interpolier- oder Dezimierschaltung geschaffen worden, die sich durch einen verhältnismäßig einfachen Schaltungsaufbau
realisieren läßt. So sind die nach dem Stand der Technik vorgesehenen
Verwirklichungen, beispielsweise das FIR-FiIier nach Belanger
et al von kompliziertem Aufbau, da dort Signale mit mehreren unterschiedlichen Abtastfrequenzen beteiligt sind und außerdem Schaltmittel benötigt
weiden, die eine wirkungsvolle Überwachung ermöglichen, wenn bestimmte Multiplikationen durchgeführt werden müssen. Darüberhinaus sind die bekannten
Schaltungen generell für bestimmte Anwendungen ausgelegt worden und waren nicht für eine weit gestreute Verwendung geeignet.
Demgemäß besteht eines der Ziele der Erfindung darin, Dezimier- und Interpolierschaltungen
zu realisieren, die bei einer großen Vielfalt von Anwendungen der digitalen Verarbeitung benutzt werden können.
Darüberhinaus besteht ein Ziel der Erfindung in der Verwirklichung von
Dezimier- und Interpolierschaltungen, bei denen zur Verwirklichung der erforderlichen Signalmultiplikationen weder komplizierte Schaltungsanordnungen
erforderlich sind, die mit verschiedenen Abtastfrequenzen betrieben werden, noch komplizierte logische Schaltungsanordnungen.
70981 4/0685
Zur Erreichui'O dieser Ziele ο<Λ\\ die ilrfind-jng aus von einer Signalverarbeiiungsanordn'jnfj
der ein^cin^s gena :x.^\ Art und ist gekennzeichnet
durch einen Speicher zur Speicherung von L Folgen von Koeffizienten
g (n) , i =0, 1 ... (L-I), von denen jerie Folge Q Elemente hat und
i
das k-te Element für k - 0r 1 ... (Q-I) = H(KL + (iM) θ L) ist, wobei
h die Koeffizienten eines Filters direkter Form mit endlichem Impuisansprechen (FIR-Filfer) und der Ansprechlänge N für Einheitsabtastwerte
sind, M eine vorgewählte Konstante der Signalverarbeitungsanordnung
darstellt und (iM) Θ L den Wert(iM) ausgewertet für den Modulus L bezeichnet,
und durch eine Foigeschaltung zum sequentiellen Anlegen jeder Folge von Koeffizienten g.(n) an einen ersten Eingang des Multiplizierers.
Es handelt sich also erfindungsgemäß um eine Schaltung, die in ihrem
Aufbau der direkten Realisierung eines Filters mit endlichem Impulsansprechen
(FIR)· ähnelt. Entsprechend der Erfindung sind die Filterkoeffizienten
Funktion der gewünschten Dezimier- und Interpolierfaktoren. Genauer gesagt, die Interpolier-Dezimierschaltung nach der Erfindung
verwendet L Gruppen von Filterkoeffizienten, wobei L der gewünschte Interpolierfaktor ist und eine bestimmte Gruppe von Koeffizienten benutzt
wird, um den Wert jedes Punktes des Ausgangssignals zu bestimmen.
7098U/0685 bad original
2842139
Jede Gruppe von Koeffizienten h* in ~~".:. : L: r sichere ipheii gespeichelt,
wobei die Koeffiz!onion innerhalb jedar 2γ·.;.;;·.··3 nach ainar besonderen,
vorbestimmten Reihenfolge so ang-xrrdncr ^H. uaß eine sequentielle Adressierung
sowohl der Ejngangssigr:tildaren als auch der gespeicherten Koeffizienten
möglich ist. Ausführup.fpbeispiele in Form einer einstufigen Interpolator-Dezimatorschaltung
sov/ie vie'stufiger Dezimaiorschaltungen und
Interpolatorschaltuncfsn zur Verwirklichung eines Schmalband-FIR-Filters
sind vorgesehen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben.
Es zeigen:
Fig. 1 das Blockschaltbild einer Al !zweck- Interpolator-
Dezimatorschaltung zur Erläuterung der Erfindung;
Fig. 2 ein Ausführungsbeispiel einer einstufigen Interpola-
tor-Dezimatorschaliung nach der Erfindung;
Fig. 3 das Zeitdiagramm der-einstufigen Inferpolotor-Dezi-
matorschaltung nach Fig. 2;
7098U/Ö685
Fig. 4 vielsiufige Ausführungsbeispiele der Erfindung,.
die als Schrnalband-RR-Filter benutzt werden.
Fig. 1 zeigt eine Schaltung zur Änderung der Abtastfrequenz eines zugeführten
Signals um den Faktor L/M. Der Fachmann erkennt,, daß es sich
dabei um eine Interpolierschaliung in Reihe mit einer Dezimierschaltung handelt, bei der das Interpolier-Tiefpaßfilter und das Dezimier-Tiefpaßfilfer
in einem einzigen Tiefpaßfilter 13 kombiniert worden sind. Da die
Schaltung gemäß Fig. 1 zunächst die Abtastfrequenz um einen ganzzahÜ-gen
Faktor L erhöht und danach um einen ganzzahligen Faktor M erniedrigt, ergibt sich, daß der Urnwandlungsfakror für die Abtastfrequenz bei dieser
Schaltung L/M beträgt. Demgemäß handelt es sich bei der Schaltung nach Fig. 1 um eine allgemeine Interpol ier-Dezimierschaltung, bei der der
Interpolier- oder Dezimierfaktor bestimmt ist durch L und M. Wenn demgemäß L = 1 ist, so wird die Schaltung eine aanzzahlige Dezimierschaltung,
und wenn M = I ist, so wird die Schaltung eine typische ganzzahlige
lnferpolierschaltung„
Im Betrieb wird bei der Schaltung nach Fig. 1 ein digitales Eingangssignal
mit einer Abtastfrequenz f an den Eingangsanschluß 11 angelegt. Die
Schaltung 12 zur Erhöhung der Abtastfrequenz erhöht die Abtastfrequenz
709814/0685
auf den Wert Lf , indem sie L-I Abtastwerte mit dem Wert Null zwischen
r
die Abiastwerte des Eingangssignals x(n) einfügt. Das sich ergebende Signal,
das in Fig. 1 mit w(n) bezeichnet ist, durchläuft das Tiefpaßfilter
13 zur Erzeugung des mit v(n) bezeichneten Signals. Das Tiefpaßfilter 13
ist vorzugsweise ein FIR-Filter, das in üblicher direkter Form verwirklicht
wird, da sich auf diese Weise Einsparungen bei der Berechnung erzielen
lassen. Wenn das Filter 13 ein FIR-Filfer ist, so steht das Signal v(n)
zum Signal w(n) durch folgende Gleichung in Beziehung
N-I
v(n)=2 himMn-m), (1)
v(n)=2 himMn-m), (1)
m=o
wobei hfm), Hi=O, 1, ...., N-I die Filterkoeffizienten und N die
Dauer für das Ansprechen des Filters 13 bei Einheitsabtastwerten sind.
Die Schaltung 14 zur Verringerung der Abtastfrequenz erzielt diese Verringerung
im Effekt dadurch, daß jeder M-te Abtastwert des interpolierten Signals v(n) ausgewählt wird. Demgemäß besitzt das zum Ausgangsanschluß 16 gegebene Signal die Abtastfrequenz (L/M)f , wobei L und
M so gewählt werden können, daß sich eine Dezimierung oder Interpolierung
um jede rationelle Zahl ergibt.
7098U/0B85
Mt
Aus Gleichung (1) laßt sich erkennen, dall die Berechnung eines Ausgangspunktes
allein auf vergangenen und gegenwärtigen Weiten von v/(n) und nicht von vergangenen Werten irgendweicher internen FÜtervariablen
abhängt. Demgemäß brauchen die Filterberechnungen nur für jedes M-te Ausgangssignal durchgeführt werden. Außerdem muß, da das
Signal w(n) nur für jeden L-ten Eingangspunkt nicht Null ist, nur eine einzige Multiplikation und Addition für jeden L-ten Eingangspunkt durchgeführt
werden. Demgemäß ist bei der Interpolier-Dezimierschalfung nach
Fig. 1 die tatsächliche Anzahl der von der Schaltung durchgeführten Multiplikationen
und Additionen gleich N/(LM) je Ausgangsabfastwert anstelle
von N, wie man anhand einer oberflächlichen Prüfung von Gleichung (I)
annehmen würde.
Die Interpolier-Dezimierschaltung nach Fig. 1 könnte zv/ar unter Verwendung
von bekannten Interpolier-Dezimier- und Filterschaltungen realisiert werden, aber eine solche Verwirklichung ist im allgemeinen
außerordentlich kompliziert, da Signale unterschiedlicher Abtastfrequenzen beteiligt sein würden und außerdem eine Verfolgung der jeweils erforderlichen
speziellen Multiplikationen nötig wäre.
Unter Anwendung der Grundgedanken der Schaltung nach Fig. 1 wurde
709814/0685
-ff
festgestellt, daß eine genereile Interpoliep-Dezimierschaltung durch
einen verhältnismäßig einfachen Schaltungsaufbau realisiert werden
kann, der der direkten Verwirklichung eines FIR-Filters entspricht.
■ Wenn die Ansprechdauer des Tiefpaßfilters 13 für Einheitsabtastwerte
N Abtastwerte betragt, so haben L-I von jeweils L Abtastwerten des
Signals w(n) den Wert Null, so daß die Berechnung proportional zu N/L
ist, da das Einheitsabtastwert-Ansprechen etwa N/L von Null abweichende
Abtastwerte umfaßt. Wenn N zu N=QL gewählt wird, wobei Q eine vorbestimmte ganze Zahl ist, dann umfaßt das Einheitsabtastwert-Ansprechen
genau Q von Null abweichende Abtastwerte des Signals w(n) für jeden Filterzyklus. Man erkennt, daß diese Bedingung leicht erfüllt
werden kann, da an h(n) eine kleine Anzahl von Koeffizienten mit dem Wert Null angehängt werden kann, bis N=QL ist. Definiert
man N auf diese Weise, so stellt man fest, daß jeder Ausgangspunkt y(n) die Form .
Q-I
y{n) = £ h(kL + (nM) Φ L) χ(ΐψ^] ~ k) .{2)
k=0 L
hat, wobei (nM) © L steht für nM modulo L, G~^J steht für ~ t
aufgerundet auf die nächstgrößere ganze Zahl, und die Folge h(n), η = 0, 1, , N-I die Koeffizienten des FIR-Filters direkter Form
7098U/0685
4t
(oder in äquivalenter Weise die Abtcstwerte seines impulsansprechens)
enthält.
• Aus Gleichung (2) läßt sich entnehmen, daß zur Berechnung jedes Ausgangspunktes
y(n) das Signal x(n) sequentiell für Q seiner Werte adressiert wird und daß fiVi+1 )M/L| - [nM/Lj neue Eingangsabtastwerte für
die Berechnung des nächsten Ausgangspunktes y(n)+l erforderlich sind. Prüft man den Ausdrück für h(n) in Gleichung (1), so zeigt sich, daß
bei der Berechnung jedes Ausgangsabtastwertes y(n) der Ausdruck h(n) adressiert werden muß durch (l<L+(nM) Θ L). Demgemäß kann h(n) nur
dann sequentiell adressiert werden, wenn die Abtastwerte von h(n) in einer geeignet verwürfelten Reihenfolge gespeichert sind. D.h., zur
Bestimmung von y(0) wird die Folge von Q Abtastwerten gn(n) = h(0),
h(L) .. ., h((Q-1 )L) erforderlich. Zur Bestimmung von y(l ) ist die Folge
von Q Abtastwerten g] (n) = h(M Θ L), h(L+M Θ L, .. .h((GH )L+M Θ L)
erforderlich, während zur Berechnung von y(L~l) die Folge von Q Abtastwerten
g ^ (n)=h(((L-I)M) θ L), h(L+((L-l )M) Θ L), ....,
h((Q-l)L + ((L-I)M) θ L) benötigt wird. Schließlich ist zur Berechnung
von y(L) wiederum die Folge g^(n) erforderlich, und derZyklus wiederholt
sich.
7098U/0885
Fig. 2 zeigt ein Ausführungsbeispiel der Erfindung, bei dem unier Verwendung
der oben erläuterten Grundgedanken eine Allzweck-Interpolier-Dezimierschaltung
verwirklicht wird. Gemäß Fig. 2 werden Q Abtastwerte des Eingangssignals im Schieberegister 27 und die Koeffizienten in der oben
angegebenen verwürfelten Reihenfolge im Speicher 41, beispielsweise
einem Festwertspeicher (ROM) bekannter Art gespeichert.
Ein bestimmter Ausgangsabtastwert y(n) wird berechnet, indem sequentiell
ein Eingangsabtastwert vom Schieberegister 27 und der entsprechende Koeffizient vom Speicher 41 zu den Eingangsanschlüssen des Multiplizierers
29 gegeben werden. Das Produkt aus dem Eingangsabtastwert und dem Koeffizienten
wird zum Akkumulator 31 übertragen, der eine übliche Akku- . mulatorschaltung sein kann, die normal erweise einen Addierer und ein
Register enthält. Dabei wird der im Register enthaltene Wert zv dem ankommenden
Signal addiert und die sich ergebende Summe wieder im Register gespeichert. Der Multiplizierer 29 kann irgendeine Multiplizierschaltung
bekannter Art sein, die das im jeweiligen Ausführungsbeispiel
verwendete Digitalformat verarbeiten kann.
Die Arbeitsweise der Schaltung nach Fig. 2 läßt sich am besten verstehen,
wenn man annimmt, daß ein bestimmter Ausgangsabtastwert y(n -1) gerade
7098U/ÖS85
bestimmt worden ist und die Schaltung in die Folge zur Bestimmung des
Ausgangsabtastwertes y(n) eintritt. Zu Beginn jeder solchen Folge sind die Signalabtastwerte, die während der Berechnung von y(n-l) eingetroffen
sind, im Pufferspeicher 22 enthalfen, der irgendeine Speicherschaltung
bekannter Art mit ausreichender Kapazität sein kann. Beim Einspeichern jedes der am Eingangsanschluß 21 ankommenden Signale im
Speicher 22 v/ird ein Zähler 23 um einen Zählwerf weitergeschalfet und
eine Adressenschaltung 24 überträgt jeden Eingangsabfastwert zu einer
getrennt adressierbaren Speicherstelle im Pufferspeicher 22. Zu Beginn
jeder gegebenen Folge enthält also der Zähler 23 die Anzahl der Eingangsabtastwerfe,
die im Pufferspeicher 22 enthalten sind und für die neue Berechnungsfolge in das Schieberegister 27 eingegeben werden müssen.
Außerdem hat am Ende der vorhergehenden Folge der Q-Zähler 38 der Folgeschaltung 32 den Zählwert Q erreicht und veranlaßt die Wählerschaltung
26, den Eingang des Schieberegisters 27 mit dem Pufferspeicher 22 zu verbinden.
Die Berechnungsfolge wird durch die Rückwärtszählschaltung 35 eingeleitet,
die von der (an den Anschluß 34 angelegten) Haupttaktfrequenz Lf der Anlage nach rückwärts zählt, um ein Signal der Frequenz τ·, f
zu liefern, d.h., die Rückwärtszählschaltung 35 zählt M Abtastwerte
7098U/0685
von der Haupffaktfrequenz nach rückwärts« Dem Fachmann ist eine Vielzahl
solcher Rückwärtszählsehalfungen bekannt. So können beispielsweise
logische Gatter direkt mit dem Haupttakfgeber der Anlage verbunden
werden, um einen einzigen impuls jedesmal dann zu erzeugen, wenn
der Haupttakt einen vorbestimmten Zählwerf erreicht. Der Ausgangsimpuls
der Rückwärfszählschalfung 35 leitet die Berechnungsfolge durch ti>erf ragung der Daten aus dem Pufferspeicher 22 in das Schieberegister
27 ein. Diese Übetfragung wird durch den Taktgeber 25 und den Zähler
30 bewirkt, die mit dem Zähler 23 und der Adressenschaltung 24 zusammenarbeiten.
Der Ausgangsimpuls der Rückwärtszäh !schaltung 35 startet den Taktgeber 25, dessen Frequenz hoch genug ist, um wenigstens
sovieIe Taktimpulse wie die Maximalzahl von Eingangscbtastwerten zu
erzeugen, die in das Schieberegister 27 eingegeben werden müssen, bevor der Q-Takfgeber 37 zu arbeiten beginnt. Jeder Taktimpuls des Taktgebers 25 schaltet die Adressenschaltung 24 weifer und veranlaßt den
Pufferspeicher 22, ale in ihm enthaltenen Datenabtastwerre zum Schieberegister
27 zu übertragen. Diese Datenabfasfwerfe werden zum Schieberegister
in derfenigen Reihenfolge überfragen, in welcher sie am Eingangsanschluß 21 angekommen sind. Die vom Taktgeber 25 erzeugten
Taktimpulse werden vom Zähler 30 gezählt. Wenn der Zählwert den im Zähler 23 gespeicherten Zählwerf erreicht, wird der letzte Abtast-
709814/0685
werf zum Schieberegister 27 übertragen und der Zähler 30 hält den Taktgeber
25 an und stellt den Zähler 23 zurück auf Null. Zusätzlich schal- fet der Ausgangs impuls der RUckwärtszählschaltung 35 den bistabilen
Multivibrator 36 um, der wiederum den Q-Taktgeber 37 startet. Dabei
handelt es sich um einen üblichen Taktgeber, dessen Frequenz hoch genug ist^ um Q Impulse v/ährend der Zeitspanne M/(Lf ) zu erzeugen.
Der Multivibrator 36 ist ein üblicher Multivibrator, der mit einer genügend großen Verzögerung arbeitet, um die Beendigung der oben beschriebenen
Übertragungsfolge zu ermöglichen.
Die Takfimpulse vom Q-Taktgeber 37 werden zum Schieberegister 27
und zur Adressenhinweisschaitung 39 gegeben* Wie die nachfolgende
Erläuterung zeigt, ist die Adressenhinweisschaltung 39 am Ende der vorhergehenden
Berechnungsfolge automatisch auf den Speicherplatz des richtigen Koeffizientenblockes eingestellt worden. Wenn beispielsweise
bei der vorhergehenden Berechnungsfolge der Ausgangsabtastwert y(0)
bestimmt worden ist, würde die Adressenhinweisschaltung 39 zu Anfang
auf den letzten Koeffizienten im Block 43 der Speichereinheit 41 eingestellt sein, um die Berechnung des Ausgangsabtastwertes y(l) zu beginnen.
In diesem Fall würde das Schieberegister 27 die Eingangsabtastwerfe
709814/0685
Zh
), χ(£Μ/ΰ-ΐ), ..·/ X(CMAl- (Q-I))
enthalten. Man beachte, daß unabhängig davon, welcher Ausgangs-.abtastwert
berechnet worden ist, das Schieberegister 27 die richtigen Eingangsabtastwerte in geordneter Reihenfolge enthält, und zwar auf grund
der oben erläuterten Arbeitsweise des Speichers 22, der Zähler . 23, 30, der Adressenschaltung 24 und des Taktgebers 25.
Während der Berechnung jedes Ausgangsabtastwertes y(n) übertragen Taktimpulse
vom Q-Taktgeber 37 sequentiell Eingangsabtasiwerte x(£nM/Lj ~
und Koeffizienten h(kL + (nM) θ L) zum Multiplizierer 29. So überträgt
beispielsweise bei der Berechnung des Ausgangsabtastwertes y(l ) der erste Taktimpuls vom Q-Taktgeber 37 den Eingangsabtastwert
x( CM/LI -(Q-I )) zu einem Eingang des Multiplizierers 29, während
der Koeffizient h((Q~l )L + M θ L) zum zweiten Eingangsanschluß des
Multiplizierers 29 gegeben wird. Da der Wähler 26 durch den Multivibrator 36 gleichzeitig mit dem Q-Taktgeber 37 erregt worden ist, läuft jeder
Eingangsabtastwsrt zum Eingangsanschluß des Schieberegisters 27 zurück, wenn er zum Eingang des Multiplizierers 29 übertragen wird. Mit
jedem Taktimpuls vom Q-Taktgeber 37 wird der nächste Eingangsabtastwert
zu einem Eingangsanschluß des Multiplizierers 29 übertragen und
7098U/0685
die Adressenhinweisschaltung 39 auf den nächsten Speicherplatz im
Speicher 41 weitergeschaltet, um den richtigen Koeffizienten zum zweiten Eingangsanschluß des Multiplizierers 29 zu liefern.
Der Q-Zähler 38, der ein üblicher Zähler ist, zählt die Anzahl der
vom Q-Taktgeber 37 erzeugten Taktimpulse. Wenn Q Taktimpulse erzeugt worden sind, so ist die Berechnung des Ausgangsabtastwertes beendet
und dessen Wert wird im Akkumulator 31 gespeichert. Bei Erreichen des Zählwertes Q veranlaßt der Q-Zähler 38 die Rückstel (ung
des bistabilen Multivibrators 36, sperrt den Q-Taktgeber 37 und veranlaßt
gleichzeitig, daß der Wähler 26 den Eingangsanschluß des Schieberegisters
27 mit dem Ausgangsanschluß des Pufferspeichers 22 verbindet. Beispielsweise wird bei der Berechnung des Ausgangsabtastwertes y(l)
nach dem (Q-I )-ten Taktimpuls die Adressenhinweisschaltung 39 auf
den Koeffizienten h(M @ L) im Koeffizientenblock 43 des Speichers eingestellt sein und der Eingangsabtastwert x([]M/L] ) wird sich in der
letzten Stufe des Schieberegisters 27 befinden. Der Q-te Taktimpuls
wird dann diesen Eingangsabtastwert und diesen Koeffizienten zum Multiplizierer 29 übertragen, und das Produkt wird vom Akkumulator
31 zur Summe der vorhergehenden Produkte addiert. An diesem Punkt ist die Berechnung eines einzigen Ausgangsabtastwertes beendet und
709814/0685
dessen Wert ist im Akkumulator 31 gespeichert. Man beachte, daß der
Q-te Taktimpuls des Taktgebers 37 die Adressenhinweisschalrung 39 auf den letzten Koeffizienten der nächsten Ausgangsfolge g^n) einstellt und
• den letzten Eingangsabtastwert des berechneten Intervalls im Schieberegister
27 umlaufen läßt. Beispielsweise wird bei der oben erläuterten Bestimmung
von y(1) die Adressenhinweisschalrung 39 auf den letzten Koeffizienten
im Koeffizientenblock g„(n) im Speicher 41 eingestellt, d.h.,
auf h((Q-l )L + (2M) θ L), und das Schieberegister 27 beinhaltet die
Eingangsabtastwerte x( [M/L]), x([M/L{ -1), ...,χ([ΜΛ] ~ (Q"1)).
Während dieser Berechnungsfolge haben der Zähler 23 und die Adresseneinheit
24 eine Anzo.hl von ankommenden Eingangsabtastwerten gezählt und jeden eintreffenden Abtastwert im Pufferspeicher 22 gespeichert.
Man beachte, daß die Frequenz des Q-Taktgebers.37 hoch genug ist,
um sicherzustellen, daß jede Berechnung beendet ist, bevor ein Ausgangsimpuls
von der Rückwärtszählschaltung 35 kommt, d.h., die Q Berechnungen, die zur Bestimmung eines bestimmten-Ausgangsabtastwertes
erforderlich sind, sind in einer Zeitspanne beendet, die kürzer ist als L/Mf . Abhängig von der Frequenz des Q-Taktgebers 37 sind
dann also die zur Berechnung des nächsten Ausgangsabtastwertes erforderlichen Eingangsabtastwerte am Eingangsanschluß 21 eingetroffen
70 9 8U/06 85
oder nicht, wenn die Berechnung eines bestimmten Ausgangsabtastwertes
beendet ist. Auf jeden Fall v/erden die Abtastwerte ankommen, bevor ein Ausgangs im pul s von der Rückwärtszählschaltung 35 erzeugt wird.
Wenn die Rückwärtszählschaltung 35 den Zählwert M erreicht, hält sie den Zähler 23 und die Adressenschaltung 24 an, die, wie oben beschrieben,
in Verbindung mit dem Taktgeber 25 und dem Zähler 30 sequentiell die Eingangsabtastwerte im Pufferspeicher 22 in das Schieberegister 27 übertragen. Gleichzeitig stellt die Rückwärtszählschaltung
35 den bistabilen Multivibrator 36 ein, der den Q-Taktgeber 37 startet,
so daß die Berechnung des nächsten Ausgangsabtastwertes beginnt.
Es zeigt sich, daß die Anzahl der vom Pufferspeicher 22 zum Schieberegister
27 zu übertragenden Abtastwerte sich nicht nur mit dem speziellen Interpolator-Dezimatorverhältnis — ändert, sondern auch während der
Berechnung eines bestimmten Ausgangsabtastwertes für ein gegebenes
L
M
Verhältnis r-. schwanken kann. Beispielsweise läßt sich zeigen, daß,
wenn τ-, größer als 1 ist, d.h., die Schaltung ein Interpolator ist, entweder
keiner oder ein neuer Eingangsabtastwert für die Berechnung jedes Ausgangspunktes y(n) erforderlich ist. Im Falle eines Dezimators
können jedoch mehrere Eingangsabtastwerte erforderlich sein, um das
System für eine bestimmte Berechnung auf den neuesten Stand zu bringen.
7098U/0685
Vc
Demgemäß wird die Speicherkapazität des Pufferspeichers 22 durch das
Verhältnis L/M eines bestimmten Ausführungsbeispiels bestimmt.
Diese Beziehung und die Arbeitsfolge des Systems soll zusätzlich anhand
von Fig. 3 erläutert werden, die die Operationen für L/M = 2/9 darstellt.
In Rg. 3 ist f die Abtastfrequenz des digitalen Systems, d.h., mit jedem Impuls des Signals f kommt ein Eingangsabtastwert am Eingangsanschluß
21 an. Wie oben angegeben, wird das Ausgangssignal der Rückwärtszählschaltung 35, das in Fig. 3 mit f . .. bezeichnet ist,
vom Haupttaktsignal Lf des Systems durch Rückwärtszählen (Teilen) durch den Faktor M abgeleitet. Entsprechend Fig. 3 wird das Q-Taktsignal
f _ durch jeden Ausgangsimpuls f . .. eingeleitet und das Ausgangssignal
f.-_ des Q-Zählers schaltet den Q-Takigeber 37 aus, nachdem
Q Taktimpulse erzeugt worden sind.
Man erkennt, daß Fig. 3 demjenigen Zeitintervall entspricht, in welchem
zwei Ausgangsabtastwerte berechnet werden. Während des ersten Teil interval Is t_ bis t. kommen vier Eingangsabtastwerte am, Eingangsanschluß 21 an und werden im Pufferspeicher 22 aufgenommen. Zum Zeitpunkt
t. werden daher diese vier Abtastwerte in das Schieberegister 27 eingeschoben,
um das System für die Berechnung des nächsten Ausgangsabtast-
7098U/0685
wertes auf den neuesten Stand zu bringen. Während das System diesen
Ausgangsabtastwert berechnet, d.h., während der Zeitspanne von L bis zum Zeitpunkt t ' zu dem der Q-Zähler 38 den Zählwert Q erreicht,
treffen drei Eingangsabtastwerte am Eingangsanschluß 21 ein und werden im Pufferspeicher 22 gespeichert. Während der Zeitspanne
zwischen t ' und r~ (wenn der nächste Impuls durch die Rückwärtszählschaltung
35 erzeugt wird) treffen zwei weitere Impulse am Eingangsanschluß 21 ein und werden im Pufferspeicher 22 aufgenommen. Unabhängig
davon, ob die Eingangsabtastwerte während der Berechnungsfolge oder in dem Intervall zwischen dem Ende der Berechnungsfolge und dem nächsten
Impuls von der Rückwärtszählschaltung 35 eintreffen, zählt der Zähler 23 die ankommenden Eingangsabtastwerte. Demgemäß hat der Zähler 23 zum
Zeitpunkt t_ den Zählwert 5 erreicht und der Ausgangsimpuls von der
Rückwärtszählschaltung 35 (der kurz nach dem Zeitpunkt r_ auftritt) veranlaßt
den Taktgeber 25 und den Zähler 30,die fünf Eingangsabtastwerte (in der Reihenfolge des Eintreffens am Eingangsanschluß 21) in das Schieberegister
27 einzugeben. Man erkenntn also, daß unabhängig von dem Verhältnis L/M und der entsprechenden Änderung für die Anzahl der erforderlichen
neuen Eingangsabtastwerte, beispielsweise vier Abtastwerte zum Zeitpunkt t. in Fig. 3 und fünf Abtastwerte zum Zeitpunkt t«, der
Pufferspeicher 22 immer die richtige Anzahl von Eingangsabtastwerte η
709814/0685
beinhaltet, um das System am Anfang jeder neuen Berechnungsfolge auf
den neuesten Stand zu bringen.
Der Fachmann erkennt, daß häufig mit Vorteil ein mehrstufiger Interpolator
oder Dezimator anstelle einer einstufigen Anordnung verv/endet wird.
Das gilt insbesondere bei Anwendungen, bei denen große Änderungen der
Abtastfrequenz erforderlich sind, da mehrstufige Anordnungen im allgemeinen nicht nur zu einer geringeren Zahl von Schaltungsberechnungen, sondern
auch zu weniger strengen Filterbedingungen führen, d.h., die Filteranforderungen
für jede Stufe einer vielstufigen Anordnung sind weniger streng als bei einem einzigen Filter einer einstufigen Anordnung.
Fig. 4 zeigt ein Ausführungsbeispiel für eine mehrstufige Ausführungsform der Erfindung, bei der η Stufen mit j-. <ζ 1 (η Dezimatoren) in Reihe
geschaltet sind mit η Stufen mit v-.>
1 (n Interpolatoren), um ein Schmalband-FIR-Filter
zu realisieren. D.h., Fig. 4 stellt ein Schmal band-FIR-Filter
dar, das aus zwei η Schaltungen entsprechend dem Ausführungsbeispiel gemäß Fig. 2 zusammengesetzt ist, wobei die Stufen 1=1,2 ..., η
L.
die Abtastfrequenz um den Faktor -ττ -ζ 1 und die Stufen i = n+1, n+2, ...,
die Abtastfrequenz um den Faktor -ττ -ζ 1 und die Stufen i = n+1, n+2, ...,
i L
2n die Abtastfrequenz um den Faktor -j- y] ändern. Generell ist
M.
bei einem solchen FIR-Filter die Abtastfrequenz des Ausgangssignals am
7098U/0685
Anschluß 32 identisch mit der Abtastfrequenz des Eingangssignal am An-
L. 2n M.
Schluß 21. Demgemäß gilt in den meisten Fällen ΊΤ ττ- =ΤΓ -r-^-.
i=l ι ι=η+1 ι Entsprechend der Darstellung in Fig. 4 beträgt die"an den Anschluß 34-i
der i-ten Dezimierstufe angelegte Haupttaktfrequenz L.f ., wobei
n-1 Li ' "
f . = IT r-r- . Die Haupttaktfrequenz jeder Dezimierstufe kann na-
i=l i
tUrlich von einer einzigen Haupttaktfrequenz L.f . dadurch abgeleitet werden, daß die an die Stufe (i-1) angelegte Taktfrequenz um den Faktor M. geteilt wird. Auf entsprechende Weise können die Haupttaktfrequenzen, jeder der η Interpolierstufen von der Taktfrequenz der vorhergehenden Interpolierstufe durch Teilung um den entsprechenden Faktor M. abgeleitet werden.
tUrlich von einer einzigen Haupttaktfrequenz L.f . dadurch abgeleitet werden, daß die an die Stufe (i-1) angelegte Taktfrequenz um den Faktor M. geteilt wird. Auf entsprechende Weise können die Haupttaktfrequenzen, jeder der η Interpolierstufen von der Taktfrequenz der vorhergehenden Interpolierstufe durch Teilung um den entsprechenden Faktor M. abgeleitet werden.
Wie in Fig. 4 gezeigt, enthält {ede Dezimier-Interpolierstufe einen Pufferspeicher
22-i, einen Multiplizierer 29-i, einen Akkumulator 31 -i und einen Koeffizientenspeicher 41 -i. Da jede der η Dezimierstufen und jede
der η Interpolierstufen außerdem Folgeschalteeinrichtungen entsprechend
der Darstellung für das Ausführungsbeispiel der einstufigen Interpolier-Dezimierstufe
gemäß Fig. 2 aufweist, arbeiten die Schaltungen unabhängig voneinander. D.h., die (i+1 )-te Stufe verarbeitet gleichzeitig
die vorhergehenden Datenausgangssignale der i-ten Stufe, während diese die Signalabtasfwerte des nächsten Verarbeitungsintervalls bearbeitet. Eine
solche Anordnung wird gewöhnlich mit "Pipeline"" -Anordnung bezeichnet.
709814/0685
Claims (9)
- BLUM BACH · WESER · BERGEN . KRAMER ZWIRNER'· HIRSCHPATENTANWÄLTE IN MÜNCHEN UND WIESBADEN. Postadresse München: Palenlconsull S München 60 RadBCkestraße 43 To]r:fon (089) 8836037883604 Telex.05-217313 Postadresse Wiesbaden: Patentccnsul: 62 Wiesbaden Sorir.örtberger Straße 43 Telefon (06121) 56 2943/561998 Telex 04-186237PAT ENT ANS PRÜ C HESignalverarbeitungsanordnung zur Veränderung einer digitalen Abtastfrequenz mir einer Einrichtung zur Speicherung einer Folge von Q nacheinanderauftretenden Signalabtastwerten, mit einem Multiplizierer zur Multiplikation jedes Signalabtastwertes der gespeicherten Folge von Signalabtastwerten mit einem vorgewählten Koeffizienten g. (ri) aus einer entsprechenden Folge von Koeffizienten,und mit einem Akkumulator zur Akkurnuiierung der Ausgangssignale ■des-MuIHpI izierers,
gekennzeichnet durcheinen Speicher zur Speicherung von L Folgen von Koeffizienten g.(n), i=GV I ..., .(L-I"), von denen Jede Folge Q Elemente hat und das k-te Element für k=0, 1... v (Q-I} gleich h(kL + (?M) θ L) ist, wobei h die Koeffizienten eines Filters direkter Form mit endlichem Impulsansprechen (FlR-Filter) und der Ansprechlänge705314/0685-25--N für Einheitsctbfastwerte sind, M eine vorgewählte Konstante der Signalverarbeitungsanordnung darstellt und (iM) Θ L den Wert (iM) ausgewertet für den Modulus L bezeichnet,, und durch eine Folgeschaltung zum sequentiellen Anlegen jeder Folge von Koeffizienten g.(n) an einen ersten Eingang des Multiplizierers. . . - 2. Signalverarbeitungsschaltung nach Anspruch 1, zur Umwandlung derAbtastfrequenz eines Digitalsignals von f auf τ-.f r wobei L und M . ganze Zahlen sind,dadurch gekennzeichnet, daß die Folgeschaltung so ausgelegt ist, daß sie sequentiell jeden der Q Abtastwerte an einen zweiten Multiplizierereingang überträgt, derart, daß der k-te Eingangsabtastwert und das k-te Element der Koeffizientengruppe gleichzeitig zum Multiplizierer gegeben werden,und daß ein Akkumulator vorgesehen ist, der die vom Multiplizierer gelieferten Produkte zur Bildung eines Ausgangssignals über den Bereich k=0 bis k-GH summiert.7098H/0685
- 3» Signalverarbeitungsanordnung nach Anspruch 2t dadurch gekennzeichnet, daß die Einrichtung zur Speicherung von Signalabtastwerten eine Einrichtung zur Speicherung der Gruppe von Q Signalabtastwer-ten X(L^ ), X(LxJ--!)..-.", X(It^ ""(GH», enthält, wobei Q eine vorbestimmte ganze Zahl ist und die eckigen Klammern den nächstgrößeren ganzzahligen Wert des eingeklammerten Wertes bezeichnen,daß die Folgeschaltung so ausgelegt ist, daß sie gleichzeitig das k-te Element der i-ten Gruppe von Koeffizienten und den k-ten gespeicherten Eingangsabtastwert als erstes und zweites Multiplizierer-Eingangssignal liefern, wobei i eine nicht negative ganze Zahl ist, für die gilt 0~· i ^ L-I,und daß eine Einrichtung vorgesehen ist, die die Einrichtung zur Speicherung der Signalabtastwerte mit denjenigen Eingangssignafabfastwerten auf den neuesten Stand bringt, die innerhalb eines Zeitabschnittes von M/(Lf ) nach dem Eingangsabtastwertχ(φ).
- 4. Signalverarbeitungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,709814/0685daß Q = N/L ist und das FIR—Filter mit endlichem Impulsansprechen eine Länge N für das Ansprechen auf Einheitsabi astwerte besitzt, die durch die Koeffizienten g.(k) definiert ist.
- 5. Signalverarbeitungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung, die die Einrichtung zur Speicherung der Abtastwerte auf den neuesten Stand bringt, eine Speicherschaltung enthält, und daß eine Einrichtung vorgesehen ist, um die Speicherschaltung zu adressieren, sowie ein Zähler, um die Anzahl der Eingangsabtastwerte zu bestimmen, die während des Zeitabschnittes M/(Lf ) eintreffen.
- 6. Signalverarbeitungsanordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß die Folgeschaltung eine Taktschaltung zur Erzeugung von Q-Taktimpulsen innerhalb des Zeitintervalls M/(Lf ) aufweist, daß jeder der Taktimpulse den k-ten Eingangsabtastwert und das k-te Koeffizientenelement zum Multiplizierer liefert, und daß die Folgeschaltung ferner eine Einrichtung zum Anhalten der Taktschaltung nach Erzeugung der Q-Taktimpulse sowie eine Ein-709814/0685richtung zum Neustorten der Taktschaltung zu Beginn des nächsten Zeitintervalls M/(Lf ) aufweist.
- 7. Signalverarbeitungsanordnung nach Anspruch 3, gekennzeichnet durcheine Einrichtung zur Vergrößerung von η um eine Einheit, so daß die Folgeschaltung, der Multiplizierer und der Akkumulator sequentiell jeden Ausgangsabtastwert y(n), y(n-M), y(n+2), ... bestimmen.
- 8. Signalverarbeitungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Eingangsabtastwert-Speichereinrichtung ein Schieberegister mit Q Speicherstellen ist, daß die Einrichtung, die die Abtastwert-Speichereinrichtung auf den neuesten Stand bringt, eine Speicherschaltung enthält, die so verbunden ist, daß sie die [}—~—J-J.—T~\ neuen Signalabtastwerte aufnimmt, ferner einen Zähler für die neuen Signalabtastwerte und eine Adressenschaltung, die jeden neuen Signalabtastwert in eine getrennte Speicherstelle der Speicherschaltung während der Bestimmung des Ausgangssignals y(n) abspeichert, und daß die Adressenschaltung abhängig von dem Zähler die neuen Signal-709814/0685abtastwerfe sequentiell zum Schieberegister überträgt, während die Abtastwert-Speichereinrichtung auf den neuesten Stand gebracht wird.
- 9. Signalverarbeitungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Folgeschaltung einen Taktgeber mit einer Frequenz von wenigstens QMf /L, ferner eine Einrichtung, die den Taktgeber jedesmal dann erregt, wenn die Abtastwert-Speichereinrichtung auf den neuesten Stand gebracht wird und eine Einrichtung aufweist, die den Taktgeber jedesmal dann abschaltet, wenn Q Taktimpulse erzeugt worden sind,daß jeder der Q Taktimpulse die Eingangsabtastwert-Speichereinrichtung und die Koeffizienten-Speichereinrichtung adressierend veranlaßt, den k-ten Eingangsabtastwert und den k-ten Koeffizienten zum Multiplizierer zu liefern,daß die Einrichtung zur Umwandlung der Abtastfrequenz eine digitale Wählerschaltung aufweist, die unter Ansprechen auf die Folgeschaltung den Eingangsanschluß des Schieberegisters mit dem Ausgangsanschluß der Speicherschaltung während derjenigen Zeitspanne verbindet, in welcher der Taktgeber abgeschaltet ist.7098U/0S8Bund daß die Wählerschaltung darüberhinaus unter Ansprechen auf die Folgeschaltung einen Umlaufweg zwischen dem Eingang und dem Ausgang des Schieberegisters während derjenigen Zeitspanne herstellt, in welcher der Taktgeber die Q-Impulse erzeugt.7098U/0685
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/616,283 US4020332A (en) | 1975-09-24 | 1975-09-24 | Interpolation-decimation circuit for increasing or decreasing digital sampling frequency |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2642139A1 true DE2642139A1 (de) | 1977-04-07 |
Family
ID=24468775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762642139 Pending DE2642139A1 (de) | 1975-09-24 | 1976-09-20 | Interpolier-dezimierschaltung zur erhoehung oder erniedrigung einer digitalen abtastfrequenz |
Country Status (10)
Country | Link |
---|---|
US (1) | US4020332A (de) |
JP (1) | JPS5240012A (de) |
AU (1) | AU1797776A (de) |
BE (1) | BE846447A (de) |
DE (1) | DE2642139A1 (de) |
ES (1) | ES451825A1 (de) |
FR (1) | FR2326079A1 (de) |
IL (1) | IL50523A0 (de) |
NL (1) | NL7610530A (de) |
SE (1) | SE7610420L (de) |
Families Citing this family (126)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS603354B2 (ja) * | 1978-02-13 | 1985-01-28 | キヤノン株式会社 | 像表示装置 |
JPS601345B2 (ja) * | 1978-02-14 | 1985-01-14 | キヤノン株式会社 | 像表示装置 |
US4106053A (en) * | 1977-08-01 | 1978-08-08 | Rca Corporation | Digital sampling rate conversion of color TV signal |
JPS5928359B2 (ja) * | 1978-02-15 | 1984-07-12 | キヤノン株式会社 | 像表示装置 |
US4335275A (en) * | 1978-04-28 | 1982-06-15 | Texas Instruments Incorporated | Synchronous method and apparatus for speech synthesis circuit |
JPS6040672B2 (ja) * | 1978-05-24 | 1985-09-12 | 日本電池株式会社 | 密閉形鉛蓄電池の製造方法 |
US4245541A (en) * | 1979-06-01 | 1981-01-20 | Kawai Musical Instrument Mfg. Co., Ltd. | Apparatus for reducing noise in digital to analog conversion |
NL7905332A (nl) * | 1979-07-09 | 1981-01-13 | Philips Nv | Decimerend, lineair phase, digital fir filter. |
US4256003A (en) * | 1979-07-19 | 1981-03-17 | Kawai Musical Instrument Mfg. Co., Ltd. | Note frequency generator for an electronic musical instrument |
US4270026A (en) * | 1979-11-28 | 1981-05-26 | International Telephone And Telegraph Corporation | Interpolator apparatus for increasing the word rate of a digital signal of the type employed in digital telephone systems |
US4302631A (en) * | 1979-11-28 | 1981-11-24 | International Telephone And Telegraph Corporation | Decimator apparatus for decreasing the word rate of a digital signal of the type employed in digital telephone systems |
US4270027A (en) * | 1979-11-28 | 1981-05-26 | International Telephone And Telegraph Corporation | Telephone subscriber line unit with sigma-delta digital to analog converter |
JPS56119909A (en) * | 1980-02-22 | 1981-09-19 | Victor Co Of Japan Ltd | Reproducing device for speed variable digital signal |
JPH0477493B2 (de) * | 1980-06-18 | 1992-12-08 | Advanced Micro Devices Inc | |
US4333156A (en) * | 1980-06-23 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Broadband cyclotomic tone detector |
US4361875A (en) * | 1980-06-23 | 1982-11-30 | Bell Telephone Laboratories, Incorporated | Multiple tone detector and locator |
FR2495857B1 (fr) * | 1980-08-27 | 1987-11-27 | Petit Jean | Filtre numerique recursif de surechantillonnage en arithmetique distribuee |
JPS6046899B2 (ja) * | 1980-09-26 | 1985-10-18 | 日本電気株式会社 | 反響消去装置 |
LU82861A1 (fr) * | 1980-10-16 | 1982-05-10 | Oreal | Nouvelles nitro-paraphenylenediamines,leur procede de preparation et leur utilisation en teinture des fibres keratiniques |
ATE14358T1 (de) * | 1980-11-26 | 1985-08-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal. |
US4383011A (en) * | 1980-12-29 | 1983-05-10 | The Gates Rubber Company | Multicell recombining lead-acid battery |
US4389538A (en) * | 1981-01-12 | 1983-06-21 | Rockwell International Corporation | Multiplexer for single-octave data processor |
US4468708A (en) * | 1981-10-30 | 1984-08-28 | Ampex Corporation | Combined data rate reduction system |
US4610026A (en) * | 1982-04-30 | 1986-09-02 | Hitachi, Ltd. | Method of and apparatus for enlarging/reducing two-dimensional images |
NL8202687A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Decimerende filterinrichting. |
US4528639A (en) * | 1982-10-29 | 1985-07-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method of and apparatus for generating an inerstitial point in a data stream having an even number of data points |
JPS59219042A (ja) * | 1983-05-26 | 1984-12-10 | Nf Kairo Sekkei Block:Kk | デイジタルアナログ変換方法 |
JP2653775B2 (ja) * | 1983-06-23 | 1997-09-17 | ソニー株式会社 | サンプリングレート変換装置 |
FR2548851B1 (fr) * | 1983-07-07 | 1986-11-14 | Electricite De France | Procede et installation d'analyse et de restitution de signal a echantillonnage et interpolation |
US4612625A (en) * | 1983-10-12 | 1986-09-16 | Wavetek Rockland Scientific, Inc. | Decimator employing finite impulse response digital filters |
US4648177A (en) * | 1983-10-21 | 1987-03-10 | Gates Energy Products, Inc. | Method for producing a sealed lead-acid cell |
US4754485A (en) * | 1983-12-12 | 1988-06-28 | Digital Equipment Corporation | Digital processor for use in a text to speech system |
NL8400073A (nl) * | 1984-01-10 | 1985-08-01 | Philips Nv | Interpolerende filterinrichting met niet-rationale verhouding tussen de ingangs- en uitgangsbemonsterfrequentie. |
JPS60249243A (ja) * | 1984-05-24 | 1985-12-09 | Furukawa Battery Co Ltd:The | 密閉型鉛蓄電池の製造法 |
US4694413A (en) * | 1984-07-19 | 1987-09-15 | Rca Corporation | Compact-structure input-weighted multitap digital filters |
GB8421378D0 (en) * | 1984-08-23 | 1984-09-26 | British Broadcasting Corp | Variable speed replay |
US4588979A (en) * | 1984-10-05 | 1986-05-13 | Dbx, Inc. | Analog-to-digital converter |
JPS6190514A (ja) * | 1984-10-11 | 1986-05-08 | Nippon Gakki Seizo Kk | 楽音信号処理装置 |
US4675863A (en) | 1985-03-20 | 1987-06-23 | International Mobile Machines Corp. | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
NL8503478A (nl) * | 1985-12-18 | 1987-07-16 | Philips Nv | Coefficienten generator met fase vergrendelde lus voor een filterinrichting met niet-rationele verhouding tussen ingangs- en uitgangsbemonsterfrequentie. |
US4819190A (en) * | 1986-06-18 | 1989-04-04 | The United States Of America As Represented By The Secretary Of The Navy | Video line processor |
JPH0754432B2 (ja) * | 1986-12-30 | 1995-06-07 | ヤマハ株式会社 | 楽音信号発生装置 |
US4835723A (en) * | 1987-04-03 | 1989-05-30 | Tektronix, Inc. | Phase coordinated multistage digital filter |
US4961160A (en) * | 1987-04-30 | 1990-10-02 | Oki Electric Industry Co., Ltd. | Linear predictive coding analysing apparatus and bandlimiting circuit therefor |
JPS6447117A (en) * | 1987-08-17 | 1989-02-21 | Yokogawa Electric Corp | Digital signal phase correction device |
JP2600236B2 (ja) * | 1987-12-29 | 1997-04-16 | ソニー株式会社 | サンプリング周波数変換回路 |
US4866647A (en) * | 1988-02-04 | 1989-09-12 | American Telephone And Telegraph Company | Continuously variable digital delay circuit |
US5359696A (en) * | 1988-06-28 | 1994-10-25 | Motorola Inc. | Digital speech coder having improved sub-sample resolution long-term predictor |
US5473555A (en) * | 1988-08-18 | 1995-12-05 | Hewlett-Packard Company | Method and apparatus for enhancing frequency domain analysis |
US5235534A (en) * | 1988-08-18 | 1993-08-10 | Hewlett-Packard Company | Method and apparatus for interpolating between data samples |
DE3888830T2 (de) * | 1988-08-30 | 1994-11-24 | Ibm | Massnahmen zur Verbesserung des Verfahrens und Vorrichtung eines digitalen Frequenzumsetzungsfilters. |
ES2145737T5 (es) * | 1989-09-01 | 2007-03-01 | Motorola, Inc. | Codificador digital de voz con predictor a largo plazo mejorado por resolucion de submuestreos. |
US4994801A (en) * | 1989-10-30 | 1991-02-19 | Advanced Micro Devices, Inc. | Apparatus adaptable for use in effecting communications between an analog device and a digital device |
US4996528A (en) * | 1989-10-30 | 1991-02-26 | Advanced Micro Devices, Inc. | Apparatus having shared modular architecture for decimation and interpolation |
US5043932A (en) * | 1989-10-30 | 1991-08-27 | Advanced Micro Devices, Inc. | Apparatus having modular interpolation architecture |
US5068813A (en) * | 1989-11-07 | 1991-11-26 | Mts Systems Corporation | Phased digital filtering in multichannel environment |
US5342990A (en) * | 1990-01-05 | 1994-08-30 | E-Mu Systems, Inc. | Digital sampling instrument employing cache-memory |
JPH10294646A (ja) * | 1990-02-16 | 1998-11-04 | Sony Corp | サンプリングレート変換装置 |
US5355328A (en) * | 1991-09-27 | 1994-10-11 | Northshore Laboratories, Inc. | Resampling apparatus suitable for resizing a video image |
GB9205614D0 (en) * | 1992-03-14 | 1992-04-29 | Innovision Ltd | Sample rate converter suitable for converting between digital video formats |
US5475628A (en) * | 1992-09-30 | 1995-12-12 | Analog Devices, Inc. | Asynchronous digital sample rate converter |
US5832436A (en) * | 1992-12-11 | 1998-11-03 | Industrial Technology Research Institute | System architecture and method for linear interpolation implementation |
US5446271A (en) * | 1993-08-06 | 1995-08-29 | Spectra-Physics Scanning Systems, Inc. | Omnidirectional scanning method and apparatus |
US5546383A (en) * | 1993-09-30 | 1996-08-13 | Cooley; David M. | Modularly clustered radiotelephone system |
US5517529A (en) * | 1993-10-18 | 1996-05-14 | Westinghouse Electric Corp. | UHF/L-Band monolithic direct digital receiver |
DE69424754T2 (de) * | 1993-12-08 | 2001-01-25 | Nokia Mobile Phones Ltd., Salo | Verfahren zur Umsetzung der Abtastfrequenz |
US5648777A (en) * | 1993-12-16 | 1997-07-15 | Lucent Technologies Inc. | Data converter with FIFO |
DE69428526D1 (de) * | 1994-06-30 | 2001-11-08 | St Microelectronics Srl | Filterverfahren und digitales Überabtastungsfilter mit endlicher Impulsantwort und mit vereinfachter Steuereinheit |
US5598353A (en) * | 1994-08-15 | 1997-01-28 | Apple Computer, Inc. | Method and apparatus for combining a multiple-bit digital audio signal with a single-bit digital audio signal |
WO1996017449A1 (fr) * | 1994-12-02 | 1996-06-06 | Sony Corporation | Procede et dispositif d'interpolation de signal numerique, et dispositif et procede d'enregistrement et/ou de reproduction de donnees sur et/ou a partir d'un support d'enregistrement |
JP3037582B2 (ja) * | 1995-04-12 | 2000-04-24 | シャープ株式会社 | デジタルデータのバッファリング装置 |
US5638010A (en) * | 1995-06-07 | 1997-06-10 | Analog Devices, Inc. | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters |
US5719571A (en) * | 1995-09-22 | 1998-02-17 | Sony Corporation | Sampling rate converting method and apparatus |
US5661479A (en) * | 1995-09-22 | 1997-08-26 | United Microelectronic Corporation | Oversampling modulation in a D/A converter using a combination of feedforward/feedback coefficients and shift registers |
FR2740284B1 (fr) * | 1995-10-19 | 1997-11-21 | Alcatel Espace | Procede de filtrage numerique large bande et filtre mettant en oeuvre le procede |
US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
US5758138A (en) * | 1995-12-22 | 1998-05-26 | Hankinson; Robert J. | Method and system for reducing numeric counting levels in resampling control circuitry |
US5880980A (en) * | 1996-09-30 | 1999-03-09 | Rockwell International Corporation | Distributed decimation sample rate conversion |
US6134569A (en) * | 1997-01-30 | 2000-10-17 | Sharp Laboratories Of America, Inc. | Polyphase interpolator/decimator using continuous-valued, discrete-time signal processing |
US5818888A (en) * | 1997-02-26 | 1998-10-06 | Ericsson, Inc. | Sample rate converter |
US5892694A (en) * | 1997-05-01 | 1999-04-06 | Vlsi Technology, Inc. | Sample rate conversion between asynchronous digital systems |
US5872480A (en) * | 1997-09-23 | 1999-02-16 | Industrial Technology Research Institute | Programmable down-sampler having plural decimators and modulator using same |
US6313765B1 (en) * | 1997-10-10 | 2001-11-06 | L-3 Communications Corporation | Method for sample rate conversion of digital data |
US6654432B1 (en) | 1998-06-08 | 2003-11-25 | Wireless Facilities, Inc. | Joint maximum likelihood frame and timing estimation for a digital receiver |
US6359878B1 (en) | 1998-07-20 | 2002-03-19 | Wirless Facilities, Inc. | Non-data-aided maximum likelihood based feedforward timing synchronization method |
US6903733B1 (en) | 1997-11-24 | 2005-06-07 | Pixelworks, Inc. | Ultra-high bandwidth multi-port memory system for image scaling applications |
US6339434B1 (en) | 1997-11-24 | 2002-01-15 | Pixelworks | Image scaling circuit for fixed pixed resolution display |
US6427157B1 (en) | 1998-07-31 | 2002-07-30 | Texas Instruments Incorporated | Fir filter structure with time- varying coefficients and filtering method for digital data scaling |
US6057789A (en) * | 1998-10-29 | 2000-05-02 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by dynamically switching among 3 ratios for sampling-rate-conversion |
US6430235B1 (en) | 1998-11-05 | 2002-08-06 | Wireless Facilities, Inc. | Non-data-aided feedforward timing synchronization method |
US6573905B1 (en) | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
US6798420B1 (en) | 1998-11-09 | 2004-09-28 | Broadcom Corporation | Video and graphics system with a single-port RAM |
US6927783B1 (en) * | 1998-11-09 | 2005-08-09 | Broadcom Corporation | Graphics display system with anti-aliased text and graphics feature |
US6853385B1 (en) | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
US7446774B1 (en) * | 1998-11-09 | 2008-11-04 | Broadcom Corporation | Video and graphics system with an integrated system bridge controller |
US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
US6661422B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
JP2000149439A (ja) * | 1998-11-12 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 多チャンネル音声再生装置 |
US6252919B1 (en) | 1998-12-17 | 2001-06-26 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by fading-in with a fractional sample over multiple periods for sample-rate conversion |
US6337999B1 (en) * | 1998-12-18 | 2002-01-08 | Orban, Inc. | Oversampled differential clipper |
US6487573B1 (en) | 1999-03-26 | 2002-11-26 | Texas Instruments Incorporated | Multi-rate digital filter for audio sample-rate conversion |
EP1076415A1 (de) * | 1999-08-11 | 2001-02-14 | Deutsche Thomson-Brandt Gmbh | Vorrichtung und Verfahren zur Abtastrateänderung |
US7280878B1 (en) | 1999-10-27 | 2007-10-09 | Creative Technology Ltd | Sample rate converter having distributed filtering |
US6975324B1 (en) | 1999-11-09 | 2005-12-13 | Broadcom Corporation | Video and graphics system with a video transport processor |
US9668011B2 (en) | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
US6538656B1 (en) | 1999-11-09 | 2003-03-25 | Broadcom Corporation | Video and graphics system with a data transport processor |
US8913667B2 (en) * | 1999-11-09 | 2014-12-16 | Broadcom Corporation | Video decoding system having a programmable variable-length decoder |
US7199837B2 (en) * | 2001-11-13 | 2007-04-03 | Ati Technologies, Inc. | System for improved ratiometric expansion and method thereof |
US7120546B2 (en) * | 2003-04-23 | 2006-10-10 | Texas Instruments Incorporated | Integrated spectrum analyzer for tuners |
US7667710B2 (en) | 2003-04-25 | 2010-02-23 | Broadcom Corporation | Graphics display system with line buffer control scheme |
US6847313B2 (en) * | 2003-06-30 | 2005-01-25 | Intel Corporation | Rational sample rate conversion |
US8063916B2 (en) * | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
CN101040437B (zh) * | 2004-10-13 | 2010-05-12 | 联发科技股份有限公司 | 用于通信系统的滤波器以及滤波方法 |
US7477323B2 (en) * | 2005-11-07 | 2009-01-13 | Kolorific, Inc. | Method and system for digital image magnification and reduction |
US7528745B2 (en) * | 2006-02-15 | 2009-05-05 | Qualcomm Incorporated | Digital domain sampling rate converter |
JP2008021119A (ja) * | 2006-07-13 | 2008-01-31 | Neuro Solution Corp | デジタルフィルタおよびこれを用いた画像処理装置 |
US9098435B1 (en) | 2006-09-28 | 2015-08-04 | L-3 Communciations Corp. | Finite impulse response filter with parallel input |
DE102008053295B4 (de) * | 2008-10-27 | 2010-10-07 | Atmel Automotive Gmbh | Verfahren zur Ratenerhöhung und Verfahren zur Ratenreduzierung |
KR20100062667A (ko) * | 2008-12-02 | 2010-06-10 | 한국전자통신연구원 | 코덱 플랫폼 장치 |
KR20120090510A (ko) * | 2011-02-08 | 2012-08-17 | 삼성전자주식회사 | 통신시스템에서 샘플링 레이트가 변환된 신호를 생성하는 방법 및 장치 |
US8358229B2 (en) * | 2011-02-28 | 2013-01-22 | Infineon Technologies Ag | Method for use in a sigma-delta analog to digital converter, sigma-delta analog to digital converters and systems comprising a sigma-delta analog to digital converter |
US8855181B2 (en) * | 2012-02-24 | 2014-10-07 | Infineon Technologies Ag | Method and system for compensating a delay mismatch between a first measurement channel and a second measurement channel |
CN105531928B (zh) * | 2013-09-12 | 2018-10-26 | 杜比实验室特许公司 | 音频编解码器的系统方面 |
CN111083941A (zh) | 2018-08-21 | 2020-04-28 | 康姆索利德有限责任公司 | 模数转换器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3829670A (en) * | 1972-04-10 | 1974-08-13 | Massachusetts Inst Technology | Digital filter to realize efficiently the filtering required when multiplying or dividing the sampling rate of a digital signal by a composite integer |
US3872290A (en) * | 1973-09-24 | 1975-03-18 | Sperry Rand Corp | Finite impulse response digital filter with reduced storage |
-
1975
- 1975-09-24 US US05/616,283 patent/US4020332A/en not_active Expired - Lifetime
-
1976
- 1976-09-20 SE SE7610420A patent/SE7610420L/xx unknown
- 1976-09-20 DE DE19762642139 patent/DE2642139A1/de active Pending
- 1976-09-21 AU AU17977/76A patent/AU1797776A/en not_active Expired
- 1976-09-21 IL IL50523A patent/IL50523A0/xx unknown
- 1976-09-22 NL NL7610530A patent/NL7610530A/xx not_active Application Discontinuation
- 1976-09-22 BE BE170825A patent/BE846447A/xx unknown
- 1976-09-22 FR FR7628463A patent/FR2326079A1/fr not_active Withdrawn
- 1976-09-24 ES ES451825A patent/ES451825A1/es not_active Expired
- 1976-09-24 JP JP51113795A patent/JPS5240012A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS5240012A (en) | 1977-03-28 |
AU1797776A (en) | 1978-04-06 |
IL50523A0 (en) | 1976-11-30 |
US4020332A (en) | 1977-04-26 |
ES451825A1 (es) | 1977-12-16 |
NL7610530A (nl) | 1977-03-28 |
SE7610420L (sv) | 1977-03-25 |
BE846447A (fr) | 1977-01-17 |
FR2326079A1 (fr) | 1977-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2642139A1 (de) | Interpolier-dezimierschaltung zur erhoehung oder erniedrigung einer digitalen abtastfrequenz | |
DE3044208C2 (de) | Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals | |
DE2639249A1 (de) | Digitaler phasenschieber | |
DE3121972C2 (de) | ||
DE69619615T2 (de) | Verfahren zur digitalen Breitbandfilterung und Filter zur Durchführung des Verfahrens | |
DE60131115T2 (de) | Abtastratenumwandler und Verfahren | |
DE3485935T2 (de) | Rekursives digitales filter. | |
DE3116042C2 (de) | Digitalfilter | |
CH656272A5 (de) | Schnittstelleneinrichtung zum anschluss von fernsprech-teilnehmerleitungen an eine digitale vermittlung. | |
DE3044209A1 (de) | Dezimator zur erniedrigung der wortgeschwindigkeit eines digitalen signals, insbesondere zur verwendung in digitalen fernsprechsystemen | |
DE2616660B2 (de) | Arithmetische Einheit | |
EP0234452B1 (de) | Digitale Schaltungsanordung zur Abtastratenänderung und Signalfilterung und Verfahren zu ihrem Entwurf | |
DE69727790T2 (de) | Dezimationsverfahren und dezimationsfilter | |
DE3141503C2 (de) | ||
DE3852921T2 (de) | Digitale Filteranordnung und Radar mit solch einer Anordnung. | |
DE2718087A1 (de) | Digitaldemodulator fuer linear amplitudenmodulierte datensignale | |
EP0135066B1 (de) | Übertragungsanordnung für digitale Signale | |
EP0889587B1 (de) | Einrichtung zur Reduktion der Datenrate | |
DE2523625A1 (de) | Digitalfilter | |
DE69320218T2 (de) | Digitales Filter | |
DE19919575C1 (de) | Kammfilteranordnung zur Dezimation einer Folge von digitalen Eingangswerten in eine Folge von digitalen Ausgangswerten um einen nicht ganzzahligen Faktor | |
DE2418923A1 (de) | Digitales rechnerfilter fuer elektrische signale | |
DE1300974B (de) | Verfahren zum Empfang und zur Auswertung im Zeitvielfachbetrieb von ueber individuelle Signalkanaele uebermittelten Wechselstromsignalen, insbesondere in Fernmeldeanlagen | |
DE2944686C2 (de) | Einrichtung mit einer Gabelschaltung | |
DE3127189C2 (de) | Digitalfiltervorrichtung mit Resonanzeigenschaften |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHN | Withdrawal |