DE1466129B2 - Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte - Google Patents
Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare WerteInfo
- Publication number
- DE1466129B2 DE1466129B2 DE19651466129 DE1466129A DE1466129B2 DE 1466129 B2 DE1466129 B2 DE 1466129B2 DE 19651466129 DE19651466129 DE 19651466129 DE 1466129 A DE1466129 A DE 1466129A DE 1466129 B2 DE1466129 B2 DE 1466129B2
- Authority
- DE
- Germany
- Prior art keywords
- divider
- frequency
- output
- oscillator
- adjustable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 title claims description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 241001494479 Pecora Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/195—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number in which the counter of the loop counts between two different non zero numbers, e.g. for generating an offset frequency
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
Description
1 2
Die Erfindung betrifft eine Anordnung zur Stabili- Gemäß der vorliegenden Erfindung ist ein zusätzsierung
der Frequenz eines Oszillators auf einstell- licher Teiler an den Ausgang des Oszillators angebare
Werte. schaltet, dessen Teilungsverhältnis entsprechend der
Digital geregelte Anordnungen zur Stabilisierung gewünschten Abweichung der Oszillatorfrequenz von
der Frequenz eines Oszillators werden in ver- 5 dem durch die Einstellung des ersten Teils deschiedenen
Fällen dann verwendet, wenn ein Oszilla- finierten Wert eingestellt ist, liegt die Schaltstrecke
tor auf eine Mehrzahl von Frequenzen einstellbar einer Torschaltung zwischen dem Ausgang des
gemacht werden soll. Bei einer üblichen digitalen' Oszillators und dem einstellbaren ersten Teiler und
Anordnung zur Stabilisierung einer Frequenz ist ein der Tasteingang der Torschaltung an dem Ausgang
in Abhängigkeit von einer zugeführten Spannung ab- io des zusätzlichen Teilers, wobei die Torschaltung gestimmbarer
Oszillator mit einem einstellbaren Teiler, öffnet ist, wenn der zusätzliche Teiler nach Empfang
allgemein einem Digitalzähler, verbunden, welcher der der eingestellten Frequenzabweichung entmit
drei Einstellschaltern für eine Umschaltung in sprechenden Anzahl von Impulsen ein Ausgangs-Stufen
von 10 kHz, einem Einstellschalter zur Um- signal erzeugt.
schaltung in Stufen von 1 kHz und einem Schalter 15 Die Erfindung ist nachstehend an Hand der
zur Umschaltung in Stufen von 0,1 kHz = 100 Hz Zeichnung näher erläutert, welche ein Ausführungsversehen ist. Die Einstellschalter sprechen normaler- beispiel der Erfindung in Blockschaltbilddarstellung
weise auf binär verschlüsselte Dezimalsignale an und zeigt.
dienen zur direkten Anzeige der Frequenz. Die Ein- Gemäß der Zeichnung ist ein mit Hilfe einer zustellknöpfe
ermöglichen eine Einstellung der An- 20 geführten Spannung in der Frequenz geregelter
Ordnung auf die gewünschte Frequenz durch Ein- Oszillator 10 mit seinem Ausgang an einen Abstellung
des Unterteilungswertes an dem einstellbaren weichungsteiler 11 angeschlossen, welcher beispiels-Teiler.
weise ein üblicher Binärzähler sein kann. Die ge- ■
Für eine Frequenz von 61,9 kHz wird beispiels- wünschte Frequenzversetzung wird in diesem Teiler
weise ein Unterteilungswert von 619 an dem Teiler 25 eingestellt, welcher beispielsweise in Abständen von
der Anordnung eingestellt. Dabei wird eine Bezugs- 0,1 kHz zählen kann. Wenn in diesem Fall eine
frequenz von 100 Hz erzeugt und deni einen Eingang Frequenzverset3ung_von 8 kHz.-^mgestellt werden
eines Phasendetektors zugeführt. Der andere Ein- soll, muß der Abweichungsteiler 11 somit derart eingang
des Phasendetektors ist an den Ausgang des gestellt werden, daß er bis auf 80 zählt, bevor ein
einstellbaren Teilers- angeschlossen. Wenn der Aus- 30 Ausgangssignal erzeugt wird.
gang des spannungsgenSgelten Oszillators bei Der Ausgang des Oszillators 10 wird auch einer
61,9 kHz liegt, beträgt der Teilerausgang 100 Hz, Torschaltung 12 zugeführt, welche ein Tastsignal
und der Ausgang des Phasendetektors ist gleich Null. von dem Ausgang des Abweichungsteilers 11 aufWenn
der Ausgang des spannungsgesteuerten Oszilla- nimmt. Der Ausgang des Tors 12 ist mit einem eintors
von den gewünschten 61,9 kHz abweicht, wird 35 stellbaren Teiler 13 verbunden, welcher in den
das entstehende Fehlersignal, welches durch den gleichen Stufen wie der Abweichungsteiler 11 zählt,
Phasendetektor erzeugt wird, zu dem mit Hilfe einer d. h. im vorliegenden Fall in Intervallen von 0,1 kHz.
zugeführten Spannung abgestimmten Oszillator zu- Die gewünschte Teilerzahl des Teilers 13 wird durch
rückgekoppelt, um dessen Ausgang auf die ge- Wählschalter 14 in üblicher Weise eingestellt. Der
wünschte Frequenz zu bringen. 40 Ausgang des einstellbaren Teilers 13 ist an einen
Bei derartigen Anordnungen ist es für viele An- Eingang eines Phasendetektors 15 angeschlossen,
wendungsfälle oftmals erwünscht, eine Frequenz- dessen anderer Eingang mit einem Bezugsfrequenzversetzung
um einen vorbestimmten Wert zwischen generator 16 verbunden ist. Der Bezugsfrequenzdem
Ausgang des frequenzgeregelten Oszillators und generator erzeugt ein Ausgangssignal der gleichen
derjenigen Frequenz zu erzielen, welche an dem ein- 45 Frequenz wie der geringste seitens der Teiler 11,13
stellbaren Teiler eingestellt ist. Wenn beispielsweise gezählte Frequenzbereich, d. h. 0,1 kHz. Der Ausdie
Anordnung als örtlicher Oszillator in einem gang des Phasendetektors 15 wird einem Glättungs-Empfanger
verwendet werden soll, ist es oftmals filter mit Gleichstromverstärker 17 zugeführt, dessen
günstig, daß die Ausgangsfrequenz der Anordnung Ausgang den Oszillator 10 regelt. Der Ausgang des
etwas höher als die Abstimmfrequenz des Emp- 50 einstellbaren Teilers 13 wird auch einem Frequenzfängers
liegt, und zwar um einen Wert gleich der diskriminator 18 zugeführt. Der Ausgang des Fre-Zwischenfrequenz
des Empfängers. In solchen Fällen quenzdiskriminators 18 wird ebenfalls dem Glättungsist
es indessen noch günstig, daß die Skalenanzeige filter und Gleichstromverstärker 17 zugeführt. Eine
der Anordnung die Empfängerabstimmfrequenzen Rückstelleitung 19 ist vorgesehen, um den einstellanzeigt.
Wenn in einem Fall der Empfänger den 55 baren Teiler 13 zurückzustellen und den Teiler 11 in
Frequenzbereich von 50 bis 99,9 kHz in Intervallen Grundstellung zu bringen, wenn der geregelte Teiler
von 100 Hz überdeckt und eine Zwischenfrequenz eine voreingestellte Anzahl von Impulsen aufgevon
8 kHz aufweist, liegt der gewünschte Frequenz- nommen hat.
bereich des Oszillators zwischen 58 und 107,9 kHz. Zur Beschreibung der Wirkungsweise der An-Es
ist indessen vorzuziehen, daß die angezeigte ein- 60 Ordnung sei aus Zweckmäßigkeitsgründen angegestellte
Frequenz des geregelten Oszillators gleich nommen, daß der einstellbare Teiler 13 auf 61,9 kHz
derjenigen des Empfängers ist, d. h. im Bereiche von eingestellt ist, während der Oszillator 10 so abge-50
bis 99,9 kHz liegt. stimmt ist, daß er tatsächlich einen Ausgang von
Zweck der vorliegenden Erfindung ist die Schaf- 69,9 kHz erzeugt, was einer Frequenzversetzung von
fung eines frequenzgeregelten Oszillators, wel- 65 8 kHz entspricht. Die Wählschalter 14 sind auf
eher mit einer fest einstellbaren Frequenzabwei- 61,9 kHz abgestimmt, um den Teilerwert in dem ge-
chung von der eingestellten Oszillatorfrequenz ar- regelten Teiler 13 einzustellen. Da der zu zählende
beitet. Minimalabstand 0,1 kHz beträgt, wird der Ab-
weichungsteiler 11 auf die Zählung von 80 Impulsen eingestellt.
Im Betrieb wird die Ausgangsfrequenz des Oszillators 10 dem Abweichungsteiler 11 zugeführt und
durch das geschlossene Tor 12 gegenüber dem einstellbaren Teiler 13 gesperrt. Nach Zählung von
80 Impulsen seitens des Abweichungsteilers 11 erzeugt dieser ein Ausgangssignal, welches das Tor 12
öffnet, wobei ermöglicht wird, daß die Ausgangsfrequenz des Oszillators 10 zu dem einstellbaren
Teiler 13 gelangt. Dieser Teiler teilt die Ausgangsfrequenz durch 619, so daß bei Erzeugung der gewünschten
Ausgangsfrequenz von 69,9 kHz durch den Oszillator die Ausgangsfrequenz des Teilers 13
100 Hz beträgt. Diese wird mit der Bezugsfrequenz von 100 Hz in dem Phasendetektor 15 verglichen.
Die Ausgangsspannung des Phasendetektors wird durch das Glättungsfilter sowie den Gleichstromverstärker
17 zu dem spannungsgeregelten Oszillator 10 geleitet, wo sie zur Reduzierung der Ausgangsfrequenz
dient, wenn diese sich oberhalb des gewünschten Wertes von 69,9 kHz befindet, oder zur
Erhöhung, wenn diese unterhalb des gewünschten Wertes liegt. Wie bereits erwähnt, erzeugt der Teiler
13 nach Aufnahme der vorbestimmten Zahl von Impulsen einen Rückstellpuls auf der Leitung 19,
welcher sowohl den Abweichungsteiler 11 als auch den einstellbaren Teiler 13 zurückstellt. Der Zyklus
wiederholt sich dann.
Gemäß einer Weiterbildung des Gegenstandes der Erfindung ist ein Frequefizdiskrirninator 18 vorgesehen,
um das Fehlersignal innerhalb des Erfassungsbereiches des Phasendetektors zu bringen, wie dies
oftmals auch bei üblichen digitalen Frequenzstabilisatoren der Fall ist.
Als Ergebnis der Wirkungsweise des Abweichungsteilers 11 sowie des Tors 12 kann der einstellbare
Teiler 13 durch die Wählschalter 14 auf die Abstimmfrequenz eines Empfängers eingestellt werden,
während die Ausgangsfrequenz des Systems tatsächlieh oberhalb der Abstimmfrequenz des Empfängers,
und zwar um einen Wert höher liegt, welcher gleich der Zwischenfrequenz des Empfängers ist.
Claims (2)
1. Anordnung zur Stabilisierung der Frequenz eines Oszillators auf in Abhängigkeit von einer
zugeführten Steuerspannung einstellbare Werte mit einem einstellbaren Teiler und einem
Phasendetektor zum Vergleich des Ausgangs des einstellbaren Teilers mit einem Bezugswert und
zur Erzeugung eines Fehlersignals zur Regelung des Oszillators, gekennzeichnet durch
einen zusätzlichen Teiler (11), der an den Ausgang des Oszillators (10) angeschaltet ist und dessen
Teilungsverhältnis entsprechend der gewünschten Abweichung der Oszillatorfrequenz
von dem durch die Einstellung des ersten Teiles (13) definierten Wert eingestellt ist, und durch
eine Torschaltung (12), deren Schaltstrecke zwischen dem Ausgang des Oszillators (10) und dem
einstellbaren ersten Teiler (13) und deren Tasteingang an dem Ausgang des zusätzlichen Teilers
(11) liegt, wobei die Torschaltung (12) geöffnet ist, wenn der zusätzliche Teiler (11) nach Empfang
der der eingestellten Frequenzabweichung entsprechenden Anzahl von Impjjlsen ein Ausgangssignal
"Ifzengt,. wobei..ferner Mittel zur
gleichzeitigen Rückstellung des einstellbaren ersten und des zusätzlichen Teilers (13 bzw. 11)
vorgesehen sind, wenn der einstellbare erste Teiler (13) die Anzahl von Impulsen aufgenommen hat,
welche durch die Mittel (14) zur Einstellung des Teilungswertes bestimmt sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang des einstellbaren
Teilers (13) zusätzlich mit einem Frequenzdiskriminator (18) gekoppelt ist, dessen Ausgangsspannung
den Oszillator (10) so weit voreinstellt, daß dessen Ausgangsfrequenz in den Arbeitsbereich
des Phasendetektors (15) gelangt.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US446556A US3286191A (en) | 1965-04-08 | 1965-04-08 | Afc with offset frequency divider |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1466129A1 DE1466129A1 (de) | 1969-12-18 |
DE1466129B2 true DE1466129B2 (de) | 1970-08-13 |
Family
ID=23773028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651466129 Pending DE1466129B2 (de) | 1965-04-08 | 1965-12-18 | Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte |
Country Status (4)
Country | Link |
---|---|
US (1) | US3286191A (de) |
DE (1) | DE1466129B2 (de) |
FR (1) | FR1460429A (de) |
GB (1) | GB1135186A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3502977A (en) * | 1967-03-13 | 1970-03-24 | Weston Instruments Inc | Low frequency measuring apparatus with phase locked loop |
CH501959A (fr) * | 1968-12-20 | 1970-08-31 | Ebauches Sa | Convertisseur de fréquence électronique |
US3614631A (en) * | 1969-11-21 | 1971-10-19 | Mechanical Tech Inc | Pulse counter having selectable whole and fractional number division |
FR2091894B1 (de) * | 1970-04-07 | 1974-02-22 | Etu Realisa Ele Tronique | |
US3737676A (en) * | 1971-11-18 | 1973-06-05 | J Fletcher | Low phase noise digital frequency divider |
DE2164175C3 (de) * | 1971-12-23 | 1978-03-30 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur digitalen Frequenzeinstellung eines in einer Regelschleife liegenden Oszillators |
DE2402696A1 (de) * | 1973-08-01 | 1975-02-13 | Rca Corp | Elektronischer wechselspannungsgenerator |
US3959737A (en) * | 1974-11-18 | 1976-05-25 | Engelmann Microwave Co. | Frequency synthesizer having fractional frequency divider in phase-locked loop |
JPS588617B2 (ja) * | 1975-03-13 | 1983-02-16 | ソニー株式会社 | ジユシンキ |
US4009449A (en) * | 1975-12-11 | 1977-02-22 | Massachusetts Institute Of Technology | Frequency locked loop |
US4021681A (en) * | 1976-01-22 | 1977-05-03 | Chrysler Corporation | Resonant sensor using a phase locked loop detector |
US4105948A (en) * | 1977-04-18 | 1978-08-08 | Rca Corporation | Frequency synthesizer with rapidly changeable frequency |
JPS5914997B2 (ja) * | 1978-06-27 | 1984-04-06 | 松下電器産業株式会社 | 電動機の速度制御装置 |
US4409563A (en) * | 1981-02-26 | 1983-10-11 | General Electric Company | Phase locked loop frequency synthesizer with frequency compression loop |
US5014285A (en) * | 1989-09-27 | 1991-05-07 | General Electric Company | Frequency shift keying communication system with selectable carrier frequencies |
WO2017160947A1 (en) * | 2016-03-15 | 2017-09-21 | Board Of Regents, The University Of Texas System | Fractional-n phase lock loop apparatus and method using multielement fractional dividers |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2521789A (en) * | 1948-02-25 | 1950-09-12 | Rca Corp | Frequency control by electronic counter chains |
US3217267A (en) * | 1963-10-02 | 1965-11-09 | Ling Temco Vought Inc | Frequency synthesis using fractional division by digital techniques within a phase-locked loop |
-
1965
- 1965-04-08 US US446556A patent/US3286191A/en not_active Expired - Lifetime
- 1965-12-03 GB GB51413/65A patent/GB1135186A/en not_active Expired
- 1965-12-18 DE DE19651466129 patent/DE1466129B2/de active Pending
- 1965-12-20 FR FR42965A patent/FR1460429A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1135186A (en) | 1968-12-04 |
FR1460429A (fr) | 1966-11-25 |
DE1466129A1 (de) | 1969-12-18 |
US3286191A (en) | 1966-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2925583C2 (de) | Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen | |
DE1466129B2 (de) | Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte | |
DE1259462B (de) | Einrichtung zur digitalen Anzeige einer analogen Eingangsspannung | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
DE69428258T2 (de) | Verfahren und Anordnung zum Steuern eines Schleifenfilters | |
DE2903486A1 (de) | Mehrbandradioempfaengeranlage | |
DE3531082C1 (de) | Schaltungsstufe in einer Frequenzsyntheseschaltung | |
DE3531083A1 (de) | Frequenzsyntheseschaltung mit zwei phasenverriegelungsschleifen, von denen die zweite die frequenz der ersten um einen faktor nahe 1 multipliziert | |
DE1516769B2 (de) | Anordnung zum einstellen und konstanthalten der frequenz eines oszillators | |
DE3220462C1 (de) | Spektrumanalysator | |
DE2513948A1 (de) | Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife | |
DE2161513A1 (de) | Abtastdaten-Steuervorrichtung | |
DE2149128C3 (de) | Verfahren zur Frequenzsynthese und Schaltungsanordnung zur Ausführung des Verfahrens | |
DE1948109A1 (de) | Normalfrequenzgenerator | |
EP0002811B1 (de) | Vorrichtung zur Interferenzstromtherapie | |
DE2721634A1 (de) | Drehzahlverhaeltnis-regelanordnung | |
DE2244230C3 (de) | Frequenzsynchronisierer | |
DE2720896C2 (de) | Schaltung zum Regeln der Ausgangsfrequenz eines Wobbeloszillators | |
DE1541472A1 (de) | Universal-Frequenzsynthetisator | |
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE1613548C3 (de) | Verfahren zur Parallelschaltung von Anlageteilen | |
EP1012980B1 (de) | Digitaler phase locked loop | |
DE19714994C2 (de) | Filmtransportgeschwindigkeitssteuerung | |
DE1961329A1 (de) | Digital einstellbarer frequenzgeregelter Schwingungserzeuger |