DE3121970C2 - Digitaler Phasendiskriminator - Google Patents
Digitaler PhasendiskriminatorInfo
- Publication number
- DE3121970C2 DE3121970C2 DE19813121970 DE3121970A DE3121970C2 DE 3121970 C2 DE3121970 C2 DE 3121970C2 DE 19813121970 DE19813121970 DE 19813121970 DE 3121970 A DE3121970 A DE 3121970A DE 3121970 C2 DE3121970 C2 DE 3121970C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- exclusive
- gate
- flop
- delay flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Abstract
Die Erfindung betrifft einen digitalen Phasendiskriminator mit zwei Delay-Flipflops und zwei Exklusiv-Oder-Gattern, wobei jedem Gatter eine schaltbare Konstantstromquelle nachgeschaltet ist. Von den Konstantstromquellen wird ein Kondensator je nach Phasenlage der zu vergleichenden Pulse auf- oder entladen. Von den zwei zu vergleichenden Pulsen weist einer Impuls- und Pausenlängen auf, die ganzzahlige Mehrfache oder Periodenlänge des anderen Pulses betragen. Angewendet wird die Erfindung in Zwischenregeneratoren von Pulscodemodulations-Multiplex-Übertragungssystemen, um einen örtlichen Taktgenerator mit dem Leitungssignal zu synchronisieren.
Description
Die Erfindung betrifft einen digitalen Phasendiskriminator gemäß den Oberbegriffen der Ansprüche 1, 2, 3
bzw. 4.
Ein solcher Phasendiskriminator ist aus den Fig.4
bzw. 7 der deutschen Offenlegungsschrift 25 41 163 bekannt. Er ist geeignet zum Vergleich von zwei Pulsen
mit annähernd gleicher Periodendauer und gibt eine Regeispannung ab, die bei jedem Vergleich der Phasenlage
zwischen gleichnamigen Flanken der zwei Pulse um von der Größe der Phasendifferenz abhängige Beträge
geändert wird, wobei die Richtung der Änderung von der Richtung der Phasendifferenz abhängt.
Aufgabe dieser Erfindung ist es, einen Phasendiskriminator anzugeben, der wie der bekannte Phasendiskriminator
bei Phasendifferenz zwischen zwei Pulsen eine Regelspannung erhöht oder erniedrigt, wobei jedoch
die zwei Pulse, im folgenden Leitungspuls und Taktpuls genannt, sich sehr in ihrer Periodendauer unterscheiden.
Die Nennwerte der Impuls- und Pausenlängen des Leitungspulses sind ganzzahlige Vielfache der Periodendauer
des Taktpulses, wobei Impulse und Pausen mit unterschiedlichen ganzzahligen Vielfachen in beliebiger
Reihenfolge auftreten können. Die tatsächlichen Impuls- und Pausenlängen können um das bis zu 0,4fache
der Periodendauer des Taktpulses von ihren Nennwerten abweichen.
Diese Aufgabe wird jeweils durch die kennzeichnenden Merkmale nach dem Patentanspruch i, 2, 3 oder 4
gelöst, wct*ei die Ansprüche 1 und 2 von der F i g. 4, die
Ansprüche 3 und 4 von der F i g. 7 6ct oben genannten
deutschen Offenlegungsschrift 25 41 163 iusgehen.
Die Phasendiskriminatoren nach den Ansprüchen 3 und 4 weisen gegenüber denen nach den Ansprüchen 1
und 2 eine geringere Leistungsaufnahme auf.
Aus der europäischen Offenlegungsschrift 0 011 128 ist es an sich bekannt, in einem Phasendiskriminator zur
Ladung bzw. Entladung eines Kondensators zwei durch logische Signale wirksam steuerbare Stromquellen zu
verwenden, welche Ströme unterschiedlicher Polarität liefern. Diese Stromquellen sind nur als Schalter und
nicht als Konstantstromquellen ausgebildet Die erforderliche Stromstärke wird durch zwei im Lade- bzw.
Entladestromkreis des Kondensators liegende und für beide Stromquellen gemeinsam wirksame Widerstände
bestimmt Dadurch ist es nicht möglich, für die beiden Ströme unterschiedliche Stromstärken vorzugeben.
Die Erfindung wird nachstehend anhand der in den F i g. 1 bis 11 dargestellten Ausführungsbeispiele erläutert
In der F i g. 1 ist ein Phasendiskriminator entsprechend dem Patentanspruch 1 dargestellt, dessen Funktionen
anhand der Fig.2 bis 5 erläutert werden. Die
F ί g. 6 zeigt einen Phasendiskriminator entsprechend dem Patentanspruch 2. In der F i g. 7 ist ein Phasendiskriminator
nach dem Anspruch 3 gezeichnet, dessen Funktionen anhand der Fig.8 bis 10 erläutert werden.
Die F i g. 11 bezieht sich auf einen Phasendiskriminator
nach dem Anspruch 4.
Es bedeuten in der F i g. 1:
| E | = Leitungspulseingang |
| T | = Taktpulseingang |
| FFX, FF2 | = Erstes bzw. zweites Delay-Flipflop |
| mit dem Dateneingang D X bzw. D 2, | |
| dem Takteingang Ci bzw. C2 und | |
| dem nicht invertierenden Ausgang | |
| QXbzv/.Q2 | |
| 1,2 | = Erstes bzw. zweites Exklusiv-Oder- |
| Gatter | |
| 51,52 | = Erste bzw. zweite Konstantstrom- |
| quelle | |
| C | = Kondensator |
| A | = Regelspannungsausgang. |
Die Delay-Flipflops FFX sowie die Exklusiv-Oder-Gatter 1 und 2 werden mit gegenüber dem Bezugspotential
(Masse) positiver Betriebsspannung betrieben. Dementsprechend bedeutet positive Spannung auf Si-
gnalleitungen ja-Signal bzw. Impuls.
Ein Delay-Flipflop übernimmt im Augenblick einer
positiven Taktflanke den in diesem Augenblick an seinem Dateneingang liegenden Zustand. Ein Exklusiv-Oder-Gatter
gibt an seinem Ausgang ja-Signal ab, wenn an seinen beiden Eingängen unterschiedliche logische
Signale anliegen.
Die Eingänge der Konstantstromquellen 51 und 52
mit den Ausgängen der Exklusiv-Oder-Gatter 1 bzw. 2 verbunden. Sie geben an ihren Ausgängen nur dann
einen konstanten Strom /ι bzw. h ab, wenn an ihren
Eingängen logische ja-Signale liegen. Liegen an den Eingängen logische nein-Signale an, weisen die Ausgänge
sehr hohe Widerstandswerte auf.
Der Strom U wird von einer gegenüber dem Bezugspotential positiven Spannung getrieben, den Strom h
liefert eine Spannungsquelle mit negativer Spannung. Angenommen, der Kondensator C sei zunächst negativ
aufgeladen, d. n. der RcgciipännüngSäüSgäng A führt
negatives Potential gegenüber dem Bezugspotential, so wird der Kondensator C durch den Strom Λ zunächst
entladen und dann positiv aufgeladen. Durch einen Strom h wird der Kondensator, wenn er positiv aufgeladen
ist ebenfalls zunächst entladen und dann negativ aufgeladen. Liefert keine der beiden Konstantstromquellen
einen Strom, so behält der Kondensator seinen Ladungszustand bei, d. h. die Spannung am Regelspannungsausgang
bleibt konstant, vorausgesetzt, die nachgeschaltete Einrichtung weist einen ausreichend hohen
Eingangswiderstand auf.
Die Funktion des Phasendiskriminators wird anschließend anhand der F i g. 2 bis 5 erläutert, in denen
die Zuordnung der einzelnen Kurvenzüge zu den Leitungen sowie Ein- und Ausgängen der F i g. 1 durch
gleichlautende Bezeichnungen angegeben ist.
In der F i g. 2 ist bis zum Zeitpunkt t\ der Fall dargestellt,
daß die Impulse und Pausen des Leitungspulses (Kurvenzug E) genau so lang sind wie eine Periode des
Taktpulses (Kurvenzug T) und daß die Flanken des Leitungspulses mit den negativen Flanken des Taktpulses
zusammenfallen. Dadurch wird die Konstantstromquelle 51 abwechselnd jeweils gleich lang wirksam und unwirksam
gesteuert. Die Konstantstromquelle 52 ist dauernd wirksam gesteuert. Da der von ihr gelieferte
Strom h halb so groß und in der Richtung umgekehrt
wie der von der Konstantstromquelle 51 gelieferte Strom /<
ist. wird der Kondensator Cabwechselnd positiv und negativ auf- und entladen. Die Regelspannung
(Kurvenzug A) wechselt also um 0 Volt.
Nach dem Zeitpunkt t\ weist der Leitungspuls Impulse und Pausen auf.tlie etwas kürzer als eine Periode des
Taktpulses sind. Dadurch werden die Zeitabschnitte, in denen der Kondensator in positiver Richtung geladen
wird, immer größer, während die Entladezeiten immer kurzer werden. Dadurch nimmt die Regelspannung immer
größere positive Werte an.
Die F i g. 3 stimmt bis zum Zeitpunkt ti mit dem entsprechenden
Teil der F i g. 2 überein. Nach dem Zeitpunkt f2 besteht der Leitungspuls aus Impulsen und Pausen,
die etwas langer sind als eine Periode des Taktpulses. Dadurch nimmt die Regelspannung immer größere
negative Werte an.
In der F i g. 4 sind die Vorgänge mit einem Leitungspuls dargestellt, der Impulse und Pausen mit genau der
doppelten und dreifachen Länge einer Periode des Taktpulses aufweist Bis zum Zeitpunkt ti treten Impulse
und Pausen des Leitungspulses auf, die die gleiche Länge wie eine Periode des Taktpulses aufweisen, d. h.
dieser Teil der Fig.4 stimmt mit den entsprechenden
Teilen der F i g. 2 bzw. 3 überein. Nach dem Zeitpunkt /j
tritt zunächst eine Pause und ein Impuls mit je der doppelten Länge, später eine Pause und ein Impuls mit je
der dreifachen Länge einer Periode des Taktpulses auf. Da vor dem Zeitpunkt t} die Lage der Flanken des Leitungspulses
mit den negativen Flanken des Taktpulses übereinstimmt, fällt auch nach dem Zeitpunkt /3 jede
Flanke des Leitungspulses mit einer negativen Flanke
ίο des Taktpulses zusammen.
Im Gegensatz zu den Vorgängen in den F i g. 2 und 3 treten hier auch Zeitabschnitte auf, in denen keine der
Konstantstromquellen oder die Konstantstromquelle 51 alleine wirksam ist. Im ersten Fall, z. B. zwischen den
Zeitpunkten U und is, bleibt die Spannung am Kondensator
C konstant, im zweiten Fall, z. B. zwischen den Zeitpunkten /5 und tt, ändert sie sich doppelt so schnell
wie in dem Fall, in dem beide Konstantstromquellen
ladungen mit wechselnder Polarität, aber gleichen Spannungsbeträgen abwechseln, wechselt die Regelspannung
um 0 Volt, wobei sich ein negativer Mittelwert ergibt.
Die F i g. 5 unterscheidet sich von der F i g. 4 dadurch, daß die erste längere Pause des Leitungspulses (nach dem Zeitpunkt h) nicht genau sondern etwas weniger als doppelt so lang ist wie eine Periode des Taktpulses. Dadurch iallen alle nachfolgenden Flanken des Leitungspulses nicht mehr mit den zugehörigen negativen Flanken des Taktpulses zusammen. Dies bewirkt, daß der Kondensator stärker positiv als negativ geladen wird und der Mittelwert der Regelspannung immer größere positive Werte annimmt.
Die F i g. 5 unterscheidet sich von der F i g. 4 dadurch, daß die erste längere Pause des Leitungspulses (nach dem Zeitpunkt h) nicht genau sondern etwas weniger als doppelt so lang ist wie eine Periode des Taktpulses. Dadurch iallen alle nachfolgenden Flanken des Leitungspulses nicht mehr mit den zugehörigen negativen Flanken des Taktpulses zusammen. Dies bewirkt, daß der Kondensator stärker positiv als negativ geladen wird und der Mittelwert der Regelspannung immer größere positive Werte annimmt.
Die F i g. 6 zeigt ein Ausführungsbeispiel für einen Phasendiskriminator entsprechend dem Patentanspruch
2.
Statt der Konstantstromquellen der F i g. 1 sind hier
Reihenschaltungen aus den Widerständen R 1 bzw. R 2 mit den Dioden CR 1 bzw. GR 2 vorgesehen, wobei der
Widerstand R 1 den halben Widerstandsw ert aufweist wie der Widerstand R 2. Da die Delay-Flipflops und die
Exklusiv-Oder-Gatter mit gegenüber dem Bezugspotential (Masse) positiver Spannung betrieben werden,
wird bei einem logischen ja-Signal am Ausgang des Exklusiv-Oder-Gatters
1 der Kondensator C über die Diode CR 1 und den Widerstand R 1 geladen. Bei einem
logischen nein-Signal am Ausgang des Exklusiv-Oder-Gatters
2 wird der Kondensator Cüber die Diode CR 2 und den Widerstand R 2 entladen.
Logisches ja-Signal am Ausgang des Exklusiv-Oder-Gatters
1 entspricht also dem Zustand der wirksam geschalteten Konstantstromquelle 51 der F i g. 1 bis 5. Dagegen
entspricht dem Zustand der wirksam geschalteten Konstantstromquelle 52 der Fig. 1 bis 5 nein-Signal
am Ausgang des Exklusiv-Oder-Gatters 2 der F i g. 6, was durch Verbindung seines zweiten Eingangs
mit dem invertierenden Ausgang Q 2 (anstelle des nicht invertierenden Ausganges Q2 der Fig. 1) des zweiten
Delay-Flipflops erreicht wird.
Unter Berücksichtigung der vorgenannten Abweichungen können die F i g. 2 bis 5 auch zur Erläuterung
der Funktion eines Phasendiskriminators nach der F i g. 6 benutzt werden. Dabei ist noch zu beachten, daß
bei Obereinstimmung der Phasenlage (vor den Zeitpunkten /·, t2 bzw. U der F i g. 2,3 bzw. 5) die Regelspannung
um einen Wert schwankt der der halben Betriebsspannung entspricht
Bei den Phasendiskriminatoren nach den F i g. I und 6
ίο
15
20
25
müssen beide Delay-Flipflops Signallaufzeiten aufweisen,
die gegenüber der Taktpulsperiode vernachlässigbar kurz sind. Kurze Signallaufzeiten sind aber mit hoher
Leistungsaufnahme verbunden, so daß ein bei hoher Taktpulsfrequenz anwendbarer Phasendiskriminator eine
hohe Leistungsaufnahme aufweit. Die Ausbildung nach den Patentansprüchen 3 und 4 bezweckt eine Verringerung
der Leistungsaufnahme.
Durch das Einfügen eines dritten Delay-Flipflops zwischen dem ersten und zweiten Delay-Flipflop wird erreicht,
daß nur noch die Signallaufzeit des ersten Delay-Flipflops vernachlässigbar kurz sein muß gegenüber der
Taktpulsperiode. Die Signallaufzeiten des zweiten und dritten Delay-Flipflops müssen nur untereinander gleich
sein. So genügt es, für das erste Delay-Flipflop eines aus einer Schaltkreisfamilie mit kurzer Signallaufzeit, jedoch
hoher Leistungsaufnahme auszuwählen, z. B. eines aus der TTL-Standard-Serie. Für das zweite und dritte
Delay-Flipflop genügen solche mit geringerer Leistungsaufnahme, jedoch längerer Signallaufzeit, z. B.
solche aus der TTL-Low-Power-Serie. Trotz des Mehraufwandes von einem Delay-Flipflop ergibt sich eine
Verminderung der Leistungsaufnahme, da zwei Delay-Flipflops aus der TTL-Low-Power-Serie eine geringere
Leistungsaufnahme aufweisen als eines aus der TTL-Standard-Serie.
In der Fig. 7 ist ein Phasendiskriminator nach dem Patentanspruch 3 gezeichnet. Er unterscheidet sich von
dem in der F i g. 1 dargestellten, daß zwischen dem nicht invertierenden Ausgang Q1 des ersten Delay-Flipflops
FF1 und dem Dateneingang D 2 des zweiten Delay-Flipflops
FFl ein drittes Delay-Flipflop FF3 eingefügt ist, wobei der nicht invertierende Ausgang Q I des ersten
Delay-Flipflops FFl mit dem Dateneingang DZ des dritten Delay-Flipflops FF3 und dessen nicht invertierender
Ausgang Q3 mit dem Dateneingang D 2 des
zweiten Delay-Flipflops FF2 verbunden ist. Der Takteingang C3 des dritten Deiay-Flipflops FF3 ist mit dem
Taktimpulseingang T verbunden. Der zweite Eingang des ersten Exklusiv-Oder-Gatters I ist mit dem nicht
invertierenden Ausgang Q 1 des ersten Delay-Flipflops FFl verbunden. Der erste Eingang des zweiten Exklusiv-Oder-Gatters
2 ist mit dem nichtinvertierenden Ausgang Q 3 des dritten Delay-Flipflops FF3 verbunden.
Die weiteren Einzelheiten entsprechen denen der Fig. 1.
Die Funktion wird anhand der F i g. 8 bis 10 beschrieben,
die im wesentlichen den F i g. 2, 4 und 5 entsprechen. Der Unterschied besteht darin, daß ein Kurvenzug
für das Signal am nicht invertierenden Ausgang Q 3 des dritten Delay-Flipflops FF3 eingezeichnet und dabei
sowie beim Signal am nicht invertierenden Ausgang Q 2 des zweiten Delay-Flipflops FF2 die Signallaufzeit tL
dieser beiden Delay-Flipflops berücksichtigt wurde.
In der F i g. 8 wurden wie in der F i g. 2 bis zum Zeitpunkt ti die Vorgänge beim Zusammenfallen der Leilungspulsflanken
mit den negativen Taktpulsflanken dargestellt Nach dem Zeitpunkt ii treten kürzere Leitungspulsperioden
auf, was, wie in der F i g. 2, ein Ansteigen der Regelspannung nach positiven Werten zur ω
Folge hat.
Treten, wie in der Fig.3 gezeichnet, längere Leitungspulsperioden
auf, so nimmt auch bei diesem Phasendiskriminator die Regelspannimg immer größere negative
Werte an. Auf eine Darstellung in einer eigenen Fig. wurde verzichtet.
In der F i g. 9 sind wie in der F i g. 4 die Vorgänge mit einem Leitungspuls dargestellt, der Impulse und Pausen
mit genau der doppelten und dreifachen Länge einer Periode des Taktpulses aufweist. Bis zum Zeitpunkt ft
treten Impulse und Pausen des Leitungspulses auf, die die gleiche Länge wie eine Periode des Taktpulses aufweisen,
d. h. dieser Teil der F i g. 9 stimmt mit dem entsprechenden Teil der Fig.8 überein. Nach dem Zeitpunkt
ft tritt zunächst eine Pause und ein Impuls mit je der doppelten Länge, später eine Pause und ein Impuls
mit je der dreifachen Länge einer Periode des Taktpulses auf. Da wegen der Einfügung des dritten Delay-Flipflops
FF3 die zweite Konstantstromquelle 52 während der langen Impulse und Pausen (nach dem Zeitpunkt ft)
um eine Taktpulsperiode und die Signallaufzeit Il später
unwirksam geschaltet wird (Zeitpunkt ie) nimmt die Regelspannung
einen etwas größeren negativen Mittelwert an als im Fall der F i g. 4.
Die Fig. 10 unterscheidet sich von der Fig. 9 dadurch,
daß die erste längere Pause des Leitungspulses (nach dem Zeitpunkt ti) nicht genau sondern etwas weniger
als doppelt so lang ist wie eine Periode des Taktpulses. Dadurch fallen wie in der F i g. 5 alle nachfolgenden
Flanken des Leitungspulses nicht mehr mit den zugehörigen negativen Flanken des Taktpulses zusammen.
Dies bewirkt, daß der Kondensator stärker positiv als negativ geladen wird, und der Mittelwert der Regelspannung
immer größere positive Werte annimmt.
Die Fig. 11 zeigt einen Phasendiskriminator nach dem Patentanspruch 4. Der Unterschied gegenüber der
Fig.6 besteht darin, daß zwischen dem ersten Delay-Flipflop
FFl und dem zweiten Delay-Flipflop FF2 ein drittes Delay-Flipflop FF3 in der gleichen Weise wie in
der Fig. 7 dargestellt, eingefügt ist. Somit gelten die Beschreibungen zu den F i g. 6 und 7 sinngemäß auch für
die Fig. 11.
35
40
45
50 Hierzu 10 Blatt Zeichnungen
Claims (4)
1. Digitaler Phasendiskriminator zum Erzeugen einer von der Phasendifferenz zwischen einem Leitungspuls
und einem Taktpuls abhängigen Regelspannung mit einem ersten (FF 1) und einem zweiten
(FF2) Delay-Flipflop, einem ersten (1) und einem
zweiten (2) Exklusiv-Oder-Gatter, einem ersten (S 1) und einem zweiten (52) Schaltmittel, einem Kondensator
(C), einem Leitungspulseingang (E), einem Taktpulseingang (T) sowie einem Regelspannungsausgang
(A), wobei der Taktpulseingang (T) mit den Takteingängen (Cl, C2) der Delay-Flipflops, der
nicht invertierende Ausgang (Q 1) des ersten Delay-Flipflops (FFi) mit dem zweiten Eingang des ersten
Exklusiv-Oder-Gatters (1) und dem Dateneingang (D 2) des zweiten Delay-Flipflops (FF2), der nicht
invertierende Ausgang (Q 2) des zweiten Delay-Flipflops (Ff 2} mit dem zweiten Eingang des zweiten
Exklusiv-Oder-Gatters (2), der Ausgang des ersten Exklusiv-Oder-Gatters (1) mit dem Eingang des
ersten Schaltmittels (S 1), der Ausgang des zweiten Exklusiv-Oder-Gatters (2) mit dem Eingang des
zweiten Schaltrnittels (S 2), die Ausgänge der Schaltmittel (Si, S2) mit dem ersten Belag des Kondensators
(C) und dem Regelspannungsausgang (A) sowie der zweite Belag des Kondensators mit dem Bezugspotential verbunden ist, dadurch gekennzeichnet,
daß der Leitungspulseingang (E) mit dem Datenehyang (D i) des ersten Delay-Flipflops
(FF 1) und dem ersten Eingang des ersten Exklusiv-Oder-Gatters
(1) verbunden ist und daß der nicht invertierende Ausgang (Q i) des ersten Delay-Flipflops
(FFi) zusätzlich mit dem ersten Eingang des zweiten Exklusiv-Oder-Gatters (2) verbunden ist,
daß das erste Schaltmittel (Si) als eine erste Konstantstromquelle (Si) und das zweite Schaltmittel
(S 2) als eine zweite Konstantstromquelle (S 2) ausgebildet ist, wobei die Konstantstromquellen (Si,
S 2) so ausgebildet sind, daß ihre Ausgänge nur beim Anliegen logischer ja-Signale an den Eingängen der
betreffenden Konstantstromquellen konstante Ströme (I\, h) abgeben, beim Anliegen von nein-Signalen
dagegen einen unendlich hohen Widerstand aufweisen und wobei der konstante Strom (h) der ersten
Konstantstromquelle (S 1) den doppelten Wert und umgekehrte Polarität gegenüber dem von der zweiten
Konstantstromquelle (S 2) gelieferten Strom (k)
aufweist (F i g. 1).
2. Digitaler Phasendiskriminator zum Erzeugen einer von der Phasendifferenz zwischen einem Leitungspuls
und einem Taktpuls abhängigen Regelspannung mit einem ersten (FFi) und einem zweiten
(FF2) Delay-Flipflop, einem ersten (1) und einem zweiten (2) Exklusiv-Oder-Gatter, einem ersten
(Ri) und einem zweiten (R 2) Widerstand, einem
Kondensator (C), einem Leitungspulseingang (E), einem Taktpulseingang (T) sowie einem Regelspannungsausgang
(A), wobei der Taktpulseingang (T) mit den Takteingängen (Ci, C2) der Delay-Flipflops,
der nicht invertierende Ausgang (SI) des ersten Delay-Flipflops (FFl) mit dem zweiten Eingang
des ersten Exklusiv-Oder-Gatters (1) und dem Dateneingang (D 2) des zweiten Delay-Flipflops (FF2),
der Ausgang des ersten Exklusiv-Oder-Gatters (1) mit dem ersten. Anschluß des ersten Widerstandes
(R 1), der Ausgang des zweiten Exklusiv-Oder-Gatters (2) mit dem ersten Anschluß des zv/eiten Widerstandes
(R 2), die zweiten Anschlüsse der Widerstände (R 1, R 2) mit dem ersten Belag des Kondensators
(C) und dem Regelspannungsausgang (A) sowie der zweite Belag des Kondensators mit dem Bezugspotential
verbunden ist, dadurch gekennzeichnet, daß der Leitungspulseingang (E) mit dem Dateneingang
(D 1) des ersten Delay-Flipflops (FFl) und dem ersten Eingang des ersten Exklusiv-Oder-Gatters (1)
sowie der invertierende Ausgang (Q 2) des zweiten Delay-Flipflops (FF2) mit dem zweiten Eingang des
zweiten Exklusiv-Oder-Gatters (2) verbunden ist und daß der nicht invertierende Ausgang (Q 1) des
ersten Delay-Flipflops (FFl) zusätzlich mit dem ersten Eingang des zweiten Exklusiv-Oder-Gatters (2)
verbunden ist, daß der erste Widerstand (R 1) gegenüber dem zweiten Widerstand (R 2) den halben Widerstandswert
aufweist, daß dem ersten Widerstand (R I) eine erste Diode (GR 1) und dem zweiten Widerstand
(R 2) eine zweite Diode (GR 2) in Reihe geschaltet ist und daß die Dioden (GR t, GR 2) so
gepolt sind, daß sie leitend sind, wenn das erste Exklusiv-Oder-Gatter
(1) eine dem logischen Ja-Signal und das zweite Exklusiv-Oder-Gatter (2) eine dem
logischen Nein-Signal entsprechende Spannung abgibt (F ig. 6).
3. Digitaler Phasendiskriminator zum Erzeugen einer von der Phasendifferenz zwischen einem Leitungspuls
und einem Taktpuls abhängigen Regelspannung mit einem ersten (FFi), einem zweiten
(FF2) und einem dritten (FF3) Delay-Flipflop, einem ersten (1) und einem zweiten (2) Exklusiv-Oder-Gatter,
einem ersten (Si) und einem zweiten (52) Schaltmittel, einem Kondensator (C), einem Leitungspulseingang
(E), einem Taktpulseingang (T) sowie einem Regeispannungsausgang (A), wobei der
Taktpulseingang (T) mit den Takteingängen (Ci, C2, C3>) der Delay-Flipflops, der nicht invertierende
Ausgang (Q 1) des ersten Delay-Flipflops (FFl) mit dem zweiten Eingang des ersten Exklusiv-Oder-Gatters
(1) und dem Dateneingang (D 3) des dritten Delay-Flipflops (FF3), der nicht invertierende Ausgang
(Q3) des dritten Delay-Flipflops (FF3) mit dem Dateneingang
(D 2) des zweiten Delay-Flipflops (FF2), der nicht invertierende Ausgang (Q2) des zweiten
Delay-Flipflops (FF2) mit dem zweiten Eingang des zweiten Exklusiv-Oder-Gatters (2), der Ausgang des
ersten Exklusiv-Oder-Gatters (1) mit dem Eingang des ersten Schaltmittels (S 1), der Ausgang des zweiten
Exklusiv-Oder-Gatters (2) mit dem Eingang des zweiten Schaltmittels (52), die Ausgänge der Schaltmittel
(S 1, S 2) mit dem ersten Belag des Kondensators (C) und dem Regelspannungsausgang (A) sowie
der zweite Belag des Kondensators mit dem Bezugspotential verbunden ist, dadurch gekennzeichnet,
daß der Leitungspulseingang (E) mit dem Dateneingang (Di) des ersten Delay-Flipflops (FFl) und
dem ersten Eingang des ersten Exklusiv-Oder-Gatters (1) verbunden ist und daß der nicht invertierende
Ausgang (Q 3) des dritten Delay-Flipflops (FF3) zusätzlich mit dem ersten Eingang des zweiten Exklusiv-Oder-Gatters
(2) verbunden ist, daß das erste Schaltmittel (S 1) als eine erste Konstantstromquelle
(S 1) und das zweite Schaltmittel (S2) als eine zweite Konstantstromquelle (S 2) ausgebildet ist, wobei die
Konstantstromquellen (Sl, S2) so ausgebildet sind, daß ihre Ausgänge nur beim Anliegen logischer ja-Signale
an den Eingängen der betreffenden Kon-
stantstromquellen konstante Ströme (I\, h) abgeben,
beim Anliegen von nein-Signale dagegen einen unendlich hohen Widerstand aufweisen und wobei der
konstante Strom (I\) der ersten Konstantstromquelle (S X) den doppelten Wert und umgekehrte Polaritat
gegenüber dem von der zweiten Konstantstromquelle (S 2) gelieferten Strom (h) aufweist (F i g. 7).
4. Digitaler Phasendiskriminator zum Erzeugen einer von uer Phasendifferenz zwischen einem Leitungspuls
und einem Taktpuls abhängigen Regel- to spannung mit einem ersten (FFi), einem zweiten
(FF2) und einem dritten (FFi) Delay-Flipflop, einem
ersten (1) und einem zweiten (2) Exklusiv-Oder-Gatter,
einem ersten (R X) und einem zweiten (R 2) Widerstand, einem Kondensator (C), einem Leitungspulseingang
(E), einem Taktpulseingang (T) sowie einem Regelspannungsausgang (A), wobei der
Taktpulseingang (T) mit den Takteingängen (CX,
C2, C3) der Delay-Flipflops, der nicht invertierende
Ausgang (Q X) des ersten Delay-Flipflops (FFX) mit dem zweiten Eingang des ersten Exklusiv-Oder-Gatters
(1) und dem Dateneingang (D 3) des dritten Delay-Flipflops (FF3), der nicht invertierende Ausgang
(Q 3) des dritten Delay-Flipflops (FF3) mit dem Dateneingang (D 2) des zweiten Delay-Flipflops (FF2),
der Ausgang des ersten Exklusiv-Oder-Gatters (1) mit dem ersten Anschluß des ersten Widerstandes
(R X) der Ausgang des zweiten Exklusiv-Oder-Gatters (2) mit dem ersten Anschluß des zweiten Widerstandes
(R 2), die zweiten Anschlüsse der Widerstände (R 1, R 2) mit dem ersten Belag des Kondensators
(C) und dem Regelspannungsausgang (A) sowie der zweite Belag des Kondensators mit dem Bezugspotential
verbunden ist, dadurch gekennzeichnet, daß der Leitungspulseingang (E) mit dem Dateneingang
(D i) des ersten Deiay-Fiipfiops (FFi) und dem ersten
Eingang des ersten Exklusiv-Oder-Gatters (1) sowie der invertierende Ausgang (Q 2) des zweiten
Delay-FÜDflops (FF2) mit dem zweiten Eingang des
zweiten Exklusiv-Oder-Gatters verbunden ist und daß der nicht invertierende Ausgang (Q X) des ersten
Delay-Flipflops (FFi) zusätzlich mit dem ersten Eingang
des zweiten Exklusiv-Oder-Gatters (2) verbunden ist, daß der erste Widerstand (R 1) gegenüber
dem zweiten Widerstand (R2) cien halben Widerstandswert aufweist, daß dem ersten Widerstand
(R 1) eine erste Diode (CR i) und dem zweiten Widerstand (R2) eine zweite Diode (GRt) in Reihe
geschaltet ist und da? die Dioden (GR 1, GR 2) so
gepolt sind, daß sie leitend sind, wenn das erste Exklusiv-Oder-Gatter
(1) eine dem logischen Ja-Signal und das zweite Exklusiv-Oder-Gatter (2) eine dem
logischen Nein-Signal entsprechende Spannung abgibt (F ig. 11).
55
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813121970 DE3121970C2 (de) | 1981-06-03 | 1981-06-03 | Digitaler Phasendiskriminator |
| DE19813153249 DE3153249C2 (en) | 1981-06-03 | 1981-06-03 | Phase discriminator arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813121970 DE3121970C2 (de) | 1981-06-03 | 1981-06-03 | Digitaler Phasendiskriminator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3121970A1 DE3121970A1 (de) | 1983-05-26 |
| DE3121970C2 true DE3121970C2 (de) | 1986-06-26 |
Family
ID=6133791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813121970 Expired DE3121970C2 (de) | 1981-06-03 | 1981-06-03 | Digitaler Phasendiskriminator |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3121970C2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4433779A1 (de) * | 1994-09-22 | 1996-03-28 | Grundig Emv | Phasendetektor für die Steuerung der Rückgewinnung eines Trägersignals |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4124005A1 (de) * | 1991-07-19 | 1993-01-21 | Fraunhofer Ges Forschung | Elektronische schaltung zur messung der phasen- und frequenzdifferenz zweier periodischer signale |
| WO2000019608A2 (de) * | 1998-09-30 | 2000-04-06 | Koninklijke Philips Electronics N.V. | Schaltungsanordnung zum verarbeiten von datensignalen |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1436933A (en) * | 1974-09-26 | 1976-05-26 | Mullard Ltd | Phase and/or frequency comparators |
| US3986125A (en) * | 1975-10-31 | 1976-10-12 | Sperry Univac Corporation | Phase detector having a 360 linear range for periodic and aperiodic input pulse streams |
| JPS5953515B2 (ja) * | 1976-10-25 | 1984-12-25 | 株式会社日立製作所 | 時間差検出回路 |
| CA1140218A (en) * | 1978-06-26 | 1983-01-25 | Eduard A. Zalessky | Phase discriminator |
| US4281259A (en) * | 1978-11-08 | 1981-07-28 | Sanyo Electric Co., Ltd. | Digital phase comparing apparatus |
| US4237423A (en) * | 1978-12-08 | 1980-12-02 | Rca Corporation | Digital phase detector |
| DE2932745C2 (de) * | 1979-08-13 | 1986-06-19 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Digitaler Frequenz- und Phasenvergleicher |
-
1981
- 1981-06-03 DE DE19813121970 patent/DE3121970C2/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4433779A1 (de) * | 1994-09-22 | 1996-03-28 | Grundig Emv | Phasendetektor für die Steuerung der Rückgewinnung eines Trägersignals |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3121970A1 (de) | 1983-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69434280T2 (de) | Taktgenerator und Phasenkomparator zur Verwendung in einem derartigen Taktgenerator | |
| DE2925583C2 (de) | Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen | |
| DE3544820A1 (de) | Taktfrequenzteilerschaltung | |
| DE2726277A1 (de) | Abtastsignaldetektor | |
| DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
| DE2337311A1 (de) | Frequenzsynthesizer | |
| DE2163971C3 (de) | Schaltung zur digitalen Frequenzeinstellung eines Oszillators | |
| EP0023331B1 (de) | Schaltungsanordnung zur Synchronisierung einer untergeordneten Einrichtung, insbesondere einer digitalen Teilnehmerstation, durch eine übergeordnete Einrichtung, insbesondere eine digitale Vermittlungsstelle eines PCM-Fernmeldenetzes | |
| DE3121970C2 (de) | Digitaler Phasendiskriminator | |
| DE3800511C1 (de) | ||
| DE2108320A1 (de) | Einrichtung zur Frequenz- und Phasenregelung | |
| DE3311677A1 (de) | Vorrichtung zur rueckgewinnung eines taktes aus einer signalfolge | |
| EP0042961B1 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
| DE2616398C2 (de) | Schaltungsanordnung zur Regelung der Impulsfolgefrequenz eines Signals | |
| DE2632025A1 (de) | Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip | |
| DE2448533A1 (de) | Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich | |
| DE3153249C2 (en) | Phase discriminator arrangement | |
| DE2608268C2 (de) | Verfahren zum Erzeugen einer veränderbaren Folge von Impulsen und Schaltungsanordnung zur Durchführung des Verfahrens | |
| DE3246291C2 (de) | PLL-Schaltungsanordnung | |
| DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
| DE2646367A1 (de) | Detektor von uebergaengen eines signals | |
| DE2748075A1 (de) | Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen | |
| DE3303904C1 (de) | Schaltung zum Übertragen eines Schaltsignals | |
| DE1243722B (de) | Anordnung zum Ausloesen eines binaeren Impulszaehlers | |
| DE3520301A1 (de) | Phasenvergleichsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE |
|
| 8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3153249 Format of ref document f/p: P |
|
| Q171 | Divided out to: |
Ref country code: DE Ref document number: 3153249 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| AH | Division in |
Ref country code: DE Ref document number: 3153249 Format of ref document f/p: P |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |