DE69917514T2

DE69917514T2 - Filterung für Übertragung mittels Quadraturmodulation

Info

Publication number: DE69917514T2
Application number: DE69917514T
Authority: DE
Inventors: Toshiyuki Akiyama; Atsushi Miyashita; Nobuo Tsukamoto
Original assignee: Hitachi Denshi KK
Current assignee: Hitachi Denshi KK
Priority date: 1998-03-06
Filing date: 1999-03-03
Publication date: 2004-09-23
Anticipated expiration: 2019-03-04
Also published as: JPH11261659A; DE69917514D1; EP0940955B1; JP4083861B2; US6512798B1; EP0940955A3; EP0940955A2

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein System zur Übertragung von zwei Arten von Signalen durch orthogonale Modulation, oder vielmehr im Einzelnen auf ein digitales Signalübertragungssystem umfassend eine orthogonale Modulationssendeeinheit und eine orthogonale Demodulationsempfangseinheit, die eine digitale Konfiguration aufweisen.
In den vergangenen Jahren wurde ein Signalsendesystem des orthogonalen Modulationstyps wie einem QPSK- oder QAM-Schema eingesetzt, um die Übertragungsrate im digitalen Nachrichtenverkehr von mobilen Einheiten, und terrestrische Verständigung zu verbessern. Das orthogonale Modulationsschema ist zur Übertragung von zwei Arten von Signalen durch orthogonale Modulation, die zwei Arten von zueinander senkrecht stehenden Trägern verwenden, ausgedrückt als: cos(2π × f'c × t) und sin(2π × f'c × t)wobei t die Zeit und f'c die Trägerfrequenz darstellt.
Das übliche digitale Sendesystem des orthogonalen Modulationstyps hat einen orthogonalen Modulator-/Demodulator-Schaltkreis eingesetzt, der hauptsächlich einen Mixer von analogem Aufbau verwendet aus dem ersichtlichen Grund seiner geringen Kosten und seiner kleinen Schaltkreisabmessungen.
Das übliche Signalsendesystem, das diesen orthogonalen Modulator-/Demodulator-Schaltkreis des analogen Typs verwendet, wird mit Bezug auf 19 und 20 erläutert.
Zunächst zeigt 19 ein Beispiel eines gewöhnlichen Sendeschaltkreises des orthogonalen Modulationstyps. Der eingegebene Informationscode von einem Eingangsanschluss 1 wird in zwei Arten von Basisband digital Signalen Id(n), Qd(n) durch einen Sendesignalverarbeitungsschaltkreis 2 umgesetzt, und dann einem orthogonalen Modulator 3 zugeführt, wobei n eine ganze Zahl nicht kleiner als 1 ist, welche die Ordnung des Taktsignalspulses angibt.
Die Signale Id(n), Qd(n), die in dem orthogonalen Modulator 3 eingegeben werden, werden durch D/A-Converter 4i, 4q jeweils in analoge Signale umgewandelt. Dann wird die Sendebandbreite der Signale durch LPFs (Tiefpassfilter) 5i, 5q von analoger Bauart auf einen vorbestimmten Wert B begrenzt.
Die Signale I(t), Q(t), die von den LPFs 5i, 5q ausgegeben werden, werden in einen Mixer 6 eingegeben, wo sie durch die unten angegebene Gleichung 1 nach analoger Art orthogonal moduliert werden. D(t) = I(t) × cos (2π × fc × t) + Q(t) × sin (2π × fc × t) (1)
Das derartig orthogonal modulierte Signal D(t) wird in einen BPF (Bandpassfilter) 7 eingegeben, in dem die durch den Mixer 6 erzeugte unerwünschte Komponente entfernt wird. Das Ausgangssignal des BPF 7 wird einem Hochfrequenzwandler 8 zugeführt, wo es zu einem Trägersignal von noch höherer Frequenz f'c abgewandelt wird. Das Hochfrequenzsendesignal wird von einer Antenne 9 gesendet.
20 zeigt ein Beispiel eines herkömmlichen Empfangsschaltkreises vom orthogonalen Demodulationstyp. Das von der Antenne 10 empfangenen Signal wird durch einen Niederfrequenzwandler 11 zum orthogonalen Modulationssignal D(t) wiederhergestellt.
Das orthogonale Modulationssignal D(t) das dem orthogonalen Demodulator 13 zugeführt wird, wird in einen Mixer 14 eingegeben und in ein Signal der Trägerfrequenz fc gewandelt. Der Mixer verarbeitet das Signal D(t) in zwei Arten durch Gleichungen 2 und 3, die unten gezeigt werden, und demoduliert die zwei Arten von Signalen I(t), Q(t) in orthogonaler Art nach analoger Weise, indem er die Orthogonalität der trigonometrischen Funktion verwendet. I(t) = D(t) × cos (2π × fc × t) (2) Q(t) = D(t) × sin (2π × fc × t) (3)
Den zwei Signalen I(t), Q(t), die auf diese Art und Weise demoduliert sind, werden jeweils die nicht benötigten Komponenten von den analogen LPFs 15i, 15q entfernt. Die Signale I(t), Q(t) werden jeweils zu digitalen Signalen Id(n), Qd(n) durch den A/D-Wandler 16i, 16q gewandelt und einem Empfangsverarbeitungsschaltkreis 17 zugeführt.
Der Empfangsverarbeitungsschaltkreis 17 demoduliert die zwei digitalen Eingangssignale Id(n), Iq(n) und gibt den resultierenden Informationscode von einem Ausgangsanschluss 18 aus.
In dem oben beschriebenen herkömmlichen analogen Modulationssystem entwickeln die beiden Arten von Trägersignalen, die für die orthogonale Modulation und Demodulation verwendet werden, d. h. die zwei Trägersignale ausgedrückt durch Cos und Sin in 19 und 20, falls sie ungenügend in der Orthogonalität sind (Genauigkeit von π/2 im Phasenunterschied), Intercodeinterferenzen zwischen den zwei Typen von Komponenten und erhöhte Fehlerrate des demodulierten Codes, was zu einer verschlechterten Kommunikationsqualität führt.
Im Hinblick darauf wird im Stand der Technik ein Mixer mit analogem Aufbau verwendet, der hochgenau reguliert ist, so dass der orthogonale Fehler (Phasenunterschied) zwischen den zwei Referenzträgerwellen einen genügend kleinen Wert von 1° oder weniger annimmt.
Das oben beschriebene herkömmliche System versäumt es, Digitalisierung in Betracht zu ziehen und wirft das Problem der Schwierigkeit, seine Leistung zu verbessern, auf.
Speziell in den letzten Jahren sind Schemen wie 64QAM oder OFDM mit einer großen Anzahl von mehr Punkten als die herkömmlichen BPSK- und QPSK-Schemen zur Anwendung gekommen. Diese Schemen erfordern eine noch höhere Genauigkeit der Orthogonalität. Die Analogtechnik hat jedoch ihre eigenen Grenzen bei der Verbesserung der Genauigkeit der Orthogonalität und ist deswegen schwierig zur Verbesserung der Leistungsfähigkeit des Sendesystems.
ZUSAMMENFASSUNG DER ERFINDUNG
Angesichts dessen haben die Erfinder einen digitalen orthogonalen Modulator und einen digitalen orthogonalen Demodulator untersucht, in welchem orthogonale Modulation und orthogonale Demodulation durch digitale Signalverarbeitung ausgeführt werden, um eine genügend hohe Genauigkeit, benötigt für Orthogonalität, sicher zu stellen. Ein Beispiel wird mit Verweis auf die 21 und 22 erklärt werden.
Zuerst ist der digitale orthogonale Modulator aus 21 eine digitale Version des orthogonalen Modulators 3 der analogen Konstellation, die in 19 gezeigt wird. Auf ähnliche Weise ist der digitale orthogonale Demodulator von 22 eine digitale Version des orthogonalen Demodulators 13, der analogen Konstellation, die in 20 gezeigt wird. Die Schaltkreise aus dem orthogonalen Modulator und orthogonalen Demodulator sind dieselben, wie sie in den 19 und 20 gezeigt werden. Deshalb wird im Folgenden hauptsächlich der Aufbau und der Betrieb des orthogonalen Modulators und des orthogonalen Demodulators beschrieben.
Zuerst werden typische Signalwellenformen des ersten digitalen Signals Id(n) und des zweiten digitalen Signals Qd(n) von einer Abtastfrequenz fd aus dem Sendeverarbeitungsschaltkreis 2 zugeführt, wie sie in 23(a) und (b) dargestellt sind.
In 23(a), (b) repräsentiert die durchgezogene Kurve der Signalwellenformen das Signal I vor der Abtastung, und repräsentiert die gestrichelte Kurve der Signalwellenformen das Signal Q vor Abtastung. Die zugehörigen Abtastsignale sind ebenfalls jeweils durch durchgezogene und gestrichelte Pfeile angezeigt.
Von allen Signalen, die an dem digitalen orthogonalen Modulator, der in 21 gezeigt ist, angelegt sind, wird das erste digitale Signal Id(n) in ein Signal I 'd4(m) einer vierfachen Abtastfrequenz 4 × fd durch einen ersten vierfachen Abtastumformer 19i in solcher Weise umgeformt, dass drei Nullen zwischen den nten Abtastwert Id(n) und dem (n + 1) Abtastwert Id(n + 1) eingefügt werden, wie in 23(c) gezeigt ist, wobei m eine ganze Zahl ist, die die Ordnung des Taktsignals für den Vierfachabtastbetrieb repräsentiert.
Das auf diese Art und Weise erzeugte Signal I'd4(m), wie in typischerweise in 24 gezeigt, enthält die nicht-gewünschten harmonischen Komponenten 20. In 24 zeigen die gestrichelten Teile die Bereiche der benötigten Signalinformationskomponenten.
Der digitale LPF 21i, ebenso wie der herkömmliche LPF 5i, der in 19 gezeigt ist, begrenzt das Signal I'd4(m) auf die Bandbreite B, während er zur selben Zeit die nicht-gewünschten harmonischen Komponenten 20 entfernt.
Als eine Folge nimmt die Signalwellenform des Ausgangssignals Id4(m) von den digitalen LPF 21i eine Abtastwellenform an, die mit Nullen zwischen den Signalen aufgefüllt ist, wie in 23(e) gezeigt.
Dies ist ebenso der Fall mit dem zweiten Signal Qd(n). Wie in 23(d) gezeigt, wird das zweite Signal Qd(n) in ein Signal Q'd4(m) von vierfacher Frequenz 4 × fd durch einen zweiten vierfachen Abtastumformer 19q umgeformt, auf die Bandbreite B begrenzt, durch einen digitalen LPF 21q und wie in 23(f) gezeigt, in das Signal Qd4(m) umgeformt, das mit Nullen dazwischen aufgefüllt ist.
Es sei angenommen die Trägerfrequenz fc des orthogonalen Modulationssignals wird auf diese Art zu fd gesetzt. Die oben angegebene Gleichung (1) kann als Betriebsformel für die orthogonale Modulation als Dd4(m) = Id4(m) × cos (2π × m/4) + Qd4(m) × sin (2π × m/4) (4)ausgedrückt werden.
In der Gleichung (4) nimmt der Term auf der rechten Seite der "cos" enthält abwechselnd Werte von 1 und –1 an, wenn m eine gerade Zahl inklusive Null ist und nimmt Null an, wenn m eine ungerade Zahl ist.
Der Term auf der rechten Seite der "sin" enthält, nimmt abwechselnd Werte von 1 und –1 an, wenn m eine ungerade Zahl ist und nimmt Null an, wenn m eine gerade Zahl ist, inklusive Null.
Deswegen kann Gleichung (4) der Reihe nach in Übereinstimmung mit m wie folgt ausgedrückt werden.
m = 0 → Dd4(0) = Id4(0)
m = 1 → Dd4(1) = Qd4(1)
m = 2 → Dd4(2) = –Id4(2)
m = 3 → Dd4(3) = –Qd4(3)
m = 4 → Dd4(4) = Id4(4)
m = 5 → Dd4(5) = Qd4(5)
...
Tatsächlich kann deswegen die orthogonale Modulation ausgeführt werden und das orthogonale Modulationssignal Dd4(m), wie durch die Signalwellenform von 23(g) gezeigt wird, kann erzeugt werden, indem nacheinander die Signale Id4(m), Qd4(m) und Signale von gegensätzlicher Polarität –Id4(m), –Qd4(m), ohne Ausführung der Multiplikation von Gleichung (4), geschaltet werden.
Der digitale orthogonale Modulator von 21 benutzt einen digitalen orthogonal Modulationsschaltkreis 22, der nach dieser Methode betrieben wird. Wie in 21 gezeigt, werden zwei Polaritätsinvertierungsschaltkreise 22i, 22q und ein zyklischer Schalter 22s eingesetzt, die bei einer Frequenz fc (= 4 × fd) betrieben werden. Die Signale Id4(m) und Qd4(m) werden jeweils durch die Polaritätsinvertierungsschaltkreise 22i und 22q in polaritätsinvertierte Signale –Id4(m) und –Qd4(m) umgeformt. Die Signale Id4(m), Qd4(m), –Id4(m), –Qd4(m) werden selektiv, sequentiell durch das Taktsignal der Frequenz fc durch den Schalter 22s gewonnen, wodurch das orthogonale Modulationssignal Dd4(m) erzeugt wird, das im Wellenformdiagramm der 23(g) dargestellt ist.
Das orthogonale Modulationssignal Dd4(m) wird von dem digitalen orthogonalen Modulationsschaltkreis 22 ausgegeben, und dann durch einen D/A-Wandler 24 in ein analoges Signal überführt. Das analoge orthogonale Modulationssignal D(t), befreit von seinen unerwünschten harmonischen Komponenten durch die BPF 25, wird von dem digitalen orthogonalen Modulator ausgegeben.
Bei diesem Verfahren müssen die zwei digitalen LPF 21i, 21q dieselben Eigenschaften aufweisen.
Es ist deswegen eine übliche Praxis, digitale LPFs einzusetzen, die eine nichtrekursive Schaltungsanordnung aufweisen (FIR: finite impulse response) und denselben Filterkoeffizienten, wie in 25 gezeigt.
Der in 25 gezeigte digitale LPF beinhaltet ein Schieberegister 26, Speicher 27-1, 27-2, ..., 27-H, Multipliziererschaltkreise 28-1, 28-2, ..., 28-H und einen F (Addierer) Schaltkreis 29.
Das Schieberegister 26 beinhaltet mehrere Stufen verketteter Speicherzellen, um nacheinander eingegebene serielle Signale I'd4(p + 1), I'd4(p + 2), ..., I'd4(p + H), Stufe für Stufe in Abhängigkeit jedes Taktpulses der Frequenz 4 × fd zu transferieren und zu speichern. Die Speicher 27-1, 27-2, ..., 27-H funktionieren um H Filterkoeffizienten C₁, C₂, ..., CH zu speichern, die benötigt werden, um die Bandbreite auf B zu begrenzen. In der obigen Beschreibung, ist p eine beliebige ganze Zahl.
Das Schieberegister 26 führt die Operation der nachfolgenden Gleichung (5) vor jedem Taktpuls aus, indem es die Filterkoeffizienten, die in den Speicherzellen 27-1, 27-2 usw. gespeichert sind verwendet und nacheinander die berechneten Werte Id4(p) ausgibt. Id4(p) = C1 × I'd4(p + 1) + C2 × I'd4(p + 2) + C3 × I'd4(p + 3) + ... + ... + CH × I'd4(p + H) (5)
In dem Verfahren multiplizieren die H-Multiplikatorschaltkreise 28-1, 28-2, ..., 28-H die Filterkoeffizienten C₁, C₂, ..., C_H mit den Signalwerten I'd4(p + 1), ..., I'd4(p + H). Weiterhin beinhaltet der F-Schaltkreis 29 eine Vielzahl von Addierschaltkreisen und gibt die gesamte Summe der Werte C₁ × I'd4(p + 1) bis C_H × I'd4(p + H) aus, die in den Multiplikatorschaltkreisen 28-1 bis 28-H multipliziert werden. Auf diese Weise funktionieren die Multiplikatorschaltkreise 28-1 bis 28-H als digitales LPF.
Nun wird der digitale orthogonale Demodulator der 22 erklärt. Dieser Demodulator führt die orthogonale Demodulation aus, indem er die Signale im Wesentlichen in umgekehrter Weise, wie bei der digitalen orthogonalen Modulation aus 21, verarbeitet.
In 22 werden von dem orthogonalen Modulationssignal D(t) ausgegeben vom Niederfrequenzwandler 11 (20), die nicht-gewünschten Frequenzkomponenten vom BPF 30 entfernt. Das Signal D(t) wird mit der Abtastrate von 4 × fd durch den A/D-Wandler 31 abgetastet und derartig in das digitale orthogonale Modulationssignal Dd4(m) umgeformt.
Das derartig abgetastete orthogonale Modulationssignal Dd4(m) hat eine Signalwellenform, wie in 26(a) gezeigt wird, die identisch ist zu der aus 23(g).
Es sei angenommen die Trägerfrequenz fc des orthogonalen Modulationssignals wird auf fd gesetzt. Wie in Gleichungen (2) und (3) gesehen werden kann, werden die Betriebsformen der orthogonalen Demodulation jeweils in Gleichungen (6) und (7) ausgedrückt. Id4(m) = Dd4(m) × cos (2π × m/4) (6) Qd4(m) = Dd4(m) × sin (2π × m/4) (7)
Dann, wie in Gleichung (4) für den digitalen orthogonalen Modulator, gezeigt in 21, kann die orthogonale Demodulation mit einer einfachen Schaltungsanordnung ausgeführt werden.
Speziell, Gleichung (6), die "cos" enthält, nimmt abwechselnd Werte von 1 und –1 an, wenn m eine gerade Zahl, inklusive Null, ist und wird zu Null, wenn m eine ungerade Zahl ist. Gleichung (7), die "sin" enthält, nimmt auf der anderen Seite abwechselnd Werte von 1 und –1 an, wenn m eine ungerade Zahl ist und wird Null, wenn m eine gerade Zahl, inklusive Null, ist.
Zuerst nimmt Gleichung (6) gemäß m nacheinander die folgenden Werte an.
m = 0 → Dd4(0) = Id4(0)
m = 1 → Dd4(1) = 0
m = 2 → Dd4(2) = –Id4(2)
m = 3 → Dd4(3) = 0
Dann nimmt Gleichung (7) ebenfalls gemäß m nacheinander folgende Werte an.
m = 0 → Dd4(0) = 0
m = 1 → Dd4(1) = Qd4(1)
m = 2 → Dd4(2) = 0
m = 3 → Dd4(3) = –Qd4(3)
m = 4 → Dd4(4) = 0
In diesem Fall kann ebenfalls die orthogonale Demodulation dadurch erreicht werden, dass die Signale Id4(m), Qd4(m) und polaritätsinvertierte Signale –Id4(m), –Qd4(m) nacheinander geschaltet und unabhängig gewonnen werden, ohne direkt die Multiplikation der Gleichung (6) und (7) auszuführen. Demgemäß werden die orthogonalen Demodulationssignale Id4(m) und Qd4(m) erhalten, die in 26(b) und (c) gezeigt sind.
22 zeigt einen digitalen orthogonalen Demodulator, der einen orthogonalen Demodulationsschaltkreis 32 benutzt, welcher gemäß dem oben erwähnten Verfahren arbeitet. Wie in 22 gezeigt, enthält dieser digitale orthogonale Demodulator zwei Polaritätsinvertierungsschaltkreise 32i, 32q und zyklische Schalter 32si, 32sq, die mit der Frequenz fc (= 4 × fd) arbeiten.
Das Signal Dd4(m) aus dem A/D-Wandler 31 wird durch die Polaritätsinvertierungsschaltkreise 32i, 22q als polaritätsinvertiertes Signal –Dd4(m) ausgegeben. Diese Signale werden nacheinander zwischen Null (35i, 35q) und Dd4(m), –Dd4(m) für jeden Takt der Frequenz fc gewechselt und selektiv ausgegeben, um dabei die orthogonalen Demodulationssignale Id4(m), Qd4(m), wie in 26(b) und (c) gezeigt, zu erzeugen.
Auf diese Weise nimmt das Signal Id4(m), das vom digitalen orthogonalen Demodulationsschaltkreis 32 ausgegeben wird, eine Wellenform an, die Null für jeden Wert des Abtastsignals enthält, wie in 26(b) gezeigt ist.
Dieser Teil des Nullwertes wird durch den digitalen LPF 33i interpoliert, wie in 26(d) gezeigt ist. Das Signal aus 26(d) wird dabei mit der Abtastfrequenz fd des 1/4 Abtastwandlers 34i abgetastet, um das orthogonale demodulierte Signal Id(n) auszugeben, wie in 26(f) gezeigt ist.
Auf dieselbe Weise nimmt das Signal Qd4(m), das vom digitalen orthogonalen Demodulationsschaltkreis 32 ausgegeben wird, wie in 26(c) gezeigt wird, eine Wellenform enthaltend, einen Nullwert für jedes Abtastsignal an. Vom Signal Qd4(m) wird der Nullwertteil durch den digitalen LPF 33q interpoliert, wie in 26(e) gezeigt. Dabei wird das Signal aus 26(e) durch den 1/4 Abtastratenwandler 34q wieder abgetastet, um das orthogonale demodulierte Signal Qd(n) auszugeben, wie in 26(g) gezeigt.
Wie in 25 gezeigt, wird ein nicht-rekursiver (FIR-Typ) Schaltkreis als digitale LPF 33i und 33q benutzt, der dieselben Koeffizientenwerte hat, wie der digitale orthogonale Modulator, der in 21 beschrieben ist.
Der in diesem Fall nicht-rekursive digitale Filter benötigt eine beachtliche Anzahl von Addiererschaltkreisen und Multipliziererschaltkreisen.
Die Multipliziererschaltkreise, welche eine beachtliche Schaltkreisgröße einnehmen, sind wünschenswerter Weise sowenig wie möglich.
In den Fällen der 21 und 22, die ein nicht-rekursives digitales LPF der 25 benutzen, werden jedoch viele Multipliziererschaltkreise benötigt, die zu einem extrem großen Schaltkreisausmaß führen. Eine erhöhte Größe der Multipliziererschaltkreise ist kennzeichnend für eine erhöhte Zahl von Filterkoeffizienten des digitalen Filters. In anderen Worten werden so viele Filterkoeffizienten wie Multipliziererschaltkreise benötigt. Bei der Ausbildung eines digitalen Filters auf einem integrierten Schaltkreis führen eine erhöhte Anzahl von Multipliziererschaltkreisen und eine erhöhte Anzahl von Filterkoeffizienten zu einem vergrößerten Ausmaß des integrierten Schaltkreises, mit erhöhten Herstellungskosten des Filters zur Folge. Je steiler die Eckfrequenzcharakteristik ist, die vom LPF benötigt wird, desto mehr Filterkoeffizienten (Multipliziererschaltkreise) werden benötigt. Für den Fall einer orthogonalen Frequenzteilungsmultiplikation (OFDM) Modulation, die eines der orthogonalen Modulationsschemen darstellt, wird z. B. die belegte Bandbreite vollständig ausgenutzt. Damit das Sendesignal nicht in ein benachbartes Frequenzband entweicht, werden deshalb digitale LPF von wenigstens ungefähr 50 Filterkoeffizienten benötigt.
Da für den digitalen LPF wenigstens 50 oder mehr Filterkoeffizienten benötigt werden, erfordert das Sendesystem wenigstens doppelt soviel Multipliziererschaltkreise oder ungefähr 100 Multipliziererschaltkreise. Dies aus dem Grund, weil zwei LPFs für jeden Filterkoeffizienten benötigt werden.
Das nicht-rekursive digitale LPF im Empfangssystem benötigt eben so viele Multipliziererschaltkreise. Deshalb werden insgesamt ungefähr 200 Multipliziererschaltkreise für das Sende- und Empfangssystem kombiniert benötigt.
Solang die Informationsübertragungsrate gering bleibt, kann die Verwendung von Multipliziererschaltkreisen durch Zeitdivision die aktuell benötigte Anzahl der Multipliziererschaltkreise, die im Filterschaltkreis ausgebildet werden, reduzieren.
Mit der Erhöhung der Übertragungsrate, wird jedoch der parallele Betrieb aller Multipliziererschaltkreise erforderlicht, wegen der begrenzten Arbeitsgeschwindigkeit von jedem Multipliziererschaltkreis. Es wird beispielsweise nötig sein, soviel wie 200 Multipliziererschaltkreise auszubilden. Eine einfache Digitalisierung stellt deswegen einen Hindernis für höhere Übertragungsraten dar, wegen der erhöhten Schaltungsgröße der Multipliziererschaltkreise.
Der Artikel von G. R. SAPHIRO: "FIR switched-capacitor modulators for discrete QAM" (FIR geschalteter Kondensatormodulatoren für diskretes QAM)" im Verfahren zum internationalen Symposium von Schaltkreisen und Systemen, Kyoto, 5. bis 7. Juni 1985, S. 1629 bis 1632, beschreibt M-stellige QAM-Modulatoren, die eine einzelne geschaltete Kondensator FIR-Struktur benutzen. Die Modulatoren bieten die Ausformung von Durchlassband und Stoppband.
Die veröffentlichte europäische Patentanmeldung Nr. EP 693 844 A2 (NIPPON TELEGRAPH AND TELEPHONE CORP.) beschreibt einen digitalisierten Quadraturmodulator zum Empfangen von I-Kanaleingangsdigitalsignalen und Q-Kanaleingangsdigitalsignalen und Quadraturmodulation des I-Kanals- und des Q-Kanaldigitalsignals durch eine digitale Signalverarbeitung. Der Modulator hat einen digitalen Filter zur Ausformung des Spektrums des I-Kanals- und des Q-Kanalseingangssignals, um I-Kanal- und Q-Kanalausgangssignale zu erzeugen, und Komplementierer, die das Komplement des I-Kanals- und des Q-Kanals ausgangs nehmen, um I-Kanal- und Q-Kanalkomplementärsignale zu erzeugen und einen Multiplexer zum Multiplexen des I-Kanals- und des Q-Kanalsausgangssignals vom digitalen Filter und des I-Kanals- und des Q-Kanalskomplementärsignals vom Komplementierer, um ein quadraturmoduliertes Ausgangssignal zu erzeugen.
Der Artikel von X. H. WANG: "Digital IF modulator and demodulator design for transmission over band-limited channels", (dritte internationale Konferenz zu Signalverfahren, Peking, China, 14. bis 18. Oktober 1996, S. 1242 bis 1245, beschreibt einen digitalen IF-Quadraturmodulator/Demodulator, benutzt in einer hybriden digitalen und analogen 16 QAM-Sender und Empfängerarchitektur zum stromaufwärts senden über CATV-Netzwerke. In der Ausgestaltung des Interpolationsfilters wird jeder I- und Q-Signalfilter mit N-Koeffizienten in vier Unterfilter mit N/4-Koeffizienten heruntergebrochen, mit einer Taktrate gleich der Symbolrate. Der Ausgang des I- und Q-Basisbandfilters wird erhalten, indem jeder Filter in zeitlicher Folge abgetastet wird. Durch das Zusammenführen des digitalen Mixens mit dem I- und Q-Kanalinterpolationsfilter kann die gesamte digitale Modulation durchgeführt werden, in dem nur die ungeraden Koeffizienten des Tiefpassfilters in dem I-Kanal und geraden Koeffizienten in den Q-Kanal implementiert werden.
Es ist die Aufgabe der Erfindung einen verbesserten orthogonalen Modulator/Demodulator mit einem nicht-rekursiven digitalen Filter zu realisieren, so dass ein digitales Signalkommunikationssystem erhalten wird, in welchem das Erfordernis einer hohen Übertragungsrate erreicht wird, ohne dabei die Schaltungsgröße des digitalen orthogonalen Modulators/Demodulators zu vergrößern.
Diese Aufgabe wird durch ein digitales Signalübertragungssystem, beschrieben den unabhängigen Ansprüchen gelöst. Eine weitere Ausführungsform der Erfindung ist in dem abhängigen Anspruch beschrieben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm, welches ein Beispiel eines digitalen orthogonalen Modulators gemäß einer ersten Ausführungsform der Erfindung zeigt.
2 ist ein Signalwellenformdiagramm zur Erklärung des Betriebs von dem digitalen orthogonalen Modulator gemäß der ersten Ausführungsform.
3 ist ein Modelldiagramm zur Erklärung des Betriebsprinzips von einem der digitalen LPFs gemäß der ersten Ausführungsform.
4 ist ein anderes Modelldiagramm zur Erklärung des Betriebsprinzips des anderen digitalen LPF gemäß der ersten Ausführungsform.
5 ist ein Signalwellenformdiagramm zur Erklärung des Betriebs des digitalen orthogonalen Modulators gemäß der ersten Ausführungsform.
6 ist ein Blockdiagramm, das ein Beispiel eines der digitalen LPFs gemäß der ersten Ausführungsform zeigt.
7 ist ein Blockdiagramm, das ein Beispiel eines anderen digitalen LPF gemäß der ersten Ausführungsform zeigt.
8 ist ein Blockdiagramm, das ein Beispiel eines digitalen orthogonalen Demodulators gemäß einer zweiten Ausführungsform der Erfindung zeigt.
9 ist ein Signalwellenformdiagramm zur Erklärung des Betriebs des digitalen orthogonalen Demodulators gemäß der zweiten Ausführungsform.
10 ist ein Modelldiagramm zur Erklärung des Betriebsprinzips des digitalen LPF gemäß der zweiten Ausführungsform.
11 ist ein weiteres Modelldiagramm zur Erklärung des Betriebsprinzips des digitalen LPF gemäß der zweiten Ausführungsform.
12 ist ein Blockdiagramm, das ein Beispiel des digitalen LPF gemäß der zweiten Ausführungsform zeigt.
13 ist ein Blockdiagramm, das ein Beispiel des anderen LPF gemäß der zweiten Ausführungsform zeigt.
14 ist ein Signalwellenformdiagramm zur Erklärung des Betriebs des digitalen orthogonalen Demodulators gemäß der zweiten Ausführungsform.
15A ist ein Modelldiagramm zur Erklärung des Betriebsprinzips des digitalen LPF gemäß einer dritten Ausführungsform der Erfindung.
15B, C sind Blockdiagramme, die ein Beispiel des digitalen LPF gemäß der dritten Ausführungsform der Erfindung zeigen.
16A ist ein Modelldiagramm zur Erklärung des Betriebsprinzips des digitalen LPF gemäß einer vierten Ausführungsform der Erfindung.
16B ist ein Blockdiagramm, das ein Beispiel des digitalen LPF gemäß der vierten Ausführungsform der Erfindung zeigt.
17 ist ein Blockdiagramm zur Erklärung des Betriebsprinzips des digitalen LPF gemäß einer fünften Ausführungsform der Erfindung.
18 ist ein Blockdiagramm, das ein Beispiel des Aufbaus des digitalen LPF gemäß der fünften Ausführungsform der Erfindung zeigt.
19 ist ein Blockdiagramm, das ein Beispiel des Sendeschaltkreises zeigt, der einen digitalen orthogonalen Modulator gemäß dem Stand der Technik zeigt.
20 ist ein Blockdiagramm, das ein Beispiel des Empfangsschaltkreises, der einen digitalen orthogonalen Demodulator gemäß dem Stand der Technik zeigt.
21 ist ein Blockdiagramm, das ein Beispiel eines orthogonalen Modulators mit digitalem Aufbau zeigt.
22 ist ein Blockdiagramm, das ein Beispiel des orthogonalen Demodulators in digitaler Anordnung zeigt.
23 ist ein Signalwellenformdiagramm zur Erklärung des Betriebs des orthogonalen Modulators, der eine digitale Anordnung aufweist.
24 ist ein Modelldiagramm zur Erklärung der nicht-benötigten harmonischen Komponenten, die von der digitalen orthogonalen Modulation erzeugt werden.
25 ist ein Blockdiagramm, das ein Beispiel des digitalen LPF zeigt, der in dem digitalen orthogonalen Demodulator verwendet wird.
26 ist ein Signalwellenformdiagramm zur Erklärung des Betriebs des orthogonalen Demodulators, der eine digitale Anordnung aufweist.
27A ist eine graphische Darstellung, die den idealen Frequenzgang eines digitalen LPF zeigt.
27B zeigt ein Beispiel der Sprungantwortkurve des digitalen LPF.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Ein digitales Nachrichtenübertragungssystem gemäß der vorliegenden Erfindung wird im Folgenden im Einzelnen mit Bezug auf die Ausführungsformen in den beigefügten Zeichnungen erklärt.
Zunächst wird Bezug genommen auf einen digitalen orthogonalen Modulator gemäß einer ersten Ausführungsform der Erfindung.
Um das volle Verständnis des Betriebsprinzips der Erfindung sicherzustellen, wird eine Erklärung mit Bezug auf den digitalen orthogonalen Modulator, der in 21 gezeigt ist, gegeben. Wie bereits beschrieben, kann der orthogonale Modulationsprozess, der in Gleichung (4) gezeigt ist, mit einem einfachen Schalterschaltkreis realisiert werden.
Speziell, werden die Muster, gezeigt in 2(a), (b), von den Signalen Id4(m), Qd4(m) von den digitalen LPFs 21i, 21q aus 21 ausgegeben, die Abtastwerte angegeben durch dicke Pfeile und Werte mit umgekehrter Polarität abwechselnd ausgewählt und ausgegeben, um den orthogonalen Modulationsprozess auszufüh ren. 2(a), (b) und (c) sind jeweils dieselben Wellenformendiagramme der 23(e), (f) und (g).
Es sollte hier vermerkt werden, dass die Werte, die durch dünne Pfeile in den Mustern von 2(a), (b) angegeben werden, für den orthogonalen Modulationsprozess nicht verwendet werden.
Daraus folgt, dass in den digitalen LPF 21i, 21q, die in 21 gezeigt werden, nur die Werte an den Abtastpunkten, die durch dicke Pfeile in den 2(a), (b) angegeben werden, berechnet und ausgegeben werden.
Zunächst ist bei der Berechnung eines Abtastpunktes, der durch einen dicken Pfeil angegeben wird oder des Wertes Id4(0) in 2(a) z. B. der interne Zustand des Schieberegisters 26 in dem digitalen LPF 21i, wie in 3(a) gezeigt. In 3 sind die Speicher des Schieberegisters 26 zur Speicherung der von Null verschiedenen Werte, die durch den Vierfachsabtastratenwandler 19i, eingefügt werden, schattiert dargestellt.
Auf dieselbe Weise ist bei der Bestimmung des Wertes eines anderen Abtastpunktes durch einen dicken Pfeil angezeigt oder des Wertes Id4(2) z. B. der interne Zustand des Schieberegisters 26 wie in 3(b) gezeigt. Im Besonderen werden gleich welches Signal in das Schieberegister 26 eingeben wird, die Zustände von 3(a) und (b) abgewechselt.
Dann werden die Filterkoeffizienten C₂, C₄, C₆, ..., C_EVEN usw. mit Null multipliziert, eingefügt in jede Signalberechnung. Tatsächlich wird aus diesem Grund die Multiplikation zwischen dem Signalwert und den Filterkoeffizienten nicht benötigt. Deshalb wird lediglich die Multiplikation zwischen den Filterkoeffizienten C₁, C₃, C₅, ..., C_ODD usw. und den Werten des Schieberegisters benötigt.
Dasselbe kann für das Signal Qd4(m), gezeigt in 2(b), gesagt werden.
Für den Fall des Signals Qd4(m) jedoch, sind die Positionen der Abtastpunkte, die durch einen dicken Pfeil angezeigt werden, um einen Abtastpunkt gegenüber dem des Signals Id4(m) verschoben. Deswegen ist bei der Berechnung der Werte zu den Abtastpunkten, durch dicke Pfeile in 2 angegeben, oder der Werte Qd4(1) und Qd4(3) z. B. der interne Zustand des Schieberegisters 26 in dem digitalen LPF 21q, wie in 4(a), (b) gezeigt.
Deshalb werden für den Fall des Signals Qd4(m) lediglich die Filterkoeffizienten C₂, C₄, C₆, usw. weiter multipliziert, wie in dem Fall der Filterkoeffizienten C₁, C₃, C₅ usw. für das Signal Id4(m). In beiden Berechnungen werden die Filterkoeffizienten nicht tatsächlich zur Multiplikation mit dem Signalwert benötigt, da lediglich eingefügte Null multipliziert wird. Dies zeigt die Möglichkeit zur Verminderung der Zahl der Multiplizierer an.
1 zeigt einen ersten digitalen orthogonalen Modulator gemäß einer ersten Ausführungsform der Erfindung, der basierend auf der vorerwähnten Erkenntnis, aufgebaut ist. Die Vierfachabtastwandler 19i, 19q des digitalen orthogonalen Modulators aus 21, werden durch Doppelabtastwandler 19i und 19q ersetzt, die digitalen LPFs 21i, 21q werden durch digitale LPFs 21'i und 21'q ersetzt, und der digitale orthogonale Modulationsschaltkreis 22 wird durch einen digitalen orthogonalen Modulationsschaltkreis 22' ersetzt. Der Aufbau der verbleibenden Bauteile bleibt derselbe wie in 21.
Die Doppelabtastwandler 19i, 19q werden jeweils mit Signalen Id(n), Qd(n) der Abtastfrequenz fd versorgt, wie in 5(a), (b) gezeigt. Die Null wird zwischen dem nten und dem (n + 1)ten Abtastwert eingefügt, so dass die Signale Id(n), Qd(n) in Signale I'd2(k) und Q'd2(k) umgewandelt werden, die die doppelte Abtastfrequenz 2 × fd haben.
Die Signalwellenformen, der auf diese Weise gewandelten Signale I'd2(k), Q'd2(k), werden jeweils in 5(c), (d) gezeigt.
Von diesen Signalen wird zunächst das Signal I'd2(k) dem digitalen LPF 21'i zugeführt und die Funktion der unten aufgeführten Gleichung (8) wird für jeden Takt der Abtastfrequenz 2 × fd ausgeführt, Id2(p) = C1 × I'd2(p + 1) + C3 × I'd2(p + 2) + C5 × I'd2(p + 3) + ... ... + CH × I'd2(p + R + 1) (8)wobei R eine beliebige ganze Zahl darstellt und die Ziffer H der Terme entweder eine gerade oder eine ungerade Zahl sein kann. In diesem Fall jedoch wird H zu einer ungeraden Zahl 2 × R + 1 gesetzt. Deshalb ist der Aufbau des digitalen LPF 21'i wie in 6 gezeigt.
Das Signal Q'd2(k) wird auf der anderen Seite dem digitalen LPF 21'q zugeführt und die Funktion der unten aufgeführten Gleichung (9) wird für jeden Takt der Abtastfrequenz 2 × fd ausgeführt. Qd2(p) = C2 × Q'd2(p + 1) + C4 × Q'd2(p + 2) + C6 × Q'd2(p + 3) + ... ... + C(H+1) × Q'd2(p + R) (9)
Deswegen ist der Aufbau des digitalen LPF 21'q wie in 7 gezeigt.
Als eine Folge nehmen die Signale Id2(k) und Qd2(k), die von den digitalen LPFs 21'i, 21'q jeweils ausgegeben werden, eine Wellenform an, die in 5(e); (f) gezeigt wird, oder eine Abtastwellenform mit eingefügten Nullen.
Wie sich aus Gleichungen (8) und (9) ergibt, benutzt jede Gleichung jeden zweiten Filterkoeffizienten, der aus der Folge von Koeffizienten C₁, C₂, ..., C_H in Gleichung (5) gewonnen wird. Als ein Ergebnis ist die Anzahl der Multiplikationen ungefähr die Hälfte der von Gleichung (5).
Demnach ist gemäß dieser Ausführungsform die Anzahl der Multipliziererschaltkreise der digitalen LPF 21'i, 21'q, wie in 6 und 7 gezeigt, jeweils ungefähr die Hälfte derer für die digitalen LPFs 21i, 21q aus 21. Auf diese Weise wird die Schaltkreisgröße bemerkenswert reduziert.
Gleichungen (8) und (9) benutzen verschiedene Folgen von Koeffizienten. Durch Kombinationen der Koeffizientenfolgen aus Gleichung (8) und der Koeffizientenfolgen aus Gleichung (9) kann, deswegen dieselben Koeffizientenfolge wie aus Gleichung (5) erhalten werden. Die zwei Sätze von Koeffizienten bieten eine Folge von Werten auf einer glatten Sprungantwortkurve, wie in 27(b) gezeigt. Deshalb wird dieselbe Leistung dargeboten wie in 21 ohne jeglichen gegenteiligen Effekt, der andererseits durch die Verringerung der Anzahl der Multipliziererschaltkreise herbeigeführt werden könnte.
Gemäß dieser Ausführungsform, ist H eine ungerade Zahl und einer der digitalen LPF 21'i und der digitalen LPF 21'q hat einen Filterkoeffizienten mehr als der andere.
In diesem Fall ist die Anzahl der Filterkoeffizienten C₂, C₄ usw., die benötigt werden, um das Signal Qd2(k) aus 5(f) zu bestimmen, ein Koeffizient mehr oder weniger als die Zahl der Filterkoeffizienten C₁, C₃ usw., die benötigt werden, um das Signal Id2(k) aus 5(e) zu bestimmen. Aus diesem Grund ist die Signalwellenform aus 5(f) gegenüber dem Taktpuls des Taktes der vierfachen Abtastfrequenz 4 × fd nach vorne versetzt gegenüber den Signalen angezeigt durch die dicken Pfeile in 2(b).
Im digitalen orthogonalen Modulationsschaltkreis 22' gemäß dieser Ausführungsform ist deswegen, wie in 1 gezeigt, ein Verzögerungsschaltkreis 22'D um einen Taktpuls eingefügt. Der Verzögerungsschaltkreis 22'D passt das Timing (verzögert) des Signals Qd2(k) an, wie in 5(g) gezeigt.
Deshalb kann, wenn wie in 5(h) gezeigt, die orthogonale Modulation durch den digitalen orthogonalen Modulationsschaltkreis 22' ausgeführt wird, das orthogonale Modulationssignal Dd4(m) mit derselben Wellenform erzeugt werden, wie dasjenige, was in 23(g) gezeigt ist.
Das orthogonale Modulationssignal Dd4(m), das vom digitalen orthogonalen Modulationsschaltkreis 22' ausgegeben wird, wird durch den D/A-Wandler 24 in ein analoges Signal gewandelt. Das orthogonale Modulationssignal, welches nun ein analoges Signal ist, wird bandbegrenzt durch einen BPF 25 und vom digitalen orthogonalen Modulator als orthogonales Modulationssignal D(t) ausgegeben. Das orthogonale Modulationssignal D(t) wird einem Hochfrequenzwandler 8 (19) zugeführt.
Gemäß der ersten Ausführungsform gezeigt in 1 wird, wie sich aus 6 und 7 ergibt, die Anzahl der Filterkoeffizienten der digitalen LPF 21'i, 21'q um die Hälfte derjenigen, der digitalen LPF 21i, 21q reduziert, die im Schaltkreis der 21 benutzt werden. In dieser Ausführungsform bleibt trotzt der Tatsache, dass die Schaltkreisgröße des digitalen LPF bemerkenswert verkleinert wird, die Eigenschaften des orthogonalen Modulationssignals Dd4(m), das ausgegeben wird, dieselbe, wie die Eigenschaften des orthogonalen Modulationssignals Dd4(m) für den Schaltkreis aus 21.
Im Ablauf ist die Abtastfrequenz des Signals, das den digitalen LPFs 21'i, 21'q eingegeben wird, die Hälfte derjenigen für den Schaltkreis aus 21. Deshalb kann die Taktfrequenz des Treibertaktes ebenso auf die Hälfte reduziert werden. Andererseits benötigt der Multipliziererschaltkreis die Wiederholung einer großen Anzahl von Additionsoperationen, um das Multiplikationsergebnis zu erhalten. Aus diesem Grund ist es praktisch sehr schwierig einen Hochgeschwindigkeitsdigitalfilterschaltkreis im orthogonalen Modulator zu erzeugen. Gemäß der vorliegenden Erfindung kann jedoch der Multipliziererschaltkreis mit relativ geringer Geschwindigkeit bei einem Niederfrequenztaktsignal betrieben werden und dann kann ein digitaler Filter einfach in dem orthogonalen Modulator realisiert werden.
Demnach kann im digitalen orthogonal Modulator gemäß der ersten Ausführungsform der Erfindung, der dieselbe Funktion und Leistungsfähigkeit, wie er Schaltkreis in 21 hat, die benötigte Anzahl von Filterkoeffizienten des digitalen LPF um die Hälfte vermindert werden, und deswegen kann die Schaltkreisgröße des Übertragungsschaltkreises beachtlich vermindert werden.
Gleichzeitig kann die Betriebsgeschwindigkeit der Multipliziererschaltkreise um die Hälfte vermindert werden, und deswegen können die Multipliziererschaltkreise einfach hergestellt werden. Folglich ist es möglich ein digitales Signalübertragungssystem zu erzeugen, welches billig und einfach herzustellen ist.
In der ersten Ausführungsform wurde eine Erklärung für den Fall abgegeben, in dem die Zahl H von Filterkoeffizienten der digitalen LPF eine ungerade Anzahl 2 × R + 1 ist. Die erste Ausführungsform kann jedoch auch ausgeführt werden, wenn die Anzahl der Filterkoeffizienten eine gerade Zahl H = 2 × R ist.
Im letzten Fall haben die beiden digitalen LPF 21'i, 21'q dieselbe Anzahl von Filterkoeffizienten, ohne das dies ein Problem darstellt.
Nun wird der digitale orthogonale Demodulator auf der Empfangsseite gemäß der zweiten Ausführungsform der Erfindung erläutert.
In diesem Fall wird ebenfalls um das volle Verständnis des Betriebsprinzips der Erfindung sicherzustellen, zuerst der digitale orthogonale Demodulator erläutert, der in 22 gezeigt ist.
Wie oben beschrieben, werden die Signale Id4(m), Qd4(m), die von den digitalen LPFs 33i, 33q des Demodulators ausgegeben werden, der in 22 gezeigt wird, jeweils den 1/4-Abtastwandlern 34i, 34q zugeführt, wo die Abtastwerte, die in 9(c), (d) durch dicke Pfeile angezeigt werden, nacheinander ausgewählt und als orthogonale Demodulationssignale Id(n), Qd(n) ausgegeben werden. 9(a) bis (f) zeigen jeweils dieselben Wellenformen, wie 26(b) bis (g).
Zunächst sollte, wie im vorhergehenden Fall, festgehalten werden, dass die Abtastwerte, die durch dünne Pfeile im Wellenformdiagramm von 9(c), (d) angezeigt werden, überhaupt nicht benutzt werden. Deshalb werden in den digitalen LPF 33i, 33q lediglich die Werte der Abtastpunkte tatsächlich berechnet und ausgegeben, die durch dicke Pfeile in 9(c), (d) angegeben werden.
Bei der Berechnung des Wertes an einem durch einen dicken Pfeil angezeigten Abtastpunkt oder des Wertes von Qd4(0) z. B. in 9(c), (d) ist der interne Zustand des Schieberegisters 26 im digitalen LPF 33q wie in 10 gezeigt. In diesem Fall, so wie im Fall von 3, sind die Speicher die andere Werte als eingefügte Nullen speichern, hier schattiert dargestellt.
Die Speicherkoeffizienten C₁, C₃, C₅, usw. werden mit eingefügten Nullen multipliziert und brauchen deswegen nicht tatsächlich mit dem Signalwert multipliziert zu werden. Mit anderen Worten wird die Einfügung von Nullwerten in den digitalen orthogonalen Demodulationsschaltkreis 32 nicht benötigt, sondern können lediglich die Filterkoeffizienten C₂, C₄, C₆ usw. multipliziert werden.
Dies ist ebenso für das Signal Id4(m) aus 9(c) der Fall.
Für den Fall des Signals Id4(m) sind jedoch die Positionen der Abtastpunkte, die einen anderen Wert als Null annehmen, im Timing um einen Abtastpunkt gegenüber jenen des Signals Qd4(m) versetzt. Deswegen nimmt bei der Berechnung des Wertes bei einem Abtastpunkt, der durch einen dicken Pfeil in 9(c) gezeigt wird, oder des Wertes Id4(0) z. B. das Schieberegister 26 im digitalen LPF 33i den internen Zustand an der in 11 gezeigt wird.
Deshalb werden bei der Bearbeitung des Signals Id4(m) die Filterkoeffizienten C₁, C₃, C₅ usw. verwendet, die nicht bei der Bearbeitung des Signals Qd4(m) benutzt werden. Für die Filterkoeffizienten C₂, C₄, C₆ usw., die bei der Bearbeitung des Signals Qd4(m) benutzt werden, wird jedoch mit Null multipliziert und deswegen ist die Multiplikation aus dem Signalwert und dem Filterkoeffizienten nicht tatsächlich benötigt.
Für den Fall des Signals Id4(m), das in 9(c) gezeigt wird, existieren die Werte, die durch dicke Pfeile angegeben werden, schon im Signal von 9(a) und der LPF zur Interpolation der Werte an den Stellen der Nullwerte scheint unnötig zu sein.
Nach der orthogonalen Demodulation ist es jedoch erforderlich, dass die Frequenzeigenschaften des Signals Id(n) und des Signals Qd(n) identisch zueinander sind. Für diesen Zweck wird benutzt, dass der digitale LPF 33i und der digitale LPF 33q dieselben Eigenschaften haben, um dieselben Frequenzeigenschaften der zwei Arten von Signalen sicherzustellen.
Die zweite Ausführungsform der vorliegenden Erfindung ist basierend auf der vorhergehenden Erkenntnis aufgebaut. Nun wird eine Schaltkreisanordnung des digitalen orthogonalen Demodulators gemäß dieser Ausführungsform mit Verweis auf 8 erläutert.
Der in 8 gezeigte digitale orthogonale Demodulator beinhaltet einen digitalen orthogonalen Demodulationsschaltkreis 32', anstatt des digitalen orthogonalen Demodulationsschaltkreises 32 im digitalen orthogonalen Demodulator aus 22, digitale LPFs 33'i, 33'q, anstatt der digitalen LPFs 33i, 33q, und 1/2-Abtastwandler 34'i, 34'q, anstatt der 1/4-Abtastwandler 34i, 34q.
Die Anordnung der anderen Bauteile ist grundsätzlich die gleiche wie jene der korrespondierenden aus 22.
Das Signal Dd4(m) aus 14(a) das von A/D-Wandler 31 ausgegeben wird, wird in zwei Wege aufgeteilt, bevor es in den digitalen orthogonalen Demodulationsschaltkreis 32' eingegeben wird.
Auf einem der Wege wird das Signal um einen Takt der Frequenz 4 × fd in einem Verzögerungsschaltkreis 32'D verzögert und als Verzögerungssignal ausgegeben, wie in 14(b) gezeigt.
Das in 14(a) gezeigte nicht-verzögerte Signal, das verzögerte Signal aus 14(b), und deren Signale mit invertierten Polaritäten, d. h. insgesamt vier Arten von Signalen, werden nacheinander durch Schalter 32'si, 32'sq abgetastet, die mit der Frequenz 2 × fd arbeiten, und dadurch in Signale Id2(k) und Qd2(k) umgewandelt, wie jeweils in 14(c) und (d) gezeigt. In den Diagrammen bezeichnen Buchstaben S/H einen Sampel-and-Hold-Schaltkreis.
Dann wird zunächst von diesen Signalen das Signal Id2(k) in den digitalen LPF 33'i eingegeben, in welchem es mit jedem Takt der Abtastfrequenz 2 × fd gemäß der unten Aufgeführten Gleichung (10) verarbeitet wird, und zum Signal I'd2(k), gezeigt in 14(e), wird. I'd2(k) = C1 × Id2(p + 1) + C3 + Id2(p + 2) + = C5 × Id2(p + 3) + ... ... + = CH × Id2(p + R + 1) (10)
In Gleichung (10) kann die Anzahl H der Terme gerade oder ungerade sein. In diesem Fall wird jedoch eine ungerade Anzahl H = 2 × R + 1 angewendet und deswegen nimmt der digitale LPF 33'i die in 12 gezeigte Anordnung an.
Auf der anderen Seite wird das Signal Qd2(k) dem digitalen LPF 33'q zugeführt und durch Bearbeitung für jeden Takt der Abtastfrequenz 2 × fd gemäß der unten aufgeführten Gleichung (11) in das Signal Q'd2(k) gewandelt, wie in 14(f) gezeigt. Q'd2(P) = C2 × Qd2(p + 1) + C4 × Qd2(p + 2) + C6 × Qd2(p + 3) + ... ... + C(H-1) × Qd2(p + R) (11)
Demzufolge nimmt das digitale LPF 33'q die in 13 gezeigte Anordnung an.
In beiden von diesen arithmetischen Operationen, die sich aus Gleichung (10) und Gleichung (11) ergibt, wird jeder zweite Koeffizient aus einer Folge der Koeffizienten C₁, C₂, ..., C_H aus der Gleichung (5) gewonnen. Gemäß dieser Ausführungsform wird deswegen die Anzahl der Multiplikationen um die Hälfte kleiner als die aus Gleichung (5).
Ebenso werden in den Gleichungen (10) und (11) verschiedene Folgen von verschiedenen Koeffizienten benutzt. Wenn die Folgen der Koeffizienten aus Gleichung (10) mit der aus Gleichung (11) kombiniert werden, wird deswegen die Folge von Koeffizienten aus Gleichung (5) erhalten.
Wenn H eine ungerade Zahl darstellt wie in dieser Ausführungsform, hat einer der digitalen LPF 33'i und der digitalen LPF 33'q einen Filterkoeffizienten mehr als der andere.
Das jeweils von den digitalen LPFs 33'i und 33'q ausgegebene Signal I'd2(k) und das Signal Q'd2(k) werden mit jeweils der Frequenz 2 × fd in den 1/2-Abtastschaltkreisen 34'i, 34'q abgetastet. Die sich ergebenden orthogonalen Demodulationssignale Id(n), Iq(n) von einer noch geringeren Abtastfrequenz fd, erzeugt durch die 1/2-Abtastschaltkreise, werden in analoge Signale gewandelt und dem Empfangsverarbeitungsschaltkreis 17 (20) zugeführt. Bei der Verarbeitung nehmen die orthogonalen Demodulationssignale Id(n), Iq(n) dieselben Signalwellenformen an, wie jeweils in 14(g), 14(h) gezeigt.
Ebenso wurde gemäß dieser Ausführungsform eine Erklärung für den Fall getätigt, dass die Zahl H von Filterkoeffizienten der digitalen LPF eine gerade Zahl, gegeben durch 2 x R + 1 darstellt. Nichtsdestotrotz kann diese Ausführungsform auch mit einer geraden Anzahl von Filterkoeffizienten, d. h. H = 2 × R ausgeführt werden. In solch einem Fall, ist die Anzahl der Filterkoeffizienten für die beiden digitalen LPF 33'i, 33'q die gleiche, was kein Problem aufwirft.
Gemäß der zweiten Ausführungsform aus 8, kann die Anzahl der Filterkoeffizienten der digitalen LPFs 33'i, 33'q auf die Hälfte gegenüber den digitalen LPFs 33i, 33q vermindert werden, die im Schaltkreis von 22 verwendet werden, wie aus 12 und 13 erkannt werden kann. Trotzdem bleibt die Eigenschaft und die Leistungsfähigkeit der ausgegebenen orthogonalen Demodulationssignale Id(n), Qd(n) genau dieselbe des Signals, das vom Schaltkreis in 22 ausgegeben wird.
Darüber hinaus, wird die Abtastfrequenz des Signals, das in den digitalen LPF eingegeben wird, auf die Hälfte reduziert und deswegen kann die Taktfrequenz des Treibertaktes ebenso auf die Hälfte reduziert werden.
Folglich kann in dem digitalen orthogonalen Demodulator gemäß der zweiten Ausführungsform, der dieselbe Funktion und die Leistungsfähigkeit wie der Schaltkreis aus 22 aufweist, die benötigte Anzahl der Filterkoeffizienten der digitalen LPF beachtlich vermindert werden und deswegen wird auch die Schaltkreisgröße der Übertragung vermindert. Weiterhin kann der Multipliziererschaltkreis nicht gut bei Hochgeschwindigkeitsbetrieb auf die halbe Betriebsgeschwindigkeit vermindert werden. Als eine Folge davon, kann ein digitales Signalübertragungssystem, welches einfach und kostengünstig herzustellen ist, unverzüglich zur Verfügung gestellt werden.
Nun werden dritte bis fünfte Ausführungsformen der Erfindung erklärt.
Die unten beschriebenen Ausführungsformen verkörpern ein Verfahren zur weiteren Reduktion der Multiplikatorschaltkreise, die in den digitalen LPFs 21'i, 21'q, 33'i, 33'q in den Ausführungsformen von 1 und 8 benötigt werden. Die Anordnung der übrigen Bauteile, außer den digitalen LPF, bleiben dieselbe, wie jene der oben beschriebenen Ausführungsform. Deswegen wird im Folgenden hauptsächlich der Aufbau der digitalen LPFs erklärt.
Zunächst wird die dritte Ausführungsform beschrieben. Bevor mit einer ausführlichen Beschreibung begonnen wird, wird das Konzept des digitalen LPF erklärt, der in der dritten Ausführungsform benutzt wird. In diesem Fall wird ein Filter entworfen, mit einer Folge von Koeffizienten, die symmetrisch zu einen zentralen Koeffizienten sind, der die Eigenschaft, ausgedrückt durch Gleichung (5), aufweist.
Im Speziellen wird der Filter entworfen, um folgende Beziehungen zwischen den Koeffizienten einzuhalten: C₁ = C_H, C₂ = C_H-1, C₃ = C_H-2, ..., C_n = C_H-(n-1).
Für den Fall, wo die Anzahl H von Termen ungerade und 2 × R + 1 ist, hat lediglich der Koeffizient C_R+1 keinen zugeordneten Koeffizienten.
In Gleichung (8) wird andererseits jeder zweite Koeffizient C₁, C₃, C₅, ..., C_H aus den Koeffizienten C₁, C₂, C₃, C₄, C₅ usw. aus Gleichung (5) gewonnen. Deshalb werden die gleichen Beziehungen von C₁ = C_H, C₃ = C_H-2 usw. ebenfalls unter den gewonnenen Koeffizienten aufrechterhalten. Demnach kann ein Filter erzeugt werden, der symmetrische Koeffizienten aufweist. In ähnlicher Weise erzeugen die Koeffizienten, die gemäß Gleichung (9) gewonnen werden, einen Filter, der symmetrische Koeffizienten aufweist.
Ein derartiger Filter, der symmetrische Koeffizienten aufweist, kann wie in 15A veranschaulicht werden.
In dem Filter, der symmetrische Koeffizienten aufweist, wie in 15A gezeigt, sind die enthaltenen Schieberegister des digitalen LPF nicht einfach voreinander angeordnet, sondern von einem Zwischenpunkt umgekehrt, wie in 15B oder 15C gezeigt. Weiterhin sind Addiererschaltkreise 31-1 bis 31-4 eingefügt, zur Addition der zurückgegebenen Signalwerte mit den neu eingegebenen Signalwerten und die sich ergebende Summe wird mit einem gemeinsamen Koeffizienten in den Multiplikatorschaltkreisen 28-1 bis 28-9 multipliziert. Auf diese Weise kann der digitale LPF ebenfalls gestaltet werden.
Deswegen benutzt die dritte Ausführungsform der Erfindung einen digitalen LPF, der den Aufbau aufweist, wie in 15B und 15C gezeigt.
Wenn die Anzahl H von Koeffizienten ungerade ist, dann ist die Anzahl von Koeffizienten von einer der zwei Folgen von Filterkoeffizienten ebenfalls ungerade und man erhält deswegen eine Schaltungsanordnung, wie in 15B gezeigt. Auf der anderen Seite ist für die anderen Folgen, die wie in 5 gezeigt, eine gerade Anzahl von Koeffizienten aufweisen, die Schaltkreisanordnung derartig, dass die Koeffizienten von der Mitte an umgekehrt werden.
Im digitalen LPF, der die Schaltkreisanordnung aus 15B und 15C aufweist, kann deswegen die Anzahl der Multiplikatorschaltkreise weiter um die Hälfte gegenüber den digitalen LPFs verringert werden, die in 6, 7, 12 und 13 gezeigt werden. Als eine Folge kann im Vergleich zu dem digitalen LPF, der in den Schaltkreisen von 21 und 22 benutzt wird, die gesamte Anzahl der Multiplikatorschaltkreise auf ein Viertel verringert werden.
Gemäß der Ausführungsform, die in 15B, 15C gezeigt wird, werden die Addierschaltkreise 31-1 usw. benötigt. Da der Addiererschaltkreis einen beachtlich einfacheren Aufbau hat als der Multiplikatorschaltkreis wirft die Vergrößerung der Schaltkreisgröße durch die Addiererschaltkreise kein grundsätzliches Problem auf.
Gemäß der dritten Ausführungsform, die einen digitalen LPF, der die Anordnung aufweist, welche in 15B und C gezeigt wird, wird deswegen ein Übertragungssystem mit weiter verringerter Schaltkreisgröße zur Verfügung gestellt, wobei es die gleiche Funktionalität und Leistung, wie die Schaltkreise aus 21 und 22 aufweist.
Nun wird eine vierte Ausführungsform der Erfindung erläutert.
Das Konzept des digitalen LPF gemäß der vierten Ausführungsform ist die Anzahl der Multiplikatorschaltkreise weiter zu reduzieren, indem die Tatsache ausgenutzt wird, dass die Signale, die in dem digitalen LPF eingegeben werden, d. h. die Signale, die in 5(c), (d) gezeigt werden, immer noch Abtastpunkte mit dem Wert 0 enthalten.
16A zeigt einen typischen Zustand des Schieberegisters in dem digitalen LPF, wenn ihm das Signal aus 5(c) zugeführt wird. Wie oben beschrieben, enthalten die anderen Speicher, außer den schattierten, lediglich 0, gleichgültig welche Signale eingegeben werden, und werden deswegen nicht tatsächlich benötigt um die Multiplikation auszuführen.
Demgemäß wird, wenn das Signal in das Schieberegister 26 übertragen wird, eine Folge der Koeffizienten C₁, C₅, C₉ usw. und die andere Folge der Koeffizienten C₃, C₇, C₁₁ usw. abwechselnd mit den Signalwerten der schattierten Speicher multipliziert.
In dem digitalen LPF gemäß der vierten Ausführungsform, wird deswegen, wie in 16B gezeigt, jeder zweite Speicher des Schieberegisters 26 entfernt. Ferner wird eine Folge von Filterkoeffizienten und die andere Folge von Filterkoeffizienten durch Schalter 42-1 bis 42-5 geschaltet. Demnach werden die Schalter 42-1 usw. synchron mit der Signalverschiebung im Schieberegister 26 betrieben.
Gleichzeitig wird der Vorgang des Einfügens von Nullwerten in das Eingangssignal eliminiert, damit die Signale Id(n), Qd(n) direkt in den LPF eingegeben werden. Im Einzelnen werden die Doppelabtastwandler 19'i, 19'q der 1 entfernt.
Jedes Mal, wenn ein neuer Signalwert eingegeben wird und das Signal um einen Speicher im Schieberegister 26 verschoben wird, werden die Schalter 42-1 usw. betrieben, während sie das Schieben aufheben, und dabei die Signale der Speicher mit den zwei Folgen der Koeffizienten multiplizieren. Dieser Schaltvorgang bietet im Wesentlichen die gleiche Funktion wie das doppelte Abtasten.
Gemäß der vierten Ausführungsform kann deswegen die Anzahl der Multiplikatorschaltkreise des digitalen LPF weiter um die Hälfte gegenüber derjenigen des digitalen LPF der ersten Ausführungsform reduziert werden.
Mit anderen Worten, kann gemäß der vierten Ausführungsform die Anzahl der Multiplikatorschaltkreise des digitalen LPF beachtlich auf ein Viertel verringert werden, wobei dieselbe Funktion und Leistung des Schaltkreises aus 21 auf rechterhalten wird, wobei die Schaltkreisgröße des digitalen Übertragungssystems entsprechend verringert werden kann.
Nun wird ein fünftes Ausführungsbeispiel der Erfindung erklärt. Im fünften Ausführungsbeispiel kann unter den digitalen LPF des dritten Ausführungsbeispiels die Anzahl der Multiplikatorschaltkreise der digitalen LPF, die eine ungerade Anzahl von Filterkoeffizienten aufweisen, insgesamt weiter um die Hälfte verringert werden. Dies entspricht einer Anwendung der Anordnung des Schaltkreises 16B, gemäß dem vierten Ausführungsbeispiel, auf das Konzept des Schaltkreises, der in 15B, 15C gezeigt wird, gemäß dem dritten Ausführungsbeispiel.
Zunächst, wenn das Signal aus 5(c) an den Schaltkreis aus 15B angelegt wird, nimmt das Schieberegister 26 den Zustand ein, der in 15(a) gezeigt ist. Danach, wenn das nächste Signal angelegt wird und das Signal des Schieberegisters um eine Stufe verschoben wird, verändert sich der Zustand, wie in 17(b) gezeigt ist.
Aus 17(a), (b) ist folgende Tatsache bekannt. Besonders die Koeffizienten, die mit Werten, außer Null multipliziert werden, welche im Schieberegister gespeichert sind, werden beim Abwechseln zwischen den zwei Folgen von Koeffizienten beobachtet, jedes Mal wenn das Schieberegister weiter schiebt.
Wie in 16B gezeigt, werden deswegen gemäß dem vierten Ausführungsbeispiel, wie in 18 gezeigt, Schalter 43-1, 43-2 eingefügt, wobei gleichzeitig keine Nullwerte in das Eingangssignal eingefügt werden, so dass das Signal kontinuierlich zugeführt wird. Mit anderen Worten, werden die Doppelabtastwandler 19'i, 19'q entfernt.
Jedes Mal, wenn das nächste Signal zugeführt wird, werden die Schalter 43-1 usw. betrieben und heben dabei das Schieben auf, so dass die zwei Folgen von Koeffizienten jeweils multipliziert werden.
Gemäß dem fünften Ausführungsbeispiel kann deswegen die Anzahl der Multiplikatorschaltkreise, die für den digitalen LPF benötigt wird, weiter um die Hälfte verringert werden, im Vergleich zu dem digitalen LPF aus dem dritten Ausführungsbeispiel, der eine ungerade Anzahl von Koeffizienten aufweist.
Insbesondere kann unter Beibehaltung derselben Funktionalität und derselben Leistung, wie bei der Schaltung aus 21, die Anzahl der Multiplikatorschaltkreise, die für einen der zwei digitalen LPF benötigt wird, so bemerkenswert, auf ein Achtel verringert werden.
Im fünften Ausführungsbeispiel kann die Anzahl der Multiplikatorschaltkreise lediglich für einen der zwei digitalen LPFs verringert werden. Die Schaltungsgröße des Multiplikatorschaltkreises ist derartig groß, dass die einfache Verringerung in der Anzahl der Multiplikatorschaltkreise von einem der digitalen LPFs zu einer beträchtlichen Verringerung der Schaltungsgröße des gesamten Systems führen kann.
Für einen Filter der die Eigenschaft aufweist, die durch Gleichung (5) gegeben ist, wenn er entworfen ist, eine gerade Anzahl von Termen H (= 2 × R) zu haben, und symmetrische Koeffizienten, kann die Anzahl der Multiplikatorschaltkreisen nicht wie im dritten Ausführungsbeispiel, verringert werden.
Dies liegt begründet in der Tatsache, dass die Beziehungen zwischen den Koeffizienten gegeben sind durch C₁ = C_H, C₂ = C_H-1, C₃ = C_H-2, ..., C_R = C_R+1, und deswegen die Folge von Koeffizienten, die aus jedem zweiten Koeffizienten zusammengesetzt ist, gegeben ist durch C₁, C₃, ..., C_H-1, während die zweite Folge von Koeffizienten lautet C₂, C₄, ..., C_H. Einer der beiden Folgen mangelt es an Symmetrie, und deswegen scheitert diese Ausgestaltung daran, denselben Effekt zu erzeugen wie das dritte Ausführungsbeispiel.
Sogar in einem solchen Fall jedoch, ist, wenn die Ordnung der zweiten Folge von Koeffizienten umgekehrt wird, die sich ergebende Folge von Koeffizienten C_H, ..., C₄, C₂ gleich der aus der ersten Folge von Koeffizienten. In diesem Fall jedoch kann die Schaltkreisgröße verringert werden, indem die Koeffizientenspeicher aufgeteilt werden.
Ein Verfahren zur Bestimmung der Werte der Filterkoeffizientenfolgen C₁, C₂, usw., bis C_H in jedem der Ausführungsbeispiele, die oben beschrieben sind, wird im Folgenden mit Bezug auf die 27A, 27B erläutert. 27A zeigt einen Zielfrequenzgang des digitalen LPF. Die Eckfrequenz eines Frequenzgangs eines tatsächlichen LPF hat wahrscheinlich einen sanfteren Abfall als gezeigt. Mit einem derartig vorgegebenen Zielfrequenzgang, wird eine Sprungantwort bestimmt, wie sie erhalten wird, wenn ein Impuls in einen Filter mit dieser Eigenschaft eingegeben wird. Die inverse Fouriertransformation des Zielfrequenzgangs erzeugt die Sprungantwortkurve, die in 27B gezeigt ist. Um den Gipfelpunkt der Sprungantwortkurve herum wird die Folge von H numerischen Werten mit Intervallen der Taktrate dt des digitalen Signals symmetrisch abgetastet. In dem Fall, der in 27B gezeigt ist, ist H = 9 und deswegen wird die Folge von numerischen Werten C₁, C₂, C₃, C₄, ... bis C₉ erhalten. Diese Folge C₁, C₂, C₃, C₄, ..., C_H wird aufgeteilt in die gerade nummerierte Folge C₂, C₄, C₆, ..., C_2R und die ungerade nummerierte Folge C₁, C₃, ..., C_2R+1. Die gerade nummerierte Folge C₂, C₄, C₆, ..., C_2R stellt die Filterkoeffizientenfolge für einen der digitalen LPF dar und die ungerade nummerierte Folge C₁, C₃, ..., C_2R+1 stellt die Filterkoeffizientenfolge für den anderen LPF dar.
Die Schaltkreisgröße und die Leistungsaufnahme des digitalen orthogonalen Modulationsschaltkreises und des digitalen orthogonalen Demodulationsschaltkreises werden im Wesentlichen durch die Anzahl der Multiplikatorschaltkreise bestimmt. Für den Fall wo jeder LPF in der Schaltung aus 21 50 Filterkoeffizienten benötigt, benötigt z. B. ein LPF 50 Multiplikatorschaltkreise. Deshalb be nötigen die zwei LPFs für I- und Q-Signale insgesamt 100 Multiplikatorschaltkreise, die mit einer Taktrate von 80 MHz für Vierfachproben betrieben werden.
Gemäß dem ersten Ausführungsbeispiel der Erfindung, das oben beschrieben ist, kann im Gegensatz dazu die Anzahl der Filterkoeffizienten für jeden LPF auf ungefähr 25 verringert werden oder auf ungefähr die Hälfte. Deshalb ist die Anzahl der Multiplikatorschaltkreise, die für die Multiplikatorschaltkreise der zwei LPFs des I- und Q-Signales benötigt werden, lediglich 50 oder ungefähr die Hälfte dessen, was vom Stand der Technik benötigt wird. Der Schaltungsraum kann deswegen auf die Hälfte dessen vom Stand der Technik reduziert werden. Besonders die Schaltung aus 21, die bisher zwei IC-Chips benötigte, kann nun lediglich einen IC-Typ verwenden.
Ebenfalls kann die Arbeitsgeschwindigkeit von der Taktfrequenz von 80 MHz für die Vierfachproben des Schaltkreises aus 21 zu der Taktfrequenz von 40 MHz von Doppelproben des ersten Ausführungsbeispiels der Erfindung reduziert werden. Die sich ergebende Leistungsaufnahme ist um die Hälfte kleiner, was in Verbindung mit der Tatsache, dass die Anzahl der Multiplikatorschaltkreise um die Hälfte kleiner ist, zu einer Verringerung der Leistungsaufnahme auf so wenig wie ein Viertel führt.
Auf dieselbe Weise kann gemäß dem oben beschriebenen dritten Ausführungsbeispiel die Anzahl der Multiplikatorschaltkreise auf ungefähr 25 oder ein Viertel verringert werden und deswegen kann der Schaltungsraum auf ein Viertel dessen, was vom Stand der Technik benötigt wird, verringert werden und die Leistungsaufnahme auf ein Achtel von derjenigen, was der Stand der Technik benötigt.
Demgemäß kann von der vorstehenden Beschreibung verstanden werden, dass gemäß der Erfindung die Schaltungsgröße des digitalen orthogonalen Modulator/Demodulators beachtlich verringert werden kann, mit dem Ergebnis, dass die Schaltungsgröße von beiden, dem Sender und dem Empfänger, beachtlich verrin gert werden kann, womit die Größe und die Kosten eines digitalen Übermittlungssystems hinreichend verringert werden.
Ebenso kann gemäß der Erfindung die Betriebsgeschwindigkeit auf die Hälfte verringert werden und deswegen, wird trotz der Tatsache, dass Multiplikatorschaltkreise die nicht gut bei Hochgeschwindigkeitsbetrieb sind verwendet werden, ein kostengünstiges und leicht herzustellendes Übertragungssystem zur Verfügung gestellt.

Claims

Digitales Signalübertragungssystem, das ein orthogonales Modulationsverfahren verwendet, umfassend: erste und zweite digitale nicht-rekursive Tiefpassfilter-Schaltkreise (21'i, 21'q) zum Durchlass lediglich einer vorbestimmten Frequenzbandkomponente des Ausgangssignals eines ersten digitalen Signals (Id(n)) und eines zweiten digitalen Signals (Qd(n)), welche mit einer ersten Abtastrate abgetastet sind und deren Phasen orthogonal zueinander sind; erste und zweite Polaritätsinvertierungsschaltkreise (22i, 22q) zur Invertierung der Polarität der Ausgänge der ersten und zweiten digitalen Tiefpassfilter-Schaltkreise; und einen Schaltkreis (22s), um wahlweise und alternierend die Ausgänge der ersten und zweiten digitalen Tiefpassfilter-Schaltkreise und die Ausgänge der ersten und zweiten Polaritätsinvertierungsschaltkreise auszugeben; worin jedes der ersten und zweiten nicht-rekursiven digitalen Tiefpassfilter ein Schieberegister (26) enthält, welches eine Reihe von einer Vielzahl von verbundenen Speicherzellen enthält, versorgt mit dem Ausgang eines der gewählten der ersten und zweiten digitalen Signale, eine Vielzahl von Speichern (27-1 bis 27-9) zur Speicherung der Filterkoeffizienten, die mir den jeweiligen Schieberegisterzellen korrespondieren, und einer Vielzahl von Multiplizierern (28-1 bis 28-9) zur Multiplikation des digitalen Signals jeder Schieberegisterzelle mit dem der jeweiligen Schieberegisterzelle zugeordneten Filterkoeffizienten; dadurch gekennzeichnet, dass ausgehend davon, dass die Filterkoeffizienten, die sequentiell auf einer vorbestimmten Sprungantwortkurve des Tiefpassfilters angeordnet sind, mit C₁, C₂, C₃, ..., C_H bezeichnet werden, die Filterkoeffizienten der Zellenreihe für einen der ersten und zweiten digitalen Filter als C₁, C₃, C₅, ..., C_ODD angeordnet sind und die Filterkoeffizienten der Zellenreihe des anderen digitalen Filters zu C₂, C₄; C₆, ..., C_EVEN angeordnet sind, wobei H eine beliebige positive ganze Zahl nicht kleiner als 2 ist; und worin zwei unterschiedliche Filterkoeffizienten benachbart zu jeder Zelle des Schieberregisters in einem der ersten und zweiten digitalen Tiefpassfilter gesetzt sind; wobei das digitale Übertragungssystem weiterhin eine Vielzahl von Schaltern (42-1, 42-2, ...) aufweist, um alternierend diese zwei Filterkoeffizienten auszuwählen und in den Multiplikatoren zu verwenden.
Digitales Signalübertragungssystem nach Anspruch 1, ausgehend davon, dass die Filterkoeffizienten, die sequentiell auf einer vorbestimmten Sprungantwortkurve des Tiefpassfilters angeordnet sind, mit C₁, C₂, C₃, ..., C_H bezeichnet werden, die Filterkoeffizienten derart ins Verhältnis zueinander gesetzt werden, dass C₁ = C_H, C₂ = C_H-1, C₃ = C_H-2, ..., C_n = C_H-(n-1) gilt, die Filterkoeffizienten der Zellenreihe eines der ersten und zweiten digitalen Filter zu C₁, C₃, C₅, ..., C_2R+1 angeordnet sind, und die Filterkoeffizienten der Zellenreihe des anderen digitalen Filters zu C₂, C₄, C₆, ..., C_2R angeordnet sind, wobei H eine beliebige positive ganze Zahl nicht kleiner als 2 ist, n eine beliebige positive ganze Zahl nicht kleiner als 1 ist und R eine beliebige positive ganze Zahl darstellt, worin jedes der ersten und zweiten Digitalfilter weiterhin eine Vielzahl von Addierern (51-1, 51-2) zur Addition des Wertes der n-ten Zelle und des Wertes der (H –(n – 1)))ten Zelle aufweist, und die Multiplizierer jeweils die Ausgänge der Addierer mit den Filterkoeffizienten multiplizieren.
Digitales Empfangssystem zum orthogonalen Demodulieren eines orthogonal modulierten Signals, umfassend: einen Verzögerungsschaltkreis (32'D) zur Erzeugung eines zweiten digitalen Signals, das um einen vorbestimmten Zeitabschnitt gegenüber einem ersten digitalen Signal (Dd4(m)) von einer orthogonal modulierten ersten Abtastrate (4fd) verzögert ist; erste und zweite Polaritätsinvertierungsschaltkreise (32i, 32q) zur Invertierung der Polarität jedes der ersten und zweiten digitalen Signale; einen ersten Schaltkreis (32'sq) zur abwechselnden Erzeugung des ersten digitalen Signals und des Ausgangssignals des ersten Polaritätsinvertierungsschaltkreises; einen zweiten Schaltkreis (32'si) zur abwechselnden Erzeugung des zweiten digitalen Signals und des Ausgangssignals des zweiten Polaritätsinvertierungsschaltkreises; erste und zweite nicht-rekursive digitale Tiefpassfilter-Schaltkreise (33'i, 33'q) zum Durchlass lediglich einer vorbestimmten Frequenzbandkomponente des Ausgangssignals der ersten und zweiten Schaltkreise; und erste und zweite Abtastratenkonverter (34'i, 34'q) zur Konvertierung des Ausgangssignals der ersten und zweiten nicht-rekursiven digitalen Tiefpassfilter-Schaltkreise in ein Signal abgetastet mit der halben Rate der ersten Abtastrate und zur Ausgabe von zwei digitalen Signalen (Id(n), Qd(n)) abgetastet mit der Rate ein Halb und die gegenseitig orthogonale Phasen aufweisen, dadurch gekennzeichnet, dass jeder der ersten und zweiten nicht-rekursiven digitalen Tiefpassfilter ein Schieberegister (26) mit einer Reihe aus einer Vielzahl verbundener Speicherzellen enthält, versorgt mit den Ausgängen der Schaltkreise, eine Vielzahl von Speichern (27-1 bis 27-H) zur Speicherung der Filterkoeffizienten, die mit den jeweiligen Zellen des Schieberegisters korrespondieren, und eine Vielzahl von Multiplizierern (28-1 bis 28H) zur Multiplikation des digitalen Signals jeder Zelle und ausgehend davon, dass die Filter koeffizienten, die sequentiell auf der Kurve einer vordefinierten Impulsantwort des Tiefpassfilters angeordnet sind, mit C₁, C₂, C₃, ..., C_H bezeichnet werden, die Filterkoeffizienten von der Zellenreihe für einen der ersten und zweiten digitalen Filter zu C₁, C₃, C₅, ..., C_ODD angeordnet sind, und die Filterkoeffizienten des anderen digitalen Filters zu C₂, C₄, C₆, ..., C_EVEN angeordnet sind, wobei H eine positive ganze Zahl nicht kleiner als 2 darstellt und worin zwei verschiedene Filterkoeffizienten benachbart zu jeder Zelle des Schieberegisters in einem der ersten und zweiten digitalen Tiefpassfilter gesetzt sind; wobei dieses digitale Übertragungssystem weiterhin eine Vielzahl von Schaltern (42-1, 42-2) aufweist, um alternierend diese zwei Filterkoeffizienten auszuwählen und an den Multiplizierern anzulegen.