JPH11261659A - ディジタル信号伝送装置 - Google Patents
ディジタル信号伝送装置Info
- Publication number
- JPH11261659A JPH11261659A JP10054984A JP5498498A JPH11261659A JP H11261659 A JPH11261659 A JP H11261659A JP 10054984 A JP10054984 A JP 10054984A JP 5498498 A JP5498498 A JP 5498498A JP H11261659 A JPH11261659 A JP H11261659A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- lpf
- circuit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Abstract
(57)【要約】
【課題】 ディジタル直交変復調部での回路規模の増大
が抑えられ、高い伝送レートにも充分に対応できるよう
にしたディジタル信号伝送装置を提供すること。 【解決手段】 直交変調回路２２'に入力するＩ信号と
Ｑ信号の帯域幅を制限するためのフィルタを、タップ数
が奇数２Ｎ＋１の非巡回型ディジタルＬＰＦ２１'ｉ、
２１'ｑで構成する。そして、Ｉ信号用のＬＰＦ２１'ｉ
については、タップ係数の内の奇数番目のＮ＋１個の係
数を用い、Ｑ信号用のＬＰＦ２１'ｑについては、偶数
番目のＮ個の係数を用いるようにし、それぞれ対称で等
しい係数値を掛ける２種の信号値を加算した後で、係数
値の乗算を行うようにしたもの。 【効果】 ディジタルＬＰＦに必要な乗算回路の個数が
大幅に少なくでき、回路規模が大幅に低減できる。
が抑えられ、高い伝送レートにも充分に対応できるよう
にしたディジタル信号伝送装置を提供すること。 【解決手段】 直交変調回路２２'に入力するＩ信号と
Ｑ信号の帯域幅を制限するためのフィルタを、タップ数
が奇数２Ｎ＋１の非巡回型ディジタルＬＰＦ２１'ｉ、
２１'ｑで構成する。そして、Ｉ信号用のＬＰＦ２１'ｉ
については、タップ係数の内の奇数番目のＮ＋１個の係
数を用い、Ｑ信号用のＬＰＦ２１'ｑについては、偶数
番目のＮ個の係数を用いるようにし、それぞれ対称で等
しい係数値を掛ける２種の信号値を加算した後で、係数
値の乗算を行うようにしたもの。 【効果】 ディジタルＬＰＦに必要な乗算回路の個数が
大幅に少なくでき、回路規模が大幅に低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、２種の信号を直交
変調して伝送する装置に係り、特にディジタル構成され
た直交変調送信部と直交復調受信部を備えたディジタル
信号伝送装置に関する。
変調して伝送する装置に係り、特にディジタル構成され
た直交変調送信部と直交復調受信部を備えたディジタル
信号伝送装置に関する。
【０００２】
【従来の技術】近年、移動体や地上系のディジタル無線
通信では、伝送レートを上げるため、ＱＰＳＫ方式、或
いはＱＡＭ方式などの直交変調方式の信号伝送装置が採
用されているが、この直交変調方式とは、次の式、すな
わち、 cos(２π×ｆ'c×t) sin(２π×ｆ'c×t) で表される２種の互いに直交する搬送波を用い、直交変
調により２種の信号を伝送する方式のことである。
通信では、伝送レートを上げるため、ＱＰＳＫ方式、或
いはＱＡＭ方式などの直交変調方式の信号伝送装置が採
用されているが、この直交変調方式とは、次の式、すな
わち、 cos(２π×ｆ'c×t) sin(２π×ｆ'c×t) で表される２種の互いに直交する搬送波を用い、直交変
調により２種の信号を伝送する方式のことである。
【０００３】ところで、従来の直交変調方式のディジタ
ル信号伝送装置では、安価で回路規模も小さくて済むと
いう理由により、主としてアナログ構成のミキサを用い
た直交変復調回路が使われていた。そこで、このアナロ
グ方式の直交変復調回路を用いた信号伝送装置の従来技
術について、図１９及び図２０により説明する。
ル信号伝送装置では、安価で回路規模も小さくて済むと
いう理由により、主としてアナログ構成のミキサを用い
た直交変復調回路が使われていた。そこで、このアナロ
グ方式の直交変復調回路を用いた信号伝送装置の従来技
術について、図１９及び図２０により説明する。
【０００４】まず図１９は、従来技術における送信回路
の一例で、入力端子１から入力された情報符号は、送信
用信号処理回路２によりベースバンドの２種のディジタ
ル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ直交変調
部３に入力される。直交変調部３に入力された信号Ｉｄ
(n)、Ｑｄ(n)は、それぞれＤ／Ａ変換回路４ｉ、４ｑに
よりアナログ信号に変換され、次いでアナログ構成のＬ
ＰＦ(低域ろ波器)５ｉ、５ｑにより伝送帯域幅が所定値
Ｂになるように制限される。
の一例で、入力端子１から入力された情報符号は、送信
用信号処理回路２によりベースバンドの２種のディジタ
ル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ直交変調
部３に入力される。直交変調部３に入力された信号Ｉｄ
(n)、Ｑｄ(n)は、それぞれＤ／Ａ変換回路４ｉ、４ｑに
よりアナログ信号に変換され、次いでアナログ構成のＬ
ＰＦ(低域ろ波器)５ｉ、５ｑにより伝送帯域幅が所定値
Ｂになるように制限される。
【０００５】ＬＰＦ５ｉ、５ｑから出力された信号Ｉ
(t)、Ｑ(t)は、ミキサ６に入力され、次の(1)式に従っ
た演算処理により、アナログ的に直交変調される。 Ｄ(t)＝Ｉ(t)×cos(２π×ｆc×ｔ)＋ Ｑ(t)×sin(２π×ｆc×ｔ)……(1)
(t)、Ｑ(t)は、ミキサ６に入力され、次の(1)式に従っ
た演算処理により、アナログ的に直交変調される。 Ｄ(t)＝Ｉ(t)×cos(２π×ｆc×ｔ)＋ Ｑ(t)×sin(２π×ｆc×ｔ)……(1)
【０００６】そして、この直交変調された信号Ｄ(t)が
ＢＰＦ(帯域ろ波器)７に入力され、ミキサ６で発生した
不要成分が除去されてからアップコンバータ８に供給さ
れ、ここで更に高い周波数ｆc'の搬送波の信号に変換さ
れた上で、アンテナ９から送信されるのである。
ＢＰＦ(帯域ろ波器)７に入力され、ミキサ６で発生した
不要成分が除去されてからアップコンバータ８に供給さ
れ、ここで更に高い周波数ｆc'の搬送波の信号に変換さ
れた上で、アンテナ９から送信されるのである。
【０００７】次に、図２０は、従来技術による受信回路
の一例で、アンテナ１０で受信された信号は、まずダウ
ンコンバータ１１により、元の直交変調信号Ｄ(t)に戻
された上で直交復調部１３に供給される。直交復調部１
３に供給された直交変調信号Ｄ(t)はミキサ１４に入力
され、ここで信号Ｄ(t)に次の(2)式と(3)式による２種
の演算を施し、三角関数の直交性を利用してアナログ的
に２種の信号Ｉ(t)、Ｑ(t)を直交復調する。 Ｉ(t)＝Ｄ(t)×cos(２π×ｆc×ｔ)…… ……(2) Ｑ(t)＝Ｄ(t)×sin(２π×ｆc×ｔ)…… ……(3)
の一例で、アンテナ１０で受信された信号は、まずダウ
ンコンバータ１１により、元の直交変調信号Ｄ(t)に戻
された上で直交復調部１３に供給される。直交復調部１
３に供給された直交変調信号Ｄ(t)はミキサ１４に入力
され、ここで信号Ｄ(t)に次の(2)式と(3)式による２種
の演算を施し、三角関数の直交性を利用してアナログ的
に２種の信号Ｉ(t)、Ｑ(t)を直交復調する。 Ｉ(t)＝Ｄ(t)×cos(２π×ｆc×ｔ)…… ……(2) Ｑ(t)＝Ｄ(t)×sin(２π×ｆc×ｔ)…… ……(3)
【０００８】こうして直交復調して得た２種の信号Ｉ
(t)、Ｑ(t)は、それぞれアナログのＬＰＦ１５ｉ、１５
ｑにより不要な成分を取り除いた後、Ａ／Ｄ変換回路１
６ｉ、１６ｑによりディジタル信号Ｉｄ(n)、Ｑｄ(n)に
変換され、それぞれ受信用信号処理回路１７に供給され
る。そこで受信用信号処理回路１７では、入力されたデ
ィジタルの２種の信号Ｉｄ(n)、Ｑｄ(n)から情報符号を
復調し、出力端子１８から出力するのである。
(t)、Ｑ(t)は、それぞれアナログのＬＰＦ１５ｉ、１５
ｑにより不要な成分を取り除いた後、Ａ／Ｄ変換回路１
６ｉ、１６ｑによりディジタル信号Ｉｄ(n)、Ｑｄ(n)に
変換され、それぞれ受信用信号処理回路１７に供給され
る。そこで受信用信号処理回路１７では、入力されたデ
ィジタルの２種の信号Ｉｄ(n)、Ｑｄ(n)から情報符号を
復調し、出力端子１８から出力するのである。
【０００９】ところで、この従来技術による変調方式で
は、直交変復調に際して用いられる２種の搬送波信号、
すなわち図１９と図２０に「cos」、「sin」で表してあ
る２種の搬送波信号について、それらの間での直交性が
良くないと、２種の成分間で符号間干渉が発生してま
い、復調符号の誤り率が増し、性能が劣化してしまうと
いう問題が生じる。
は、直交変復調に際して用いられる２種の搬送波信号、
すなわち図１９と図２０に「cos」、「sin」で表してあ
る２種の搬送波信号について、それらの間での直交性が
良くないと、２種の成分間で符号間干渉が発生してま
い、復調符号の誤り率が増し、性能が劣化してしまうと
いう問題が生じる。
【００１０】このため、従来技術では、高精度に調整し
たアナログ構成のミキサを用い、これにより２種の基準
搬送波間の直交性誤差が、例えば１度以下の充分に小さ
な値になるようにしていた。
たアナログ構成のミキサを用い、これにより２種の基準
搬送波間の直交性誤差が、例えば１度以下の充分に小さ
な値になるようにしていた。
【００１１】
【発明が解決しようとする課題】上記従来技術は、装置
のディジタル化について配慮がされておらず、装置の高
性能化の点に問題があった。すなわち、近年、伝送レー
トを更に上げるため、従来のＢＰＳＫ方式やＱＰＳＫ方
式から６４ＱＡＭ方式やＯＦＤＭ方式など、更に多値数
の高い方式が採用されるようになっているが、この場合
は、上記直交性に要求される精度も更に上高くする必要
があり、アナログ的な手法では対応が困難になってしま
い、装置の高性能化に問題がしょうじてしまうのであ
る。
のディジタル化について配慮がされておらず、装置の高
性能化の点に問題があった。すなわち、近年、伝送レー
トを更に上げるため、従来のＢＰＳＫ方式やＱＰＳＫ方
式から６４ＱＡＭ方式やＯＦＤＭ方式など、更に多値数
の高い方式が採用されるようになっているが、この場合
は、上記直交性に要求される精度も更に上高くする必要
があり、アナログ的な手法では対応が困難になってしま
い、装置の高性能化に問題がしょうじてしまうのであ
る。
【００１２】そこで、直交性について必要とする高精度
が充分に確保できるように、ディジタル信号処理により
直交変調と直交復調を行うようにした、いわゆるディジ
タル直交変調部とディジタル直交復調部が検討されつつ
あり、その一例について、図２１と図２２により説明す
る。
が充分に確保できるように、ディジタル信号処理により
直交変調と直交復調を行うようにした、いわゆるディジ
タル直交変調部とディジタル直交復調部が検討されつつ
あり、その一例について、図２１と図２２により説明す
る。
【００１３】まず図２１のディジタル直交変調部は、図
１９のアナログ構成による直交変調部３をそのままディ
ジタル回路に置き換えたもので、同様に、図２２のディ
ジタル直交復調部は、図２０のアナログ構成による直交
復調部１３をそのままディジタル回路に置き換えたもの
であり、従って、直交変調部と直交復調部以外の回路部
分は図１９と図２０の回路と同様なので、以下の説明で
は直交変調部と直交復調部の構成と動作に重点をおいて
説明する。
１９のアナログ構成による直交変調部３をそのままディ
ジタル回路に置き換えたもので、同様に、図２２のディ
ジタル直交復調部は、図２０のアナログ構成による直交
復調部１３をそのままディジタル回路に置き換えたもの
であり、従って、直交変調部と直交復調部以外の回路部
分は図１９と図２０の回路と同様なので、以下の説明で
は直交変調部と直交復調部の構成と動作に重点をおいて
説明する。
【００１４】まず、ここで、図１９に示した送信用信号
処理回路２から供給されるサンプリング周波数ｆd の第
１のディジタル信号Ｉｄ(n)と第２のディジタル信号Ｑ
ｄ(n)の信号波形を模式的に表すと、図２３(a)、(b)に
示すようになっている。
処理回路２から供給されるサンプリング周波数ｆd の第
１のディジタル信号Ｉｄ(n)と第２のディジタル信号Ｑ
ｄ(n)の信号波形を模式的に表すと、図２３(a)、(b)に
示すようになっている。
【００１５】そして、これらの図２３(a)、(b)におい
て、まず、実線の曲線はサンプリング前のＩ信号の信号
波形を表し、次に、破線の曲線はサンプリング前のＱ信
号の信号波形を表している。また、サンプリング信号
も、これに合わせて、それぞれ実線の矢印と破線の矢印
で示してある。
て、まず、実線の曲線はサンプリング前のＩ信号の信号
波形を表し、次に、破線の曲線はサンプリング前のＱ信
号の信号波形を表している。また、サンプリング信号
も、これに合わせて、それぞれ実線の矢印と破線の矢印
で示してある。
【００１６】図２１のディジタル直交変調部において、
ここに入力された信号のうち、まず第１のディジタル信
号Ｉｄ(n)は第１の４倍サンプル変換回路１９ｉに入力
され、図２３(c)に示すように、ｎ番目のサンプリング
値Ｉｄ(n)とｎ＋１番目のサンプリング値Ｉｄ(n+1)の間
に３個の零値を挿入し、これにより４倍のサンプリング
周波数４×ｆｄの信号Ｉ'd4(m)に変換される。
ここに入力された信号のうち、まず第１のディジタル信
号Ｉｄ(n)は第１の４倍サンプル変換回路１９ｉに入力
され、図２３(c)に示すように、ｎ番目のサンプリング
値Ｉｄ(n)とｎ＋１番目のサンプリング値Ｉｄ(n+1)の間
に３個の零値を挿入し、これにより４倍のサンプリング
周波数４×ｆｄの信号Ｉ'd4(m)に変換される。
【００１７】しかして、この変換された信号Ｉ'd4(m)に
は、図２４に模式的に示すように、不要な高調波成分２
０が含まれている。そこでディジタルＬＰＦ２１ｉによ
り、図１９の従来技術におけるＬＰＦ５ｉと同様に、信
号Ｉ'd4(ｍ)の帯域幅を帯域幅Ｂに制限すると共に、こ
の不要な高調波成分２０を除去する。その結果、ディジ
タルＬＰＦ２１ｉの出力信号Ｉd4(m)の信号波形は、図
２３(e)に示すように、信号間の零値が埋められたサン
プリング波形になる。
は、図２４に模式的に示すように、不要な高調波成分２
０が含まれている。そこでディジタルＬＰＦ２１ｉによ
り、図１９の従来技術におけるＬＰＦ５ｉと同様に、信
号Ｉ'd4(ｍ)の帯域幅を帯域幅Ｂに制限すると共に、こ
の不要な高調波成分２０を除去する。その結果、ディジ
タルＬＰＦ２１ｉの出力信号Ｉd4(m)の信号波形は、図
２３(e)に示すように、信号間の零値が埋められたサン
プリング波形になる。
【００１８】次に、第２の信号Ｑd(n)も同様で、まず第
２の４倍サンプル変換回路１９ｑにより、図２３(d)に
示すように、４倍のサンプリング周波数４×ｆdの信号
Ｑ'd4(ｍ)に変換され、ディジタルＬＰＦ２１ｑで帯域
幅Ｂに制限され、図２３(f)に示すように、信号間の零
値が埋められた信号Ｑd4(m)に変換される。
２の４倍サンプル変換回路１９ｑにより、図２３(d)に
示すように、４倍のサンプリング周波数４×ｆdの信号
Ｑ'd4(ｍ)に変換され、ディジタルＬＰＦ２１ｑで帯域
幅Ｂに制限され、図２３(f)に示すように、信号間の零
値が埋められた信号Ｑd4(m)に変換される。
【００１９】ところで、このように、直交変調信号の搬
送波周波数ｆcをｆdに設定すると、直交変調の演算式と
して示した上記の(1)式は、次の(4)式として表せる。 Ｄd4(m)＝Ｉd4(m)×cos(２π×ｍ／４)＋ Ｑd4(m)×sin(２π×ｍ／４)……(4)
送波周波数ｆcをｆdに設定すると、直交変調の演算式と
して示した上記の(1)式は、次の(4)式として表せる。 Ｄd4(m)＝Ｉd4(m)×cos(２π×ｍ／４)＋ Ｑd4(m)×sin(２π×ｍ／４)……(4)
【００２０】この(4)式において、まず、右辺のcosを含
む項は、ｍ＝０を含む偶数のとき交互に１と−１にな
り、ｍ＝奇数のときは０になる。また、右辺のsinを含
む項は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０
を含む偶数のときは０になる。
む項は、ｍ＝０を含む偶数のとき交互に１と−１にな
り、ｍ＝奇数のときは０になる。また、右辺のsinを含
む項は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０
を含む偶数のときは０になる。
【００２１】そこで、(4)式は、ｍに応じて、順次、以
下の通りになる。 ｍ＝０ → Ｄd4(0)＝Ｉd4(0) ｍ＝１ → Ｄd4(1)＝Ｑd4(1) ｍ＝２ → Ｄd4(2)＝−Ｉd4(2) ｍ＝３ → Ｄd4(3)＝−Ｑd4(3) ｍ＝４ → Ｄd4(4)＝Ｉd4(4) ｍ＝５ → Ｄd4(5)＝Ｑd4(5) ・ ・ ・ ・ ・ ・
下の通りになる。 ｍ＝０ → Ｄd4(0)＝Ｉd4(0) ｍ＝１ → Ｄd4(1)＝Ｑd4(1) ｍ＝２ → Ｄd4(2)＝−Ｉd4(2) ｍ＝３ → Ｄd4(3)＝−Ｑd4(3) ｍ＝４ → Ｄd4(4)＝Ｉd4(4) ｍ＝５ → Ｄd4(5)＝Ｑd4(5) ・ ・ ・ ・ ・ ・
【００２２】このことから、実際には、(4)式による乗
算を実行しないでも、単に信号Ｉd4(m)及び信号Ｑd4(m)
と、それらの極性を反転した信号−Ｉd4(m)及び信号−
Ｑd4(m)を順次切り換えてやれば直交変調処理が行わ
れ、図２３(g)の信号波形に示す通りの直交変調信号Ｄd
4(m)が得られることになる。
算を実行しないでも、単に信号Ｉd4(m)及び信号Ｑd4(m)
と、それらの極性を反転した信号−Ｉd4(m)及び信号−
Ｑd4(m)を順次切り換えてやれば直交変調処理が行わ
れ、図２３(g)の信号波形に示す通りの直交変調信号Ｄd
4(m)が得られることになる。
【００２３】図２１のディジタル直交変調部は、この方
法により動作するディジタル直交変調回路２２を用いた
もので、図示のように、２個の極性反転回路２２ｉ、２
２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型の
スイッチ２２ｓを用い、信号Ｉd4(m)と信号Ｑd4(m)を入
力し、極性反転回路２２ｉと極性反転回路２２ｑにより
極性反転信号−Ｉd4(m)と極性反転信号−Ｑd4(m)を出力
させた上で、スイッチ２２ｓにより順次、周波数ｆc 毎
に各信号を選択して取り出し、図２３(g)の波形図に示
す直交変調信号Ｄd4(m)を得るようにしてある。
法により動作するディジタル直交変調回路２２を用いた
もので、図示のように、２個の極性反転回路２２ｉ、２
２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型の
スイッチ２２ｓを用い、信号Ｉd4(m)と信号Ｑd4(m)を入
力し、極性反転回路２２ｉと極性反転回路２２ｑにより
極性反転信号−Ｉd4(m)と極性反転信号−Ｑd4(m)を出力
させた上で、スイッチ２２ｓにより順次、周波数ｆc 毎
に各信号を選択して取り出し、図２３(g)の波形図に示
す直交変調信号Ｄd4(m)を得るようにしてある。
【００２４】ディジタル直交変調回路２２から出力され
た直交変調信号Ｄd4(m)は、次いでＤ／Ａ変換回路２４
でアナログ信号に変換され、ＢＰＦ２５で不要な高調波
成分を除去され、アナログの直交変調信号Ｄ(t)として
ディジタル直交変調部から出力されることになる。
た直交変調信号Ｄd4(m)は、次いでＤ／Ａ変換回路２４
でアナログ信号に変換され、ＢＰＦ２５で不要な高調波
成分を除去され、アナログの直交変調信号Ｄ(t)として
ディジタル直交変調部から出力されることになる。
【００２５】ところで、このとき用いられる２個のディ
ジタルＬＰＦ２１ｉ、２１ｑは、同一の特性を持つフィ
ルタでなければならない。そこで、一般的には、図２５
に示す通りの、非巡回型(ＦＩＲ型)回路構成をもち、そ
のタップ係数値を同じにしたディジタルＬＰＦを用いる
のが通例である。
ジタルＬＰＦ２１ｉ、２１ｑは、同一の特性を持つフィ
ルタでなければならない。そこで、一般的には、図２５
に示す通りの、非巡回型(ＦＩＲ型)回路構成をもち、そ
のタップ係数値を同じにしたディジタルＬＰＦを用いる
のが通例である。
【００２６】この図２５のディジタルＬＰＦは、図示の
ように、シフトレジスタ２６とメモリ２７−１、２７−
２、……、２７−Ｈ、乗算回路２８−１、２８−２、…
…、２８−Ｈ、それにΣ(総和)回路２９で構成されてい
る。
ように、シフトレジスタ２６とメモリ２７−１、２７−
２、……、２７−Ｈ、乗算回路２８−１、２８−２、…
…、２８−Ｈ、それにΣ(総和)回路２９で構成されてい
る。
【００２７】そして、まず、シフトレジスタ２６は、多
数段の連続的に結合したメモリからなり、入力されてく
る信号……、Ｉ'd4(p+1)、Ｉ'd4(p+2)、……、Ｉ'd4(p+
H)、……を、周波数４×ｆdのクロックパルス毎に１段
づつ、順次転送しながら記憶しておく働きをし、次に、
メモリ２７−１、２７−２、……、２７−Ｈは、帯域幅
をＢに制限するのに必要なＨ個のタップ係数値Ｃ1、Ｃ
2、……、ＣH を記憶する働きをする。ここで、ｐは任
意の整数値である。
数段の連続的に結合したメモリからなり、入力されてく
る信号……、Ｉ'd4(p+1)、Ｉ'd4(p+2)、……、Ｉ'd4(p+
H)、……を、周波数４×ｆdのクロックパルス毎に１段
づつ、順次転送しながら記憶しておく働きをし、次に、
メモリ２７−１、２７−２、……、２７−Ｈは、帯域幅
をＢに制限するのに必要なＨ個のタップ係数値Ｃ1、Ｃ
2、……、ＣH を記憶する働きをする。ここで、ｐは任
意の整数値である。
【００２８】そして、シフトレジスタ２６は、メモリ２
７−１、２７−２、……内に記憶されているタップ係数
値を用いて、次の(5)式の演算をクロックパルス毎に実
行し、算出された値Ｉd4(ｐ)を順次出力する。 Ｉd4(ｐ)＝Ｃ1×Ｉ'd4(p+1)＋Ｃ2×Ｉ'd4(p+2)＋ Ｃ3×Ｉ'd4(p+3)＋……＋……＋ＣH×Ｉ'd4(p+H)……(5)
７−１、２７−２、……内に記憶されているタップ係数
値を用いて、次の(5)式の演算をクロックパルス毎に実
行し、算出された値Ｉd4(ｐ)を順次出力する。 Ｉd4(ｐ)＝Ｃ1×Ｉ'd4(p+1)＋Ｃ2×Ｉ'd4(p+2)＋ Ｃ3×Ｉ'd4(p+3)＋……＋……＋ＣH×Ｉ'd4(p+H)……(5)
【００２９】このとき、Ｈ個の乗算回路２８−１、２８
−２、……、２８−Ｈは、各タップ係数値Ｃ１、……、
ＣＨと信号値Ｉ'd4(p+1)、……、Ｉ'd4(p+H)を乗算する
働きをし、さらに、Σ回路２９は複数の加算回路で構成
され、乗算回路２８−１〜２８−Ｈで乗算された値Ｃ1
×Ｉ'd4(p+1)〜ＣH×Ｉ'd4(p+H)の総和を出力する働き
をし、これによりディジタルＬＰＦとしての機能を発揮
するのである。
−２、……、２８−Ｈは、各タップ係数値Ｃ１、……、
ＣＨと信号値Ｉ'd4(p+1)、……、Ｉ'd4(p+H)を乗算する
働きをし、さらに、Σ回路２９は複数の加算回路で構成
され、乗算回路２８−１〜２８−Ｈで乗算された値Ｃ1
×Ｉ'd4(p+1)〜ＣH×Ｉ'd4(p+H)の総和を出力する働き
をし、これによりディジタルＬＰＦとしての機能を発揮
するのである。
【００３０】次に、図２２のディジタル直交復調部につ
いて説明すると、この復調部では、図２１のディジタル
直交変調部の信号処理とほぼ逆の信号処理を実行して直
交復調することになる。図２２において、ダウンコンバ
ータ１１(図２０)から出力された直交変調信号Ｄ(t)
は、ＢＰＦ３０で不要な周波数成分が除去された後、Ａ
／Ｄ変換回路３１により、サンプリング周波数４×ｆd
でサンプリングされ、ディジタルの直交変調信号Ｄd4
(ｍ)に変換される。
いて説明すると、この復調部では、図２１のディジタル
直交変調部の信号処理とほぼ逆の信号処理を実行して直
交復調することになる。図２２において、ダウンコンバ
ータ１１(図２０)から出力された直交変調信号Ｄ(t)
は、ＢＰＦ３０で不要な周波数成分が除去された後、Ａ
／Ｄ変換回路３１により、サンプリング周波数４×ｆd
でサンプリングされ、ディジタルの直交変調信号Ｄd4
(ｍ)に変換される。
【００３１】こうしてサンプリングして得た直交変調信
号Ｄd4(m)の信号波形は図２６(a)に示す通りで、図２３
(g)に示した波形と同じなる。ここで、直交変調信号の
搬送波周波数ｆcをｆdに設定すると、直交復調の演算式
として示した(2)式と(3)式は、次の(6)式及び(7)式とし
て表せる。 Ｉd4(ｍ)＝Ｄd4(m)×cos(２π×ｍ／４)…… ……(6) Ｑd4(ｍ)＝Ｄd4(m)×sin(２π×ｍ／４)…… ……(7)
号Ｄd4(m)の信号波形は図２６(a)に示す通りで、図２３
(g)に示した波形と同じなる。ここで、直交変調信号の
搬送波周波数ｆcをｆdに設定すると、直交復調の演算式
として示した(2)式と(3)式は、次の(6)式及び(7)式とし
て表せる。 Ｉd4(ｍ)＝Ｄd4(m)×cos(２π×ｍ／４)…… ……(6) Ｑd4(ｍ)＝Ｄd4(m)×sin(２π×ｍ／４)…… ……(7)
【００３２】そうすると、図２１のディジタル直交変調
部における(4)式のときと同様、簡単な回路構成によ
り、直交復調処理が得られることになる。すなわち、ま
ず、cosを含む(6)式は、ｍ＝０を含む偶数のとき交互に
１と−１になり、ｍ＝奇数のときは０になる。また、si
nを含む(7)式は、ｍ＝奇数のとき交互に１と−１にな
り、ｍ＝０を含む偶数のときは０になる。
部における(4)式のときと同様、簡単な回路構成によ
り、直交復調処理が得られることになる。すなわち、ま
ず、cosを含む(6)式は、ｍ＝０を含む偶数のとき交互に
１と−１になり、ｍ＝奇数のときは０になる。また、si
nを含む(7)式は、ｍ＝奇数のとき交互に１と−１にな
り、ｍ＝０を含む偶数のときは０になる。
【００３３】そこで、まず(6)式は、ｍに応じて、順
次、以下の通りになる。 ｍ＝０ → Ｄd4(0)＝Ｉd4(0) ｍ＝１ → Ｄd4(1)＝０ ｍ＝２ → Ｄd4(2)＝−Ｉd4(2) ｍ＝３ → Ｄd4(3)＝０ ・ ・ ・ ・
次、以下の通りになる。 ｍ＝０ → Ｄd4(0)＝Ｉd4(0) ｍ＝１ → Ｄd4(1)＝０ ｍ＝２ → Ｄd4(2)＝−Ｉd4(2) ｍ＝３ → Ｄd4(3)＝０ ・ ・ ・ ・
【００３４】次に、(7)式は、同じくｍに応じて、順
次、次の通りになる。 ｍ＝０ → Ｄd4(0)＝０ ｍ＝１ → Ｄd4(1)＝Ｑd4(1) ｍ＝２ → Ｄd4(2)＝０ ｍ＝３ → Ｄd4(3)＝−Ｑd4(3) ｍ＝４ → Ｄd4(4)＝０ ・ ・ ・ ・
次、次の通りになる。 ｍ＝０ → Ｄd4(0)＝０ ｍ＝１ → Ｄd4(1)＝Ｑd4(1) ｍ＝２ → Ｄd4(2)＝０ ｍ＝３ → Ｄd4(3)＝−Ｑd4(3) ｍ＝４ → Ｄd4(4)＝０ ・ ・ ・ ・
【００３５】従って、このときも、これら(6)式と(7)式
による乗算をそのまま実行するのではなくて、単に信号
Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信
号−Ｉd4(m)及び信号−Ｑd4(m)を順次、切り換えて独立
に取り出してやれば直交復変調処理が行われ、図２６
(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)が
得られることになる。
による乗算をそのまま実行するのではなくて、単に信号
Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信
号−Ｉd4(m)及び信号−Ｑd4(m)を順次、切り換えて独立
に取り出してやれば直交復変調処理が行われ、図２６
(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)が
得られることになる。
【００３６】図２２は、この方法により動作するディジ
タル直交復調回路３２を用いたディジタル直交復調部
で、図示のように、２個の極性反転回路３２ｉ、３２ｑ
と、周波数ｆc （＝４×ｆd）で動作する循環型のスイ
ッチ３２ｓｉ、３２ｓｑで構成されてある。
タル直交復調回路３２を用いたディジタル直交復調部
で、図示のように、２個の極性反転回路３２ｉ、３２ｑ
と、周波数ｆc （＝４×ｆd）で動作する循環型のスイ
ッチ３２ｓｉ、３２ｓｑで構成されてある。
【００３７】そして、Ａ／Ｄ変換回路３１から信号Ｄd4
(m)を入力し、各極性反転回路３２ｉ、２２ｑにより極
性反転信号−Ｄd4(m)を夫々出力させた上で、夫々スイ
ッチ３２ｓｉ、３２ｓｑで、順次、周波数ｆc 毎に交互
に０値も含め、各信号を選択して取り出し、図２６
(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)を
得るのである。
(m)を入力し、各極性反転回路３２ｉ、２２ｑにより極
性反転信号−Ｄd4(m)を夫々出力させた上で、夫々スイ
ッチ３２ｓｉ、３２ｓｑで、順次、周波数ｆc 毎に交互
に０値も含め、各信号を選択して取り出し、図２６
(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)を
得るのである。
【００３８】こうして、ディジタル直交復調回路３２か
ら出力された信号Ｉd4(m)は、図２６(b)に示す通り、１
サンプリング信号毎に０値が入った波形になっている。
そこで、ディジタルＬＰＦ３３ｉにより、図２６(d)に
示す通り、この０値の部分を内挿した後、１／４サンプ
ル変換回路３４ｉでサンプリング周波数ｆdによりリサ
ンプルし、図２６(f)に示す通りの直交復調された信号
Ｉd(n)を出力する。
ら出力された信号Ｉd4(m)は、図２６(b)に示す通り、１
サンプリング信号毎に０値が入った波形になっている。
そこで、ディジタルＬＰＦ３３ｉにより、図２６(d)に
示す通り、この０値の部分を内挿した後、１／４サンプ
ル変換回路３４ｉでサンプリング周波数ｆdによりリサ
ンプルし、図２６(f)に示す通りの直交復調された信号
Ｉd(n)を出力する。
【００３９】同様に、ディジタル直交復調回路３２から
出力されたＱd4(m)も、図２６(c)に示す通り、１サンプ
リング信号毎に０値が入った波形になっているので、デ
ィジタルＬＰＦ３３ｑにより、図２６(e)に示す通り、
０値の部分を内挿した後、１／４サンプル変換回路３４
ｑでリサンプルし、図２６(g)に示す通りの直交復調さ
れた信号Ｑd(n)を出力するのである。
出力されたＱd4(m)も、図２６(c)に示す通り、１サンプ
リング信号毎に０値が入った波形になっているので、デ
ィジタルＬＰＦ３３ｑにより、図２６(e)に示す通り、
０値の部分を内挿した後、１／４サンプル変換回路３４
ｑでリサンプルし、図２６(g)に示す通りの直交復調さ
れた信号Ｑd(n)を出力するのである。
【００４０】ここで、これらのディジタルＬＰＦ３３ｉ
及びディジタルＬＰＦ３３ｑとしては、図２１で説明し
たディジタル直交変調部と同じく、図２５に示す通り
の、同じタップ係数値を持った非巡回型(ＦＩＲ型)の回
路を用いている。
及びディジタルＬＰＦ３３ｑとしては、図２１で説明し
たディジタル直交変調部と同じく、図２５に示す通り
の、同じタップ係数値を持った非巡回型(ＦＩＲ型)の回
路を用いている。
【００４１】ところで、ここで使用されている非巡回型
ディジタルフィルタは、かなり多くの個数の加算回路と
乗算回路を必要とする。ここで、乗算回路は、特に回路
規模が大きくなるため、できるだけ使用を控えることが
望ましい。しかし、図２１と図２２の例では、図２５に
示した非巡回型ディジタルＬＰＦを用いており、このた
め多くの乗算回路が必要で、回路規模の増大が著しくな
ってしまう。
ディジタルフィルタは、かなり多くの個数の加算回路と
乗算回路を必要とする。ここで、乗算回路は、特に回路
規模が大きくなるため、できるだけ使用を控えることが
望ましい。しかし、図２１と図２２の例では、図２５に
示した非巡回型ディジタルＬＰＦを用いており、このた
め多くの乗算回路が必要で、回路規模の増大が著しくな
ってしまう。
【００４２】例えば、この場合、必要になるタップ数が
５０タップ以上にもなるから、送信装置では、非巡回型
ディジタルＬＰＦについてだけでも、約２倍の１００個
もの乗算回路が必要になる。また、受信装置での非巡回
型ディジタルＬＰＦにも、ほぼ同数の乗算回路が必要で
あり、従って、送信装置と受信装置については、約２０
０個もの乗算回路が必要になってしまう。
５０タップ以上にもなるから、送信装置では、非巡回型
ディジタルＬＰＦについてだけでも、約２倍の１００個
もの乗算回路が必要になる。また、受信装置での非巡回
型ディジタルＬＰＦにも、ほぼ同数の乗算回路が必要で
あり、従って、送信装置と受信装置については、約２０
０個もの乗算回路が必要になってしまう。
【００４３】ここで、情報の伝送レートが低い間は、乗
算回路の時分割使用により、実装を要する乗算回路の個
数を減らすことができる。しかしながら、伝送レートが
高くなると、乗算回路自体の動作速度の関係で、乗算回
路全てを並列動作させなければならなくなり、例えば２
００個もの全ての乗算回路を実装しておく必要があり、
従って、単純にディジタル化したのでは、乗算回路によ
る回路規模の増大がネック(隘路)になって、高い伝送レ
ートへの対応が困難になってしまう。
算回路の時分割使用により、実装を要する乗算回路の個
数を減らすことができる。しかしながら、伝送レートが
高くなると、乗算回路自体の動作速度の関係で、乗算回
路全てを並列動作させなければならなくなり、例えば２
００個もの全ての乗算回路を実装しておく必要があり、
従って、単純にディジタル化したのでは、乗算回路によ
る回路規模の増大がネック(隘路)になって、高い伝送レ
ートへの対応が困難になってしまう。
【００４４】本発明の目的は、ディジタル直交変復調部
での回路規模の増大が抑えられ、高い伝送レートにも充
分に対応できるようにしたディジタル信号伝送装置を提
供することにある。
での回路規模の増大が抑えられ、高い伝送レートにも充
分に対応できるようにしたディジタル信号伝送装置を提
供することにある。
【００４５】
【課題を解決するための手段】上記目的は、２種の信号
を直交変調によりディジタル伝送する方式の送信回路を
備えたディジタル信号伝送装置において、前記送信回路
が、ディジタル信号処理により前記２種の信号を直交変
調するディジタル直交変調回路と、前記信号の一方の帯
域を制限する第１の非巡回型ディジタルＬＰＦと、前記
信号の他方の帯域を制限する第２の非巡回型ディジタル
ＬＰＦとを有し、前記第１と第２の非巡回型ディジタル
ＬＰＦが、それぞれのタップ数が互いに１タップ異な
り、それぞれ対称なタップ係数値を有するディジタルＬ
ＰＦで構成されているようにして達成される。
を直交変調によりディジタル伝送する方式の送信回路を
備えたディジタル信号伝送装置において、前記送信回路
が、ディジタル信号処理により前記２種の信号を直交変
調するディジタル直交変調回路と、前記信号の一方の帯
域を制限する第１の非巡回型ディジタルＬＰＦと、前記
信号の他方の帯域を制限する第２の非巡回型ディジタル
ＬＰＦとを有し、前記第１と第２の非巡回型ディジタル
ＬＰＦが、それぞれのタップ数が互いに１タップ異な
り、それぞれ対称なタップ係数値を有するディジタルＬ
ＰＦで構成されているようにして達成される。
【００４６】次に、上記目的は、２種の信号を直交変調
によりディジタル伝送する方式の受信回路を備えたディ
ジタル信号伝送装置において、前記受信回路が、ディジ
タル信号処理により前記２種の信号を直交復調するディ
ジタル直交復調回路と、前記信号の一方の帯域を制限す
る第１の非巡回型ディジタルＬＰＦと、前記信号の他方
の帯域を制限する第２の非巡回型ディジタルＬＰＦとを
有し、前記第１と第２の非巡回型ディジタルＬＰＦが、
それぞれのタップ数が互いに１タップ異なり、それぞれ
対称なタップ係数値を有するディジタルＬＰＦで構成さ
れているようにしても達成される。
によりディジタル伝送する方式の受信回路を備えたディ
ジタル信号伝送装置において、前記受信回路が、ディジ
タル信号処理により前記２種の信号を直交復調するディ
ジタル直交復調回路と、前記信号の一方の帯域を制限す
る第１の非巡回型ディジタルＬＰＦと、前記信号の他方
の帯域を制限する第２の非巡回型ディジタルＬＰＦとを
有し、前記第１と第２の非巡回型ディジタルＬＰＦが、
それぞれのタップ数が互いに１タップ異なり、それぞれ
対称なタップ係数値を有するディジタルＬＰＦで構成さ
れているようにしても達成される。
【００４７】また、上記目的は、２種の信号を直交変調
によりディジタル伝送する方式の送信回路を備えたディ
ジタル信号伝送装置において、前記送信回路が、ディジ
タル信号処理により前記２種の信号を直交変調するディ
ジタル直交変調回路と、前記信号の一方の帯域を制限す
る第１の非巡回型ディジタルＬＰＦと、前記信号の他方
の帯域を制限する第２の非巡回型ディジタルＬＰＦとを
有し、前記第１と第２の非巡回型ディジタルＬＰＦが、
それぞれタップ数が等しく、それぞれ非対称なタップ係
数値を持ち、それぞれのタップ係数値の列が互いに順番
を反転した関係にあるディジタルＬＰＦで構成されるよ
うにしても達成される。
によりディジタル伝送する方式の送信回路を備えたディ
ジタル信号伝送装置において、前記送信回路が、ディジ
タル信号処理により前記２種の信号を直交変調するディ
ジタル直交変調回路と、前記信号の一方の帯域を制限す
る第１の非巡回型ディジタルＬＰＦと、前記信号の他方
の帯域を制限する第２の非巡回型ディジタルＬＰＦとを
有し、前記第１と第２の非巡回型ディジタルＬＰＦが、
それぞれタップ数が等しく、それぞれ非対称なタップ係
数値を持ち、それぞれのタップ係数値の列が互いに順番
を反転した関係にあるディジタルＬＰＦで構成されるよ
うにしても達成される。
【００４８】さらに、上記目的は、２種の信号を直交変
調によりディジタル伝送する方式の受信回路を備えたデ
ィジタル信号伝送装置において、前記受信回路が、ディ
ジタル信号処理により前記２種の信号を直交変調するデ
ィジタル直交変調回路と、前記信号の一方の帯域を制限
する第１の非巡回型ディジタルＬＰＦと、前記信号の他
方の帯域を制限する第２の非巡回型ディジタルＬＰＦと
を有し、前記第１と第２の非巡回型ディジタルＬＰＦ
が、それぞれタップ数が等しく、それぞれ非対称なタッ
プ係数値を持ち、それぞれのタップ係数値の列が互いに
順番を反転した関係にあるディジタルＬＰＦで構成され
るようにしても達成される。
調によりディジタル伝送する方式の受信回路を備えたデ
ィジタル信号伝送装置において、前記受信回路が、ディ
ジタル信号処理により前記２種の信号を直交変調するデ
ィジタル直交変調回路と、前記信号の一方の帯域を制限
する第１の非巡回型ディジタルＬＰＦと、前記信号の他
方の帯域を制限する第２の非巡回型ディジタルＬＰＦと
を有し、前記第１と第２の非巡回型ディジタルＬＰＦ
が、それぞれタップ数が等しく、それぞれ非対称なタッ
プ係数値を持ち、それぞれのタップ係数値の列が互いに
順番を反転した関係にあるディジタルＬＰＦで構成され
るようにしても達成される。
【００４９】上記の条件を満たすタップ係数値を用いる
ことにより、ディジタルＬＰＦのタップ数を約半分まで
大幅に低減することができる。すなわち、必要な乗算回
路の数を約半分まで大幅に減らすことができ、回路規模
を小さくすることができる。
ことにより、ディジタルＬＰＦのタップ数を約半分まで
大幅に低減することができる。すなわち、必要な乗算回
路の数を約半分まで大幅に減らすことができ、回路規模
を小さくすることができる。
【００５０】
【発明の実施の形態】以下、本発明によるディジタル信
号伝送装置について、図示の実施形態により詳細に説明
する。まず、本発明の第１の実施形態におけるディジタ
ル直交変調部について説明する。ここで、始めに、本発
明の動作原理が充分に理解できるように、図２１のディ
ジタル直交変調部を用いて説明を進めると、既に説明し
たように、(4)式で示した直交変調処理は、簡単なスイ
ッチ回路により実現できる。
号伝送装置について、図示の実施形態により詳細に説明
する。まず、本発明の第１の実施形態におけるディジタ
ル直交変調部について説明する。ここで、始めに、本発
明の動作原理が充分に理解できるように、図２１のディ
ジタル直交変調部を用いて説明を進めると、既に説明し
たように、(4)式で示した直交変調処理は、簡単なスイ
ッチ回路により実現できる。
【００５１】すなわち、図２１のディジタルＬＰＦ２１
ｉ、２１ｑから夫々出力された信号Ｉd4(m)、Ｑd4(m)の
内、図２(e)、(f)の図形において、太い矢印で示したサ
ンプリング値と、その極性を反転した値を順番に選んで
出力することにより、直交変調処理が得られる。なお、
この図２は、図２３の(e)から(g)までの波形図を取り出
して示したものである。
ｉ、２１ｑから夫々出力された信号Ｉd4(m)、Ｑd4(m)の
内、図２(e)、(f)の図形において、太い矢印で示したサ
ンプリング値と、その極性を反転した値を順番に選んで
出力することにより、直交変調処理が得られる。なお、
この図２は、図２３の(e)から(g)までの波形図を取り出
して示したものである。
【００５２】ここで注意すべきは、このような直交変調
処理では、図２(e)と図２(f)の図形において、細い矢印
で示されているサンプリング値は、最後まで全く使用さ
れないということである。従って、図２１におけるディ
ジタルＬＰＦ２１ｉ、２１ｑでは、実際には、図２(e)
と図２(f)に太い矢印で示したサンプリング点の値だけ
を算出して出力するだけで良いことになる。
処理では、図２(e)と図２(f)の図形において、細い矢印
で示されているサンプリング値は、最後まで全く使用さ
れないということである。従って、図２１におけるディ
ジタルＬＰＦ２１ｉ、２１ｑでは、実際には、図２(e)
と図２(f)に太い矢印で示したサンプリング点の値だけ
を算出して出力するだけで良いことになる。
【００５３】そこで、まず、図２(e)で、太い矢印で示
したサンプリング点の値、例えばＩd4(0)の値を算出す
るときの、ディジタルＬＰＦ２１ｉ内のシフトレジスタ
２６の内部状態は、図３(a)に示す通りになる。なお、
この図３において、シフトレジスタ２６のメモリの内、
４倍サンプル変換回路１９ｉで挿入された値０以外の値
が記憶されているメモリについては、斜線を施して示し
てある。
したサンプリング点の値、例えばＩd4(0)の値を算出す
るときの、ディジタルＬＰＦ２１ｉ内のシフトレジスタ
２６の内部状態は、図３(a)に示す通りになる。なお、
この図３において、シフトレジスタ２６のメモリの内、
４倍サンプル変換回路１９ｉで挿入された値０以外の値
が記憶されているメモリについては、斜線を施して示し
てある。
【００５４】同様に、太い矢印で示したサンプリング点
の別の点、例えばＩd4(2)の値を求めるときのシフトレ
ジスタ２６の内部状態は、図３(b)に示す通りになる。
の別の点、例えばＩd4(2)の値を求めるときのシフトレ
ジスタ２６の内部状態は、図３(b)に示す通りになる。
【００５５】そうすると、タップ係数値Ｃ2、Ｃ4、Ｃ
6、……は、何れの計算においても、挿入された値０に
乗算されることになるので、実際には信号値とタップ係
数値の乗算は不要であり、従って、タップ係数値Ｃ1、
Ｃ3、Ｃ5、……についてだけ、乗算してやればよいこと
になる。
6、……は、何れの計算においても、挿入された値０に
乗算されることになるので、実際には信号値とタップ係
数値の乗算は不要であり、従って、タップ係数値Ｃ1、
Ｃ3、Ｃ5、……についてだけ、乗算してやればよいこと
になる。
【００５６】同じことは、図２(f)に示した信号Ｑd4(m)
についても成立する。ただし、この信号Ｑd4(m)の場
合、太い矢印で示したサンプリング点の位置が信号Ｉd4
(m)の場合に比して１サンプリング点だけずれており、
このため、図２(f)の太い矢印で示したサンプリング点
の値、例えばＱd4(1)とＱd4(3)の値を算出するときの、
ディジタルＬＰＦ２１ｑ内のシフトレジスタ２６の内部
状態は、図４(a)、(b)に示す通りになる。
についても成立する。ただし、この信号Ｑd4(m)の場
合、太い矢印で示したサンプリング点の位置が信号Ｉd4
(m)の場合に比して１サンプリング点だけずれており、
このため、図２(f)の太い矢印で示したサンプリング点
の値、例えばＱd4(1)とＱd4(3)の値を算出するときの、
ディジタルＬＰＦ２１ｑ内のシフトレジスタ２６の内部
状態は、図４(a)、(b)に示す通りになる。
【００５７】従って、信号Ｑd4(m)の場合は、タップ係
数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗算を行い、信
号Ｉd4(m)のときのタップ係数値Ｃ1、Ｃ3、Ｃ5、……
は、何れの計算においても、挿入された値０が乗算され
るだけなので、実際には信号値とタップ係数値の乗算は
不要になる。
数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗算を行い、信
号Ｉd4(m)のときのタップ係数値Ｃ1、Ｃ3、Ｃ5、……
は、何れの計算においても、挿入された値０が乗算され
るだけなので、実際には信号値とタップ係数値の乗算は
不要になる。
【００５８】図１は、以上の認識に基づいて構成した本
発明の第１の実施形態におけるディジタル直交変調部
で、これは、図２１のディジタル直交変調部における４
倍サンプル変換回路１９ｉ、１９ｑに代えて２倍サンプ
ル変換回路１９'ｉ、１９'ｑを設け、ディジタルＬＰＦ
２１ｉ、２１ｑに代えてディジタルＬＰＦ２１'ｉ、２
１'ｑを設け、ディジタル直交変調回路２２に代えてデ
ィジタル直交変調回路２２'を設けたものであり、その
他の構成は図２１と同じである。
発明の第１の実施形態におけるディジタル直交変調部
で、これは、図２１のディジタル直交変調部における４
倍サンプル変換回路１９ｉ、１９ｑに代えて２倍サンプ
ル変換回路１９'ｉ、１９'ｑを設け、ディジタルＬＰＦ
２１ｉ、２１ｑに代えてディジタルＬＰＦ２１'ｉ、２
１'ｑを設け、ディジタル直交変調回路２２に代えてデ
ィジタル直交変調回路２２'を設けたものであり、その
他の構成は図２１と同じである。
【００５９】それぞれの２倍サンプル変換回路１９'
ｉ、１９'ｑには、図５(a)、(b)に示す通りの、サンプ
リング周波数がｆdの信号Ｉd(n)、Ｑd(n)が入力され、
ここで、ｎ番目のサンプリング値とｎ＋１番目のサンプ
リング値の間に０値が挿入され、２倍のサンプリング周
波数２×ｆdの信号Ｉ'd2(k)、Ｑ'd2(k)に変換される。
変換された信号Ｉ'd2(k)、Ｑ'd2(k)の信号波形は、図５
(c)、(d)に示す通りである。
ｉ、１９'ｑには、図５(a)、(b)に示す通りの、サンプ
リング周波数がｆdの信号Ｉd(n)、Ｑd(n)が入力され、
ここで、ｎ番目のサンプリング値とｎ＋１番目のサンプ
リング値の間に０値が挿入され、２倍のサンプリング周
波数２×ｆdの信号Ｉ'd2(k)、Ｑ'd2(k)に変換される。
変換された信号Ｉ'd2(k)、Ｑ'd2(k)の信号波形は、図５
(c)、(d)に示す通りである。
【００６０】これらの信号の内、まず信号Ｉ'd2(k)は、
ディジタルＬＰＦ２１'ｉに入力され、次の(8)式の演算
をサンプリング周波数２×ｆd のクロックパルス毎に実
行する。 Ｉd2(p)＝Ｃ1×Ｉ'd2(p+1)＋Ｃ3×Ｉ'd2(p+2)＋Ｃ5×Ｉ'd2(p+3)＋ ……＋ＣH×Ｉ'd2(p+R+1)……(8) ここで、この(8)式における項数Ｈは偶数でも奇数でも
よいが、ここでは奇数Ｈ＝２×Ｒ＋１にしてあり、従っ
て、このディジタルＬＰＦ２１'ｉの構成は、図６に示
す通りになる。
ディジタルＬＰＦ２１'ｉに入力され、次の(8)式の演算
をサンプリング周波数２×ｆd のクロックパルス毎に実
行する。 Ｉd2(p)＝Ｃ1×Ｉ'd2(p+1)＋Ｃ3×Ｉ'd2(p+2)＋Ｃ5×Ｉ'd2(p+3)＋ ……＋ＣH×Ｉ'd2(p+R+1)……(8) ここで、この(8)式における項数Ｈは偶数でも奇数でも
よいが、ここでは奇数Ｈ＝２×Ｒ＋１にしてあり、従っ
て、このディジタルＬＰＦ２１'ｉの構成は、図６に示
す通りになる。
【００６１】次に、信号Ｑ'd2(k)は、ディジタルＬＰＦ
２１'ｑに入力され、次の(9)式の演算をサンプリング周
波数２×ｆd のクロックパルス毎に実行する。 Ｑd2(p)＝Ｃ2×Ｑ'd2(p+1)＋Ｃ4×Ｑ'd2(p+2)＋Ｃ6×Ｑ'd2(p+3)＋ ……＋Ｃ(H-1)×Ｑ'd2(p+R)……(9) 従って、このディジタルＬＰＦ２１'ｑの構成は、図７
に示す通りになる。
２１'ｑに入力され、次の(9)式の演算をサンプリング周
波数２×ｆd のクロックパルス毎に実行する。 Ｑd2(p)＝Ｃ2×Ｑ'd2(p+1)＋Ｃ4×Ｑ'd2(p+2)＋Ｃ6×Ｑ'd2(p+3)＋ ……＋Ｃ(H-1)×Ｑ'd2(p+R)……(9) 従って、このディジタルＬＰＦ２１'ｑの構成は、図７
に示す通りになる。
【００６２】この結果、ディジタルＬＰＦ２１'ｉ、２
１'ｑのそれぞれから出力された信号Ｉd2(ｋ)、Ｑd2
(ｋ)の波形は、図５(e)、(f)に示す通り、間に０値が埋
められたサンプリング波形になる。
１'ｑのそれぞれから出力された信号Ｉd2(ｋ)、Ｑd2
(ｋ)の波形は、図５(e)、(f)に示す通り、間に０値が埋
められたサンプリング波形になる。
【００６３】ここで、これら(8)と(9)の各演算式から明
らかなように、何れの演算式でも、用いるタップ係数値
が、(5)式における係数値列Ｃ1、Ｃ2、……、ＣH の中
から１係数おきの係数値を抜き出したものになってお
り、この結果、乗算数が(5)式の乗算数の約半分になっ
ていることが判る。
らかなように、何れの演算式でも、用いるタップ係数値
が、(5)式における係数値列Ｃ1、Ｃ2、……、ＣH の中
から１係数おきの係数値を抜き出したものになってお
り、この結果、乗算数が(5)式の乗算数の約半分になっ
ていることが判る。
【００６４】従って、この実施形態におけるディジタル
ＬＰＦ２１'ｉ、２１'ｑの乗算回路の個数は、図６と図
７から明らかなように、それぞれ図２１に示したディジ
タルＬＰＦ２１ｉ、２１ｑの場合の約半分になってお
り、この結果、回路規模が大幅に削減されている。
ＬＰＦ２１'ｉ、２１'ｑの乗算回路の個数は、図６と図
７から明らかなように、それぞれ図２１に示したディジ
タルＬＰＦ２１ｉ、２１ｑの場合の約半分になってお
り、この結果、回路規模が大幅に削減されている。
【００６５】次に、これら(8)式と(9)式では、互いに異
なる組の係数値列が用いられているが、ここで、(8)式
の係数値と(9)式の係数値の２組の係数値を合わせる
と、(5)式で用いた１組の係数値列と同じになってお
り、従って、２組の係数値は、１連の滑らかなインパル
ス応答曲線上の値を与えるので、乗算回路の削減による
悪影響は何も発生せず、図２１の場合と同じ性能を発揮
する。
なる組の係数値列が用いられているが、ここで、(8)式
の係数値と(9)式の係数値の２組の係数値を合わせる
と、(5)式で用いた１組の係数値列と同じになってお
り、従って、２組の係数値は、１連の滑らかなインパル
ス応答曲線上の値を与えるので、乗算回路の削減による
悪影響は何も発生せず、図２１の場合と同じ性能を発揮
する。
【００６６】なお、この実施形態では、Ｈが奇数にして
あるが、このときは、ディジタルＬＰＦ２１'ｉとディ
ジタルＬＰＦ２１'ｑの内の一方のタップ数が、他方の
タップ数より１タップ多くなる。
あるが、このときは、ディジタルＬＰＦ２１'ｉとディ
ジタルＬＰＦ２１'ｑの内の一方のタップ数が、他方の
タップ数より１タップ多くなる。
【００６７】ところで、このとき、図５(f)の信号Ｑd2
(ｋ)を求めるのに必要なタップ係数値列Ｃ2、Ｃ4、……
の数は、図５(e)の信号Ｉd2(ｋ)を求めるのに必要なタ
ップ係数値列Ｃ1、Ｃ3、……より１タップ分、増減して
おり、そのため図５(f)の信号波形は、図２(f)における
太い矢印の信号に対し、４倍のサンプリング周波数４×
ｆd のクロックの１クロックパルス分前にずれている。
(ｋ)を求めるのに必要なタップ係数値列Ｃ2、Ｃ4、……
の数は、図５(e)の信号Ｉd2(ｋ)を求めるのに必要なタ
ップ係数値列Ｃ1、Ｃ3、……より１タップ分、増減して
おり、そのため図５(f)の信号波形は、図２(f)における
太い矢印の信号に対し、４倍のサンプリング周波数４×
ｆd のクロックの１クロックパルス分前にずれている。
【００６８】そこで、この実施形態のディジタル直交変
調回路２２'では、図１に示してあるように、１クロッ
クパルス分の遅延回路２２'Ｄが設けてあり、この遅延
回路２２'Ｄを介することにより、信号Ｑd2(k)のタイミ
ングを、図５(g)に示すように、調整(遅らす)するよう
に構成してある。
調回路２２'では、図１に示してあるように、１クロッ
クパルス分の遅延回路２２'Ｄが設けてあり、この遅延
回路２２'Ｄを介することにより、信号Ｑd2(k)のタイミ
ングを、図５(g)に示すように、調整(遅らす)するよう
に構成してある。
【００６９】従って、このディジタル直交変調回路２
２'で直交変調してやれば、図５(h)に示す通り、図２３
(g)に示した波形と同じ波形の直交変調信号Ｄd4(m)を得
ることができる。
２'で直交変調してやれば、図５(h)に示す通り、図２３
(g)に示した波形と同じ波形の直交変調信号Ｄd4(m)を得
ることができる。
【００７０】ディジタル直交変調回路２２'から出力さ
れた直交変調信号Ｄd4(m)は、Ｄ／Ａ変換回路２４によ
りアナログ信号に変換され、ＢＰＦ２５を介して帯域制
限された上で、直交変調信号Ｄ(t)として、このディジ
タル直交変調部から出力され、アップコンバータ８(図
１９)に供給されることになる。
れた直交変調信号Ｄd4(m)は、Ｄ／Ａ変換回路２４によ
りアナログ信号に変換され、ＢＰＦ２５を介して帯域制
限された上で、直交変調信号Ｄ(t)として、このディジ
タル直交変調部から出力され、アップコンバータ８(図
１９)に供給されることになる。
【００７１】そして、この図１の実施形態の場合、図
６、図７から明らかなように、ディジタルＬＰＦ２１'
ｉ、２１'ｑのタップ数は、図２１の回路で用いるディ
ジタルＬＰＦ２１ｉ、２１ｑのタップ数の半分に低減さ
れ、回路規模が大幅に小さくされているにもかかわら
ず、出力される直交変調信号Ｄd4(m)の特性は、図２１
の回路による直交変調信号Ｄd4(m)の特性と何ら変わる
ところがない。
６、図７から明らかなように、ディジタルＬＰＦ２１'
ｉ、２１'ｑのタップ数は、図２１の回路で用いるディ
ジタルＬＰＦ２１ｉ、２１ｑのタップ数の半分に低減さ
れ、回路規模が大幅に小さくされているにもかかわら
ず、出力される直交変調信号Ｄd4(m)の特性は、図２１
の回路による直交変調信号Ｄd4(m)の特性と何ら変わる
ところがない。
【００７２】しかも、このとき、ディジタルＬＰＦ２
１'ｉ、２１'ｑに入力される信号のサンプリング周波数
は、図２１の回路の１／２になっているので、駆動パル
スのクロック周波数も１／２に下げることができ、この
結果、高速演算には弱いとされている乗算回路を用いて
いるにもかかわらず、その製造が容易になるという効果
も得ることができる。
１'ｉ、２１'ｑに入力される信号のサンプリング周波数
は、図２１の回路の１／２になっているので、駆動パル
スのクロック周波数も１／２に下げることができ、この
結果、高速演算には弱いとされている乗算回路を用いて
いるにもかかわらず、その製造が容易になるという効果
も得ることができる。
【００７３】従って、この第１の実施形態におけるディ
ジタル直交変調部によれば、図２１の回路と同一の機能
と性能を有しながら、必要なディジタルＬＰＦのタップ
数が約半分にでき、送信回路の回路規模を大幅に低減す
ることができる。また、このとき、乗算回路での演算速
度が１／２に低減できるので、乗算回路の製造が容易に
なり、この結果、安価でしかも製造が容易なディジタル
信号伝送装置を得ることができる。
ジタル直交変調部によれば、図２１の回路と同一の機能
と性能を有しながら、必要なディジタルＬＰＦのタップ
数が約半分にでき、送信回路の回路規模を大幅に低減す
ることができる。また、このとき、乗算回路での演算速
度が１／２に低減できるので、乗算回路の製造が容易に
なり、この結果、安価でしかも製造が容易なディジタル
信号伝送装置を得ることができる。
【００７４】なお、この第１の実施形態では、ディジタ
ルＬＰＦのタップ数Ｈについて、Ｈ＝２×Ｒ＋１の奇数
の場合について説明したが、タップ数が偶数Ｈ＝２×Ｒ
になるようにしても実施できる。この場合、２個のディ
ジタルＬＰＦ２１'ｉ、２１'ｑのタップ数は同数になる
が、しかし、このことは、何らの問題をも生じない。
ルＬＰＦのタップ数Ｈについて、Ｈ＝２×Ｒ＋１の奇数
の場合について説明したが、タップ数が偶数Ｈ＝２×Ｒ
になるようにしても実施できる。この場合、２個のディ
ジタルＬＰＦ２１'ｉ、２１'ｑのタップ数は同数になる
が、しかし、このことは、何らの問題をも生じない。
【００７５】次に、本発明の第２の実施形態におけるデ
ィジタル直交復調部について説明する。ここでも、本発
明の動作原理が充分に理解できるように、まず図２２の
ディジタル直交復調部を用いて説明する。
ィジタル直交復調部について説明する。ここでも、本発
明の動作原理が充分に理解できるように、まず図２２の
ディジタル直交復調部を用いて説明する。
【００７６】既に説明したように、図２２におけるディ
ジタルＬＰＦ３３ｉ、３３ｑから出力された信号Ｉd4
(m)、Ｑd4(m)は、１／４サンプル変換回路３４ｉ、３４
ｑに供給され、ここで図９(d)、(e)の太い矢印で示した
サンプリング値を順番に選択することにより、直交復調
信号Ｉd(n)、Ｑd(n)として出力される。なお、この図９
は、図２６の(b)から(g)までの波形図を取り出したもの
である。
ジタルＬＰＦ３３ｉ、３３ｑから出力された信号Ｉd4
(m)、Ｑd4(m)は、１／４サンプル変換回路３４ｉ、３４
ｑに供給され、ここで図９(d)、(e)の太い矢印で示した
サンプリング値を順番に選択することにより、直交復調
信号Ｉd(n)、Ｑd(n)として出力される。なお、この図９
は、図２６の(b)から(g)までの波形図を取り出したもの
である。
【００７７】まず、ここでも、図９の(d)と(e)の波形図
に細い矢印で示されているサンプリング値は、最後まで
全く使用されないことに注意すべきである。従って、デ
ィジタルＬＰＦ３３ｉと３３ｑでは、実際には図９
(d)、(e)に太い矢印で示したサンプリング点の値だけを
算出して出力すればよい。
に細い矢印で示されているサンプリング値は、最後まで
全く使用されないことに注意すべきである。従って、デ
ィジタルＬＰＦ３３ｉと３３ｑでは、実際には図９
(d)、(e)に太い矢印で示したサンプリング点の値だけを
算出して出力すればよい。
【００７８】また、この図９(d)、(e)で、太い矢印で示
したサンプリング点の値、例えばＱd4(０)の値を算出す
るときのディジタルＬＰＦ３３ｑ内のシフトレジスタ２
６の内部状態は、図１０に示す通りになっている。ここ
で、図３の場合と同じく、挿入された値０以外の値が記
憶されているメモリに斜線を施して示してある。
したサンプリング点の値、例えばＱd4(０)の値を算出す
るときのディジタルＬＰＦ３３ｑ内のシフトレジスタ２
６の内部状態は、図１０に示す通りになっている。ここ
で、図３の場合と同じく、挿入された値０以外の値が記
憶されているメモリに斜線を施して示してある。
【００７９】そして、タップ係数値Ｃ1、Ｃ3、Ｃ5、…
…は、挿入された値０に乗算されるため、実際には信号
値とタップ係数値の乗算も不要であり、そもそもディジ
タル直交復調回路３２での値０の挿入自体も不要にな
り、タップ係数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗
算すればよい。
…は、挿入された値０に乗算されるため、実際には信号
値とタップ係数値の乗算も不要であり、そもそもディジ
タル直交復調回路３２での値０の挿入自体も不要にな
り、タップ係数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗
算すればよい。
【００８０】同じことは、図９(d)の信号Ｉd4(m)に対し
ても成り立つ。ただし、この信号Ｉd4(m)の場合、０値
以外の値になっているサンプリング点の位置が、信号Ｑ
d4(m)の場合より１サンプリング点だけタイミングがず
れており、従って、図９(d)の太い矢印で示したサンプ
リング点の値、例えばＩd4(0)の値を算出するときのデ
ィジタルＬＰＦ３３ｉ内のシフトレジスタ２６の内部状
態は、図１１に示す通りになる。
ても成り立つ。ただし、この信号Ｉd4(m)の場合、０値
以外の値になっているサンプリング点の位置が、信号Ｑ
d4(m)の場合より１サンプリング点だけタイミングがず
れており、従って、図９(d)の太い矢印で示したサンプ
リング点の値、例えばＩd4(0)の値を算出するときのデ
ィジタルＬＰＦ３３ｉ内のシフトレジスタ２６の内部状
態は、図１１に示す通りになる。
【００８１】従って、信号Ｉd4(m)の演算の場合には、
信号Ｑd4(m)の演算では使用しなかったタップ係数値Ｃ
1、Ｃ3、Ｃ5、……を使用し、信号Ｑd4(m)の演算に使用
したタップ係数値Ｃ2、Ｃ4、Ｃ6、……は、値０が乗算
されるため、実際には信号値とタップ係数値の乗算は不
要になる。
信号Ｑd4(m)の演算では使用しなかったタップ係数値Ｃ
1、Ｃ3、Ｃ5、……を使用し、信号Ｑd4(m)の演算に使用
したタップ係数値Ｃ2、Ｃ4、Ｃ6、……は、値０が乗算
されるため、実際には信号値とタップ係数値の乗算は不
要になる。
【００８２】ここで、図９(d)の信号Ｉd4(m)の場合、太
い矢印で示したサンプリング点の値は、図９(b)の信号
の中に既に存在しており、従って０値の位置の値を内挿
して補間するＬＰＦは不要であるように思える。しか
し、直交復調後では、信号Ｉd(n)と信号Ｑd(n)の周波数
特性が同一になっている必要があり、このため、ディジ
タルＬＰＦ３３ｑと同じ特性を持つディジタルＬＰＦ３
３ｉを用い、２種の信号の周波数特性が揃うようにして
いるのである。
い矢印で示したサンプリング点の値は、図９(b)の信号
の中に既に存在しており、従って０値の位置の値を内挿
して補間するＬＰＦは不要であるように思える。しか
し、直交復調後では、信号Ｉd(n)と信号Ｑd(n)の周波数
特性が同一になっている必要があり、このため、ディジ
タルＬＰＦ３３ｑと同じ特性を持つディジタルＬＰＦ３
３ｉを用い、２種の信号の周波数特性が揃うようにして
いるのである。
【００８３】本発明の第２の実施形態は、以上の認識に
基づいて構成されたもので、以下、この実施形態におけ
るディジタル直交復調部について、図８により説明す
る。この図８のディジタル直交復調部は、図２２のディ
ジタル直交復調部におけるディジタル直交復調回路３２
に代えてディジタル直交復調回路３２'を設け、ディジ
タルＬＰＦ３３ｉ、３３ｑに代えてディジタルＬＰＦ３
３'ｉ、３３１'ｑを設け、１／４サンプル変換回路３４
ｉ、３４ｑに代えて１／２サンプル変換回路３４'ｉ、
３４'ｑを設けたものであり、その他の構成は図２２と
同じである。
基づいて構成されたもので、以下、この実施形態におけ
るディジタル直交復調部について、図８により説明す
る。この図８のディジタル直交復調部は、図２２のディ
ジタル直交復調部におけるディジタル直交復調回路３２
に代えてディジタル直交復調回路３２'を設け、ディジ
タルＬＰＦ３３ｉ、３３ｑに代えてディジタルＬＰＦ３
３'ｉ、３３１'ｑを設け、１／４サンプル変換回路３４
ｉ、３４ｑに代えて１／２サンプル変換回路３４'ｉ、
３４'ｑを設けたものであり、その他の構成は図２２と
同じである。
【００８４】Ａ／Ｄ変換回路３１から図１４(a)に示す
信号Ｄd4(m)が出力され、これがディジタル直交復調回
路３２'に入力されると、まず２系統に分けられる。そ
して、一方は遅延回路３２'Ｄで、サンプリング周波数
４×ｆd の１クロック時間だけ遅延され、図１４(b)に
示す通りの遅延信号として出力される。
信号Ｄd4(m)が出力され、これがディジタル直交復調回
路３２'に入力されると、まず２系統に分けられる。そ
して、一方は遅延回路３２'Ｄで、サンプリング周波数
４×ｆd の１クロック時間だけ遅延され、図１４(b)に
示す通りの遅延信号として出力される。
【００８５】そして、遅延してない図１４(a)の信号
と、遅延した図１４(b)の信号、及びそれぞれの信号の
極性を反転した信号の合計４種の信号が、周波数２×ｆ
d で動作するスイッチ３２'ｓｉ、３２'ｓｑにより、順
次、サンプリングされ、それぞれ図１４(c)に示す信号
Ｉd2(k)と、図１４(d)に示す信号Ｑd2(k)に変換され
る。
と、遅延した図１４(b)の信号、及びそれぞれの信号の
極性を反転した信号の合計４種の信号が、周波数２×ｆ
d で動作するスイッチ３２'ｓｉ、３２'ｓｑにより、順
次、サンプリングされ、それぞれ図１４(c)に示す信号
Ｉd2(k)と、図１４(d)に示す信号Ｑd2(k)に変換され
る。
【００８６】次に、これらの信号の内、まず信号Ｉd2
(k)はディジタルＬＰＦ３３'ｉに入力され、ここで次の
(10)式により、サンプリング周波数２×ｆd のクロック
パルス毎に演算処理され、図１４(e)に示す通りの信号
Ｉ'd2(k)となる。 Ｉ'd2(p)＝Ｃ1×Ｉd2(p+1)＋ Ｃ3×Ｉd2(p+2)＋Ｃ5×Ｉd2(p+3)＋ ……＋ＣH×Ｉd2(p+R+1)……(10) ここで、この(10)式における項数Ｈは、偶数でも奇数で
もよいが、ここでは奇数Ｈ＝２×Ｒ＋１にしてあり、従
って、ディジタルＬＰＦ３３'ｉの構成は、図１２に示
す通りになる。
(k)はディジタルＬＰＦ３３'ｉに入力され、ここで次の
(10)式により、サンプリング周波数２×ｆd のクロック
パルス毎に演算処理され、図１４(e)に示す通りの信号
Ｉ'd2(k)となる。 Ｉ'd2(p)＝Ｃ1×Ｉd2(p+1)＋ Ｃ3×Ｉd2(p+2)＋Ｃ5×Ｉd2(p+3)＋ ……＋ＣH×Ｉd2(p+R+1)……(10) ここで、この(10)式における項数Ｈは、偶数でも奇数で
もよいが、ここでは奇数Ｈ＝２×Ｒ＋１にしてあり、従
って、ディジタルＬＰＦ３３'ｉの構成は、図１２に示
す通りになる。
【００８７】他方、信号Ｑd2(k)はディジタルＬＰＦ３
３'ｑに入力され、ここで次の(11)式により、サンプリ
ング周波数２×ｆd のクロックパルス毎に演算処理さ
れ、同じく図１４(f)に示す信号Ｑ'd2(ｋ)となる。 Ｑ'd2(p)＝Ｃ2×Ｑd2(p+1)＋ Ｃ4×Ｑd2(p+2)＋Ｃ6×Ｑd2(p+3)＋ ……＋Ｃ(H−1)×Ｑd2(p+R)……(11) 従って、このディジタルＬＰＦ３３'ｑの構成は、図１
３に示す通りになる。
３'ｑに入力され、ここで次の(11)式により、サンプリ
ング周波数２×ｆd のクロックパルス毎に演算処理さ
れ、同じく図１４(f)に示す信号Ｑ'd2(ｋ)となる。 Ｑ'd2(p)＝Ｃ2×Ｑd2(p+1)＋ Ｃ4×Ｑd2(p+2)＋Ｃ6×Ｑd2(p+3)＋ ……＋Ｃ(H−1)×Ｑd2(p+R)……(11) 従って、このディジタルＬＰＦ３３'ｑの構成は、図１
３に示す通りになる。
【００８８】これらの(10)式と(11)式から明らかなよう
に、何れの演算処理でも、タップ係数値は、(5)式の係
数値列Ｃ1、Ｃ2、……、ＣH の中から１係数おきの係数
値を抜き出したものになっており、従って、乗算数が
(5)式の乗算数の約半分に低減されていることが判る。
に、何れの演算処理でも、タップ係数値は、(5)式の係
数値列Ｃ1、Ｃ2、……、ＣH の中から１係数おきの係数
値を抜き出したものになっており、従って、乗算数が
(5)式の乗算数の約半分に低減されていることが判る。
【００８９】また、(10)式と(11)式では、互いに異なる
組の係数値列が用いられており、従って、(10)式の係数
値列と、(11)式の係数値列を組合わせると、(5)式で用
いている１組の係数値列と同じになっていることも判
る。なお、この実施形態のように、Ｈが奇数のときは、
ディジタルＬＰＦ３３'ｉとディジタルＬＰＦ３３'ｑの
内の一方のタップ数は、他方のタップ数より１タップ多
くなる。
組の係数値列が用いられており、従って、(10)式の係数
値列と、(11)式の係数値列を組合わせると、(5)式で用
いている１組の係数値列と同じになっていることも判
る。なお、この実施形態のように、Ｈが奇数のときは、
ディジタルＬＰＦ３３'ｉとディジタルＬＰＦ３３'ｑの
内の一方のタップ数は、他方のタップ数より１タップ多
くなる。
【００９０】ディジタルＬＰＦ３３'ｉ、３３'ｑから出
力された信号Ｉ'd2(k)、信号Ｑ'd2(k)は、それぞれ１／
２サンプル回路３４'ｉ、３４'ｑに入力され、周波数２
×ｆd でサンプリングされ、これにより、更に低いサン
プリング周波数ｆd の直交復調信号Ｉd(n)、Ｑd(n)に変
換され、アナログ信号に変換されてから受信用信号処理
回路１７(図２０)に供給されることになる。このときの
直交復調信号Ｉd(n)、Ｑd(n)の信号波形は、図１４
(g)、(h)に示すようになる。
力された信号Ｉ'd2(k)、信号Ｑ'd2(k)は、それぞれ１／
２サンプル回路３４'ｉ、３４'ｑに入力され、周波数２
×ｆd でサンプリングされ、これにより、更に低いサン
プリング周波数ｆd の直交復調信号Ｉd(n)、Ｑd(n)に変
換され、アナログ信号に変換されてから受信用信号処理
回路１７(図２０)に供給されることになる。このときの
直交復調信号Ｉd(n)、Ｑd(n)の信号波形は、図１４
(g)、(h)に示すようになる。
【００９１】なお、この実施形態でも、ディジタルＬＰ
Ｆのタップ数Ｈについては、Ｈ＝２×Ｒ＋１の奇数の場
合について説明したが、タップ数が偶数Ｈ＝２×Ｒにな
るようにしても実施でき、この場合、２個のディジタル
ＬＰＦ３３'ｉ、３３'ｑのタップ数は同数になってしま
うか、これによる問題は特に生じない。
Ｆのタップ数Ｈについては、Ｈ＝２×Ｒ＋１の奇数の場
合について説明したが、タップ数が偶数Ｈ＝２×Ｒにな
るようにしても実施でき、この場合、２個のディジタル
ＬＰＦ３３'ｉ、３３'ｑのタップ数は同数になってしま
うか、これによる問題は特に生じない。
【００９２】この図８の実施形態によれば、図１２と図
１３から明らかなように、ディジタルＬＰＦ３３'ｉ、
３３'ｑのタップ数を、図２２の回路で用いるディジタ
ルＬＰＦ３３ｉ、３３ｑのタップ数の半分に抑えること
ができ、それにも係わらず、出力される直交復調信号Ｉ
d(n)、Ｑd(n)の特性は、図２２の回路から出力される信
号の特性と何ら変わるところはなく、同じ性能を得るこ
とができる。しかもディジタルＬＰＦに入力する信号の
サンプリング周波数は１／２に低下されるので、駆動パ
ルスのクロック周波数も１／２に下げることができる。
１３から明らかなように、ディジタルＬＰＦ３３'ｉ、
３３'ｑのタップ数を、図２２の回路で用いるディジタ
ルＬＰＦ３３ｉ、３３ｑのタップ数の半分に抑えること
ができ、それにも係わらず、出力される直交復調信号Ｉ
d(n)、Ｑd(n)の特性は、図２２の回路から出力される信
号の特性と何ら変わるところはなく、同じ性能を得るこ
とができる。しかもディジタルＬＰＦに入力する信号の
サンプリング周波数は１／２に低下されるので、駆動パ
ルスのクロック周波数も１／２に下げることができる。
【００９３】従って、この第２の実施形態におけるディ
ジタル直交復調部によれば、図２２の回路と同一の機能
と性能を有しながら、必要とするディジタルＬＰＦのタ
ップ数が大幅に低減されるので、送信回路の回路規模が
小さく抑えられ、しかも、高速演算が苦手な乗算回路で
も、その演算速度は１／２に低減できることになり、こ
の結果、製造が簡単で安価なディジタル信号伝送装置を
容易に得ることができる。
ジタル直交復調部によれば、図２２の回路と同一の機能
と性能を有しながら、必要とするディジタルＬＰＦのタ
ップ数が大幅に低減されるので、送信回路の回路規模が
小さく抑えられ、しかも、高速演算が苦手な乗算回路で
も、その演算速度は１／２に低減できることになり、こ
の結果、製造が簡単で安価なディジタル信号伝送装置を
容易に得ることができる。
【００９４】次に、本発明の第３〜第５の実施形態につ
いて説明する。なお、以下に説明する実施形態は、何れ
も図１と図８の実施形態におけるディジタルＬＰＦ２
１'ｉ、２１'ｑ、３３'ｉ、３３'ｑで必要とする乗算回
路の個数を更に低減する方法に関するものであり、これ
らディジタルＬＰＦ以外の構成には異なるところはな
い。そこで、以下の説明では、主として、これらディジ
タルＬＰＦの構成について説明する。
いて説明する。なお、以下に説明する実施形態は、何れ
も図１と図８の実施形態におけるディジタルＬＰＦ２
１'ｉ、２１'ｑ、３３'ｉ、３３'ｑで必要とする乗算回
路の個数を更に低減する方法に関するものであり、これ
らディジタルＬＰＦ以外の構成には異なるところはな
い。そこで、以下の説明では、主として、これらディジ
タルＬＰＦの構成について説明する。
【００９５】まず、第３の実施形態について説明する。
始めに、この第３の実施形態で使用するディジタルＬＰ
Ｆの考え方について説明すると、この場合は、(5)式で
表される特性のフィルタを、係数値が対称になっている
フィルタとして設計する。すなわち、係数値の間に、Ｃ
1＝ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……の関係が成り立
つように設計するのである。ただし、項数が奇数Ｈ＝２
×Ｒ＋１の場合には、この中で、係数値ＣR+1だけは、
対応する係数値を持たない。
始めに、この第３の実施形態で使用するディジタルＬＰ
Ｆの考え方について説明すると、この場合は、(5)式で
表される特性のフィルタを、係数値が対称になっている
フィルタとして設計する。すなわち、係数値の間に、Ｃ
1＝ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……の関係が成り立
つように設計するのである。ただし、項数が奇数Ｈ＝２
×Ｒ＋１の場合には、この中で、係数値ＣR+1だけは、
対応する係数値を持たない。
【００９６】また、(8)式では、(5)式の係数値列Ｃ1、
Ｃ2、Ｃ3、Ｃ4、Ｃ5、……の中から１つおきに取った係
数値Ｃ1、Ｃ3、Ｃ5、……、ＣH を用いており、このた
め、取り出した係数値の間にも、Ｃ1＝ＣH、Ｃ3＝ＣH-
2、……の関係がそのまま保存されるので、係数値が対
称なフィルタになり、同様に、(9)式で取り出した係数
値のときも、同じく係数値が対称なフィルタになる。そ
うすると、このように係数値が対称になっているフィル
タは、図１５(a)に示すように表せる。
Ｃ2、Ｃ3、Ｃ4、Ｃ5、……の中から１つおきに取った係
数値Ｃ1、Ｃ3、Ｃ5、……、ＣH を用いており、このた
め、取り出した係数値の間にも、Ｃ1＝ＣH、Ｃ3＝ＣH-
2、……の関係がそのまま保存されるので、係数値が対
称なフィルタになり、同様に、(9)式で取り出した係数
値のときも、同じく係数値が対称なフィルタになる。そ
うすると、このように係数値が対称になっているフィル
タは、図１５(a)に示すように表せる。
【００９７】そうすると、この図１５(a)に示す通りの
係数値が対称になったフィルタにおいて、それぞれのデ
ィジタルＬＰＦに含まれているシフトレジスタを、直線
的に並べるのではなく、図１５(b)、(c)に示すように、
中間から折り返えして配列した上で、加算回路３１−１
〜３１−４を設け、これにより、折り返されて転送され
た信号値と新たに入力されてきた信号値の和を取ってか
ら、各乗算回路２８−１〜２８−９により、共通の係数
値を乗算するようにしても、ディジタルＬＰＦが構成で
きることになる。
係数値が対称になったフィルタにおいて、それぞれのデ
ィジタルＬＰＦに含まれているシフトレジスタを、直線
的に並べるのではなく、図１５(b)、(c)に示すように、
中間から折り返えして配列した上で、加算回路３１−１
〜３１−４を設け、これにより、折り返されて転送され
た信号値と新たに入力されてきた信号値の和を取ってか
ら、各乗算回路２８−１〜２８−９により、共通の係数
値を乗算するようにしても、ディジタルＬＰＦが構成で
きることになる。
【００９８】そこで、本発明の第３の実施形態では、こ
れら図１５(b)、(c)に示す回路構成によるディジタルＬ
ＰＦを用いるようにしたものである。ここで、タップ数
Ｈが奇数のときは、２組のタップ係数値列の内の一方の
組のタップ数も奇数になるので、図１５(b)に示す回路
構成となり、タップ数が偶数になる他方の組に対して
は、図１５(c)に示すように、丁度、真中から折り返し
た回路構成になる。
れら図１５(b)、(c)に示す回路構成によるディジタルＬ
ＰＦを用いるようにしたものである。ここで、タップ数
Ｈが奇数のときは、２組のタップ係数値列の内の一方の
組のタップ数も奇数になるので、図１５(b)に示す回路
構成となり、タップ数が偶数になる他方の組に対して
は、図１５(c)に示すように、丁度、真中から折り返し
た回路構成になる。
【００９９】従って、これら図１５(b)、(c)に示す回路
構成によるディジタルＬＰＦによれば、乗算回路の個数
は、図６、図７と、図１２、図１３に示したディジタル
ＬＰＦよりも更に半分に低減することができ、この結
果、図２１と図２２の回路で使用されているディジタル
ＬＰＦに比して、乗算回路の個数を約１／４に減らすこ
とができる。
構成によるディジタルＬＰＦによれば、乗算回路の個数
は、図６、図７と、図１２、図１３に示したディジタル
ＬＰＦよりも更に半分に低減することができ、この結
果、図２１と図２２の回路で使用されているディジタル
ＬＰＦに比して、乗算回路の個数を約１／４に減らすこ
とができる。
【０１００】なお、この図１５(b)、(c)に示す実施形態
では、加算回路３１−１〜が必要になるが、加算回路
は、乗算回路に比してかなり簡単な回路構成で済むの
で、これによる回路規模の増加はほとんど問題にならな
い。
では、加算回路３１−１〜が必要になるが、加算回路
は、乗算回路に比してかなり簡単な回路構成で済むの
で、これによる回路規模の増加はほとんど問題にならな
い。
【０１０１】従って、この図１５(b)、(c)に示す回路構
成のディジタルＬＰＦを用いた第３の実施形態によれ
ば、図２１、図２２の回路と同一の機能と性能を持ちな
がら、回路規模がさらに低減された伝送装置を提供する
ことができる。
成のディジタルＬＰＦを用いた第３の実施形態によれ
ば、図２１、図２２の回路と同一の機能と性能を持ちな
がら、回路規模がさらに低減された伝送装置を提供する
ことができる。
【０１０２】次に、本発明による第４の実施形態につい
て説明する。この第４の実施形態におけるディジタルＬ
ＰＦの考え方は、それに入力される信号、すなわち、図
５(c)、(d)に示されている信号に０値のサンプリング点
が残っていることを利用して、乗算回路の数を減らすよ
うにしたものである。
て説明する。この第４の実施形態におけるディジタルＬ
ＰＦの考え方は、それに入力される信号、すなわち、図
５(c)、(d)に示されている信号に０値のサンプリング点
が残っていることを利用して、乗算回路の数を減らすよ
うにしたものである。
【０１０３】まず、図１６(a)は、図５(c)の信号が入力
されたときのディジタルＬＰＦ内のシフトレジスタの状
態を模式的に示したもので、既に説明したように、図中
で、斜線が施してあるメモリ以外のメモリは、挿入され
た０値が記憶されるだけなので、実際には乗算する必要
はない。そして、信号がシフトレジスタ２６内を転送さ
れるに従い、一方の組の係数値列Ｃ1、Ｃ5、Ｃ9、……
と他方の組の係数値列Ｃ3、Ｃ7、Ｃ11、……が、それぞ
れ交互に、斜線が施してあるメモリの信号値に乗算され
るだけである。
されたときのディジタルＬＰＦ内のシフトレジスタの状
態を模式的に示したもので、既に説明したように、図中
で、斜線が施してあるメモリ以外のメモリは、挿入され
た０値が記憶されるだけなので、実際には乗算する必要
はない。そして、信号がシフトレジスタ２６内を転送さ
れるに従い、一方の組の係数値列Ｃ1、Ｃ5、Ｃ9、……
と他方の組の係数値列Ｃ3、Ｃ7、Ｃ11、……が、それぞ
れ交互に、斜線が施してあるメモリの信号値に乗算され
るだけである。
【０１０４】そこで、この第４の実施形態におけるディ
ジタルＬＰＦでは、図１６(b)に示すように、シフトレ
ジスタ２６のメモリを１つおきに省き、さらに一方の組
と他方の組の２組の係数値列を切換えるスイッチ４２−
１〜４２−５を設け、シフトレジスタ２６内での信号の
シフトに同期して、各スイッチ４２−１〜を切換えるよ
うに構成したものである。
ジタルＬＰＦでは、図１６(b)に示すように、シフトレ
ジスタ２６のメモリを１つおきに省き、さらに一方の組
と他方の組の２組の係数値列を切換えるスイッチ４２−
１〜４２−５を設け、シフトレジスタ２６内での信号の
シフトに同期して、各スイッチ４２−１〜を切換えるよ
うに構成したものである。
【０１０５】また、これと共に、入力信号に対する０値
の挿入処理を無くし、信号は連続的に入力されるように
構成する。そして、新たな信号値が入力され、シフトレ
ジスタ２６内で信号が１メモリ分シフトする毎に、シフ
トを止めたままで各スイッチ４２−１〜を切換え、２組
の係数値列をそれぞれのメモリの信号に乗算する処理が
実行されるように構成するのである。
の挿入処理を無くし、信号は連続的に入力されるように
構成する。そして、新たな信号値が入力され、シフトレ
ジスタ２６内で信号が１メモリ分シフトする毎に、シフ
トを止めたままで各スイッチ４２−１〜を切換え、２組
の係数値列をそれぞれのメモリの信号に乗算する処理が
実行されるように構成するのである。
【０１０６】従って、この第４の実施形態によれば、そ
のディジタルＬＰＦが有する乗算回路の個数を、第１の
実施形態のディジタルＬＰＦに比して、更に半分に減ら
すことができる。つまり、この第４の実施形態によれ
ば、図２１の回路と同等の機能と性能を有しながら、デ
ィジタルＬＰＦの乗算回路の個数を１／４に大幅に低減
することができ、ディジタル信号送信装置の回路規模を
低減することができる。
のディジタルＬＰＦが有する乗算回路の個数を、第１の
実施形態のディジタルＬＰＦに比して、更に半分に減ら
すことができる。つまり、この第４の実施形態によれ
ば、図２１の回路と同等の機能と性能を有しながら、デ
ィジタルＬＰＦの乗算回路の個数を１／４に大幅に低減
することができ、ディジタル信号送信装置の回路規模を
低減することができる。
【０１０７】次に、本発明の第５の実施形態について説
明する。この第５の実施形態は、第３の実施形態におけ
るディジタルＬＰＦの内、タップ数が奇数になるディジ
タルＬＰＦの乗算回路について、その個数を更に半分に
低減することができるもので、第３の実施形態における
図１５(b)、(c)に示す回路の考え方に、第４の実施形態
による図１６(b)の回路での考え方を適用したものに相
当する。
明する。この第５の実施形態は、第３の実施形態におけ
るディジタルＬＰＦの内、タップ数が奇数になるディジ
タルＬＰＦの乗算回路について、その個数を更に半分に
低減することができるもので、第３の実施形態における
図１５(b)、(c)に示す回路の考え方に、第４の実施形態
による図１６(b)の回路での考え方を適用したものに相
当する。
【０１０８】まず、図１５(b)に示す回路に、図５(c)に
示す信号を入力したときのシフトレジスタ２６の状態を
図１７(a)に示し、この後、次の信号が入力され、シフ
トレジスタが１段シフトしたときの状態を図１７(b)に
示す。
示す信号を入力したときのシフトレジスタ２６の状態を
図１７(a)に示し、この後、次の信号が入力され、シフ
トレジスタが１段シフトしたときの状態を図１７(b)に
示す。
【０１０９】そうすると、これら図１７(a)、(b)からは
以下のことが判る。すなわち、シフトレジスタのメモリ
に格納された０値以外の値に乗算される係数値について
は、シフトレジスタがシフトする毎に、２組の係数値列
の一方と他方が交互に入れ替わっていることが判る。
以下のことが判る。すなわち、シフトレジスタのメモリ
に格納された０値以外の値に乗算される係数値について
は、シフトレジスタがシフトする毎に、２組の係数値列
の一方と他方が交互に入れ替わっていることが判る。
【０１１０】そこで、第４の実施形態における図１６の
ときと同様、図１８に示すように、にスイッチ４３−
１、４３−２を設けると共に、入力信号に対する零値の
挿入も止めて、信号が連続的に入力されるように構成す
る。そして、次の信号値が入力される毎に、シフトを止
めたままスイッチ４３−１〜を切換え、２組の係数値列
それぞれによる乗算処理を実行するように構成するので
ある。
ときと同様、図１８に示すように、にスイッチ４３−
１、４３−２を設けると共に、入力信号に対する零値の
挿入も止めて、信号が連続的に入力されるように構成す
る。そして、次の信号値が入力される毎に、シフトを止
めたままスイッチ４３−１〜を切換え、２組の係数値列
それぞれによる乗算処理を実行するように構成するので
ある。
【０１１１】従って、この第５の実施形態によれば、デ
ィジタルＬＰＦに必要な乗算回路の個数を、第３の実施
形態における奇数タップのディジタルＬＰＦに比して、
更に半分に減らすことができる。すなわち、図２１の回
路と同一の機能、同一の性能を有しながら、ディジタル
ＬＰＦの内の一方のディジタルＬＰＦに必要とする乗算
回路の個数については、１／８に大幅に低減することが
できる。
ィジタルＬＰＦに必要な乗算回路の個数を、第３の実施
形態における奇数タップのディジタルＬＰＦに比して、
更に半分に減らすことができる。すなわち、図２１の回
路と同一の機能、同一の性能を有しながら、ディジタル
ＬＰＦの内の一方のディジタルＬＰＦに必要とする乗算
回路の個数については、１／８に大幅に低減することが
できる。
【０１１２】ところで、この第５の実施形態において、
乗算回路の個数が低減できるのは、２個のディジタルＬ
ＰＦの内の一方についてだけであるが、もともとの乗算
回路による回路規模が大きいので、この第５の実施形態
により一方のディジタルＬＰＦの乗算回路数が減るだけ
でも大きな回路規模の低減効果が得られる。
乗算回路の個数が低減できるのは、２個のディジタルＬ
ＰＦの内の一方についてだけであるが、もともとの乗算
回路による回路規模が大きいので、この第５の実施形態
により一方のディジタルＬＰＦの乗算回路数が減るだけ
でも大きな回路規模の低減効果が得られる。
【０１１３】なお、(5)式で表される特性のフィルタで
も、その項数が偶数Ｈ＝２×Ｒで、係数値が対称なフィ
ルタとして設計した場合には、第３の実施形態と同じよ
うにしても、乗算回路の個数を低減することはできな
い。何故なら、この場合は、係数値間の関係が、Ｃ1＝
ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……、ＣR＝ＣR+1 にな
るので、１つおきに取った第１の組の係数列はＣ1、Ｃ
3、……、ＣH-1 で、第２の組の係数列はＣ2、Ｃ4、…
…、ＣH となり、従って一方の組の係数値列自身は対称
にならず、このため、第３の実施形態のような効果は得
られないのである。
も、その項数が偶数Ｈ＝２×Ｒで、係数値が対称なフィ
ルタとして設計した場合には、第３の実施形態と同じよ
うにしても、乗算回路の個数を低減することはできな
い。何故なら、この場合は、係数値間の関係が、Ｃ1＝
ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……、ＣR＝ＣR+1 にな
るので、１つおきに取った第１の組の係数列はＣ1、Ｃ
3、……、ＣH-1 で、第２の組の係数列はＣ2、Ｃ4、…
…、ＣH となり、従って一方の組の係数値列自身は対称
にならず、このため、第３の実施形態のような効果は得
られないのである。
【０１１４】しかし、この場合でも、第２の組の係数値
列の順序を逆転してみれば、その係数値列ＣH、……、
Ｃ4、Ｃ2 は、第１の組の係数値列と等しくなってお
り、従って、この場合には、係数値メモリの共有化によ
る回路規模の縮小を得ることができる。
列の順序を逆転してみれば、その係数値列ＣH、……、
Ｃ4、Ｃ2 は、第１の組の係数値列と等しくなってお
り、従って、この場合には、係数値メモリの共有化によ
る回路規模の縮小を得ることができる。
【０１１５】
【発明の効果】本発明によれば、ディジタル直交変復調
部の回路規模が大幅に低減でき、この結果、送信装置と
受信装置の回路規模も大幅に低減されるので、ディジタ
ル信号伝送装置の小型化と低価格化を充分に図ることが
できる。
部の回路規模が大幅に低減でき、この結果、送信装置と
受信装置の回路規模も大幅に低減されるので、ディジタ
ル信号伝送装置の小型化と低価格化を充分に図ることが
できる。
【０１１６】また、本発明によれば、演算速度が１／２
に低減でき、この結果、高速演算が苦手な乗算回路を用
いているにも係らず、製造が容易で安価な伝送装置を提
供することができる。
に低減でき、この結果、高速演算が苦手な乗算回路を用
いているにも係らず、製造が容易で安価な伝送装置を提
供することができる。
【図１】本発明の第１の実施形態におけるディジタル直
交変調部の一例を示すブロック図である。
交変調部の一例を示すブロック図である。
【図２】第１の実施形態におけるディジタル直交変調部
の動作を説明するための信号波形図である。
の動作を説明するための信号波形図である。
【図３】第１の実施形態におけるディジタルＬＦＰの考
え方を説明するための模式図である。
え方を説明するための模式図である。
【図４】第１の実施形態におけるディジタルＬＦＰの考
え方を説明するための他の模式図である。
え方を説明するための他の模式図である。
【図５】第１の実施形態におけるディジタル直交変調部
の動作を説明するための信号波形図である。
の動作を説明するための信号波形図である。
【図６】第１の実施形態における一方のディジタルＬＦ
Ｐの一例を示すブロック図である。
Ｐの一例を示すブロック図である。
【図７】第１の実施形態における他方のディジタルＬＦ
Ｐの一例を示すブロック図である。
Ｐの一例を示すブロック図である。
【図８】本発明の第２の実施形態におけるディジタル直
交復調部の一例を示すブロック図である。
交復調部の一例を示すブロック図である。
【図９】第２の実施形態におけるディジタル直交復調部
の動作を説明するための信号波形図である。
の動作を説明するための信号波形図である。
【図１０】第２の実施形態におけるディジタルＬＦＰの
考え方を説明するための模式図である。
考え方を説明するための模式図である。
【図１１】第２の実施形態におけるディジタルＬＦＰの
考え方を説明するための他の模式図である。
考え方を説明するための他の模式図である。
【図１２】第２の実施形態における一方のディジタルＬ
ＦＰの一例を示すブロック図である。
ＦＰの一例を示すブロック図である。
【図１３】第２の実施形態における他方のディジタルＬ
ＦＰの一例を示すブロック図である。
ＦＰの一例を示すブロック図である。
【図１４】第２の実施形態におけるディジタル直交復調
部の動作を説明するための信号波形図である。
部の動作を説明するための信号波形図である。
【図１５】本発明の第３の実施形態におけるディジタル
ＬＰＦの考え方と構成の一例を示すブロック図である。
ＬＰＦの考え方と構成の一例を示すブロック図である。
【図１６】本発明の第４の実施形態におけるディジタル
ＬＰＦの考え方と構成の一例を示すブロック図である。
ＬＰＦの考え方と構成の一例を示すブロック図である。
【図１７】本発明の第５の実施形態におけるディジタル
ＬＰＦの考え方を示すブロック図である。
ＬＰＦの考え方を示すブロック図である。
【図１８】本発明の第５の実施形態におけるディジタル
ＬＰＦの構成の一例を示すブロック図である。
ＬＰＦの構成の一例を示すブロック図である。
【図１９】従来技術によるディジタル直交変調部を備え
た送信回路の一例を示すブロック図である。
た送信回路の一例を示すブロック図である。
【図２０】従来技術によるディジタル直交復調部を備え
た受信回路の一例を示すブロック図である。
た受信回路の一例を示すブロック図である。
【図２１】ディジタル構成による直交変調部の一例を示
すブロック図である。
すブロック図である。
【図２２】ディジタル構成による直交復調部の一例を示
すブロック図である。
すブロック図である。
【図２３】ディジタル構成による直交変調部の動作を説
明するための信号波形図である。
明するための信号波形図である。
【図２４】ディジタル直交変調に伴う不要な高調波成分
を模式的に示した説明図である。
を模式的に示した説明図である。
【図２５】ディジタル直交変復調部で使用するディジタ
ルＬＰＦの一例を示すブロック図である。
ルＬＰＦの一例を示すブロック図である。
【図２６】ディジタル構成による直交復調部の動作を説
明するための信号波形図である。
明するための信号波形図である。
１ 送信回路の入力端子 ２ 送信用信号処理回路 ３ 直交変調部 ４ｉ、４ｑ Ｄ／Ａ変換回路 ５ｉ、５ｑ、１５ｉ、１５ｑ アナログ構成のＬＰＦ ６ 送信用のミキサ ７ 送信用のＢＰＦ ８ アップコンバータ ９ 送信用のアンテナ １０ 受信用のアンテナ １１ ダウンコンバータ １２ 受信用のＢＰＦ １４ 受信用のミキサ １６ｉ、１６ｑ Ａ／Ｄ変換回路 １７ 受信用信号処理回路 １８ 受信装置の出力端子 １９ｉ、１９ｑ ４倍サンプル変換回路 ２１ｉ、２１ｑ 送信用のディジタルＬＰＦ ２２ ディジタル直交変調回路 ２２ｉ、２２ｑ 極性反転回路 ２２ｓ スイッチ ２４ Ａ／Ｄ変換回路 ２５ 送信用のＢＰＦ ２６ シフトレジスタ ２７−１、２７−２、…… 係数メモリ ２８−１、２８−２、…… 乗算回路 ２９ Σ回路 ３０ 受信用のＢＰＦ ３１ Ａ／Ｄ変換回路 ３２ ディジタル直交復調回路 ３２ｉ、３２ｑ 極性反転回路 ３２ｓｉ、３２ｓｑ スイッチ ３３ｉ、３３ｑ 受信用のディジタルＬＰＦ ３４ｉ、３４ｑ １／４サンプル変換回路 １９'ｉ、１９'ｑ ２倍サンプル変換回路 ３４'ｉ、３４'ｑ １／２サンプル変換回路。
Claims (5)
- 【請求項１】 ２種の信号を直交変調によりディジタル
伝送する方式の送信回路を備えたディジタル信号伝送装
置において、 前記送信回路が、 ディジタル信号処理により前記２種の信号を直交変調す
るディジタル直交変調回路と、 前記信号の一方の帯域を制限する第１の非巡回型ディジ
タルＬＰＦと、前記信号の他方の帯域を制限する第２の
非巡回型ディジタルＬＰＦとを有し、 前記第１と第２の非巡回型ディジタルＬＰＦが、それぞ
れのタップ数が互いに１タップ異なり、それぞれ対称な
タップ係数値を有するディジタルＬＰＦで構成されてい
ることを特徴とするディジタル信号伝送装置。 - 【請求項２】 ２種の信号を直交変調によりディジタル
伝送する方式の受信回路を備えたディジタル信号伝送装
置において、 前記受信回路が、 ディジタル信号処理により前記２種の信号を直交復調す
るディジタル直交復調回路と、 前記信号の一方の帯域を制限する第１の非巡回型ディジ
タルＬＰＦと、前記信号の他方の帯域を制限する第２の
非巡回型ディジタルＬＰＦとを有し、 前記第１と第２の非巡回型ディジタルＬＰＦが、それぞ
れのタップ数が互いに１タップ異なり、それぞれ対称な
タップ係数値を有するディジタルＬＰＦで構成されてい
ることを特徴とするディジタル信号伝送装置。 - 【請求項３】 ２種の信号を直交変調によりディジタル
伝送する方式の送信回路を備えたディジタル信号伝送装
置において、 前記送信回路が、 ディジタル信号処理により前記２種の信号を直交変調す
るディジタル直交変調回路と、 前記信号の一方の帯域を制限する第１の非巡回型ディジ
タルＬＰＦと、前記信号の他方の帯域を制限する第２の
非巡回型ディジタルＬＰＦとを有し、 前記第１と第２の非巡回型ディジタルＬＰＦが、それぞ
れタップ数が等しく、それぞれ非対称なタップ係数値を
持ち、それぞれのタップ係数値の列が互いに順番を反転
した関係にあるディジタルＬＰＦで構成されていること
を特徴とする送信装置。 - 【請求項４】 ２種の信号を直交変調によりディジタル
伝送する方式の受信回路を備えたディジタル信号伝送装
置において、 前記受信回路が、 ディジタル信号処理により前記２種の信号を直交変調す
るディジタル直交変調回路と、 前記信号の一方の帯域を制限する第１の非巡回型ディジ
タルＬＰＦと、前記信号の他方の帯域を制限する第２の
非巡回型ディジタルＬＰＦとを有し、 前記第１と第２の非巡回型ディジタルＬＰＦが、それぞ
れタップ数が等しく、それぞれ非対称なタップ係数値を
持ち、それぞれのタップ係数値の列が互いに順番を反転
した関係にあるディジタルＬＰＦで構成されていること
を特徴とする送信装置。 - 【請求項５】 請求項１〜請求項４の何れかの発明にお
いて、 前記第１の非巡回型ディジタルＬＰＦのタップ係数値
と、前記第２の非巡回型ディジタルＬＰＦのタップ係数
値は、 それぞれタップ係数値を交互に並べて１組の係数値の列
としたとき、それが１連の滑らかなインパルス応答曲線
上に並ぶ値となるように構成されていることを特徴とす
るディジタル信号伝送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05498498A JP4083861B2 (ja) | 1998-03-06 | 1998-03-06 | ディジタル信号伝送装置 |
| EP99102868A EP0940955B1 (en) | 1998-03-06 | 1999-03-03 | Filtering for transmission using quadrature modulation |
| DE69917514T DE69917514T2 (de) | 1998-03-06 | 1999-03-03 | Filterung für Übertragung mittels Quadraturmodulation |
| US09/262,840 US6512798B1 (en) | 1998-03-06 | 1999-03-05 | Digital communication system of orthogonal modulation type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05498498A JP4083861B2 (ja) | 1998-03-06 | 1998-03-06 | ディジタル信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261659A true JPH11261659A (ja) | 1999-09-24 |
| JP4083861B2 JP4083861B2 (ja) | 2008-04-30 |
Family
ID=12985924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05498498A Expired - Fee Related JP4083861B2 (ja) | 1998-03-06 | 1998-03-06 | ディジタル信号伝送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6512798B1 (ja) |
| EP (1) | EP0940955B1 (ja) |
| JP (1) | JP4083861B2 (ja) |
| DE (1) | DE69917514T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174439A (ja) * | 2004-12-13 | 2006-06-29 | Korea Electronics Telecommun | 相関係数の対称性を利用した相関装置及びその方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US7039372B1 (en) * | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6370371B1 (en) * | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US6542722B1 (en) * | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US6853690B1 (en) * | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US6873836B1 (en) * | 1999-03-03 | 2005-03-29 | Parkervision, Inc. | Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US7110435B1 (en) * | 1999-03-15 | 2006-09-19 | Parkervision, Inc. | Spread spectrum applications of universal frequency translation |
| US7110444B1 (en) * | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US7693230B2 (en) * | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) * | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| JP3607238B2 (ja) * | 2001-10-22 | 2005-01-05 | 株式会社東芝 | Ｏｆｄｍ信号受信システム |
| US7072427B2 (en) * | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7460584B2 (en) * | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| CN1902876B (zh) * | 2004-01-06 | 2010-09-22 | 国际商业机器公司 | Ofdm信号的调制与解调的方法及装置 |
| DE102007013423B4 (de) * | 2007-03-20 | 2012-07-12 | Siemens Ag | Verfahren zur Erzeugung eines digital modulierten Hochfrequenzsignals |
| US7692462B2 (en) * | 2008-01-25 | 2010-04-06 | Himax Technologies Limited | Delay-locked loop and a stabilizing method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806997B2 (ja) * | 1989-11-15 | 1998-09-30 | 株式会社日立製作所 | 復調器 |
| JP2887987B2 (ja) * | 1991-10-23 | 1999-05-10 | 日本電気株式会社 | ディジタル変調回路 |
| EP0693844B1 (en) * | 1994-07-20 | 2005-12-07 | Nippon Telegraph And Telephone Corporation | Digital quadrature modulator |
| JPH09181786A (ja) * | 1995-12-26 | 1997-07-11 | Matsushita Electric Ind Co Ltd | ディジタル直交変調器およびディジタル直交復調器 |
| JPH1023096A (ja) * | 1996-07-02 | 1998-01-23 | Fujitsu Ltd | ディジタル変調器および復調器 |
-
1998
- 1998-03-06 JP JP05498498A patent/JP4083861B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-03 EP EP99102868A patent/EP0940955B1/en not_active Expired - Lifetime
- 1999-03-03 DE DE69917514T patent/DE69917514T2/de not_active Expired - Lifetime
- 1999-03-05 US US09/262,840 patent/US6512798B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006174439A (ja) * | 2004-12-13 | 2006-06-29 | Korea Electronics Telecommun | 相関係数の対称性を利用した相関装置及びその方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0940955B1 (en) | 2004-05-26 |
| EP0940955A3 (en) | 2002-08-28 |
| US6512798B1 (en) | 2003-01-28 |
| DE69917514D1 (de) | 2004-07-01 |
| EP0940955A2 (en) | 1999-09-08 |
| DE69917514T2 (de) | 2004-09-23 |
| JP4083861B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083861B2 (ja) | ディジタル信号伝送装置 | |
| EP0676880A2 (en) | Modulator/demodulator using baseband filtering | |
| US4737728A (en) | Digitally processed demodulator for quadrature modulated signals | |
| JPH04239245A (ja) | 直交変調回路 | |
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| JP2000040942A (ja) | デジタルフィルタ | |
| JPH06133273A (ja) | Ｑａｍ信号処理装置 | |
| JP4321919B2 (ja) | 信号処理方法 | |
| US6593805B2 (en) | Demodulation apparatus | |
| JP3226561B2 (ja) | Ｆｓｋ信号受信回路 | |
| US20090245429A1 (en) | Sample rate converter and receiver using the same | |
| US8489662B2 (en) | Systems and methods for sliding convolution interpolating filters | |
| JP3575992B2 (ja) | ディジタル変調装置 | |
| JP4083862B2 (ja) | アパーチャー特性補正回路を備えた伝送装置 | |
| US20020131528A1 (en) | System and method of parallel partitioning a satellite communications modem | |
| US8855254B2 (en) | Systems and methods for pre-averaged staggered convolution decimating filters | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| EP1391998A2 (en) | Spread spectrum data receiving device | |
| US7065145B2 (en) | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) | |
| JP2002300224A (ja) | 受信装置 | |
| JP3643109B2 (ja) | データ受信装置 | |
| JP3541722B2 (ja) | ディジタル信号受信装置 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| US20030142763A1 (en) | Demodulation apparatus | |
| JPH0646096A (ja) | デジタル復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |