JP2815342B2 - 直交関数発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば高速フ−リ
エ変換回路やデジタル変復調回路にて使用される直交関
数発生回路に関する。

【０００２】

【従来の技術】従来より、直交関数発生回路にあって
は、予め直交関数値を記憶したＲＯＭ（リード・オンリ
ー・メモリ）を用いるのが一般的である。ところが、デ
ジタル処理技術の発展により、高速フーリエ変換回路や
デジタル変復調回路等で角度分解能の向上が要求される
ようになってきている。

【０００３】この場合、既存の関数発生用ＲＯＭがアド
レス幅がｎビットしかないにも関わらず、ｎビット以上
の角度入力に対応した直交関数を発生しなければならな
い。そこで、従来では複数個のＲＯＭを用いてテーブル
回路を構成している。例えばアドレス幅がｎビットのＲ
ＯＭに対し、目標の直交関数（正弦波関数）発生回路の
性能として角度分解能が（ｎ＋１）ビットとしたとき、
従来では図６に示すような回路構成としている。

【０００４】図６において、１１はテーブル回路であ
り、それぞれアドレス幅がｎビットのＲＯＭ１１１，１
１２及びマルチプレクサ（ＭＵＸ）１１３を備える。こ
のテーブル回路１１に目標とする（ｎ＋１）ビットの角
度が入力されると、その内の上位ｎビットがＲＯＭ１１
１，１１２に供給され、最下位ビット（ＬＳＢ）がマル
チプレクサ１１３に供給されるようになっている。

【０００５】上記構成において、例えば、ＲＯＭ１１１
は偶数番目の入力データに対する関数値を、またＲＯＭ
１１２は奇数番目の入力データに対する関数値を発生す
るようにプログラムされている。このようにプログラム
されたＲＯＭ１１１及びＲＯＭ１１２の発生する直交関
数値をマルチプレクサ１１３でＬＳＢに基づき交互に選
択出力することで、所望の直交関数値を得ている。

【０００６】

【発明が解決しようとする課題】以上述べたように、従
来の直交関数発生回路では、ＦＦＴ演算等を行う場合
に、全ての角度に対するｓｉｎ及びｃｏｓ関数を用意せ
ねばならず、回路規模を削減することが困難であった。
また、角度分解能を向上するためにはテーブルＲＯＭの
アドレス数を大きくする必要がある。このことはＲＯＭ
容量の増大につながり、ＬＳＩ化を考えたときにはその
回路規模の削減が求められる。

【０００７】本発明は、上記の事情に鑑みて、直交関数
を発生するテ−ブルＲＯＭ数を増加させることなく、角
度分解能を上げることのできる直交関数発生回路を提供
することを目的にする。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めに本発明に係る直交関数発生回路は、直交関数値を発
生するに当たり、粗い関数入力に対する関数値と補間値
を発生し演算処理することにより、細かい関数入力に対
する関数値を発生することを原理としている。

【０００９】ここで、関数入力値は量子化幅Δで量子化
されており、これを｛θk ｝（但しｋは整数）とする。
これに対して、例えば図１に示すようにΔ／２の量子化
幅の関数入力に対応する場合を考えてみる。尚、図２
（ａ）はｓｉｎθの波形を示し、図２（ｂ）はｓｉｎθ
波形の一部を拡大して示している。

【００１０】θk に対する関数値が分かっているとき、
この入力からΔ／２だけずれた入力θk+1/2 に対する関
数値は、テーラー級数展開することにより、次式で近似
できることが分かっている。

【００１１】 ｆ（θk+1/2 ） 〓ｆ（θk ）＋ｆ′（θk ）・Δ／２ …（１） （１）式において第２項は誤差の補正項である。尚、〓
は近似を表す。

【００１２】次に具体的な直交関数として図３（ａ）に
示すｓｉｎ関数を考えてみる。このｓｉｎ関数を微分す
ると図３（ｂ）に示すｃｏｓ関数を得るが、このｃｏｓ
関数にΔ／２を乗じた値が（１）式より補間誤差の補正
項になる。このことから、ｓｉｎ関数について（１）式
により近似してみると次のことが分かる。

【００１３】第１に、誤差補正に寄与するｃｏｓ関数を
吟味してみると、領域Ａ１では値が大きいが、その値の
変化はほぼ一定であり、領域Ａ３では値自体が小さいこ
とが分かる。また領域Ａ２は領域Ａ１と領域Ａ３の中間
の性質を持っていることが分かる。

【００１４】第２に、第２項のｆ′（θk ）が第１項の
ｆ（θk ）と等しい値域を持つこと、またΔ／２が十分
に小さな値であることから、誤差補正項であるｆ′（θ
k ）・Δ／２もまた十分に小さな値である。

【００１５】本発明は、これら第１及び第２の性質を利
用して、（１）式を簡単な回路にて実現するもので、そ
の構成は以下のようになる。 （１）目標とする角度入力の直交関数を発生する直交関
数発生回路において、量子化された角度入力値を第１の
入力値と第２の入力値に変換する角度入力値変換手段
と、前記第１の入力値に応じて第１の直交関数値を発生
する第１のテ−ブル回路と、前記第２の入力値に応じて
前記第１の直交関数値を補間する第２の直交関数値を発
生する第２のテ−ブル回路と、前記第１及び第２のテ−
ブル回路の出力を演算処理することによって目標の直交
関数値を発生する演算処理回路とを具備する。

【００１６】（２）（１）の構成において、前記第１の
テ−ブル回路は、第１の入力値の直交関数値を発生し、
前記第２のテ−ブル回路は、真に目標とする角度入力に
対する直交関数値と前記第１のテ−ブル回路の出力値と
の誤差を補正するデ−タを発生する。

【００１７】（３）（１）の構成において、前記演算処
理回路は、前記第１のテ−ブル回路の出力値に第２のテ
−ブル回路の出力値の整数倍を加算もしくは減算する。 （４）（１）の構成において、前記角度入力値変換手段
は、前記量子化された角度入力のうち上位ビット側のデ
−タと下位ビット側のデ−タに分離し、さらに下位ビッ
ト側のデ−タを再量子化して、上位ビット側のデ−タを
第１の入力値とし、再量子化された下位側ビットのデ−
タを第２の入力値とする。

【００１８】（５）（４）の構成において、前記下位側
ビットの再量子化は非線形量子化であるものとする。 （６）（５）の構成において、前記非線形量子化は上位
ビット側デ−タに依存してなされるものとする。

【００１９】すなわち、本発明による直交関数発生回路
は、（１）式の右辺第１項を発生する第１のテーブル回
路と第２項を発生する第２のテーブル回路からなり、第
１項の発生回路（第１のテーブル回路）は粗い関数入力
にのみ対応しているので回路規模の小さな回路で対応で
きる。また、第２項は第１項に比較して出力値が十分小
さいために、求められる精度での量子化ビット幅を考慮
すれば、第２のテーブル回路もまた回路規模の小さな回
路で対応できる。よって、最終的な回路も、従来に比較
して回路規模の小さな回路で構成することができる。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は本発明に係る直交関
数発生回路の第１の実施形態の構成を示すものである。
図１において、（ｎ＋１）ビットの関数入力のうち上位
ｎビットはＲＯＭ２１とエンコーダ２２に供給され、最
下位ビット（ＬＳＢ）はマルチプレクサ２３の制御端子
に供給される。

【００２１】上記ＲＯＭ２１はアドレス入力ｎビットに
応じて（１）式の第１項の関数値を出力するテーブルで
ある。上記エンコーダ２２はｎビットの入力値が存在す
る領域（後述のＡ１からＡ４）を判断し、２ビットのデ
ータとして出力する。このエンコーダ２２の出力は第１
のマルチプレクサ２３の制御端子に供給される。

【００２２】この第１のマルチプレクサ２３は、エンコ
ーダ２２からのデータが領域Ａ１の時は３Δ／８、領域
Ａ２の時はΔ／８、領域Ａ３の時は−Δ／８、領域Ａ４
の時は−３Δ／８のデータをそれぞれ出力する。この第
１のマルチプレクサ２３の出力は、“０”のデータと共
に第２のマルチプレクサ２４に供給される。

【００２３】この第２のマルチプレクサ２４は、制御端
子に供給されるＬＳＢの値に基づいて、第１のマルチプ
レクサ２３の出力と“０”データのいずれか一方を選択
する。ここで選択された値は加算器２５に供給され、Ｒ
ＯＭ２１から読み出された関数値に加算され、目標の直
交関数値として出力される。

【００２４】上記構成において、以下にその動作を説明
する。まず、ＲＯＭ２１には、予め（１）式の第１項の
関数値が記憶されている。このＲＯＭ２１はアドレスが
ｎビットしかないため、所望の（ｎ＋１）ビット全ての
入力に対しての関数出力を出力することはできない。そ
こで、本実施形態では、エンコーダ２２により入力の最
下位ビットを監視することによって、ＲＯＭ２１が記憶
している入力か、それとも補間処理が必要な入力かを判
断するようにしている。

【００２５】もしも補間処理の必要ない入力であるとき
は、最下位ビットの制御により、第２のマルチプレクサ
２４で“０”データの入力を選択し、また補間処理が必
要な入力であるときには第１のマルチプレクサ２２の出
力データを選択する。

【００２６】第２のマルチプレクサ２４の出力は加算器
２５に供給され、もう一つの加算入力であるＲＯＭ２１
の出力と加算され、目標の直交関数値として出力され
る。次に補間処理が必要なときの誤差補正値に関して、
図４を例に説明する。尚、図４において、（ａ）はｓｉ
ｎ関数波形を示し、（ｂ）はその微分関数（ｃｏｓ関
数）と補間ステップ幅との関係を示している。

【００２７】図４に示すように、（１）式の第２項はｃ
ｏｓ関数と補間ステップ幅の乗算を行うことを意味す
る。そこで、本実施形態では、この第２項を２ビット即
ち４値で量子化し、この量子化値を第１のマルチプレク
サ２３の入力に与える。この第１のマルチプレクサ２３
はエンコーダ２２の出力で制御されるが、このエンコー
ダ２２はｎビットの入力データをエンコードする。

【００２８】すなわち、エンコーダ２２は入力データが
Ａ１からＡ４までのどの領域に存在しているかを判断し
て２ビットのデータとして出力する。このエンコーダ２
２と第１のマルチプレクサ２３からなる回路は、入力デ
ータが領域Ａ１の時は３Δ／８、領域Ａ２の時はΔ／
８、領域Ａ３の時は−Δ／８、領域Ａ４の時は−３Δ／
８をそれぞれ出力する。

【００２９】このときの領域Ａ１は（０゜，６０゜）及
び（３００゜，３６０゜）、領域Ａ２は（６０゜，９０
゜）及び（２７０゜，３００゜）、領域Ａ３は（９０
゜，１２０゜）及び（２４０゜，２７０゜）、領域Ａ４
は（１２０゜，２４０゜）の角度領域に対応する。

【００３０】例えば、２０４８点の高速フーリエ変換を
実行するとき、（０゜，３６０゜）までの角度に対して
１／２０４８の分解能の直交関数値が必要になる。この
場合、入力アドレスの０から３４１及び１７０８から２
０４７は領域Ａ１であり、入力アドレス３４２から５１
２及び１５３７から１７０６は領域Ａ２であり、入力ア
ドレス５１３から６８２及び１３６６から１５３６は領
域Ａ３であり、入力アドレス６８３から１３６５は領域
Ａ４である。この領域毎にそれぞれの誤差補正値として
（１）式の第２項に相当する上記の３Δ／８、Δ／８、
−Δ／８、−３Δ／８を出力する。

【００３１】このように構成することによって、従来例
である図６に示す構成に比べ、エンコーダ２２やマルチ
プレクサ２３，２４及び加算器２５が必要にはなるが、
テーブルＲＯＭの個数増加や容量増加を省略できる。こ
のことは細かい角度入力が必要になればなるほどＲＯＭ
容量は大きくなるので、ＲＯＭを削減できる効果は大き
くなる。

【００３２】図５は本発明に係る直交関数発生回路の第
２の実施形態の構成を示すものである。これは、第１の
実施形態よりもさらにＲＯＭ２１の容量削減を図ったも
のである。

【００３３】本実施形態では、ＲＯＭ２１及び領域判別
用のエンコーダ２２のビット幅を（ｎ−１）ビットと
し、マルチプレクサ２３には領域Ａ１、Ａ２、Ａ３、Ａ
４のそれぞれに対応して３Δ／１６、Δ／１６、−Δ／
１６、−３Δ／１６を入力する。また、マルチプレクサ
２４に代えて乗算器２６を配置し、この乗算器２６にマ
ルチプレクサ２３の出力及び関数入力の下位２ビットを
入力する。

【００３４】すなわち、第１の実施形態では２回に１回
の補間をしているのに対して、この第２の実施形態では
４回に３回の補間を行っている。これは、（１）式の第
２項において、補間の刻みをΔ／２からΔ／４に変更し
たのと同様である。このため、マルチプレクサ２３の入
力データ値が第１の実施形態に比較して１／２になり、
乗算器２６をマルチプレクサ２４に代わって使用できる
ようになる。

【００３５】この第２の実施形態の動作によれば、入力
データの下位２ビットを監視することによって、ＲＯＭ
２１でサポートされている入力データかどうかを判断す
ることができる。また、ＲＯＭ２１でサポートされてい
ないデータであったときでも、ＲＯＭ２１でサポートさ
れているデータからどの程度離れているデータかを知る
ことができる。

【００３６】ＲＯＭ２１でサポートされているデータで
あるときは、乗算器２６で“０”を乗じて出力すること
により、加算器２５の出力としてＲＯＭ２１の出力のみ
を得ることができる。

【００３７】ここで、入力データがＲＯＭ２１でサポー
トされているデータよりも１だけずれている時には、乗
算器２６でマルチプレクサ２３の出力値に“１”を乗じ
ることになる。したがって、加算器２５からは、ＲＯＭ
２１の出力にマルチプレクサ２３の出力を誤差補正量と
して加算した直交関数値が出力される。

【００３８】同様に、入力データがＲＯＭ２１でサポー
トされているデータよりも２あるいは３だけずれている
時には、乗算器２６でマルチプレクサ２３の出力値に
“２”あるいは“３”を乗じることになるので、加算器
２５からはＲＯＭ２１の出力にマルチプレクサ２３の出
力の２あるいは３倍の値を誤差補正量として加算した直
交関数値が出力される。

【００３９】以上のように、第２の実施形態の構成によ
れば、第１の実施形態に比べ、さらにＲＯＭ２１の容量
の削減を図ることができる。尚、この第２の実施形態で
は下位２ビットを監視することにしているが、このビッ
ト数を増やすことによってＲＯＭ２１の容量をさらに削
減することが可能となる。また、マルチプレクサ２３で
は、図４及び第１、第２実施形態からも分かるように、
領域Ａ１とＡ４、Ａ２とＡ３の出力値はそれぞれ極性が
逆で絶対値が等しい。よって、この性質を利用すれば、
第２実施形態中の乗算器２６と相まって、さらに回路規
模の削減を可能とすることができる。

【００４０】また第１及び第２実施形態では、（１）式
の第２項を補正するに当たり補正出力を４値で近似する
ようにしたが、一般にはさらに細かく近似することも可
能である。これに従って領域判別エンコーダをさらに細
かく構成する手法も考えられる。

【００４１】

【発明の効果】以上のように本発明によれば、直交関数
を発生するテ−ブルＲＯＭ数を増加させることなく、角
度分解能を上げることのできる直交関数発生回路を提供
することができる。

【図面の簡単な説明】

【図１】本発明に係る直交関数発生回路の第１実施形態
の構成を示すブロック回路図である。

【図２】本発明の動作原理を説明するためのもので、
（ａ）はｓｉｎ関数の波形図、（ｂ）は補間関数の波形
図である。

【図３】本発明の動作原理を説明するためのもので、
（ａ）はｓｉｎ関数の波形図、（ｂ）は（ａ）の微分波
形図である。

【図４】第１の実施形態のＲＯＭテーブル内容を説明す
るためのもので、（ａ）はｓｉｎ関数の波形図、（ｂ）
は（ａ）の微分波形及びステップ波形図である。

【図５】本発明に係る直交関数発生回路の第２実施形態
の構成を示すブロック回路図である。

【図６】従来の直交関数発生回路の構成を示すブロック
回路図である。

【符号の説明】

１１…テーブル回路 １１１，１１２…ＲＯＭ １１３…マルチプレマサ（ＭＵＸ） ２１…ＲＯＭ ２２…エンコーダ ２３，２４…マルチプレクサ（ＭＵＸ） ２５…加算器 ２６…乗算器

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】上位ｎビット、下位ｍビット（ｎ，ｍは任
   意の自然数）で量子化された角度入力値に対応する直交
   関数値を発生する直交関数発生回路において、 予め前記ｎビットの量子化幅の角度それぞれに対応する
   直交関数値が格納され、前記角度入力値の上位ｎビット
   を入力して対応する直交関数値を読出し出力するテーブ
   ルメモリ回路と、 予め前記角度入力値の取り得る１周期分を領域分割して
   領域毎に直交関数値を近似する補正値を設定しておき、
   前記角度入力値の上位ｎビットで表わされる角度が含ま
   れる領域を判別し該当する補正値を出力する補正値発生
   回路と、 前記入力角度値の下位ｍビットを監視して前記テーブル
   メモリ回路の出力に対する補正の必要性を判定する判定
   手段と、 この判定手段で前記補正が必要であると判定されたと
   き、前記補正値発生回路から出力される補正値に基づい
   て前記テーブルメモリ回路から出力される直交関数値を
   補正する演算処理回路とを具備することを特徴とする直
   交関数発生回路。
2. 【請求項２】前記補正値発生回路は、前記角度入力値の
   上位ｎビットを前記領域分割数を表わすビット数に再量
   子化する再量子化手段と、このエンコーダの出力値から
   領域を判別して前記補正値を選択的に出力する補正値選
   択手段とを備えることを特徴とする請求項１に記載の直
   交関数発生回路。
3. 【請求項３】前記補正値発生回路の再量子化手段は、各
   分割領域の範囲に合わせて非線形な再量子化を行うこと
   を特徴とする請求項２に記載の直交関数発生回路。
4. 【請求項４】前記補正値発生回路は、前記分割領域毎の
   補正値に極性が逆で絶対値が等しいものがあるときこれ
   を共用し、 前記演算処理回路は、前記補正値発生回路から出力され
   る補正値の極性を補償することを特徴とする請求項１に
   記載の直交関数発生回路。
5. 【請求項５】前記演算処理回路は、前記テーブルメモリ
   回路の出力値に前記補正値発生回路の出力値の整数倍を
   加算もしくは減算することを特徴とする請求項１に記載
   の直交関数発生回路。