JPH10150363A - ディジタルプログラマブル移相器及びこのような移相器を用いるａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】 【課題】 誤差を導入し易い演算をディジタル形式で実
行するプログラマブル移相器を提供することにある。 【解決手段】 本発明は A.cosωt の入力信号Vin 及び
ディジタル制御信号CM［0:2N-1］を受信し、 A'.cos(ω
t-X)の出力信号Voutを出力するプログラマブル移相器に
関する。この移相器は、入力信号に対し直角位相を有す
る信号 A.sinωtを出力するモジュール10と、入力信号V
in に、V.cos(X)にほぼ等しい値を乗算して得られる信
号を出力する第１乗算器20及びモジュール10の出力信号
に、V.sin(X)にほぼ等しい値を乗算して得られる信号を
出力する第２乗算器30と、第１及び第２乗算器20及び30
の出力信号の和から得られる A'.cos(ωt-X)の信号Vout
を出力する加算器とを具える。本発明では、制御信号CM
［0:2N-1］をV.cos(X)及びV.sin(X)にほぼ等しい値を規
定する２つの制御ワードC ［0:N-1 ］及びS ［0:N-1］
により構成し、各乗算器20,30 が２つの制御ワードの１
つC ［0:N-1 ］又はS［0:N-1 ］を受信するディジタル
形の入力端子を有するとともに、ディジタル乗算を実行
する手段を具えるものとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移相すべき入力信
号を受信する第１入力端子と、ディジタル制御信号を受
信する第２入力端子と、入力信号に対し制御信号により
決定される値Ｘの移相を有する出力信号を出力する出力
端子とを有するプログラマブル移相器であって、当該プ
ログラマブル移相器の第１入力端子に接続された入力端
子と、入力信号に対し直角位相を有する信号を出力する
出力端子とを有する直角移相モジュールと、各々第１及
び第２入力端子と１つの出力端子を有する２つの乗算器
であって、第１乗算器の第１入力端子がプログラマブル
移相器の第１入力端子に接続され、第２乗算器の第１入
力端子が直角移相モジュールの出力端子に接続され、第
１及び第２乗算器の第２入力端子が制御信号に基づいて
エラボレートされた信号により規定された値V.cos(X)及
びV.sin(X)をそれぞれ受信し（ここで、ＶはＤＣ電圧で
ある）、第１乗算器の出力端子がその第１入力端子に受
信された信号にV.cos(X)にほぼ等しい値を乗算して得ら
れる信号を出力し、第２乗算器の出力端子がその第１入
力端子に受信された信号にV.sin(X)にほぼ等しい値を乗
算して得られる信号を出力する２つの乗算器と、第１乗
算器の出力端子に接続された第１入力端子、第２乗算器
の出力端子に接続された第２入力端子及び当該プログラ
マブル移相器の出力端子に接続された出力端子を有し、
その第１及び第２入力端子に受信された信号の和から得
られる信号を出力端子に出力する加算器と、を具えるプ
ログラマブル移相器に関するものである。

【０００２】

【従来の技術】このようなプログラマブル移相器は英国
特許第１５２７６０３号明細書から既知である。これに
記載された移相器は、アナログ制御信号に基づいて、V.
sin(X)にほぼ等しい値を有する第１アナログ電圧及びV.
cos(X)にほぼ等しい値を有する第２アナログ電圧を発生
するポテンシオメータを具えている。第１乗算器におい
て、例えば A.cosωt の形の入力信号に、その第２入力
端子に受信される信号、即ちV.cos(X)が乗算され、第２
乗算器において、入力信号に対し直角位相を有しA.sin
ωt の形で表される信号に、その第２入力端子に受信さ
れる信号、即ちV.sin(X)が乗算される。従って、加算器
の出力信号は A'.(cosωt.cos(X)+sinωt.sin(X)) の形
になり、これは A'.cos(ωt-X)に対応する。従って、制
御信号により間接的に決定されるＸの値により出力信号
の入力信号に対する移相値が決まる。ポテンシオメータ
のアナログ特性のために、ポテンシオメータが制御信号
に基づいて発生する電圧の値は精度に欠ける。これらの
電圧に発生する、抑制困難な誤差が、同じくアナログ特
性のために追加の誤差を発生する乗算器内で増大され
る。これらの累積誤差が所望の移相値とプログラマブル
移相器により実際に得られる移相値と間にかなり大きな
差を導入しうる。

【０００３】

【発明が解決しようとする課題】本発明の目的は、誤差
を導入し易い演算をディジタル形式で実行するプログラ
マブル移相器を提供することによりこの欠点をほぼ解消
することにある。

【０００４】

【課題を解決するための手段】この目的のために、本発
明は頭書に記載したタイプのプログラマブル移相器にお
いて、制御信号がV.cos(X)にほぼ等しい値を規定する第
１制御ワードと、V.sin(X)にほぼ等しい値を規定する第
２制御ワードとにより構成され、第１及び第２乗算器の
第２入力端子がディジタル形であって、前記第１及び第
２制御ワードをそれぞれ受信し、且つ各乗算器が、その
第１入力端子に受信された信号にその第２入力端子に受
信された信号を乗算する手段を具えていることを特徴と
する。

【０００５】このようなプログラマブル移相器において
は、制御ワードの内容が離散ディジタル値を示し、不可
避の近似誤差を導入するが、これらの誤差は完全に既知
であり、制御可能である。これらの誤差は、制御ワード
のフォーマットの適切な選択により最少にすることがで
き、制御ワードのフォーマットを大きくすればするほ
ど、離散ディジタル値の分解能が良くなり、近似誤差が
小さくなる。

【０００６】本発明の一実施例では、乗算器をディジタ
ル乗算器とする。アナログ乗算器と異なり、このような
乗算器は追加の誤差を導入しない。乗算器の実施例は、
制御ワード内のV.cos(X)及びV.sin(X)の値を規定するの
に使用する符号及び所要精度の関数として種々に実現す
ることができる。

【０００７】本発明の特定の実施例は、上述したプログ
ラマブル移相器において、制御ワードのフォーマットが
Ｎビットであり、各乗算器が、Ｎ−１個のスイッチを具
え、各スイッチが第１及び第２端子とスイッチ動作を制
御する制御入力端子とを有し、各スイッチの第１端子が
該乗算器の第１入力端子に接続され、Ｎ−１個の制御入
力端子が該乗算器の第２入力端子からＮ−１個のビット
を受信するスイッチング段と、１つの出力端子とＮ−１
個の入力端子を有し、各入力端子が前記スイッチング段
のＮ−１個のスイッチの１つの第２端子に接続された加
算器と、前記加算器の出力端子に接続された第１入力端
子と、該乗算器の第２入力端子から、前記スイッチング
段のどのスイッチも制御しない符号ビットというビット
を受信する制御入力端子と、該乗算器の出力端子を構成
する出力端子とを有し、符号ビットがアクティブ状態の
場合にその第１入力端子に受信された信号の符号の反転
動作を行い、符号ビットがイナクティブ状態の場合にホ
ロワとして動作する反転モジュールと、を具えることを
特徴とする。

【０００８】このようなプログラマブル移相器において
は、各制御ワードの内容のディジタル値が、アクティブ
レベルにあるビット、即ちスイッチを導通せしめるビッ
トの総数（符号ビットは除く）に対応する。この符号化
は、符号ビットを除いて第１及び第２制御ワードの値が
互いに相補関係になるため、有利である。即ち、制御信
号のエラボレーションが簡単になる。

【０００９】本発明の好適実施例は移相器の精度に影響
を及ぼすことなく制御ワードの大きさの低減、従って乗
算器内の加算器の大きさの低減を可能にする。このよう
なプログラマブル移相器の実施例においては、Ｎ−１個
の増幅器からなる増幅器段を各乗算器内に挿入し、各増
幅器が該乗算器の第１入力端子に接続された入力端子
と、加算器の入力端子の１つに接続されたスイッチング
段のＮ−１個のスイッチの１つによりアクティブ又はデ
アクティブ状態に制御される出力端子とを有し、第ｉ番
増幅器の利得Ｇi （ｉ＝１〜Ｎ−１）が、該第ｉ番増幅
器の出力端子をアクティブ又はデアクティブ状態に制御
するスイッチを制御するビットの制御ワード内の重みの
Ｋ倍であることを特徴とする。

【００１０】制御ワードを構成する各ビットに特定の重
みを割り当てることにより、このような符号化システム
は前記ビットの組合せにより発生される値の範囲を拡張
することができる。この利点はＮビットで２^N の整数値
を表すことができる２進符号の例から明らかである。

【００１１】本発明のプログラマブル移相器は信号の時
間的制御を必要とする任意の用途に使用しうる。高周波
数ビデオ信号のＡ／Ｄ変換においては、例えば信号を、
該信号が基準しきい値を有する時間インターバル中にサ
ンプルする必要がある。高周波数では、この時間インタ
ーバルは極めて短く、信号の時間制御によって基準しき
い値をサンプルすべき瞬時を決定し、このサンプリング
が所要の状態で行われるようにする必要がある。

【００１２】従って、本発明はアナログ入力電圧を受信
しディジタル出力信号に変換するＡ／Ｄ変換器にも関す
るものであり、本発明のＡ／Ｄ変換器は、２つの電源端
子間に直列に配置された抵抗を含み、それらの接続点に
複数の基準電圧を出力する梯子形抵抗回路と、複数の比
較器を含み、各比較器が２つの入力端子と１つの出力端
子を有し、一方の入力端子にアナログ入力電圧を受信
し、他方の入力端子に基準電圧の１つを受信する比較段
と、複数のフリップフロップを含み、各フリップフロッ
プが前記比較器の１つの出力端子に接続され、その比較
結果を記憶するとともにクロック入力端子にサンプリン
グ信号を受信するメモリ段と、メモリ段に接続され、記
憶データを受信し、変換器のディジタル出力信号を出力
するバイナリエンコーダと、を具えるものにおいて、更
に、上述の如きプログラマブル移相器を具え、該移相器
がその第１入力端子に固定周波数のクロック信号を受信
し、その第２入力端子にディジタル制御信号を受信し、
その出力端子に、クロック信号に対し制御信号により決
まる移相値を有するサンプリング信号を出力することを
特徴とする。

【００１３】本発明のこれらの特徴及び他の特徴は以下
に記載する本発明の実施例の説明から明らかになる。

【００１４】

【発明の実施の形態】図１は本発明によるプログラマブ
ル移相器ＰＳを図式的に示す。このようなプログラマブ
ル移相器は移相すべき、例えば A.cosωt の形の、入力
信号Vin を受信する第１入力端子と、ディジタル制御信
号ＣＭ［0 :2N-1 ］を受信する第２入力端子と、本例で
は A'.cos(ωt-X)の形を有し、従って入力信号に対し制
御信号ＣＭ［0 :2N-1 ］により決まる値Ｘを有する移相
を有する出力信号Voutを出力する出力端子とを有する。

【００１５】このプログラマブル移相器ＰＳは、このプ
ログラマブル移相器ＰＳの第１入力端子に接続された入
力端子と、入力信号Vin と直角位相をなす信号、即ち本
例では A.sinωt を出力する出力端子とを有する直角移
相モジュール１０と、各々第１及び第２入力端子と１つ
の出力端子を有する第１乗算器２０及び第２乗算器３０
とを具え、第１乗算器２０の第１入力端子がプログラマ
ブル移相器の第１入力端子に接続され、第２乗算器３０
の第１入力端子が直角移相モジュール１０の出力端子に
接続され、乗算器２０及び３０の第２入力端子が制御信
号ＣＭ［0 :2N-1 ］に基づいてエラボレートされた信号
により規定される値V.cos(X)及びV.sin(X)をそれぞれ受
信し（ここで、ＶはＤＣ電圧である）、第１乗算器２０
の出力端子がその第１入力端子に受信される A.cosωt
の形の信号Vin にV.cos(X)にほぼ等しい値を乗算して得
られる信号を出力し、第２乗算器３０の出力端子がその
第１入力端子に受信される A.sinωt の形の信号にV.si
n(X)にほぼ等しい値を乗算して得られる信号を出力し、
更に、第１乗算器２０の出力端子に接続された第１入力
端子、第２乗算器３０の出力端子に接続された第２入力
端子及び当該プログラマブル移相器ＰＳの出力端子に接
続された出力端子を有し、その第１及び第２入力端子に
受信された信号の和から得られる A'.cos(ωt-X)の形の
信号を出力端子に出力する加算器４０を具える。

【００１６】制御信号ＣＭ［0 :2N-1 ］は、V.cos(X)に
ほぼ等しい値を規定する第１制御ワードＣ［0 :N-1］
と、V.sin(X)にほぼ等しい値を規定する第２制御ワード
Ｓ［0:N-1］とにより構成される。各乗算器２０及び３
０は、その第２入力端子がディジタル形であり、制御ワ
ードＣ［0 :N-1］及びＳ［0 :N-1］をそれぞれ受信する
とともに、その第１入力端子に受信される信号にその第
２入力端子に受信される信号をディジタル乗算する手段
を具えている。

【００１７】図２は、第１及び第２制御ワードＣ［0 :N
-1］及びＳ［0 :N-1］のディジタル値Ｓi 及びＣi を所
望の移相値Ｘの関数として導出することができるフレネ
ル図及び制御ワードの内容の符号化を示す。プログラマ
ブル移相器の出力端子に得られる移相値Ｘは角度で表さ
れる。Ｘは１１．２５°のステップで発生され、このス
テップで全部で３２の異なる値のＸを得ることができる
ものとする。Ｘが０°〜９０°の範囲の場合しか示して
ないが、Ｘが９０°〜３６０°の範囲の場合はこの図か
ら余弦関数のパリティ及び正弦関数のインパリティを考
慮して容易に推定することができる。白丸はディジタル
値Ｃi 及びＳi が０から８まで展開する場合における値
（Ｃi,Ｓi ）の対を表す。黒丸はディジタル値Ｃi 及び
Ｓi が０から５まで展開する場合における値（Ｃi,Ｓi
）の対を表す。最初に述べた場合には、約２２．５°
の値Ｘの移相を得るのに最も良く適合する対（Ｃi,Ｓi
) は例えば（６，２）である。第２の場合には、同程
度の移相を得るのに最も良く適合する対は（５，２）で
ある。これらの近似において導入される誤差はディジタ
ル近似の結果であるから、これらの誤差は小さく、余り
大きな変動を受けない。これらの誤差は一方の場合と他
方の場合とでほぼ等価である。

【００１８】図３は、各制御ワードのフォーマットが９
ビット（Ｎ＝９）である本発明の一実施例のプログラマ
ブル移相器ＰＳ内に存在する乗算器３０の構成図を示
す。このような乗算器は、８個のスイッチからなり、各
スイッチが第１及び第２端子とスイッチング制御用の制
御入力端子とを有し、各スイッチの第１端子が乗算器３
０の第１入力端子ＩＮに接続され、それらの８個の制御
入力端子が乗算器３０の第２入力端子から８ビットＳ
１，Ｓ２，．．．Ｓ８を受信するスイッチング段３１
と、１つの出力端子と８つの入力端子を有し、各入力端
子がスイッチング段３１の８個のスイッチの１つの第２
端子に接続された加算器３２と、加算器３２の出力端子
に接続された第１入力端子と、乗算器３０の第２入力端
子から、スイッチング段３１のどのスイッチも制御しな
い符号ビットと称すビットＳ０を受信する制御入力端子
と、乗算器３０の出力端子ＯＵＴを構成する出力端子と
を有し、符号ビットＳ０がアクティブ状態の場合にその
第１入力端子に受信された信号の符号を反転するよう動
作し、符号ビットがイナクティブ状態の場合にホロワと
して動作する反転モジュール３３とを具える。

【００１９】乗算器２０の構成も乗算器３０の構成と同
一である。各制御ワードの内容のディジタル値は、ビッ
トＳ１，Ｓ２，．．．Ｓ８のうちアクティブレベルにあ
り、スイッチを導通させるビットの総数に対応する。２
２．５°の移相Ｘを得たい場合には、図２において（Ｃ
i,Ｓi ）＝（６，２）である。符号ビットは０のときイ
ナクティブレベルであることを考慮すると、この状態
は、例えばＣi に対し値００００００１１０を選択する
とともにＳi に対し値１１１１１１０００を選択するこ
とにより有効になる。この符号化は、制御ワードの値が
符号ビットを除いて互いに相補関係になるために有利で
ある。従って、制御信号のエラボレーションが簡単にな
る。

【００２０】図４は、得られる移相の精度に影響を与え
ることなく各制御ワードのフォーマットを４ビット（Ｎ
＝４）に低減した本発明の好適実施例のプログラマブル
移相器ＰＳ内に存在する乗算器３０の構成図を示す。図
４に示す乗算器３０は、信号Ｓ［0 :3］を受信する乗算
器３０の第２入力端子から到来する３ビットＳ１，Ｓ
２，Ｓ３により制御される３つのスイッチからなるスイ
ッチング段３１を具える。乗算器３０は、更に、１つの
出力端子と３つの入力端子を有する加算器３２と、符号
ビットＳ０により制御され、入力端子が加算器３２の出
力端子に接続され、出力端子が乗算器３０の出力端子を
構成する反転モジュール３３とを具える。３つの増幅器
からなる増幅器段３４が乗算器３０内に挿入され、各増
幅器は乗算器３０の第１入力端子ＩＮに接続された入力
端子及び出力端子を有し、各増幅器の出力端子が加算器
３２の３つの入力端子にそれぞれ接続されたスイッチン
グ段３１の３つのスイッチの１つによりアクティブ又は
イナクティブ状態に制御される。ｉ番増幅器（ｉ＝１〜
３）の利得Ｇi は該ｉ番増幅器の出力端子をアクティブ
又はイナクティブ状態に制御するスイッチを制御するビ
ットの制御ワード内の重みのＫ倍に等しい。

【００２１】乗算器２０の構成は乗算器３０の構成と同
一である。図２は、２２．５°の移相Ｘを得るために
は、Ｃi 及びＳi の値が５以下であるという前提の下で
は、対( Ｃi,Ｓi)＝（５、２）が好適であることを示し
ている。例えば、重み１を制御ワードＣ［0 :N-1］及び
Ｓ［0 :N-1］のビットＣ1 及びＳ1 に、重み２をビット
Ｃ2 及びＳ2 に、同様に重み２をビットＣ3 及びＳ3 に
割り当て、これを増幅器段の増幅器をＧ１＝Ｋ，Ｇ２＝
２・Ｋ及びＧ３＝２・Ｋとなるように構成することによ
り実現すると、例えばＣi に対し値１１１０を、Ｓi に
対し値０１００を選択することにより、状態（Ｃi ，Ｓ
i ）＝（５，２）が実現される。従って、本例では乗算
器の複雑度が減少するとともに、制御信号のフォーマッ
トが減少するため、プログラマブル移相器の総合構造が
簡単になる。

【００２２】図５は本発明プログラマブル移相器ＰＳを
使用するＡ／Ｄ変換器を部分的に示す。アナログ入力電
圧Ｖa を受信し、本例では８ビットに符号化されたディ
ジタル出力信号Ｖout ［0:7 ］に変換するこのＡ／Ｄ変
換器は、２つの電源端子Ｖbot 及びＶtop 間に直列に配
置され、それらの接続点に複数の基準電圧Ｖ０，Ｖ
１，．．．Ｖ６３を出力する梯子形抵抗回路１００と、
比較器Ａ０，Ａ１，．．．Ａ６３を具え、各比較器が２
つの入力端子と１つの出力端子を有し、一方の入力端子
にアナログ入力電圧Ｖa を受信し、他方の入力端子に基
準電圧Ｖ０，Ｖ１，．．．Ｖ６３の１つを受信する比較
段２００と、フリップフロップＭ０，Ｍ１，．．．Ｍ６
３を具え、各フリップフロップが比較器Ａ０，Ａ
１，．．．Ａ６３の１つの出力端子に接続され、その比
較結果を記憶するとともにクロック入力端子にサンプリ
ング信号Ｓs を受信するメモリ段３００と、メモリ段３
００に接続され、記憶データを受信し、変換器のディジ
タル出力信号Ｖout ［0:7 ］を出力するバイナリエンコ
ーダ４００とを具える。

【００２３】この変換器は、更に、上述の如きプログラ
マブル移相器ＰＳを具え、この移相器はその第１入力端
子に固定周波数のクロック信号Ｃｋを受信するととも
に、その第２入力端子にディジタル制御信号ＣＭ［0 :2
N-1 ］を受信し、クロック信号Ｃｋに対し制御信号ＣＭ
［0 :2N-1 ］により決まる移相値Ｘを有するサンプリン
グ信号Ｓｓを出力端子に出力する。

【００２４】この変換器を高周波数ビデオ信号のＡ／Ｄ
変換に使用すると、Ｘの値の適切な選択によりプログラ
マブル移相器によってサンプリング信号Ｓs のアクティ
ブエッジを入力信号Ｖa の基準しきい値上にシフトさせ
て前記基準しきい値のサンプリングが最適状態の下で行
われるようにすることができる。

【図面の簡単な説明】

【図１】本発明によるプログラマブル移相器を部分的に
示すブロック図である。

【図２】制御ワードの種々の値により得られる位相の範
囲を示すフレネル図である。

【図３】本発明の一実施例によるプログラマブル移相器
内の乗算器を部分的に示す構成図である。

【図４】本発明の好適実施例によるプログラマブル移相
器内の乗算器を部分的に示す構成図である。

【図５】本発明によるプログラマブル移相器を用いるＡ
／Ｄ変換器の部分構成図である。

【符号の説明】

ＰＳ プログラマブル移相器 １０ 直角移相モジュール ２０ 第１乗算器 ３０ 第２乗算器 ４０ 加算器 ３１ スイッチング段 ３２ 加算器 ３３ 反転モジュール ３４ 増幅器段 １００ 梯子形抵抗回路 ２００ 比較段 ３００ メモリ段 ４００ バイナリエンコーダ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 移相すべき入力信号を受信する第１入力
   端子と、ディジタル制御信号を受信する第２入力端子
   と、入力信号に対し制御信号により決定される値Ｘの移
   相を有する出力信号を出力する出力端子とを有するプロ
   グラマブル移相器であって、 当該プログラマブル移相器の第１入力端子に接続された
   入力端子と、入力信号に対し直角位相を有する信号を出
   力する出力端子とを有する直角移相モジュールと、 各々第１及び第２入力端子と１つの出力端子を有する２
   つの乗算器であって、第１乗算器の第１入力端子がプロ
   グラマブル移相器の第１入力端子に接続され、第２乗算
   器の第１入力端子が直角移相モジュールの出力端子に接
   続され、第１及び第２乗算器の第２入力端子が制御信号
   に基づいてエラボレートされた信号により規定された値
   V.cos(X)及びV.sin(X)をそれぞれ受信し（ここで、Ｖは
   ＤＣ電圧である）、第１乗算器の出力端子がその第１入
   力端子に受信された信号にV.cos(X)にほぼ等しい値を乗
   算して得られる信号を出力し、第２乗算器の出力端子が
   その第１入力端子に受信された信号にV.sin(X)にほぼ等
   しい値を乗算して得られる信号を出力する２つの乗算器
   と、 第１乗算器の出力端子に接続された第１入力端子、第２
   乗算器の出力端子に接続された第２入力端子及び当該プ
   ログラマブル移相器の出力端子に接続された出力端子を
   有し、その第１及び第２入力端子に受信された信号の和
   から得られる信号を出力端子に出力する加算器と、を具
   えるプログラマブル移相器において、 制御信号がV.cos(X)にほぼ等しい値を規定する第１制御
   ワードと、V.sin(X)にほぼ等しい値を規定する第２制御
   ワードとにより構成され、第１及び第２乗算器の第２入
   力端子がディジタル形であって、前記第１及び第２制御
   ワードをそれぞれ受信し、且つ各乗算器が、その第１入
   力端子に受信された信号にその第２入力端子に受信され
   た信号を乗算する手段を具えていることを特徴とするプ
   ログラマブル移相器。
2. 【請求項２】 前記乗算器がディジタル乗算器であるこ
   とを特徴とする請求項１記載のプログラマブル移相器。
3. 【請求項３】 制御ワードのフォーマットがＮビットで
   あり、各乗算器が、Ｎ−１個のスイッチを具え、各スイ
   ッチが第１及び第２端子とスイッチ動作を制御する制御
   入力端子とを有し、各スイッチの第１端子が該乗算器の
   第１入力端子に接続され、Ｎ−１個の制御入力端子が該
   乗算器の第２入力端子からＮ−１個のビットを受信する
   スイッチング段と、 １つの出力端子とＮ−１個の入力端子を有し、各入力端
   子が前記スイッチング段のＮ−１個のスイッチの１つの
   第２端子に接続された加算器と、 前記加算器の出力端子に接続された第１入力端子と、該
   乗算器の第２入力端子から、前記スイッチング段のどの
   スイッチも制御しない符号ビットというビットを受信す
   る制御入力端子と、該乗算器の出力端子を構成する出力
   端子とを有し、符号ビットがアクティブ状態の場合にそ
   の第１入力端子に受信された信号の符号の反転動作を行
   い、符号ビットがイナクティブ状態の場合にホロワとし
   て動作する反転モジュールと、を具えることを特徴とす
   る請求項２記載のプログラマブル移相器。
4. 【請求項４】 Ｎ−１個の増幅器からなる増幅器段を各
   乗算器内に挿入し、各増幅器が該乗算器の第１入力端子
   に接続された入力端子と、加算器の入力端子の１つに接
   続されたスイッチング段のＮ−１個のスイッチの１つに
   よりアクティブ又はデアクティブ状態に制御される出力
   端子とを有し、第ｉ番増幅器の利得Ｇi （ｉ＝１〜Ｎ−
   １）が、該第ｉ番増幅器の出力端子をアクティブ又はデ
   アクティブ状態に制御するスイッチを制御するビットの
   制御ワード内の重みのＫ倍であることを特徴とする請求
   項３記載のプログラマブル移相器。
5. 【請求項５】 アナログ入力電圧を受信しディジタル出
   力信号に変換するＡ／Ｄ変換器であって、 ２つの電源端子間に直列に配置された抵抗を含み、それ
   らの接続点に複数の基準電圧を出力する梯子形抵抗回路
   と、 複数の比較器を含み、各比較器が２つの入力端子と１つ
   の出力端子を有し、一方の入力端子にアナログ入力電圧
   を受信し、他方の入力端子に基準電圧の１つを受信する
   比較段と、 複数のフリップフロップを含み、各フリップフロップが
   前記比較器の１つの出力端子に接続され、その比較結果
   を記憶するとともにクロック入力端子にサンプリング信
   号を受信するメモリ段と、 メモリ段に接続され、記憶データを受信し、変換器のデ
   ィジタル出力信号を出力するバイナリエンコーダと、を
   具えるＡ／Ｄ変換器において、 当該変換器は、更に、請求項１〜４の何れかに記載され
   たプログラマブル移相器を具え、該移相器がその第１入
   力端子に固定周波数のクロック信号を受信し、その第２
   入力端子にディジタル制御信号を受信し、その出力端子
   に、クロック信号に対し制御信号により決まる移相値を
   有するサンプリング信号を出力することを特徴とするＡ
   ／Ｄ変換器。