JP4430473B2 - オフセット補償回路 - Google Patents
オフセット補償回路 Download PDFInfo
- Publication number
- JP4430473B2 JP4430473B2 JP2004207415A JP2004207415A JP4430473B2 JP 4430473 B2 JP4430473 B2 JP 4430473B2 JP 2004207415 A JP2004207415 A JP 2004207415A JP 2004207415 A JP2004207415 A JP 2004207415A JP 4430473 B2 JP4430473 B2 JP 4430473B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- value
- modulation
- offset
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、直交変調器が備えられた電子機器において、その直交変調器に入力される２つの変調信号にディジタル領域でオフセット値を加算することによって、この直交変調器の不平衡に起因する搬送波の漏れを軽減し、あるいは抑圧するオフセット補償回路に関する。
近年、移動通信システム、基幹通信システムおよび放送システム等を構成する機器には、搬送波信号の抑圧に併せて、多様な信号点配置によるディジタル変調方式の適用を実現するために、ディジタル領域で生成された２つの変調信号に応じて搬送波を直交変調する直交変調器が多く備えられている。
図９は、直交変調器の不平衡を補償するオフセット補償回路の第一の構成例を示す図である。
図９は、直交変調器の不平衡を補償するオフセット補償回路の第一の構成例を示す図である。
図において、直交変調器３１の出力には被変調波が出力され、その直交変調器３１の第一の入力には、縦属接続された加算器３２iおよびＤ／Ａ変換器（Ｄ／Ａ）３３iを介して変調信号Ｉが入力される。また、直交変調器３１の第二の入力には縦属接続された加算器３２ｑおよびＤ／Ａ変換器（Ｄ／Ａ）３３ｑを介して変調信号Ｑが入力され、これらの加算器３２ｉ、３２ｑの加算入力には、オフセット値Δｉ、Δｑがそれぞれ入力される。
このような構成のオフセット補償回路（以下、「第一の従来例」という。）では、オフセット値Δｉ、Δｑは、Ｄ／Ａ変換器３３ｉ、３３ｑの入力から直交変調器３１の出力端に至る区間における特性の不平衡に起因して被変調波に重畳される搬送波の成分が最小となる値に，調整や保守の過程で設定される。また、変調信号Ｉ、Ｑは、それぞれ加算器３２ｉ、３２ｑによってこのようなオフセット値Δｉ、Δｑとの和に変換され、かつＤ／Ａ変換器３３ｉ、３３ｑを介して直交変調器３１の対応する入力に与えられる。
したがって、上述したオフセット値Δｉ、ΔｑがＤ／Ａ変換器３３ｉ、３３ｑおよび直交変調器３１の特性に適合した値に設定され、かつ維持される場合には、被変調波に含まれる搬送波の成分が所望の小さな値に維持される「オフセット補償」が達成される。
また、このような「オフセット補償」は、例えば、図１０に示すように、Ｄ／Ａ変換器３３ｉ、３３ｑと直交変調器３１の段間に上記の加算器３２ｉ、３２ｑに代わるアナログ加算器４１ｉ、４１ｑが備えられ、これらのアナログ加算器４１ｉ、４１ｑを介してアナログ領域で変調信号Ｉ、Ｑの瞬時値に、オフセット値Δｉ、Δｑに相当する電圧Ｖｉ、Ｖｑが加算されることによっても実現される。以下、図１０に示すオフセット補償回路については、「第二の従来例」という。
また、このような「オフセット補償」は、例えば、図１０に示すように、Ｄ／Ａ変換器３３ｉ、３３ｑと直交変調器３１の段間に上記の加算器３２ｉ、３２ｑに代わるアナログ加算器４１ｉ、４１ｑが備えられ、これらのアナログ加算器４１ｉ、４１ｑを介してアナログ領域で変調信号Ｉ、Ｑの瞬時値に、オフセット値Δｉ、Δｑに相当する電圧Ｖｉ、Ｖｑが加算されることによっても実現される。以下、図１０に示すオフセット補償回路については、「第二の従来例」という。
なお、本願発明に関連する先行技術としては、後述する特許文献１〜４に示すように、下記の技術がある。
・ 特開平７−５８７９１号公報 「変調信号のＩ、Ｑ成分がないときに直交変調器の出力信号のレベルが最小となるように、これらの成分のオフセット値を決定する点に特徴があるキャリアリーク低減回路」
・ 特開２０００−２７００３７号公報 「Ｄ／Ａ変換器のＤＣオフセットやキャリアの位相ずれ等のようにアナログ回路で発生する誤差をディジタル回路で検出し、Ｄ／Ａ変換する前の信号に、検出された誤差の逆特性を付加する点に特徴がある直交変調器」
・ 特開平６−２３７２８１号公報 「Ｄ／Ａ変換器の前段に、外部からの切り替え信号により、入力データのそのままか、または中心値に最も近いデータかを選択して出力するメモリを備え、通常はデータのそのままを出力し、メインテナンス時には、中心値に最も近いデータを出力する点に特徴があるキャリアリーク調整回路」
・ 第２７１２１３４号特許公報 「ｍ＋ｎビットの分解能を持つＤ／Ａ変換回路を用いて、ｍビットからなる入力データに対応したアナログ信号とそれを位相反転させてアナログ信号を形成するとき、上記ｍビットからなる入力データとその位相反転した信号を上記Ｄ／Ａ変換回路の最上位ビットから順に供給し、Ｄ／Ａ変換下位の残りの下位ｎビットに対して上記アナログ信号を形成するときには、上記入力データの最下位ビットの反転信号を供給し、位相反転させたアナログ信号を形成するときには上記入力データの最下位ビットの信号をそのまま供給することによって、Ｄ／Ａ変換回路の分解能または拡張されたビットまでキャリアリークないしオフセットの低減が可能であるデータ変換方式」
特開平７−５８７９１号公報
特開２０００−２７００３７号公報
特開平６−２３７２８１号公報
特開平３−１７５７４２号公報
・ 特開平７−５８７９１号公報 「変調信号のＩ、Ｑ成分がないときに直交変調器の出力信号のレベルが最小となるように、これらの成分のオフセット値を決定する点に特徴があるキャリアリーク低減回路」
・ 特開２０００−２７００３７号公報 「Ｄ／Ａ変換器のＤＣオフセットやキャリアの位相ずれ等のようにアナログ回路で発生する誤差をディジタル回路で検出し、Ｄ／Ａ変換する前の信号に、検出された誤差の逆特性を付加する点に特徴がある直交変調器」
・ 特開平６−２３７２８１号公報 「Ｄ／Ａ変換器の前段に、外部からの切り替え信号により、入力データのそのままか、または中心値に最も近いデータかを選択して出力するメモリを備え、通常はデータのそのままを出力し、メインテナンス時には、中心値に最も近いデータを出力する点に特徴があるキャリアリーク調整回路」
・ 第２７１２１３４号特許公報 「ｍ＋ｎビットの分解能を持つＤ／Ａ変換回路を用いて、ｍビットからなる入力データに対応したアナログ信号とそれを位相反転させてアナログ信号を形成するとき、上記ｍビットからなる入力データとその位相反転した信号を上記Ｄ／Ａ変換回路の最上位ビットから順に供給し、Ｄ／Ａ変換下位の残りの下位ｎビットに対して上記アナログ信号を形成するときには、上記入力データの最下位ビットの反転信号を供給し、位相反転させたアナログ信号を形成するときには上記入力データの最下位ビットの信号をそのまま供給することによって、Ｄ／Ａ変換回路の分解能または拡張されたビットまでキャリアリークないしオフセットの低減が可能であるデータ変換方式」
ところで、上述した第一の従来例では、変調信号Ｉ、Ｑにオフセット値Δｉ、Δｑをそれぞれ加算することによって行われるオフセット補償は、変調信号Ｉ、Ｑに要求される精度に応じてＤ／Ａ変換の精度（語長）が決定されたＤ／Ａ変換器３３ｉ、３３ｑの前段においてディジタル領域で行われるため、このようなＤ／Ａ変換の結果として得られる信号の瞬時値の最小値（上述したＤ／Ａ変換の対象となる語のＬＳＢ(Least Significant Bit) で示される最小の値)未満の精度による実現が困難であった。
また、上述した第二の従来例は、図１０に示すように、基準電圧回路によって印加される電圧が一定の分圧比（調整等の過程で設定される。）で分圧されることによって既述の電圧Ｖｉ、Ｖｑが得られるために、温度その他の環境条件や経年に応じてオフセットの精度が変化し、しかも、加算器４１ｉ、４１ｑを構成する演算増幅器等に高速性が要求されるために、実際には適用され難かった。
本発明は、性能および特性が安定に高く維持され、かつ安価に実現可能なオフセット補償回路を提供することを目的とする。
第一の発明では、加算手段は、第一のディジタル変調信号と第二のディジタル変調信号とに、離散的な複数の値をとる第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を搬送波の直交変調に適用する。制御手段は、第一のオフセット値および第二のオフセット値が上述した離散的な複数の値をそれぞれとる時間軸上の比率を設定する。
このようにして第一および第二のディジタル変調信号に加算される第一および第二のオフセット値の平均値は、何れも上述した比率に応じてこれらのディジタル変調信号の最小の値より小さな値となる。
したがって、直交変調の不平衡分は、その直交変調の精度が変更されることなく、上述したディジタル変調信号の最小の値より高い精度で抑圧される。
したがって、直交変調の不平衡分は、その直交変調の精度が変更されることなく、上述したディジタル変調信号の最小の値より高い精度で抑圧される。
第二の発明では、加算手段は、直交変調に用いる第一のディジタル変調信号と第二のディジタル変調信号の少なくとも何れかについてディジタル値を加算する。切り替え手段は、直交変調後の搬送波成分が抑圧される方向に、加算手段で加算するディジタル値を該第１のディジタル値と第２のディジタル値とを時分割的に所定のパターンで切り替える。
このようにして第一および第二のディジタル変調信号に加算される第一および第二のオフセット値の平均値は、何れも第一および第二のディジタル変調信号の最小の値より小さな値となる。
このようにして第一および第二のディジタル変調信号に加算される第一および第二のオフセット値の平均値は、何れも第一および第二のディジタル変調信号の最小の値より小さな値となる。
したがって、直交変調の不平衡分は、その直交変調の精度が変更されることなく、上述したディジタル変調信号の最小の値より高い精度で抑圧される。
第三の発明では、加算手段は、語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を語長に丸めて直交変調に適用する。
第三の発明では、加算手段は、語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を語長に丸めて直交変調に適用する。
すなわち、直交変調に適用される２つの直交する信号の語長に比べて、第一および第二のディジタル変調信号に対する第一および第二のオフセット値の加算が大きな語長で行われるので、これらのオフセット値が既述の第一の発明あるいは第二の発明のように比率に応じて時系列の順に変更されなくても、このような直交変調の不平衡分はその直交変調に適用される２つのディジタル変調信号の精度より高い精度で抑圧される。
したがって、加算手段の構成または規模が増加しても上述した比率に応じたオフセット値の変更が不要となるために、総合的な構成の簡略化が図られ、かつ上述した第一の発明および第二の発明と同様に、直交変調の不平衡分が高い精度で抑圧される。
第四の発明では、加算手段は、語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を語長に丸めて直交変調に適用する。制御手段は、第一のオフセット値および第二のオフセット値の全ての組み合わせの内、直交変調の不平衡の程度が最小となり、または既定の閾値を下回る組み合わせを適用する。
第四の発明では、加算手段は、語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を語長に丸めて直交変調に適用する。制御手段は、第一のオフセット値および第二のオフセット値の全ての組み合わせの内、直交変調の不平衡の程度が最小となり、または既定の閾値を下回る組み合わせを適用する。
すなわち、直交変調に適用される２つの直交する信号の語長に比べて、第一および第二のディジタル変調信号に対する第一および第二のオフセット値の加算が大きな語長で行われるので、これらのオフセット値が既述の第一の発明あるいは第二の発明のように比率に応じて時系列の順に変更されなくても、このような直交変調の不平衡分はその直交変調に適用される２つのディジタル変調信号の精度より高い精度で抑圧される。
したがって、加算手段の構成または規模が増加しても上述した比率に応じたオフセット値の変更が不要となるために、総合的な構成の簡略化が図られ、かつ上述した第一の発明および第二の発明と同様に、直交変調の不平衡分が高い精度で抑圧される。
第五の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波のレベルに基づいて比率を制御する。
第五の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波のレベルに基づいて比率を制御する。
このような搬送波のレベルは、一般に、周波数領域における濾波処理によって得られ、しかも、その濾波処理は、ディジタル領域における信号処理として容易に、かつ所望の精度で実現可能である。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第六の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとその直交変調の対象となる搬送波のレベルとの比として、直交変調の不平衡の程度を識別する。
これらの搬送波のレベルは、一般に、周波数領域における濾波処理によって得られ、しかも、その濾波処理は、ディジタル領域における信号処理として容易に、かつ所望の精度で実現可能である。
これらの搬送波のレベルは、一般に、周波数領域における濾波処理によって得られ、しかも、その濾波処理は、ディジタル領域における信号処理として容易に、かつ所望の精度で実現可能である。
したがって、直交変調の対象となる搬送波のレベルが広範に変化し得る場合であっても、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第七の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波の位相またはその位相の変位として、直交変調の不平衡の程度を識別する。
第七の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波の位相またはその位相の変位として、直交変調の不平衡の程度を識別する。
これらの位相またはその位相の変位は、一般に、ディジタル領域における周波数解析または位相復調を含む信号処理によって容易に、かつ所望の精度で得られる。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第八の発明では、制御手段は、直交変調に基づいて生成された被変調波で示される信号点の誤差として、直交変調の不平衡の程度を識別する。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第八の発明では、制御手段は、直交変調に基づいて生成された被変調波で示される信号点の誤差として、直交変調の不平衡の程度を識別する。
これらの信号点の誤差は、一般に、直交復調および信号判定を含むディジタル信号処理によって容易に、かつ所望の精度で得られる。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第九の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとして、直交変調の不平衡の程度を識別する。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第九の発明では、制御手段は、直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとして、直交変調の不平衡の程度を識別する。
このような搬送波のレベルは、一般に、周波数領域における濾波処理によって得られ、しかも、その濾波処理は、ディジタル領域における信号処理として容易に、かつ所望の精度で実現可能である。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
したがって、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
第十の発明では、第１のディジタル値と第２ディジタル値は、値が１だけ異なる値である。切り替え手段は、第２ディジタル値に切り替える時間を分散させる。
すなわち、加算手段によって行われる加算は、第１のディジタル値と第２のディジタル値との差が「２」以上である場合に比べて、小さな語長で、または小規模のハードウエアで実現される。
すなわち、加算手段によって行われる加算は、第１のディジタル値と第２のディジタル値との差が「２」以上である場合に比べて、小さな語長で、または小規模のハードウエアで実現される。
したがって、コストの削減と応答性の向上とが図られる。
第一および第二の発明では、直交変調の不平衡分は、その直交変調の精度が変更されることなく、上述したディジタル変調信号の最小の値より高い精度で抑圧される。
また、第三および第四の発明では、構成の簡略化が図られ、かつ上述した第一の発明および第二の発明と同様に、直交変調の不平衡分が高い精度で抑圧される。
さらに、第五、第七ないし第九の発明では、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
また、第三および第四の発明では、構成の簡略化が図られ、かつ上述した第一の発明および第二の発明と同様に、直交変調の不平衡分が高い精度で抑圧される。
さらに、第五、第七ないし第九の発明では、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
また、第六の発明では、直交変調の対象となる搬送波のレベルが広範に変化し得る場合であっても、経年変化や動作環境に影響されることなく、直交変調の不平衡の程度が安定に精度よく軽減され、あるいは抑圧される。
さらに、第十の発明では、コストの削減と応答性の向上とが図られる。
したがって、これらの発明が適用された装置およびシステムでは、性能および総合的な信頼性が安価に高められる。
さらに、第十の発明では、コストの削減と応答性の向上とが図られる。
したがって、これらの発明が適用された装置およびシステムでは、性能および総合的な信頼性が安価に高められる。
以下、図面に基づいて本発明の実施形態について詳細に説明する。
図１は、本発明の第一および第二の実施形態を示す図である。
図において、直交変調器３１の第一の入力には、縦属接続された加算器３２iおよびＤ／Ａ変換器（Ｄ／Ａ）３３iを介して変調信号Ｉが入力される。直交変調器３１の第二の入力には縦属接続された加算器３２ｑおよびＤ／Ａ変換器（Ｄ／Ａ）３３ｑを介して変調信号Ｑが入力される。直交変調器３１からは被変調波が出力され、直交変調器３１の後段には、粗接合する結合部１１の出力に縦属接続されたダウンコンバータ１２、Ａ／Ｄ変換器（Ａ／Ｄ）１３、ＦＦＴ部１４および制御部１５が接続される。この制御部１５の出力は、加算器３２ｉ、３２ｑの加算入力に接続される。
図１は、本発明の第一および第二の実施形態を示す図である。
図において、直交変調器３１の第一の入力には、縦属接続された加算器３２iおよびＤ／Ａ変換器（Ｄ／Ａ）３３iを介して変調信号Ｉが入力される。直交変調器３１の第二の入力には縦属接続された加算器３２ｑおよびＤ／Ａ変換器（Ｄ／Ａ）３３ｑを介して変調信号Ｑが入力される。直交変調器３１からは被変調波が出力され、直交変調器３１の後段には、粗接合する結合部１１の出力に縦属接続されたダウンコンバータ１２、Ａ／Ｄ変換器（Ａ／Ｄ）１３、ＦＦＴ部１４および制御部１５が接続される。この制御部１５の出力は、加算器３２ｉ、３２ｑの加算入力に接続される。
図２は、本発明の第一の実施形態の動作フローチャートである。
図３は、本発明の第一の実施形態の動作を説明する図である。
［第一の実施形態］
以下、図１ないし図３を参照して本発明の第一の実施形態の動作を説明する。
制御部１５は、下記の条件を満たす語Ｗの列であるオフセット値δｉ、δｑを加算器３２ｉ、３２ｑに与える。
・ 語長が「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号の語長」に等しい。
・ 図４(a) に示すように、「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号のＬＳＢ」を示す語ｗと、『その語ｗが実質的に「０」であることを示す語ｗ０』とが多様な頻度で交互に含まれ、かつ既定の周期Ｔ毎にその語ｗが含まれる回数の比率（ｗが含まれる時間）が後述する処理の下で設定される。なお、このような比率については、以下では、「時間率」と称し、上述したオフセット値δｉ、δｑに個別に対応する時間率ｒｉ、ｒｑとして設定されると仮定する。また、これらの時間率ｒｉ、ｒｑに基づいて時系列の順に出力される語ｗと語ｗ０との列については、例えば、図５(a) 示すように、周期Ｔ毎に、語ｗ（または語ｗ０）が時系列の順に集中して配置され、さらに後続して語ｗ０（または語ｗ）が同様に集中して配置されてもよいが、図５(b)、(c)に示すように、高い頻度で語ｗと語ｗ０とが交互に配置されることによって、時間軸上におけるオフセット値δｉ、δｑの無用な変動が抑制されることが望ましい。
図３は、本発明の第一の実施形態の動作を説明する図である。
［第一の実施形態］
以下、図１ないし図３を参照して本発明の第一の実施形態の動作を説明する。
制御部１５は、下記の条件を満たす語Ｗの列であるオフセット値δｉ、δｑを加算器３２ｉ、３２ｑに与える。
・ 語長が「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号の語長」に等しい。
・ 図４(a) に示すように、「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号のＬＳＢ」を示す語ｗと、『その語ｗが実質的に「０」であることを示す語ｗ０』とが多様な頻度で交互に含まれ、かつ既定の周期Ｔ毎にその語ｗが含まれる回数の比率（ｗが含まれる時間）が後述する処理の下で設定される。なお、このような比率については、以下では、「時間率」と称し、上述したオフセット値δｉ、δｑに個別に対応する時間率ｒｉ、ｒｑとして設定されると仮定する。また、これらの時間率ｒｉ、ｒｑに基づいて時系列の順に出力される語ｗと語ｗ０との列については、例えば、図５(a) 示すように、周期Ｔ毎に、語ｗ（または語ｗ０）が時系列の順に集中して配置され、さらに後続して語ｗ０（または語ｗ）が同様に集中して配置されてもよいが、図５(b)、(c)に示すように、高い頻度で語ｗと語ｗ０とが交互に配置されることによって、時間軸上におけるオフセット値δｉ、δｑの無用な変動が抑制されることが望ましい。
一方、ダウンコンバータ１２は、直交変調器３１の出力端、またはその直交変調器３１の後段において結合部１１を介して得られた被変調波を周波数変換することによってベースバンド信号を生成する。ＦＦＴ部１４は、Ａ／Ｄ変換器１３を介してそのベースバンド信号を取り込み、かつ高速フーリエ変換することによって、直交変調器３１において直交変調の対象となった搬送波の成分のレベルＬを検出する。
制御部１５は、上述した周期Ｔでこのようにして検出されるレベルＬを監視し、そのレベルＬに基づいて下記の処理を行うことによって、上述した時間率ｒｉ、ｒｑをそれぞれ好適な値に設定する。
(1) 時間率ｒｉの下方修正に適用される目標値ｒL を初期値（＝０）に設定し（図２(1))、その時点におけるレベルＬ(ｒL) を求める（図２(2))。
(2) 時間率ｒｉの上方修正に適用される目標値ｒH を初期値（＝０）に設定する（図２(3))。
(3) その時点におけるレベルＬ(ｒH) を取得する（図２(4))。
(4) これらのレベルＬ(ｒL)、Ｌ(ｒH)に対して、下記の不等式(a) が成立するか判別する（図２(5))。
Ｌ(ｒL)≦Ｌ(ｒH) ・・・(a)
(5) この不等式(a)が成立しない場合には、下記の処理5-1)〜5-4)を行う。
(1) 時間率ｒｉの下方修正に適用される目標値ｒL を初期値（＝０）に設定し（図２(1))、その時点におけるレベルＬ(ｒL) を求める（図２(2))。
(2) 時間率ｒｉの上方修正に適用される目標値ｒH を初期値（＝０）に設定する（図２(3))。
(3) その時点におけるレベルＬ(ｒH) を取得する（図２(4))。
(4) これらのレベルＬ(ｒL)、Ｌ(ｒH)に対して、下記の不等式(a) が成立するか判別する（図２(5))。
Ｌ(ｒL)≦Ｌ(ｒH) ・・・(a)
(5) この不等式(a)が成立しない場合には、下記の処理5-1)〜5-4)を行う。
5-1) 下式(b) で示される中間値ｒM を算出する（図２(6))。
ｒM＝（ｒL＋ｒH）／２ ・・・(b)
5-2) 既定の閾値Ｔｈに対して下記の不等式(c) が成立するか判別する（図２(7))。
｜ｒM−ｒL｜≦Ｔｈ ・・・(c)
5-3) この不等式(c) が成立しない場合には、下記の処理を行う。
・ 目標値ｒL を上述した中間値ｒM に更新する（図２(8))。
・ 後続して検出されたレベルＬを上記のレベルＬ(ｒL) として取り込む（図２(9)。
・ 上記処理(4) 以降を反復する。
ｒM＝（ｒL＋ｒH）／２ ・・・(b)
5-2) 既定の閾値Ｔｈに対して下記の不等式(c) が成立するか判別する（図２(7))。
｜ｒM−ｒL｜≦Ｔｈ ・・・(c)
5-3) この不等式(c) が成立しない場合には、下記の処理を行う。
・ 目標値ｒL を上述した中間値ｒM に更新する（図２(8))。
・ 後続して検出されたレベルＬを上記のレベルＬ(ｒL) として取り込む（図２(9)。
・ 上記処理(4) 以降を反復する。
5-4) しかし、上記の不等式(c) が成立した場合には、下記の処理を行う。
・ 上述した目標値ｒH に時間率ｒｉを設定する（図２(10))。
・ 後述する処理(7) へ分岐する。
(6) また、上述した不等式(a) が成立した場合には、下記の処理6-1)〜6-4)を行う。
6-1) 上式(b) で示される中間値ｒM を算出する（図２(11))。
・ 上述した目標値ｒH に時間率ｒｉを設定する（図２(10))。
・ 後述する処理(7) へ分岐する。
(6) また、上述した不等式(a) が成立した場合には、下記の処理6-1)〜6-4)を行う。
6-1) 上式(b) で示される中間値ｒM を算出する（図２(11))。
6-2) 上述した閾値Ｔｈに対して下記の不等式(d) が成立するか判別する（図２(12))。
｜ｒM−ｒH｜≦Ｔｈ ・・・(d)
6-3) この不等式(d) が成立しない場合には、下記の処理を行う。
・ 目標値ｒH を上述した中間値ｒM に更新する（図２(13))。
・ 後続して検出されたレベルＬに上記のレベルＬ(ｒH) を更新する（図２(14))。
・ 上記処理(4) 以降を反復する。
｜ｒM−ｒH｜≦Ｔｈ ・・・(d)
6-3) この不等式(d) が成立しない場合には、下記の処理を行う。
・ 目標値ｒH を上述した中間値ｒM に更新する（図２(13))。
・ 後続して検出されたレベルＬに上記のレベルＬ(ｒH) を更新する（図２(14))。
・ 上記処理(4) 以降を反復する。
6-4) しかし、上記の不等式(d) が成立した場合には、上述した目標値ｒL に時間率ｒｉを設定する（図２(15))。
(7) 上記(1)〜(6)に既述の手順と同様の手順に基づいて時間率ｒｑを好適な値に設定する（図２(16))。
このようにして設定される時間率ｒｉ、ｒｑは、何れも、図３に矢印で示されるように、被変調波に含まれる搬送波のレベルが小さな値となる「０」〜「１」の何れかの値に順次更新されるために、「Ｄ／Ａ変換器３３ｉ、３３ｑに与えられる変調信号Ｉ、Ｑにそれぞれ加算器３２ｉ、３２ｑを介して重畳されるオフセット値δｉ、δｑ」の平均値は、これらの時間率ｒｉ、ｒｑに比例し、かつ「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号のＬＳＢ」より小さい値であって、既述の被変調信号に含まれる搬送波のレベルが最小となる値に設定される。
(7) 上記(1)〜(6)に既述の手順と同様の手順に基づいて時間率ｒｑを好適な値に設定する（図２(16))。
このようにして設定される時間率ｒｉ、ｒｑは、何れも、図３に矢印で示されるように、被変調波に含まれる搬送波のレベルが小さな値となる「０」〜「１」の何れかの値に順次更新されるために、「Ｄ／Ａ変換器３３ｉ、３３ｑに与えられる変調信号Ｉ、Ｑにそれぞれ加算器３２ｉ、３２ｑを介して重畳されるオフセット値δｉ、δｑ」の平均値は、これらの時間率ｒｉ、ｒｑに比例し、かつ「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号のＬＳＢ」より小さい値であって、既述の被変調信号に含まれる搬送波のレベルが最小となる値に設定される。
すなわち、「Ｄ／Ａ変換器３３ｉ、３３ｑによってＤ／Ａ変換が行われる変調信号Ｉ、Ｑの語長」が拡張されることなく、そのＤ／Ａ変換の精度より高い精度で直交変調の不平衡分が抑圧される。
したがって、本実施形態では、直交変調の総合的な特性が安価に高められ、かつ高く維持される。
したがって、本実施形態では、直交変調の総合的な特性が安価に高められ、かつ高く維持される。
なお、本実施形態では、上述した処理(1)〜(7)の過程において更新される時間率ｒｉ、ｒｑの値が具体的に示されていない。
しかし、このような時間率ｒｉ（ｒｑ）は、例えば、既述の周期Ｔ毎にＤ／Ａ変換器３３ｉ、３３ｑによってＤ／Ａ変換が行われる回数が「２」のべき乗値（＝２K)である場合には、そのＤ／Ａ変換に適用されるクロックを計数する２進カウンタの出力に基づいて、「０．５(＝２K-1／２K)」、「０．２５(＝２K-2／２K)」、「０．７５(＝１−２K-2／２K)」に設定されることによって、ハードウエア等の構成の簡略化が図られてもよい。
しかし、このような時間率ｒｉ（ｒｑ）は、例えば、既述の周期Ｔ毎にＤ／Ａ変換器３３ｉ、３３ｑによってＤ／Ａ変換が行われる回数が「２」のべき乗値（＝２K)である場合には、そのＤ／Ａ変換に適用されるクロックを計数する２進カウンタの出力に基づいて、「０．５(＝２K-1／２K)」、「０．２５(＝２K-2／２K)」、「０．７５(＝１−２K-2／２K)」に設定されることによって、ハードウエア等の構成の簡略化が図られてもよい。
また、本実施形態では、加算器３２ｉ、３２ｑには、「Ａ／Ｄ変換器（Ａ／Ｄ）１３によって出力されるディジタル信号のＬＳＢ」を示す語ｗと、『その語ｗが実質的に「０」であることを示す語ｗ０』とが交互に含まれる語の列として、オフセット値δｉ、δｑが入力されている。
しかし、このような語ｗは、上述した「ＬＳＢ」に限定されず、例えば、図４(b) に示すように、その「ＬＳＢ」を上回る値（＝１１１）として与えられ、かつ語ｗ０は、語ｗの有効なビットの全てが「０」に設定された語（＝０００）として与えられてもよい。
しかし、このような語ｗは、上述した「ＬＳＢ」に限定されず、例えば、図４(b) に示すように、その「ＬＳＢ」を上回る値（＝１１１）として与えられ、かつ語ｗ０は、語ｗの有効なビットの全てが「０」に設定された語（＝０００）として与えられてもよい。
さらに、これらの語ｗ、ｗ０は、構成の簡略化および応答性の向上が優先される場合には、両者の差（＝ｗ−ｗ０）が「１」に設定され、かつ語長が共通に１ビットに設定されることが望ましいが、このような構成の複雑化や応答性の低下が許容される場合には、この差が正数となるどのような値に設定されてもよい。
また、本実施形態では、直交する２つのチャネルの間における不平衡の程度は、直交変調器３１によって生成された被変調波に含まれる搬送波の成分のレベルとして検出されている。
また、本実施形態では、直交する２つのチャネルの間における不平衡の程度は、直交変調器３１によって生成された被変調波に含まれる搬送波の成分のレベルとして検出されている。
しかし、本発明はこのような構成に限定されず、例えば、上述した不平衡の程度は、下記の何れの項目として識別されてもよい。
・ 上記の被変調波に含まれる搬送波の成分の位相、
・ その位相の変位（またはこの変位の方向）
・ 被変調波で示される信号点の誤差
さらに、本実施形態では、制御部１５が既述の処理(1)〜(7)を行うことによって好適な時間率ｒｉ、ｒｑを求めている。
・ 上記の被変調波に含まれる搬送波の成分の位相、
・ その位相の変位（またはこの変位の方向）
・ 被変調波で示される信号点の誤差
さらに、本実施形態では、制御部１５が既述の処理(1)〜(7)を行うことによって好適な時間率ｒｉ、ｒｑを求めている。
しかし、これらの好適な時間率ｒｉ、ｒｑは、上記の不平衡の程度を最小とし、あるいは既定の閾値以下に維持する多様な自動制御や適応制御の下で求めらることが可能である。
［第二の実施形態］
図６は、本発明の第二の実施形態の動作フローチャートである。
［第二の実施形態］
図６は、本発明の第二の実施形態の動作フローチャートである。
以下、図１および図６を参照して本発明の第二の実施形態の動作を説明する。
本実施形態の特徴は、時間率ｒｉ、ｒｑをそれぞれ好適な値に設定するために、既述の第一の実施形態において行われる処理(1)〜(7)に代えて行われる下記の処理の手順にある。
制御部１５は、時間率ｒｉ、ｒｑが例えば共に「０」である状態において被変調波に含まれる搬送波の成分のレベルＬをそのレベルＬの初期値として設定し（図６(1))、かつ時間率ｒｉ、ｒｑとして、これらの時間率ｒｉ、ｒｑの値域の範囲で与えられる組み合わせ（ｒｉ、ｒｑ）の全てを順次設定する（図６(2))と共に、個々の組み合わせに対して下記の処理を行う。
(1) 該当する組み合わせとして時間率ｒｉ、ｒｑが設定された時点を始点とする上記の周期Ｔに等しい期間において、被変調波に含まれる搬送波の成分のレベルＬ′を取得する（図６(3))。
(2) そのレベルＬ′が上述したレベルＬを超えている場合には、該当する時間率ｒｉ、ｒｑをそれぞれ「好適な時間率ｒｉｐ、ｒｑｐ」として記憶し、かつこのレベルＬをレベルＬ′に更新する（図６(4))。
本実施形態の特徴は、時間率ｒｉ、ｒｑをそれぞれ好適な値に設定するために、既述の第一の実施形態において行われる処理(1)〜(7)に代えて行われる下記の処理の手順にある。
制御部１５は、時間率ｒｉ、ｒｑが例えば共に「０」である状態において被変調波に含まれる搬送波の成分のレベルＬをそのレベルＬの初期値として設定し（図６(1))、かつ時間率ｒｉ、ｒｑとして、これらの時間率ｒｉ、ｒｑの値域の範囲で与えられる組み合わせ（ｒｉ、ｒｑ）の全てを順次設定する（図６(2))と共に、個々の組み合わせに対して下記の処理を行う。
(1) 該当する組み合わせとして時間率ｒｉ、ｒｑが設定された時点を始点とする上記の周期Ｔに等しい期間において、被変調波に含まれる搬送波の成分のレベルＬ′を取得する（図６(3))。
(2) そのレベルＬ′が上述したレベルＬを超えている場合には、該当する時間率ｒｉ、ｒｑをそれぞれ「好適な時間率ｒｉｐ、ｒｑｐ」として記憶し、かつこのレベルＬをレベルＬ′に更新する（図６(4))。
さらに、制御部１５は、全ての組み合わせについて上記の処理(1)、(2)を完了すると、その時点における「好適な時間率ｒｉｐ、ｒｑｐ」を時間率ｒｉ、ｒｑとしてそれぞれ設定する（図６(5))。
すなわち、本実施形態では、既述の第一の実施形態より単純な手順に基づいて時間率ｒｉ、ｒｑが好適な値に設定され、かつ「Ｄ／Ａ変換器３３ｉ、３３ｑによってＤ／Ａ変換が行われる変調信号Ｉ、Ｑの語長」が拡張されることなく、そのＤ／Ａ変換の精度より高い精度で直交変調の不平衡分が抑圧される。
すなわち、本実施形態では、既述の第一の実施形態より単純な手順に基づいて時間率ｒｉ、ｒｑが好適な値に設定され、かつ「Ｄ／Ａ変換器３３ｉ、３３ｑによってＤ／Ａ変換が行われる変調信号Ｉ、Ｑの語長」が拡張されることなく、そのＤ／Ａ変換の精度より高い精度で直交変調の不平衡分が抑圧される。
したがって、既述の第一の実施形態と同様に、直交変調の特性が安価に高められ、かつ高く維持される。
［第三の実施形態］
図７は、本発明の第三の実施形態を示す図である。
図において、直交変調器３１の出力には被変調波が出力され、その直交変調器３１の第一の入力には、縦属接続された加算器２１i、丸め処理部２２ｉおよびＤ／Ａ変換器（Ｄ／Ａ）３３iを介して変調信号Ｉが入力される。直交変調器３１の第二の入力には縦属接続された加算器２１ｑ、丸め処理部２２ｑおよびＤ／Ａ変換器（Ｄ／Ａ）３３ｑを介して変調信号Ｑが入力され、かつその直交変調器３１の出力、またはこの直交変調器３１の後段に粗接合する結合部１１の出力には縦属接続されたダウンコンバータ１２、Ａ／Ｄ変換器（Ａ／Ｄ）１３、ＦＦＴ部１４および制御部２３が接続される。この制御部２３の出力は、加算器２１ｉ、２１ｑの加算入力に接続される。
［第三の実施形態］
図７は、本発明の第三の実施形態を示す図である。
図において、直交変調器３１の出力には被変調波が出力され、その直交変調器３１の第一の入力には、縦属接続された加算器２１i、丸め処理部２２ｉおよびＤ／Ａ変換器（Ｄ／Ａ）３３iを介して変調信号Ｉが入力される。直交変調器３１の第二の入力には縦属接続された加算器２１ｑ、丸め処理部２２ｑおよびＤ／Ａ変換器（Ｄ／Ａ）３３ｑを介して変調信号Ｑが入力され、かつその直交変調器３１の出力、またはこの直交変調器３１の後段に粗接合する結合部１１の出力には縦属接続されたダウンコンバータ１２、Ａ／Ｄ変換器（Ａ／Ｄ）１３、ＦＦＴ部１４および制御部２３が接続される。この制御部２３の出力は、加算器２１ｉ、２１ｑの加算入力に接続される。
以下、図７を参照して本実施形態の第三の実施形態の動作を説明する。
加算器２１ｉ、２１ｑは、Ｄ／Ａ変換器３３ｉ、３３ｑによって行われるＤ／Ａ変換の語長（ここでは、８ビット長であると仮定する。）より大きな語長（ここでは、１０ビット長であると仮定する。）による加算が可能に構成される。
このような加算器２１ｉ、２１ｑには、変調信号Ｉ、Ｑは、上述したＤ／Ａ変換の語長ではなく、これらの加算器２１ｉ、２１ｑによる加算の対象となる１０ビット長の精度で与えられる。
加算器２１ｉ、２１ｑは、Ｄ／Ａ変換器３３ｉ、３３ｑによって行われるＤ／Ａ変換の語長（ここでは、８ビット長であると仮定する。）より大きな語長（ここでは、１０ビット長であると仮定する。）による加算が可能に構成される。
このような加算器２１ｉ、２１ｑには、変調信号Ｉ、Ｑは、上述したＤ／Ａ変換の語長ではなく、これらの加算器２１ｉ、２１ｑによる加算の対象となる１０ビット長の精度で与えられる。
また、制御部２３は、下記の処理を行う。
(1) 既述の第二の実施形態と同様の処理を行うことによって、被変調波に含まれる搬送波の成分のレベルＬが最小となる値の組み合わせとして、好適な時間率ｒｉ、ｒｑ（ここでは、「００」〜「１１」の４通りの値を個別にとり得ると仮定する。）を求める。
(2) これらの時間率ｒｉｐ、ｒｑｐを個別に示す２ビット長の二進数が下位２ビットに配置され、残りの上位８ビットに「０」がパックされることによって生成されたオフセット値δｉ、δｑを加算器２１ｉ、２１ｑに定常的に与える。
(1) 既述の第二の実施形態と同様の処理を行うことによって、被変調波に含まれる搬送波の成分のレベルＬが最小となる値の組み合わせとして、好適な時間率ｒｉ、ｒｑ（ここでは、「００」〜「１１」の４通りの値を個別にとり得ると仮定する。）を求める。
(2) これらの時間率ｒｉｐ、ｒｑｐを個別に示す２ビット長の二進数が下位２ビットに配置され、残りの上位８ビットに「０」がパックされることによって生成されたオフセット値δｉ、δｑを加算器２１ｉ、２１ｑに定常的に与える。
丸め処理部２２ｉ、２２ｑは、これらの加算器２１ｉ、２１ｑを介してオフセット値δｉ、δｑがそれぞれ重畳されて与えられ、かつ語長が１０ビットである変調信号Ｉ′、Ｑ′の上位８ビットをＤ／Ａ変換器３３ｉ、３３ｑに与える。
すなわち、「変調信号Ｉ、Ｑに対するオフセット値δｉ、δｑの加算」が「Ｄ／Ａ変換器３３ｉ、３３ｑによって行われるＤ／Ａ変換の語長」より大きな語長で行われるので、これらのオフセット値δｉ、δｑが既述の時間率ｒｉｐ、ｒｑｐで時系列の順に変更されなくても、そのＤ／Ａ変換の精度より高い精度によるオフセットの補償が実現される。
すなわち、「変調信号Ｉ、Ｑに対するオフセット値δｉ、δｑの加算」が「Ｄ／Ａ変換器３３ｉ、３３ｑによって行われるＤ／Ａ変換の語長」より大きな語長で行われるので、これらのオフセット値δｉ、δｑが既述の時間率ｒｉｐ、ｒｑｐで時系列の順に変更されなくても、そのＤ／Ａ変換の精度より高い精度によるオフセットの補償が実現される。
また、加算器２１ｉ、２１ｑの語長が増加するが、制御部２３の構成が図１に示す制御部１５の構成より大幅に簡略化される。
したがって、総合的な構成の簡略化が図られ、しかも、既述の第一および第二の実施形態と同様に、直交変調の特性が安価に高められ、かつ高く維持される。
なお、本実施形態は、上述した時間率ｒｉｐ、ｒｑｐが既述の第二の実施形態と同様にして求められ、かつ２ビット長のオフセット値δｉ、δｑとして変調信号Ｉ、Ｑに定常的に加算されることによって、オフセットの補償が実現されている。
したがって、総合的な構成の簡略化が図られ、しかも、既述の第一および第二の実施形態と同様に、直交変調の特性が安価に高められ、かつ高く維持される。
なお、本実施形態は、上述した時間率ｒｉｐ、ｒｑｐが既述の第二の実施形態と同様にして求められ、かつ２ビット長のオフセット値δｉ、δｑとして変調信号Ｉ、Ｑに定常的に加算されることによって、オフセットの補償が実現されている。
しかし、本発明はこのような構成に限定されず、例えば、加算器２１ｉ、２１ｑの加算入力に与えられる１０ビットの内、下位２ビットの値（≠０）が既述の語ｗの値に代わる値として適用され、かつ時間率ｒｉ、ｒｑが第一の実施形態と同様に適用されることによって、加算器２１ｉ、２１ｑにオフセット値δｉ、δｑが与えられることによって、オフセットの精度がさらに高められてもよい。
また、本実施形態では、丸め処理部２２ｉ、２２ｑは、加算器２１ｉ、２１ｑによってオフセット値δｉ、δｑが重畳され、かつ１０ビット長で与えられる変調信号の上位８ビットをＤ／Ａ変換器３３ｉ、３３ｑに与えている。
しかし、これらの丸め処理部２２ｉ、２２ｑによって行われる丸め処理は、このような処理に限定されず、例えば、上記の１０ビットの内、ＬＳＢの上位に隣接する１ビットの値が「１」である場合に、この１０ビットの上位８ビットの値を「１」繰り上げる「四捨五入」の処理であってもよい。
しかし、これらの丸め処理部２２ｉ、２２ｑによって行われる丸め処理は、このような処理に限定されず、例えば、上記の１０ビットの内、ＬＳＢの上位に隣接する１ビットの値が「１」である場合に、この１０ビットの上位８ビットの値を「１」繰り上げる「四捨五入」の処理であってもよい。
さらに、このような「四捨五入」が丸め処理部２２ｉ、２２ｑによって行われる場合にであっても、本実施形態によって補償し切れなかった残留オフセット分の平均値は、例えば、図８に示すように、オフセット値δｉ、δｑの下位２ビットの値が「００」、「０１」、「１０」、「１１」の何れである場合にも、「Ｄ／Ａ変換の精度」（＝１）未満に抑制される。
また、上述した各実施形態では、直交変調器３１は、Ｄ／Ａ変換器３３ｉ、３３ｑを介して与えられ、かつオフセット値δｉ、δｑが重畳された２つの変調信号に応じて搬送波をアナログ領域で直交変調している。
しかし、これらのＤ／Ａ変換器３３ｉ、３３ｑおよび直交変調器３１については、ディジタル信号として入力される変調信号に応じて直交変調を行い、かつアナログ信号として被変調波を出力するならば、このような直交変調を実現する処理がどのような手順に基づいて行われてもよく、かつアナログ領域のディジタル領域との何れで行われてもよい。
しかし、これらのＤ／Ａ変換器３３ｉ、３３ｑおよび直交変調器３１については、ディジタル信号として入力される変調信号に応じて直交変調を行い、かつアナログ信号として被変調波を出力するならば、このような直交変調を実現する処理がどのような手順に基づいて行われてもよく、かつアナログ領域のディジタル領域との何れで行われてもよい。
さらに、上述した各実施形態では、制御部１５、２３は、変調信号Ｉ、Ｑの内容の如何にかかわらず、既述の処理を行っている。
しかし、このような処理については、例えば、「内容やレベルが既知であるパイロット信号等」として変調信号Ｉ、Ｑが与えられる期間に行われることによって、精度が高められてもよい。
しかし、このような処理については、例えば、「内容やレベルが既知であるパイロット信号等」として変調信号Ｉ、Ｑが与えられる期間に行われることによって、精度が高められてもよい。
また、本発明は、上述した各実施形態に限定されるものではなく、本発明の範囲において多様な形態により実施形態が可能であり、かつ構成装置の一部もしくは全てに如何なる改良が施されてもよい。
以下、上述した各実施形態として開示された発明を階層的・多面的に整理し、付記項として列記する。
（付記１） 第一のディジタル変調信号と第二のディジタル変調信号とに、離散的な複数の値をとる第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を搬送波の直交変調に適用する加算手段と、
前記第一のオフセット値および第二のオフセット値が前記離散的な複数の値をそれぞれとる時間軸上の比率を設定する制御手段と
を備えたことを特徴とするオフセット補償回路。
（付記２） 直交変調に用いる第一のディジタル変調信号と第二のディジタル変調信号の少なくとも何れかについてディジタル値を加算する加算手段と、
前記加算手段に対して第１のディジタル値を加算した場合と、第２のディジタル値を加算した場合で、該第１のディジタル値を加算した方が直交変調後の搬送波成分が抑圧される場合に、前記加算手段で加算するディジタル値を該第１のディジタル値と前記第２のディジタル値とを時分割的に所定のパターンで切り替える切り替え手段と
を備えたことを特徴とするオフセット補償回路。
（付記３） 語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を前記語長に丸めて前記直交変調に適用する加算手段を備えた
ことを特徴とするオフセット補償回路。
（付記４） 語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を前記語長に丸めて前記直交変調に適用する加算手段と、
前記第一のオフセット値および前記第二のオフセット値の全ての組み合わせの内、前記直交変調の不平衡の程度が最小となり、または既定の閾値を下回る組み合わせを適用する制御手段と
を備えたことを特徴とするオフセット補償回路。
（付記５） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波のレベルに基づいて前記比率を制御する
ことを特徴とするオフセット補償回路。
（付記６） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとその直交変調の対象となる搬送波のレベルとの比として、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記７） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波の位相またはその位相の変位として、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記８） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波で示される信号点の誤差として、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記９） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとして、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記１０） 前記第１のディジタル値と前記第２ディジタル値は、値が１だけ異なる値であり、
前記切り替え手段は、
前記第２ディジタル値に切り替える時間を分散させた
ことを特徴とする付記２記載のオフセット補償回路。
以下、上述した各実施形態として開示された発明を階層的・多面的に整理し、付記項として列記する。
（付記１） 第一のディジタル変調信号と第二のディジタル変調信号とに、離散的な複数の値をとる第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を搬送波の直交変調に適用する加算手段と、
前記第一のオフセット値および第二のオフセット値が前記離散的な複数の値をそれぞれとる時間軸上の比率を設定する制御手段と
を備えたことを特徴とするオフセット補償回路。
（付記２） 直交変調に用いる第一のディジタル変調信号と第二のディジタル変調信号の少なくとも何れかについてディジタル値を加算する加算手段と、
前記加算手段に対して第１のディジタル値を加算した場合と、第２のディジタル値を加算した場合で、該第１のディジタル値を加算した方が直交変調後の搬送波成分が抑圧される場合に、前記加算手段で加算するディジタル値を該第１のディジタル値と前記第２のディジタル値とを時分割的に所定のパターンで切り替える切り替え手段と
を備えたことを特徴とするオフセット補償回路。
（付記３） 語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を前記語長に丸めて前記直交変調に適用する加算手段を備えた
ことを特徴とするオフセット補償回路。
（付記４） 語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を前記語長に丸めて前記直交変調に適用する加算手段と、
前記第一のオフセット値および前記第二のオフセット値の全ての組み合わせの内、前記直交変調の不平衡の程度が最小となり、または既定の閾値を下回る組み合わせを適用する制御手段と
を備えたことを特徴とするオフセット補償回路。
（付記５） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波のレベルに基づいて前記比率を制御する
ことを特徴とするオフセット補償回路。
（付記６） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとその直交変調の対象となる搬送波のレベルとの比として、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記７） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波の位相またはその位相の変位として、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記８） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波で示される信号点の誤差として、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記９） 付記１に記載のオフセット補償回路において、
前記制御手段は、
前記直交変調に基づいて生成された被変調波に含まれる搬送波のレベルとして、前記直交変調の不平衡の程度を識別する
ことを特徴とするオフセット補償回路。
（付記１０） 前記第１のディジタル値と前記第２ディジタル値は、値が１だけ異なる値であり、
前記切り替え手段は、
前記第２ディジタル値に切り替える時間を分散させた
ことを特徴とする付記２記載のオフセット補償回路。
１１ 結合部
１２ ダウンコンバータ
１３ Ａ／Ｄ変換器（Ａ／Ｄ）
１４ ＦＦＴ部
１５，２３ 制御部
２１ｉ、２１ｑ，３２ｉ，３２ｑ，４１ｉ，４１ｑ 加算器
２２ｉ、２２ｑ 丸め処理部
３１ 直交変調器
３３ｉ，３３ｑ Ｄ／Ａ変換器（Ｄ／Ａ）
１２ ダウンコンバータ
１３ Ａ／Ｄ変換器（Ａ／Ｄ）
１４ ＦＦＴ部
１５，２３ 制御部
２１ｉ、２１ｑ，３２ｉ，３２ｑ，４１ｉ，４１ｑ 加算器
２２ｉ、２２ｑ 丸め処理部
３１ 直交変調器
３３ｉ，３３ｑ Ｄ／Ａ変換器（Ｄ／Ａ）
Claims (4)
- 直交変調に用いる第一のディジタル変調信号と第二のディジタル変調信号の少なくとも何れかについてディジタル値を加算する加算手段と、
直交変調後の搬送波成分が抑圧される方向に、前記加算手段で加算するディジタル値を第１のディジタル値と第２のディジタル値とを時分割的に所定のパターンで切り替える切り替え手段と
を備えたことを特徴とするオフセット補償回路。 - 語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を前記適用される語長に丸めて前記直交変調に適用する加算手段を備えた
ことを特徴とするオフセット補償回路。 - 語長が搬送波の直交変調に適用される語長より大きい第一のディジタル変調信号と第二のディジタル変調信号とに、第一のオフセット値および第二のオフセット値をそれぞれ加算し、これらの加算の結果を前記適用される語長に丸めて前記直交変調に適用する加算手段と、
前記第一のオフセット値および前記第二のオフセット値の全ての組み合わせの内、前記直交変調の不平衡の程度が最小となり、または既定の閾値を下回る組み合わせを適用する制御手段と
を備えたことを特徴とするオフセット補償回路。 - 前記第１のディジタル値と前記第２ディジタル値は、値が１だけ異なる値であり、
前記切り替え手段は、
前記第２ディジタル値に切り替える時間を分散させた
ことを特徴とする請求項１記載のオフセット補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004207415A JP4430473B2 (ja) | 2004-07-14 | 2004-07-14 | オフセット補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004207415A JP4430473B2 (ja) | 2004-07-14 | 2004-07-14 | オフセット補償回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006033270A JP2006033270A (ja) | 2006-02-02 |
| JP2006033270A5 JP2006033270A5 (ja) | 2007-07-26 |
| JP4430473B2 true JP4430473B2 (ja) | 2010-03-10 |
Family
ID=35899111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004207415A Expired - Fee Related JP4430473B2 (ja) | 2004-07-14 | 2004-07-14 | オフセット補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4430473B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4803379B2 (ja) * | 2006-11-09 | 2011-10-26 | 日本電気株式会社 | 直交変調器を備えた無線送信装置 |
| TWI544814B (zh) | 2013-11-01 | 2016-08-01 | 聯詠科技股份有限公司 | 載波頻率偏移校正方法與載波頻率偏移校正系統 |
-
2004
- 2004-07-14 JP JP2004207415A patent/JP4430473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006033270A (ja) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5365516B2 (ja) | 信号処理装置及び信号処理方法 | |
| JP4918927B2 (ja) | 信号処理回路 | |
| EP1729420B1 (en) | Analog-to-digital converter device of improved time interleaving type, and high-speed signal processing system using the device | |
| JP3643253B2 (ja) | ディザを利用する多段アナログ−デジタル変換器 | |
| CN101595643B (zh) | 数字模拟转换器和用于校准该数字模拟转换器的方法 | |
| US6667703B1 (en) | Matching calibration for digital-to-analog converters | |
| JP5195427B2 (ja) | 信号処理回路および信号処理方法 | |
| JPH09199961A (ja) | Ａｇｃ装置 | |
| JP4451486B2 (ja) | アナログ／デジタル変換装置およびデジタル／アナログ変換装置 | |
| US8378870B1 (en) | Mismatch shaping for DAC | |
| US20060007029A1 (en) | D/A conversion apparatus with offset compensation function and offset compensation method for a D/A conversion apparatus | |
| JP3752237B2 (ja) | Ａ／ｄ変換装置 | |
| JP2010093683A (ja) | デジタルアナログ変換回路とその出力データの補正方法 | |
| JP4430473B2 (ja) | オフセット補償回路 | |
| US7991057B2 (en) | Apparatus and method for generating ranging pseudo noise code | |
| US5886584A (en) | Method and apparatus for adjusting modulation accuracy of an orthogonal modulation | |
| JPH10150363A (ja) | ディジタルプログラマブル移相器及びこのような移相器を用いるａ／ｄ変換器 | |
| US6317457B1 (en) | Pulse density modulator | |
| JP2009060174A (ja) | 無線装置、無線回路および無線回路制御方法 | |
| JP2013175801A (ja) | 無線受信装置 | |
| JP6512092B2 (ja) | 周波数特性補正回路 | |
| US20230171143A1 (en) | Correction circuit and correction method | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| JP2707797B2 (ja) | 直交変調装置 | |
| JP4803379B2 (ja) | 直交変調器を備えた無線送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4430473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |