JP6512092B2 - 周波数特性補正回路 - Google Patents
周波数特性補正回路 Download PDFInfo
- Publication number
- JP6512092B2 JP6512092B2 JP2015251327A JP2015251327A JP6512092B2 JP 6512092 B2 JP6512092 B2 JP 6512092B2 JP 2015251327 A JP2015251327 A JP 2015251327A JP 2015251327 A JP2015251327 A JP 2015251327A JP 6512092 B2 JP6512092 B2 JP 6512092B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- characteristic
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 claims description 91
- 238000001228 spectrum Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 15
- 239000000284 extract Substances 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 230000010355 oscillation Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- AWNBSWDIOCXWJW-WTOYTKOKSA-N (2r)-n-[(2s)-1-[[(2s)-1-(2-aminoethylamino)-1-oxopropan-2-yl]amino]-3-naphthalen-2-yl-1-oxopropan-2-yl]-n'-hydroxy-2-(2-methylpropyl)butanediamide Chemical compound C1=CC=CC2=CC(C[C@H](NC(=O)[C@@H](CC(=O)NO)CC(C)C)C(=O)N[C@@H](C)C(=O)NCCN)=CC=C21 AWNBSWDIOCXWJW-WTOYTKOKSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Transmitters (AREA)
- Circuits Of Receivers In General (AREA)
- Analogue/Digital Conversion (AREA)
Description
例えば、特許文献1には、マルチキャリア信号源を用いてアナログ回路の周波数特性を推定し、推定後の周波数特性から補正特性を算出する周波数特性補正送信機が述べられている。
図1は、この発明の実施の形態1に係る周波数特性補正回路の一構成例を示す構成図である。
本周波数特性補正回路は、入力端子1、出力端子2、マルチトーン信号源3、スイッチ4、D/A(Digital to Analog Converter)変換器5、高周波増幅器6、A/D(Analog to Digital Converter)変換器7、FFT回路8(フーリエ変換部の一例)、周波数偏差計算回路9、補正特性計算回路10、タップ係数計算回路11、及び周波数偏差補正回路12を備える。本実施の形態では、アナログ回路として高周波増幅器6を用いている。また、高周波増幅器6以外の回路は、理想的な周波数特性を持ち、振幅及び位相の周波数偏差はないものとする。
図2の縦軸は、振幅または位相であり、横軸は周波数である。マルチトーン信号を構成する各周波数の信号は、同一の振幅値かつ同一の位相値である。以下、振幅を例に説明するが、位相であっても原理は同じである。
縦軸は、振幅であり、横軸は周波数である。マルチトーン信号源3が出力するマルチトーン信号は、周波数に対して同一の振幅値かつ同一の位相値であるが、高周波増幅器6は、周波数特性を有するため、高周波増幅器6が増幅したマルチトーン信号は、図3に示すような周波数特性を持つ。高周波増幅器6は、増幅したマルチトーン信号を出力端子2及びA/D変換器7に出力する。
まず、ステップS101において、周波数偏差計算回路9は、入力された周波数スペクトラム信号から基準となる信号を1つ抽出する。例えば、基準となる信号として、中心周波数の信号または各トーン信号の振幅の平均値に最も近い振幅をもつ信号を選択する。ここでは、周波数f7の信号を基準信号とする。抽出する基準信号は、f7でなくても良いが、マルチトーン信号源3が生成した信号の周波数(f1〜f16)に対応するものから選ぶ必要がある。
図5の縦軸は、ΔGnであり、横軸は周波数である。図5に示すように、周波数偏差計算回路9は、f7の信号で全ての信号を規格化し、高周波増幅器6の周波数偏差を求める。このように、ある1つの信号に対して全ての信号を規格化することで、周波数偏差は1付近の値なる。これにより、周波数偏差の逆特性に対応するタップ係数を求める際、その値が1に近い値となるため、例えばFIRフィルタをFPGA等で実現した場合、丸め誤差を小さくすることができる。FPGAでは、一般的に固定小数点で計算を行うため、周波数偏差が、小数点が置かれる桁に対して大きな値であったり、小さな値であったりすると、演算の際に丸め誤差が大きくなるからである。
まず、ステップS201において、補正特性計算回路10は、式(8)から高周波増幅器6の群遅延τgdを求める。なお、ここでは、群遅延τgdを求める際に、Cn+1、Cn、fn+1、fn(n=7)を用いたが、nは1〜15のどの値でも良い。また、Cn−1、Cn、fn−1、fnからτgdを求めても良く、その場合、n=2〜16のどの値でも良い。
次に、ステップS202において、補正特性計算回路10は、周波数偏差補正回路12により高周波増幅器6の周波数特性を補正した後の信号に対する群遅延特性を仮定する。具体的には、式(9)から、周波数偏差補正回路12の群遅延と高周波増幅器6の群遅延とを合わせた群遅延τgd_compを求める。式(9)において、(N−1)/(2Fs)は、後述するが、周波数偏差補正回路12を構成するトランスバーサル型FIRフィルタの群遅延であり、τgdは高周波増幅器6の群遅延である。Nは、FIRフィルタのタップ数であり、Fsは、FIRフィルタのサンプリング周波数である。
次に、ステップS203において、補正特性計算回路10は、補正後の信号特性、つまり周波数偏差のない理想的な信号特性を求める。具体的には、式(10)からLnを求める。Lnは、周波数偏差のない理想的な信号である。そして、補正特性計算回路10は、理想的な信号特性Lnを高周波増幅器6の周波数特性を表すCn,7で除算することにより、高周波増幅器6の周波数特性を補正する逆特性を求める。具体的には、式(11)から補正特性Cn_comp,nを計算する。補正特性計算回路10は、Cn_comp,nをタップ係数計算回路11に出力し、処理を終了する。
図7の縦軸は、Cn_comp,nであり、横軸は、周波数である。図7の周波数特性は、高周波増幅器6に対する補正特性、つまり高周波増幅器6の周波数特性に対する逆特性となっている。図5に示した周波数特性と図7に示した周波数特性とを乗算すると、振幅偏差または位相偏差のない周波数特性が得られる。
周波数偏差補正回路12は、タップ数Nのトランスバーサル型FIRフィルタで構成されている。 周波数偏差補正回路12は、入力端子120、遅延器121a〜121o、乗算器122a〜122n、加算器123、出力端子124を備える。
入力端子120は、遅延器121aおよび乗算器122aに接続され、遅延器121aの出力端子は、遅延器121b及び乗算器122bに接続される。遅延器121aと同様に、遅延器121bの出力端子は、遅延器121c及び乗算器122cに接続される。遅延器121c以下についても、遅延器121a及び遅延器121bと同様に、次の遅延器及び乗算器に接続される。以上のように、周波数偏差補正回路12は、はしご形の回路構成となっており、乗算器122a〜122nの出力端子は、加算器123に接続される。乗算器122への入力係数TAPnはタップ係数と呼ばれる重み付け係数であり、このタップ係数によりFIRフィルタの周波数特性が一意に定まる。
実施の形態2は、D/A変換器5及びA/D変換器7が周波数特性を有していても、高周波増幅器6の周波数特性を求めることができる構成についての実施の形態である。
図9において図1と同一の符号は、同一または相当の部分を示している。実施の形態2では、D/A変換器5の後段にスイッチ13を設け、A/D変換器7の前段にスイッチ14を設けている点が実施の形態1と異なる。
本実施の形態では、D/A変換器5、A/D変換器7、及び高周波増幅器6が周波数偏差を有し、その他の素子は、理想的な周波数特性を有し、周波数偏差はないものとする。
この場合、周波数偏差計算回路9は、A/D変換器7を介して得られた入力信号から式(14)で与えられる周波数特性H1を計算する。ここで、H1=CH1,n,7(n=1・・・16)であり、CH1,n,7は、H1の各周波数要素を意味し、式(5)のCn,7に対応する。
周波数偏差補正回路12は、式(14)の周波数特性を補正するために、送信信号に対して、式(15)に示す周波数特性Hcomp1を付加する。式(15)は、式(14)の逆特性(逆周波数特性)である。HDA −1は、D/A変換器5の逆特性であり、HAMP −1は、高周波増幅器6の逆特性であり、HAD −1は、A/D変換器7の逆特性である。
Claims (5)
- 設定精度の範囲内で振幅または位相の少なくとも一方が等しいマルチトーン信号を出力する信号源と、
前記マルチトーン信号及び入力信号が入力されるアナログ回路と、
前記アナログ回路の出力信号をフーリエ変換し、周波数スペクトラムを算出するフーリエ変換部と、
前記フーリエ変換部が算出した前記周波数スペクトラムから1つの信号を基準信号として抽出し、前記基準信号で前記周波数スペクトラムを規格化し、前記周波数スペクトラムの周波数偏差を求める周波数偏差計算回路と、
前記周波数偏差計算回路が算出した前記周波数偏差の逆特性を算出する補正特性計算回路と、
前記入力信号に前記補正特性計算回路が算出した前記逆特性を与える周波数偏差補正回路と、
を備え、
前記アナログ回路は、前記信号源が出力する前記マルチトーン信号と前記周波数偏差補正回路を通過した前記入力信号とが切り替えられて入力される
ことを特徴とする周波数特性補正回路。 - 前記補正特性計算回路が算出した前記逆特性は、前記周波数偏差補正回路の群遅延を有することを特徴とする請求項1に記載の周波数特性補正回路。
- 前記マルチトーン信号はディジタル信号であって、
前記マルチトーン信号をアナログ信号に変換し、前記アナログ回路に出力するデジタルアナログ変換器と、
前記アナログ回路が出力した前記マルチトーン信号をディジタル信号に変換し、前記フーリエ変換部に出力するアナログデジタル変換器と、
前記デジタルアナログ変換器の出力端子と前記アナログ回路の入力端子との間に設けられ、切り替え端子を有し、前記アナログデジタル変換器の接続先を前記アナログ回路または前記切り替え端子に切り替える第1のスイッチと、
前記アナログ回路の出力端子と前記アナログデジタル変換器の入力端子との間に設けられ、前記アナログデジタル変換器の接続先を前記第1のスイッチの前記切り替え端子または前記アナログ回路に切り替える第2のスイッチと、
を備えたことを特徴とする請求項1に記載の周波数特性補正回路。 - 前記補正特性計算回路が算出した逆特性を用いて、デジタルフィルタのタップ係数を算出するタップ係数計算回路と
を備え
前記周波数偏差補正回路は、デジタルフィルタであって、前記タップ係数計算回路が算出した前記タップ係数を用いて前記入力信号に前記補正特性計算回路が算出した逆特性を与えることを特徴とする請求項2に記載の周波数特性補正回路。 - 信号源が設定精度の範囲内で振幅または位相の少なくとも一方が等しいマルチトーン信号を出力するステップと、
フーリエ変換部が前記マルチトーン信号及び入力信号が入力されるアナログ回路の出力信号をフーリエ変換し、周波数スペクトラムを算出するステップと、
周波数偏差計算回路が前記周波数スペクトラムから1つの信号を基準信号として抽出し、前記基準信号で前記周波数スペクトラムを規格化し、前記周波数スペクトラムの周波数偏差を求めるステップと、
補正特性計算回路が前記周波数偏差の逆特性を算出するステップと、
周波数偏差補正回路が前記入力信号に前記逆特性を与えるステップと、
を有し、
前記アナログ回路は、前記信号源が出力する前記マルチトーン信号と前記周波数偏差補正回路を通過した前記入力信号とが切り替えられて入力される
ことを特徴とする周波数特性補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015251327A JP6512092B2 (ja) | 2015-12-24 | 2015-12-24 | 周波数特性補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015251327A JP6512092B2 (ja) | 2015-12-24 | 2015-12-24 | 周波数特性補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017118300A JP2017118300A (ja) | 2017-06-29 |
JP6512092B2 true JP6512092B2 (ja) | 2019-05-15 |
Family
ID=59232169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015251327A Active JP6512092B2 (ja) | 2015-12-24 | 2015-12-24 | 周波数特性補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6512092B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113358928B (zh) * | 2021-06-02 | 2023-06-16 | 北京四方继保工程技术有限公司 | 一种基于频率测量的差分dft幅值修正算法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10197576A (ja) * | 1997-01-07 | 1998-07-31 | Anritsu Corp | 周波数特性測定方法および装置 |
JP2012244294A (ja) * | 2011-05-17 | 2012-12-10 | Mitsubishi Electric Corp | 周波数特性補正送信機 |
-
2015
- 2015-12-24 JP JP2015251327A patent/JP6512092B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017118300A (ja) | 2017-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394415B2 (en) | Time-interleaved analog-to-digital converter and high speed signal processing system using the same | |
US6570514B1 (en) | Linearity error compensator | |
JP4498184B2 (ja) | 直線性補償回路 | |
KR102500150B1 (ko) | 낮은 복잡성의 주파수 의존형 iq 불균형 보상을 위한 방법 및 장치 | |
JP4774953B2 (ja) | 時間インターリーブad変換器 | |
US11476809B2 (en) | Polyphase digital signal predistortion in radio transmitter | |
US8410843B2 (en) | Polyphase nonlinear digital predistortion | |
US9007251B2 (en) | Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal | |
Centurelli et al. | Efficient digital background calibration of time-interleaved pipeline analog-to-digital converters | |
JPH02182060A (ja) | 変調装置 | |
KR101255561B1 (ko) | 멱급수형 디지털 프리디스토터와 그 왜곡 보상 제어 방법 | |
TW200814656A (en) | Transmitters and methods of compensating for one or more errors in a transmitter | |
US8842033B1 (en) | Dynamic linearity corrector for digital-to-analog converters | |
CN102163972A (zh) | 对adc中非线性的修正 | |
US20070259631A1 (en) | Radio Transmitter and a Method of Operating a Radio Transmitter | |
JP3752237B2 (ja) | A/d変換装置 | |
JP6512092B2 (ja) | 周波数特性補正回路 | |
JP2015159420A (ja) | 非線形歪み検出装置及び歪み補償電力増幅器 | |
US8045937B2 (en) | Digital phase feedback for determining phase distortion | |
JPWO2018230112A1 (ja) | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム | |
JP5793100B2 (ja) | 歪補償回路及び歪補償方法 | |
US11626897B2 (en) | Transmitter circuit, compensation value calibration device and method for calibrating IQ imbalance compensation values | |
JP5686752B2 (ja) | 逆フィルタ回路 | |
CN109412709B (zh) | 信号收发装置与其校正方法 | |
Macleod | Reduced-bias complex adaptive notch filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6512092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |