JPWO2018230112A1 - Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム - Google Patents
Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム Download PDFInfo
- Publication number
- JPWO2018230112A1 JPWO2018230112A1 JP2019525123A JP2019525123A JPWO2018230112A1 JP WO2018230112 A1 JPWO2018230112 A1 JP WO2018230112A1 JP 2019525123 A JP2019525123 A JP 2019525123A JP 2019525123 A JP2019525123 A JP 2019525123A JP WO2018230112 A1 JPWO2018230112 A1 JP WO2018230112A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- filter
- adder
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmitters (AREA)
Abstract
ΔΣ変調器は、周波数の異なる複数のＲＦ信号を加算する第１加算器と、ループフィルタと、第２加算器と、量子化器と、差分器と、歪補償器とを備えている。ループフィルタは、複数のＲＦ信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含む。歪補償器は、補償信号をフィルタ回路の入力へ付加する信号付加部を備えている。
Description
本発明は、ΔΣ変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラムに関するものである。
本出願は、２０１７年６月１３日出願の日本出願第２０１７−１１６２１７号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
本出願は、２０１７年６月１３日出願の日本出願第２０１７−１１６２１７号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
特許文献１には、周波数の異なる複数の信号を含む出力信号を出力することができるΔΣ変調器が記載されている。
このΔΣ変調器は、周波数の異なる複数の入力信号が与えられる複数の入力ポートと、前記複数の入力ポートそれぞれに対応して設けられた複数のループフィルタと、複数の前記ループフィルタの出力を加算する加算器とを備えている。
このΔΣ変調器は、周波数の異なる複数の入力信号が与えられる複数の入力ポートと、前記複数の入力ポートそれぞれに対応して設けられた複数のループフィルタと、複数の前記ループフィルタの出力を加算する加算器とを備えている。
和保 孝雄、安田 明 監訳（原著者 Ｒｉｃｈａｒｄ Ｓｃｈｒｅｉｅｒ， Ｇａｂｏｒ Ｃ． Ｔｅｍｅｓ）、「ΔΣ型アナログ／デジタル変換器入門」、丸善株式会社、２００７ ｐ８８−９９
一実施形態であるΔΣ変調器は、
周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
また、一実施形態である送信機は、上述のΔΣ変調器と、前記量子化器の出力が与えられる送信部と、を備えている。
また、一実施形態である半導体集積回路は、周波数の異なる複数の入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
また、一実施形態である歪補償方法は、周波数の異なる複数の入力信号に対して行うΔΣ変調の歪補償方法であって、前記複数の入力信号を加算する第１加算ステップと、前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記ループフィルタへ出力する差分ステップと、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する複数の補償信号を生成する生成ステップと、を含み、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記複数の補償ステップは、前記補償信号を前記フィルタ回路の入力へ付加する信号付加ステップを含む。
また、一実施形態であるシステムは、プログラム可能な集積回路と、前記集積回路の回路構成に関する回路構成情報を前記集積回路に与え、前記回路構成情報に従って前記集積回路に回路を構成させる制御部と、を備えたシステムであって、前記回路構成情報によって構成される前記回路は、周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えているシステムである。
また、一実施形態であるコンピュータプログラムは、周波数の異なる複数の入力信号を表すデータに対して行うΔΣ変調の歪補償処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに前記複数の入力信号を加算する第１加算ステップと、前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記ループフィルタへ出力する差分ステップと、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する複数の補償信号を生成する生成ステップと、を含む処理を実行させるコンピュータプログラムであり、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記複数の補償ステップは、前記補償信号を前記フィルタ回路の入力へ付加する信号付加ステップを含むコンピュータプログラムである。
［本開示が解決しようとする課題］
上記ΔΣ変調器は、複数の入力ポートそれぞれに対応して複数のループフィルタを備えている。このため、例えば、いずれか一方の入力ポートに入力信号が与えられない場合、入力信号が与えられなかった入力ポートに対応するループフィルタの機能が発揮されず、無駄な構成となってしまうことがあり、適切に対応することができなかった。
上記ΔΣ変調器は、複数の入力ポートそれぞれに対応して複数のループフィルタを備えている。このため、例えば、いずれか一方の入力ポートに入力信号が与えられない場合、入力信号が与えられなかった入力ポートに対応するループフィルタの機能が発揮されず、無駄な構成となってしまうことがあり、適切に対応することができなかった。
これに対して、ループフィルタを前記複数の入力信号に対応する複数のフィルタで構成し、前記複数の入力信号同士を加算した加算信号をループフィルタに与えることで、周波数の異なる複数の信号を含む出力信号を出力可能なΔΣ変調器を得ることが考えられる。
このようなΔΣ変調器では、複数の入力信号の内のいずれかの入力信号が与えられなかったとしても、他の与えられた入力信号についてはループフィルタに与えられる。この結果、ループフィルタの設定の変更等によって適切に対応することができる。
このようなΔΣ変調器では、複数の入力信号の内のいずれかの入力信号が与えられなかったとしても、他の与えられた入力信号についてはループフィルタに与えられる。この結果、ループフィルタの設定の変更等によって適切に対応することができる。
ところで、ΔΣ変調器が生成する量子化データは、所定の周波数において、ＲＦ信号などのアナログ信号成分を含む。このアナログ信号成分は、ΔΣ変調に起因する歪を有する場合がある。このような歪は、アナログ信号の信号特性を劣化させる。
特許文献２には、ΔΣ変調器の出力のフィードバック信号をループフィルタに与えるための経路に歪を補償するための補償信号を与え、量子化データに対応したパルス列の周波数成分の内、所要の周波数成分に生じる歪を補償することが開示されている。
特許文献２によるΔΣ変調器の出力に対する歪補償は、所要の周波数に対応するループフィルタに与えられるフィードバック信号に対して、所要の周波数に対応する補償信号を与える必要がある。
このため、複数のフィルタで構成されたループフィルタに複数の入力信号を含む加算信号を与えることで量子化データを出力するΔΣ変調器においては、ループフィルタに与えられる入力及びフィードバック信号が複数のアナログ信号成分を含んでいるため、特許文献２に開示されている歪補償を適用することができない。
このため、複数のフィルタで構成されたループフィルタに複数の入力信号を含む加算信号を与えることで量子化データを出力するΔΣ変調器においては、ループフィルタに与えられる入力及びフィードバック信号が複数のアナログ信号成分を含んでいるため、特許文献２に開示されている歪補償を適用することができない。
本開示はこのような事情に鑑みてなされたものであり、複数のフィルタで構成されたループフィルタを有するΔΣ変調器の出力の歪補償を行うことができる技術の提供を目的とする。
［本開示の効果］
本開示によれば、複数のフィルタで構成されたループフィルタを有するΔΣ変調器の出力の歪補償を行うことができる。
本開示によれば、複数のフィルタで構成されたループフィルタを有するΔΣ変調器の出力の歪補償を行うことができる。
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
［実施形態の概要］
（１）一実施形態であるΔΣ変調器は、周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
［実施形態の概要］
（１）一実施形態であるΔΣ変調器は、周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
上記構成のΔΣ変調器によれば、補償器が、補償信号をフィルタ回路の入力へ付加する信号付加部を備えているので、例えば、複数の入力信号の周波数に応じて複数のフィルタ回路の通過帯域が設定されている場合、フィルタ回路に対して、対応する入力信号の周波数が同じ補償信号を与えることができる。
これにより、補償信号を複数のフィルタ回路に対して適切に与えることができ、複数のフィルタ回路で構成されたループフィルタを有するΔΣ変調器の出力に対する歪補償を行うことができる。
これにより、補償信号を複数のフィルタ回路に対して適切に与えることができ、複数のフィルタ回路で構成されたループフィルタを有するΔΣ変調器の出力に対する歪補償を行うことができる。
（２）上記ΔΣ変調器において、前記補償信号は、前記複数の入力信号のうち自補償信号に対応する入力信号以外の他の入力信号の周波数成分を含んでいてもよい。
この場合、複数の入力信号の周波数に応じて複数のフィルタ回路の通過帯域が設定されていれば、フィルタ回路に与えられる補償信号は、当該補償信号が歪補償の対象としている周波数成分の帯域に制限される。この結果、補償信号が、複数の入力信号のうち自補償信号に対応する入力信号以外の他の入力信号の周波数成分を含んでいたとしても、補償信号同士の相互干渉が抑制され、適切に歪補償を行うことができる。
この場合、複数の入力信号の周波数に応じて複数のフィルタ回路の通過帯域が設定されていれば、フィルタ回路に与えられる補償信号は、当該補償信号が歪補償の対象としている周波数成分の帯域に制限される。この結果、補償信号が、複数の入力信号のうち自補償信号に対応する入力信号以外の他の入力信号の周波数成分を含んでいたとしても、補償信号同士の相互干渉が抑制され、適切に歪補償を行うことができる。
（３）また、上記ΔΣ変調器において、前記信号付加部に与えられる前記補償信号に対応する入力信号の周波数近傍が通過帯域とされている帯域通過フィルタが、前記補償器と、前記信号付加部との間に設けられていてもよい。
この場合、補償信号は、帯域通過フィルタによって、歪を補償する対象の周波数成分の帯域に制限される。この結果、補償信号が、複数の入力信号のうち自補償信号に対応する入力信号以外の他の入力信号の周波数成分を含んでいたとしても、相互に影響を与えることはない。
この場合、補償信号は、帯域通過フィルタによって、歪を補償する対象の周波数成分の帯域に制限される。この結果、補償信号が、複数の入力信号のうち自補償信号に対応する入力信号以外の他の入力信号の周波数成分を含んでいたとしても、相互に影響を与えることはない。
（４）また、上記ΔΣ変調器において、複数の前記フィルタ回路は並列に接続されていることが好ましい。
（５）また、上記ΔΣ変調器において、複数の前記フィルタ回路は直列に接続されていてもよい。
（６）また、一実施形態である送信機は、上記（１）に記載のΔΣ変調器と、前記量子化器の出力が与えられる送信部と、を備えている。
（７）また、一実施形態である半導体集積回路は、周波数の異なる複数の入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
（８）また、一実施形態である歪補償方法は、周波数の異なる複数の入力信号に対して行うΔΣ変調の歪補償方法であって、前記複数の入力信号を加算する第１加算ステップと、前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記ループフィルタへ出力する差分ステップと、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する生成ステップと、を含み、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記複数の補償ステップは、前記補償信号を前記フィルタ回路の入力へ付加する信号付加ステップを含む。
（９）また、一実施形態であるシステムは、プログラム可能な集積回路と、前記集積回路の回路構成に関する回路構成情報を前記集積回路に与え、前記回路構成情報に従って前記集積回路に回路を構成させる制御部と、を備えたシステムであって、前記回路構成情報によって構成される前記回路は、周波数の異なる複数の入力信号を加算する第１加算器と、ループフィルタと、前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、前記第２加算器の出力に基づいて量子化データを生成する量子化器と、前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている。
（１０）また、一実施形態であるコンピュータプログラムは、周波数の異なる複数の入力信号を表すデータに対して行うΔΣ変調の歪補償処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに前記複数の入力信号を加算する第１加算ステップと、前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記ループフィルタへ出力する差分ステップと、前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する生成ステップと、を含む処理を実行させるコンピュータプログラムであり、前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、前記複数の補償ステップは、前記補償信号を前記フィルタ回路の入力へ付加する信号付加ステップを含むコンピュータプログラムである。
［実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔第１実施形態について〕
〔送信機の構成〕
図１は、送信機の一例を示すブロック図である。
図１中、送信機１００は、複数の直交変調部（一次変調器）１０２，１０３と、ΔΣ変調器（二次変調器）１とを備えている。
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
〔第１実施形態について〕
〔送信機の構成〕
図１は、送信機の一例を示すブロック図である。
図１中、送信機１００は、複数の直交変調部（一次変調器）１０２，１０３と、ΔΣ変調器（二次変調器）１とを備えている。
複数の直交変調部１０２，１０３は、それぞれ、デジタルデータとされたベースバンド信号に対して、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。直交変調部１０２，１０３は、ベースバンド信号Ｉ１，Ｑ１，Ｉ２，Ｑ２に対して、一次変調として直交変調を行う。
直交変調部１０２，１０３は、ベースバンド信号に対して直交変調及びアップコンバート等を行い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をデジタルデータとして出力する。
ＲＦ信号は、無線波として空間に放射される信号であり、例えば、移動体通信や放送サービスに用いられる信号である。
直交変調部１０２，１０３は、ベースバンド信号に対して直交変調及びアップコンバート等を行い、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号をデジタルデータとして出力する。
ＲＦ信号は、無線波として空間に放射される信号であり、例えば、移動体通信や放送サービスに用いられる信号である。
直交変調部１０２，１０３は、互いに異なる無線周波数のＲＦ信号Ｕ１，Ｕ２を出力するように構成されている。複数のＲＦ信号Ｕ１，Ｕ２は、ΔΣ変調器１への入力信号となる。
ΔΣ変調器１は、複数のＲＦ信号（入力信号）Ｕ１，Ｕ２に対して、二次変調としてΔΣ変調を行い、複数のＲＦ信号Ｕ１，Ｕ２を含むパルス信号（量子化データ）を出力することができる。
ΔΣ変調器１が出力するパルス信号は、当該パルス信号の周波数帯域のうち複数のＲＦ信号Ｕ１，Ｕ２それぞれの周波数に対応する周波数帯域にアナログ信号としてのＲＦ信号Ｕ１，Ｕ２を周波数成分として含んでいる。
ΔΣ変調器１が出力するパルス信号は、当該パルス信号の周波数帯域のうち複数のＲＦ信号Ｕ１，Ｕ２それぞれの周波数に対応する周波数帯域にアナログ信号としてのＲＦ信号Ｕ１，Ｕ２を周波数成分として含んでいる。
ΔΣ変調器１の出力信号は、伝送路１０４を介して、アナログフィルタである第１バンドバスフィルタ１０５、及び第２バンドパスフィルタ１０６に与えられる。
本実施形態の送信機１００は、ΔΣ変調器１の出力信号であるパルス信号を送信信号として送信する。
本実施形態の送信機１００は、ΔΣ変調器１の出力信号であるパルス信号を送信信号として送信する。
バンドパスフィルタ１０５，１０６は、両ＲＦ信号Ｕ１，Ｕ２に対応して設けられている。第１バンドパスフィルタ１０５は、ＲＦ信号Ｕ１を通過させる通過帯域を持つ。また、第２バンドパスフィルタ１０６は、ＲＦ信号Ｕ２を通過させる通過帯域を持つ。
ΔΣ変調器１が出力するパルス信号が第１バンドパスフィルタ１０５に与えられると、第１バンドパスフィルタ１０５は、パルス信号からＲＦ信号Ｕ１の帯域外の周波数成分（雑音成分等）が除去された信号を出力する。よって、第１バンドパスフィルタ１０５は、ＲＦ信号Ｕ１を出力する。
ΔΣ変調器１が出力するパルス信号が第２バンドパスフィルタ１０６に与えられると、第２バンドパスフィルタ１０６は、パルス信号からＲＦ信号Ｕ２の帯域外の周波数成分が除去された信号を出力する。よって、第２バンドパスフィルタ１０６は、ＲＦ信号Ｕ２を出力する。
これらＲＦ信号Ｕ１及びＲＦ信号Ｕ２は、増幅器等に与えられ、無線波として空間に放射されたり、伝送路を介して送信されたりする。
ΔΣ変調器１が出力するパルス信号が第２バンドパスフィルタ１０６に与えられると、第２バンドパスフィルタ１０６は、パルス信号からＲＦ信号Ｕ２の帯域外の周波数成分が除去された信号を出力する。よって、第２バンドパスフィルタ１０６は、ＲＦ信号Ｕ２を出力する。
これらＲＦ信号Ｕ１及びＲＦ信号Ｕ２は、増幅器等に与えられ、無線波として空間に放射されたり、伝送路を介して送信されたりする。
送信機１００の出力であるパルス信号はデジタル信号であるため、ＲＦ信号Ｕ１，Ｕ２をデジタル信号として、光ファイバーなどの高速伝送路で遠方まで伝送することが可能である。
また、一つのデータストリーム中に複数のＲＦ信号を含めることができるため、複数のＲＦ信号を一本の伝送路で送信することができる。
また、一つのデータストリーム中に複数のＲＦ信号を含めることができるため、複数のＲＦ信号を一本の伝送路で送信することができる。
〔ΔΣ変調器の構成〕
図２は、第１実施形態に係るΔΣ変調器１の構成を示すブロック図である。図２に示すように、ΔΣ変調器１は、周波数の異なる２つのＲＦ信号（入力信号）Ｕ１，Ｕ２が入力される入力ポート２ａ，２ｂを備えている。ΔΣ変調器１は、受け付けた２つのＲＦ信号Ｕ１，Ｕ２を含む単一の出力信号Ｖ（ΔΣ変調信号：量子化データ）を出力ポート４から出力する。
図２は、第１実施形態に係るΔΣ変調器１の構成を示すブロック図である。図２に示すように、ΔΣ変調器１は、周波数の異なる２つのＲＦ信号（入力信号）Ｕ１，Ｕ２が入力される入力ポート２ａ，２ｂを備えている。ΔΣ変調器１は、受け付けた２つのＲＦ信号Ｕ１，Ｕ２を含む単一の出力信号Ｖ（ΔΣ変調信号：量子化データ）を出力ポート４から出力する。
ΔΣ変調器１は、ＲＦ信号Ｕ１，Ｕ２を加算する第１加算器５と、ループフィルタ６と、第１加算器５の出力とループフィルタ６の出力とを加算する第２加算器７と、第２加算器７の出力に基づいて量子化データを生成する量子化器８と、量子化器８の出力をフィードバックした信号と、第１加算器５の出力との差分を求め、ループフィルタ６へ与える差分器９とを備えている。
第１加算器５は、入力ポート２ａ，２ｂによって受け付けられたＲＦ信号Ｕ１，Ｕ２を加算する。第１加算器５の出力は、第２加算器７及び差分器９のそれぞれに与えられる。
差分器９には、第１加算器５の出力が与えられるとともに、量子化器８から出力される出力信号Ｖがフィードバック信号として与えられる。フィードバック信号として差分器９に与えられる出力信号Ｖは、量子化器８の出力端と差分器９とを接続する経路１０を介してフィードバックされる。以下、経路１０を介して差分器９にフィードバックされる出力信号Ｖをフィードバック信号ともいう。
差分器９には、第１加算器５の出力が与えられるとともに、量子化器８から出力される出力信号Ｖがフィードバック信号として与えられる。フィードバック信号として差分器９に与えられる出力信号Ｖは、量子化器８の出力端と差分器９とを接続する経路１０を介してフィードバックされる。以下、経路１０を介して差分器９にフィードバックされる出力信号Ｖをフィードバック信号ともいう。
差分器９は、フィードバック信号と第１加算器５の出力との差分を求め、ループフィルタ６へ出力する。
ループフィルタ６は、第１フィルタ回路１５と、第２フィルタ回路１６と、第３加算器１８とを備えている。
第１フィルタ回路１５と、第２フィルタ回路１６とは、差分器９及び第３加算器１８に対して互いに並列に接続されている。差分器９の出力は、分岐部２０により分岐され、後述する歪補償器３０が有する第１補償信号付加部３１及び第２補償信号付加部３２に与えられる。
ループフィルタ６は、第１フィルタ回路１５と、第２フィルタ回路１６と、第３加算器１８とを備えている。
第１フィルタ回路１５と、第２フィルタ回路１６とは、差分器９及び第３加算器１８に対して互いに並列に接続されている。差分器９の出力は、分岐部２０により分岐され、後述する歪補償器３０が有する第１補償信号付加部３１及び第２補償信号付加部３２に与えられる。
第１補償信号付加部３１は、差分器９の出力と、後述する第１補償信号生成部３４から与えられる第１補償信号との差分を求める。第１補償信号付加部３１の出力は第１フィルタ回路１５へ与えられる。
第２補償信号付加部３２は、差分器９の出力と、後述する第２補償信号生成部３５から与えられる第２補償信号との差分を求める。第２補償信号付加部３２の出力は第２フィルタ回路１６へ与えられる。
第３加算器１８は、第１フィルタ回路１５の出力と第２フィルタ回路１６の出力とを加算する。第３加算器１８の出力は、ループフィルタ６の出力として第２加算器７に与えられる。
第２補償信号付加部３２は、差分器９の出力と、後述する第２補償信号生成部３５から与えられる第２補償信号との差分を求める。第２補償信号付加部３２の出力は第２フィルタ回路１６へ与えられる。
第３加算器１８は、第１フィルタ回路１５の出力と第２フィルタ回路１６の出力とを加算する。第３加算器１８の出力は、ループフィルタ６の出力として第２加算器７に与えられる。
第２加算器７は、第１加算器５の出力と、ループフィルタ６の出力とを加算する。
第２加算器７の出力は、量子化器８に与えられる。量子化器８は２レベル量子化器であり、１ｂｉｔのパルス列を出力信号Ｖとして出力する。なお、上述したように、量子化器８の出力信号Ｖは、フィードバック信号として経路１０を介してループフィルタ６に与えられる。
量子化器８による出力信号Ｖは、出力ポート４に与えられ出力される。
第２加算器７の出力は、量子化器８に与えられる。量子化器８は２レベル量子化器であり、１ｂｉｔのパルス列を出力信号Ｖとして出力する。なお、上述したように、量子化器８の出力信号Ｖは、フィードバック信号として経路１０を介してループフィルタ６に与えられる。
量子化器８による出力信号Ｖは、出力ポート４に与えられ出力される。
また、ΔΣ変調器１は、第１フィルタ回路１５及び第２フィルタ回路１６を制御するための制御部１９を備えている。制御部１９は、第１フィルタ回路１５及び第２フィルタ回路１６それぞれのフィルタ特性を定める設定パラメータを複数記憶することができる。制御部１９は、記憶している複数の設定パラメータを選択的に第１フィルタ回路１５及び第２フィルタ回路１６に与えることで、第１フィルタ回路１５及び第２フィルタ回路１６のフィルタ特性を制御する機能を有している。
さらに、ΔΣ変調器１は、当該ΔΣ変調器１の出力に生じる歪を補償する機能を有する歪補償器３０を備えている。
歪補償器３０は、分岐部２０と、第１フィルタ回路１５との間に設けられた第１補償信号付加部３１と、分岐部２０と、第２フィルタ回路１６との間に設けられた第２補償信号付加部３２とを備えている。
第１補償信号付加部３１は、第１補償信号を第１フィルタ回路１５の入力へ付加する。また、第２補償信号付加部３２は、第２補償信号を第２フィルタ回路１６の入力へ付加する。
歪補償器３０は、分岐部２０と、第１フィルタ回路１５との間に設けられた第１補償信号付加部３１と、分岐部２０と、第２フィルタ回路１６との間に設けられた第２補償信号付加部３２とを備えている。
第１補償信号付加部３１は、第１補償信号を第１フィルタ回路１５の入力へ付加する。また、第２補償信号付加部３２は、第２補償信号を第２フィルタ回路１６の入力へ付加する。
歪補償器３０は、第１フィルタ回路１５及び第２フィルタ回路１６それぞれの入力へ補償信号を付加することで、ΔΣ変調器１の出力に生じる歪を補償する。この歪補償器３０の機能については後に説明する。
本実施形態のΔΣ変調器１は、ＣＰＵや記憶部等の含んだコンピュータによって構成することもできる。この場合、コンピュータは、前記記憶部に記憶されたコンピュータプログラム等を読み出して実行することによってΔΣ変調器１が有する各機能部を実現することができる。ΔΣ変調器１をコンピュータによって構成した場合、ΔΣ変調器１は、各信号（入力信号や出力信号等）を表すデータの処理を行う。
また、本実施形態のΔΣ変調器１は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の半導体集積回路によって構成することができる。ΔΣ変調器１を半導体集積回路で構成した場合、ΔΣ変調器１が有するループフィルタ６や、量子化器８等の各機能部は、半導体集積回路に含まれている各種半導体素子を用いて構成される。
さらに、ΔΣ変調器１は、プログラム可能な集積回路であるＦＰＧＡと、このＦＰＧＡの回路構成に関する回路構成情報をＦＰＧＡに与え、前記回路構成情報に従ってＦＰＧＡに回路を構成させる機能を有するコンピュータとを備えたシステムによって構成することもできる。
この場合、コンピュータの記憶部には、回路構成情報をＦＰＧＡに与えるための処理を前記コンピュータに実行させるためのプログラムや、１又は複数の回路構成情報が記憶されている。
前記コンピュータは、前記記憶部に記憶された回路構成情報をＦＰＧＡに与える。回路構成情報が与えられたＦＰＧＡは、与えられた回路構成情報に従った回路を構成する。
前記コンピュータの記憶部には、ΔΣ変調器１をＦＰＧＡに構成させるための回路構成を示す回路構成情報が記憶されている。
前記コンピュータは、ΔΣ変調器１を構成するための回路構成情報をＦＰＧＡに与えることで、ＦＰＧＡにΔΣ変調器１を構成させることができる。
この場合、コンピュータの記憶部には、回路構成情報をＦＰＧＡに与えるための処理を前記コンピュータに実行させるためのプログラムや、１又は複数の回路構成情報が記憶されている。
前記コンピュータは、前記記憶部に記憶された回路構成情報をＦＰＧＡに与える。回路構成情報が与えられたＦＰＧＡは、与えられた回路構成情報に従った回路を構成する。
前記コンピュータの記憶部には、ΔΣ変調器１をＦＰＧＡに構成させるための回路構成を示す回路構成情報が記憶されている。
前記コンピュータは、ΔΣ変調器１を構成するための回路構成情報をＦＰＧＡに与えることで、ＦＰＧＡにΔΣ変調器１を構成させることができる。
〔ΔΣ変調器の出力信号とループフィルタの構成〕
ここで、ΔΣ変調器１の出力信号Ｖは、下記式（１）のようにｚ領域における関数で表される。なお、ここでは、歪補償器３０による補償信号を考慮しない。
Ｖ（ｚ）＝Ｕ１（ｚ）＋Ｕ２（ｚ）
＋ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（１）
ここで、ΔΣ変調器１の出力信号Ｖは、下記式（１）のようにｚ領域における関数で表される。なお、ここでは、歪補償器３０による補償信号を考慮しない。
Ｖ（ｚ）＝Ｕ１（ｚ）＋Ｕ２（ｚ）
＋ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（１）
上記式（１）中、Ｖ（ｚ）は出力信号、Ｕ１（ｚ）及びＵ２（ｚ）はＲＦ信号、ＮＴＦ（ｚ）はループフィルタ６の雑音伝達関数、Ｅ（ｚ）はΔΣ変調器１の量子化雑音である。
上記式（１）より、差分器９の出力は、下記式（２）のように表される。
Ｕ１（ｚ）＋Ｕ２（ｚ）−Ｖ（ｚ）＝
Ｕ１（ｚ）＋Ｕ２（ｚ）
−（Ｕ１（ｚ）＋Ｕ２（ｚ）＋ＮＴＦ（ｚ）Ｅ（ｚ））
＝−ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（２）
上記式（１）より、差分器９の出力は、下記式（２）のように表される。
Ｕ１（ｚ）＋Ｕ２（ｚ）−Ｖ（ｚ）＝
Ｕ１（ｚ）＋Ｕ２（ｚ）
−（Ｕ１（ｚ）＋Ｕ２（ｚ）＋ＮＴＦ（ｚ）Ｅ（ｚ））
＝−ＮＴＦ（ｚ）Ｅ（ｚ） ・・・（２）
式（２）より、差分器９の出力は、出力信号Ｖ（ｚ）に含まれる雑音成分の逆特性となる。
本実施形態のループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有し、第１通過帯域及び第２通過帯域以外の帯域においては信号の通過を阻止するフィルタ特性（雑音伝達関数ＮＴＦ（ｚ））となるように設定されている。
よって、ループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域、及びＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域における雑音成分の逆特性を出力し、第２加算器７に与える。前記逆特性は、第２加算器７によって第１加算器５の出力（ＲＦ信号Ｕ１，Ｕ２を加算した信号）に加算される。前記逆特性が加算された第１加算器５の出力は量子化器８によって量子化され、その出力信号Ｖはループフィルタ６にフィードバックされる。
本実施形態のループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有し、第１通過帯域及び第２通過帯域以外の帯域においては信号の通過を阻止するフィルタ特性（雑音伝達関数ＮＴＦ（ｚ））となるように設定されている。
よって、ループフィルタ６は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域、及びＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域における雑音成分の逆特性を出力し、第２加算器７に与える。前記逆特性は、第２加算器７によって第１加算器５の出力（ＲＦ信号Ｕ１，Ｕ２を加算した信号）に加算される。前記逆特性が加算された第１加算器５の出力は量子化器８によって量子化され、その出力信号Ｖはループフィルタ６にフィードバックされる。
このように、本実施形態のループフィルタ６は、差分器９から出力が与えられると、第１通過帯域及び第２通過帯域における雑音成分の逆特性を出力する。ループフィルタ６の出力は、第１加算器５の出力に対して繰り返し加算され、これにより、出力信号Ｖにおける第１通過帯域及び第２通過帯域の雑音が抑圧される。
よって、本実施形態のΔΣ変調器１は、ループフィルタ６によって、第１通過帯域及び第２通過帯域の２箇所に雑音を阻止する帯域を有する出力特性を有する。
よって、本実施形態のΔΣ変調器１は、ループフィルタ６によって、第１通過帯域及び第２通過帯域の２箇所に雑音を阻止する帯域を有する出力特性を有する。
本実施形態のΔΣ変調器１が有するループフィルタ６は、上述のように、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有するフィルタ特性（雑音伝達関数ＮＴＦ（ｚ））となるように設定されている。
また、ループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）は、出力信号Ｖにおいて少なくとも第１通過帯域及び第２通過帯域、並びに両通過帯域同士の間の帯域を対象として設定されている。
また、ループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）は、出力信号Ｖにおいて少なくとも第１通過帯域及び第２通過帯域、並びに両通過帯域同士の間の帯域を対象として設定されている。
ここで、ループフィルタ６を構成する第１フィルタ回路１５の伝達関数をＬ１（ｚ）、第２フィルタ回路１６の伝達関数をＬ２（ｚ）とすると、ループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）は、下記式（３）のように表される。
ＮＴＦ（ｚ）＝Ｌ１（ｚ）＋Ｌ２（ｚ） ・・・（３）
ＮＴＦ（ｚ）＝Ｌ１（ｚ）＋Ｌ２（ｚ） ・・・（３）
本実施形態のループフィルタ６は、４次のＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタとされている。
第１フィルタ回路１５の伝達関数Ｌ１、及び第２フィルタ回路１６の伝達関数Ｌ２は、４次のフィルタとされたループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）に基づいて設定される。
ここで、第１フィルタ回路１５及び第２フィルタ回路１６は、２次のＩＩＲフィルタとして設定される。
第１フィルタ回路１５の伝達関数Ｌ１、及び第２フィルタ回路１６の伝達関数Ｌ２は、４次のフィルタとされたループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）に基づいて設定される。
ここで、第１フィルタ回路１５及び第２フィルタ回路１６は、２次のＩＩＲフィルタとして設定される。
第１フィルタ回路１５の伝達関数Ｌ１、及び第２フィルタ回路１６の伝達関数Ｌ２は、上記式（３）に示すように、加算されることで、ループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）となるように設定されている。
下記式（４）は、ループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）の一般式の一例である。
上記式（４）は、ループフィルタ６をｎ次のＩＩＲフィルタとして構成した場合の雑音伝達関数を示している。式（４）中、Ａ０，Ａ１，・・Ａｎ，Ｂ１，・・Ｂｎは、分母及び分子を構成している各項のパラメータであり、フィルタ特性を定める設定パラメータである。
上記式（４）における分母及び分子はｚの多項式となっているので、例えば、より低次の多項式の積で表現することができる。よって、上記式（４）は、より低次とされた多項式を分母及び分子として有する部分分数に分解することができる。つまり、式（４）は、より低次とされた複数の多項式の和として表すことができる。
下記式（５）は、上記式（４）に示す雑音伝達関数ＮＴＦ（ｚ）を複数の多項式に分解したときの一例を示している。
式（５）では、ｎ次のループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）を、２次のフィルタの伝達関数を表す部分分数に分解しこれらの和として表した場合を示している。式（５）中、ｉは、例えば分解された部分分数の個数がＩであるとすると、１からＩまでの整数である。Ｋｉは、分解された各部分分数の係数、Ａ１，ｉ，・・Ａｎ，ｉ，Ｂ１，ｉ，・・Ｂｎ，ｉは、部分分数において分母及び分子を構成している各項のパラメータであり、雑音伝達関数ＮＴＦ（ｚ）を部分分数に分解して表した場合におけるフィルタ特性を定める設定パラメータである。
このように、ループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）は、高次のフィルタとして設計した後に、複数の２次のフィルタの伝達関数に分解することができる。
本実施形態では、４次のＩＩＲフィルタによって、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有するフィルタ特性を実現させるための設定パラメータを、上記式（４）に従って求める。
なお、雑音伝達関数ＮＴＦ（ｚ）については、複数の零点及び極の最適化を図ることにより、上記式（４）における各設定パラメータを求め、上述の複数の通過帯域を有するフィルタ特性を実現させることができる。零点及び極の最適化については、例えば、「和保 孝雄、安田 明 監訳（原著者 Ｒｉｃｈａｒｄ Ｓｃｈｒｅｉｅｒ， Ｇａｂｏｒ Ｃ． Ｔｅｍｅｓ）ΔΣ型アナログ／デジタル変換器入門、丸善株式会社、２００７ 第８８ページから第９９ページ」に記載されている手法を用いることができる。
上記式（４）に基づく設定パラメータを求めた後、求めた設定パラメータによる雑音伝達関数ＮＴＦ（ｚ）を２つの部分分数に分解する。分解された２つの部分分数は、２次のＩＩＲフィルタを表す伝達関数を示している。これにより、雑音伝達関数ＮＴＦ（ｚ）を分解した部分分数それぞれについての設定パラメータを求める。
雑音伝達関数ＮＴＦ（ｚ）を部分分数に分解して表した際の設定パラメータは、部分分数ごとに第１フィルタ回路１５及び第２フィルタ回路１６に与えられる。
設定パラメータが与えられた第１フィルタ回路１５及び第２フィルタ回路１６は、雑音伝達関数ＮＴＦ（ｚ）を複数の部分分数に分解したときの各部分分数によって表される伝達関数に設定される。
雑音伝達関数ＮＴＦ（ｚ）を部分分数に分解して表した際の設定パラメータは、部分分数ごとに第１フィルタ回路１５及び第２フィルタ回路１６に与えられる。
設定パラメータが与えられた第１フィルタ回路１５及び第２フィルタ回路１６は、雑音伝達関数ＮＴＦ（ｚ）を複数の部分分数に分解したときの各部分分数によって表される伝達関数に設定される。
なお、雑音伝達関数ＮＴＦ（ｚ）を部分分数に分解して表した際の設定パラメータは、制御部１９に記憶される。第１フィルタ回路１５及び第２フィルタ回路１６は、制御部１９から設定パラメータが与えられることで、上記伝達関数に設定される。
このように、本実施形態では、４次のＩＩＲフィルタであるループフィルタ６の雑音伝達関数ＮＴＦ（ｚ）が、２次のＩＩＲフィルタを表す２つの伝達関数に分解され、分解された２つの伝達関数が、第１フィルタ回路１５の伝達関数Ｌ１、及び第２フィルタ回路１６の伝達関数Ｌ２として設定されている。
よって、第１フィルタ回路１５の出力と第２フィルタ回路１６の出力とを加算する第３加算器１８は、ＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有する雑音伝達関数ＮＴＦ（ｚ）とされた４次のＩＩＲフィルタとしてのループフィルタ６の出力を第２加算器７に与える。
なお、本実施形態では、第１フィルタ回路１５と、第２フィルタ回路１６とは、並列に接続されているので、第１フィルタ回路１５の伝達関数Ｌ１は第１通過帯域及び第２通過帯域のいずれか一方に対応しており、第２フィルタ回路１６の伝達関数Ｌ２は第１通過帯域及び第２通過帯域のいずれか他方に対応している。
本実施形態では、第１フィルタ回路１５の伝達関数Ｌ１は第１通過帯域に対応し、第２フィルタ回路１６の伝達関数Ｌ２は第２通過帯域に対応しているものとする。つまり、第１フィルタ回路１５は、第１通過帯域を有するフィルタ特性に設定され、第２フィルタ回路１６は、第２通過帯域を有するフィルタ特性に設定される。
このように、本実施形態では、第１フィルタ回路１５及び第２フィルタ回路１６には、ΔΣ変調器１に与えられる複数のＲＦ信号Ｕ１，Ｕ２の周波数に応じた通過帯域が設定されている。
本実施形態では、第１フィルタ回路１５の伝達関数Ｌ１は第１通過帯域に対応し、第２フィルタ回路１６の伝達関数Ｌ２は第２通過帯域に対応しているものとする。つまり、第１フィルタ回路１５は、第１通過帯域を有するフィルタ特性に設定され、第２フィルタ回路１６は、第２通過帯域を有するフィルタ特性に設定される。
このように、本実施形態では、第１フィルタ回路１５及び第２フィルタ回路１６には、ΔΣ変調器１に与えられる複数のＲＦ信号Ｕ１，Ｕ２の周波数に応じた通過帯域が設定されている。
本実施形態のΔΣ変調器１は、ループフィルタ６がＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有している。これにより、ΔΣ変調器１は、第１通過帯域及び第２通過帯域の２箇所に雑音を阻止する帯域を有する出力特性を有する。よって、ΔΣ変調器１は、複数のＲＦ信号Ｕ１，Ｕ２を加算した第１加算器５の出力に基づいて、複数のＲＦ信号Ｕ１，Ｕ２を含むパルス信号（量子化データ）を出力することができる。
また、本実施形態のΔΣ変調器１では、ループフィルタ６がＲＦ信号Ｕ１の周波数帯域を含む第１通過帯域と、ＲＦ信号Ｕ２の周波数帯域を含む第２通過帯域とを有しており、複数のＲＦ信号Ｕ１，Ｕ２を加算した第１加算器５の出力をループフィルタ６に与えるので、ＲＦ信号Ｕ１，Ｕ２の内のいずれかのＲＦ信号が与えられないとしても、その他の与えられたＲＦ信号についてはループフィルタ６に与えることができる。この結果、ＲＦ信号の内のいずれかのＲＦ信号が与えられないとしても、例えば、ループフィルタ６を構成する各フィルタ回路１５，１６の設定パラメータを、与えられたＲＦ信号に対応した設定パラメータに変更することができ、適切に対応することができる。
〔パルス信号の波形歪によって生じるＲＦ信号の歪とその補償〕
本実施形態では、歪補償器３０による補償信号によって補償される歪の一例として、ΔΣ変調器１から出力されるパルス信号（パルス列）の波形歪によってＲＦ信号に生じる歪を想定する。ΔΣ変調器１は、量子化データをパルス列として出力するため、そのパルス列の波形が歪んでいると、そのパルス列が表現するＲＦ信号に歪が生じる。具体的には、量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって、ＲＦ信号（パルス列の周波数成分のうちＲＦ信号Ｕ１，Ｕ２の周波数の周波数成分）に歪が生じる。
本実施形態では、歪補償器３０による補償信号によって補償される歪の一例として、ΔΣ変調器１から出力されるパルス信号（パルス列）の波形歪によってＲＦ信号に生じる歪を想定する。ΔΣ変調器１は、量子化データをパルス列として出力するため、そのパルス列の波形が歪んでいると、そのパルス列が表現するＲＦ信号に歪が生じる。具体的には、量子化データに対応したパルス列におけるパルスの立ち上がりと立ち下がりとの非対称性によって、ＲＦ信号（パルス列の周波数成分のうちＲＦ信号Ｕ１，Ｕ２の周波数の周波数成分）に歪が生じる。
ΔΣ変調器１は、量子化データに対応するパルス列を出力するために、図示しないドライバを有している。ドライバは、スイッチング素子などを有しており、スイッチング素子のＯＮ／ＯＦＦ動作によってパルスの立ち上がりと立ち下がりが形成される。ドライバによって形成されるパルスの立ち上がり時間と立ち下がり時間とは一致しないことが一般的であり、パルスの立ち上がりと立ち下がりとの非対称性が生じる。この非対称成分がＲＦ信号を劣化させる。以下、パルスの立ち上がりと立ち下がりの非対称成分について定義する。
まず、ΔΣ変調器１から出力されるパルス列Ｓｏｕｔ（ｔ）は、下記式（Ａ）のように定義される。
式（Ａ）の第１項であるＳＩｄｅａｌは、量子化データｄｋ（＝±１）を理想的な矩形波で表現したものであり、式（Ｂ）のように定義される。ここでは、量子化データｄｋは、パルスのＨｉｇｈレベルに対応した値として＋１をとり、パルスのＬｏｗレベルに対応した値として−１をとる。Ｕ（ｔ）は、単位ステップ関数である。
式（Ａ）の第２項は、実際の波形に相当するＳｏｕｔ（ｔ）と、理想的な波形ＳＩｄｅａｌとの差を示している。第２項におけるｆ（ｔ−ｋｔ）は、下記式（Ｃ）のように定義される。Ｓｉｇｎは、符号関数である。
式（Ｃ）において、（Ｃ−１）は、ある量子化データの値ｄｋと時間的に一つ前の量子化データの値ｄｋ−１との差分を示す値の符号がプラスである場合、すなわち、量子化データｄｋに対応したパルスが、立ち上がる場合を示す。
（Ｃ−２）は、ある量子化データの値ｄｋと時間的に一つ前の量子化データの値ｄｋ−１との差分を示す値の符号がマイナスである場合、すなわち、量子化信号ｄｋに対応したパルスが立ち下がる場合を示す。
（Ｃ−３）は、ある量子化データの値ｄｋと時間的に一つ前の量子化データの値ｄｋ−１との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
（Ｃ−２）は、ある量子化データの値ｄｋと時間的に一つ前の量子化データの値ｄｋ−１との差分を示す値の符号がマイナスである場合、すなわち、量子化信号ｄｋに対応したパルスが立ち下がる場合を示す。
（Ｃ−３）は、ある量子化データの値ｄｋと時間的に一つ前の量子化データの値ｄｋ−１との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、それぞれ、パルスの立ち上がり波形と立ち下がり波形である。ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、式（Ｄ）に示すように、対称成分ｆｓｙｍ（ｔ）と非対称成分ｆＡｓｙｍ（ｔ）に分解することができる。
非対称成分ｆＡｓｙｍ（ｔ）は、式（Ｄ）より、下記式（Ｅ）によって求めることができる。
非対称成分ｆＡｓｙｍ（ｔ）は、式（Ｄ）より、下記式（Ｅ）によって求めることができる。
式（Ｅ）は、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とが、下記式（Ｆ）の関係を有している場合に、非対称成分ｆＡｓｙｍ（ｔ）が無くなることを示している。
図３Ａは、式（Ｆ）を満たさないパルス波形（非対称成分を有する非対称波形）であって、非対称波形Ｓｏｕｔ（ｔ）のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図３Ａに示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。
図３Ｂは、非対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、図３Ｃは、非対称波形に対して理想的な波形ＳＩｄｅａｌ（ｔ）を示し、図３Ｄは、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図３Ｅは、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
図３Ｂ及び図３Ｃに示すように、非対称波形は、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）に歪成分（第１の歪成分）を有するとともに、パルスの立ち下がり波形ｆｆａｌｌ（ｔ）に歪成分（第２の歪成分）を有する。
式（Ｆ）を満たさない場合、歪成分は、対称成分ｆｓｙｍ（ｔ）とともに、非対称成分ｆＡｓｙｍ（ｔ）を有する（図３Ｄ、図３Ｅ参照）。歪成分のうち、対称成分ｆｓｙｍ（ｔ）の存在は、ＲＦ信号の信号特性（例えば、隣接チャネル漏洩電力（ＡＣＬＲ））に及ぼす影響は少ないが、非対称成分ｆＡｓｙｍ（ｔ）はＲＦ信号の信号特性を劣化させる要因となる。つまり、ΔΣ変調器１が出力するパルスの形状が、ΔΣ変調器１によって処理される対象であるＲＦ信号（パルス列の周波数成分のうちＲＦ信号Ｕ１，Ｕ２の周波数の周波数成分）に影響を及ぼす。
本実施形態では、パルス列の波形歪（非対称成分）によって生じることになるＲＦ信号の歪が、ΔΣ変調器１内部で、歪補償器３０による補償信号によって予め補償される。したがって、ΔΣ変調器１から出力されるパルス波形が非対称成分を有していても、ＲＦ信号のＡＣＬＲの劣化が抑制される。
図２に戻って、歪補償器３０は、第１補償信号付加部３１、及び第２補償信号付加部３２の他、検出部３３と、第１補償信号生成部３４と、第２補償信号生成部３５とを備えている。
検出部３３は、経路１０に接続されており、量子化データであるフィードバック信号（出力信号Ｖ）が与えられる。
検出部３３は、量子化データの変化（パルスの立ち上がり又は立ち下り）を検出し、検出信号を第１補償信号生成部３４及び第２補償信号生成部３５に与える。
第１補償信号生成部３４、及び第２補償信号生成部３５は、検出信号に基づいて、非対称成分を抑制する補償信号を生成する。
検出部３３は、経路１０に接続されており、量子化データであるフィードバック信号（出力信号Ｖ）が与えられる。
検出部３３は、量子化データの変化（パルスの立ち上がり又は立ち下り）を検出し、検出信号を第１補償信号生成部３４及び第２補償信号生成部３５に与える。
第１補償信号生成部３４、及び第２補償信号生成部３５は、検出信号に基づいて、非対称成分を抑制する補償信号を生成する。
第１補償信号生成部３４は、量子化データに対応したパルス列の周波数成分のうちＲＦ信号Ｕ１の周波数の周波数成分に生じる歪を補償するための第１補償信号を生成する。第１補償信号生成部３４は、生成した第１補償信号を第１補償信号付加部３１に与える。
第１補償信号付加部３１は、差分器９の出力と第１補償信号との差分を求め、第１フィルタ回路１５へ与える。これにより、第１補償信号付加部３１は、第１フィルタ回路１５の入力へ第１補償信号を付加する。
第１補償信号付加部３１は、差分器９の出力と第１補償信号との差分を求め、第１フィルタ回路１５へ与える。これにより、第１補償信号付加部３１は、第１フィルタ回路１５の入力へ第１補償信号を付加する。
第２補償信号生成部３５は、量子化データに対応したパルス列の周波数成分のうちＲＦ信号Ｕ２の周波数の周波数成分に生じる歪を補償するための第２補償信号を生成する。第２補償信号生成部３５は、生成した第２補償信号を第２補償信号付加部３２に与える。
第２補償信号付加部３２は、差分器９の出力と第２補償信号との差分を求め、第２フィルタ回路１６へ与える。これにより、第２補償信号付加部３２は、第２フィルタ回路１６の入力へ第２補償信号を付加する。
第２補償信号付加部３２は、差分器９の出力と第２補償信号との差分を求め、第２フィルタ回路１６へ与える。これにより、第２補償信号付加部３２は、第２フィルタ回路１６の入力へ第２補償信号を付加する。
歪を打ち消し又は抑制するための第１補償信号及び第２補償信号が第１フィルタ回路１５及び第２フィルタ回路１６の入力に付加されることで、ΔΣ変調器１の量子化データに対する歪補償が行われる。
この結果、ΔΣ変調器１の量子化データは、当該量子化データに含まれるＲＦ信号の周波数の周波数成分に生じる歪が補償され、ＲＦ信号のＡＣＬＲの劣化が抑制される。
この結果、ΔΣ変調器１の量子化データは、当該量子化データに含まれるＲＦ信号の周波数の周波数成分に生じる歪が補償され、ＲＦ信号のＡＣＬＲの劣化が抑制される。
図４は、検出部３３の一例を示すブロック図である。
上述のように、検出部３３は、量子化データの変化（パルス列の立ち上がり又は立ち下がり）を検出する。非対称成分は、パルス列の立ち上がり又は立ち下がりにおいて生じるため、パルス列の立ち上がり又は立ち下がりを検出することで、非対称成分の発生を検出することができる。検出部３３には、量子化器８から出力された量子化データ（パルス列）が入力として与えられる。検出部３３は、量子化データが変化したタイミングで検出信号を出力する。
上述のように、検出部３３は、量子化データの変化（パルス列の立ち上がり又は立ち下がり）を検出する。非対称成分は、パルス列の立ち上がり又は立ち下がりにおいて生じるため、パルス列の立ち上がり又は立ち下がりを検出することで、非対称成分の発生を検出することができる。検出部３３には、量子化器８から出力された量子化データ（パルス列）が入力として与えられる。検出部３３は、量子化データが変化したタイミングで検出信号を出力する。
図５は、量子化データに生じる非対称成分と、検出信号とを示す図である。
図５中の（ａ）は、ΔΣ変調器１における１サンプリングクロック毎の量子化データの変化の一例を示す図である。
また、図５中の（ｂ）は、図５中の（ａ）に示す量子化データに対応したパルス列を示す図である。
図５中の（ｃ）は、図５中の（ｂ）に示す量子化データに生じる非対称成分を示す図である。
図５中の（ｄ）は、量子化データの変化に応じて検出部３３が出力する検出信号を示す図である。
図５中の（ａ）は、ΔΣ変調器１における１サンプリングクロック毎の量子化データの変化の一例を示す図である。
また、図５中の（ｂ）は、図５中の（ａ）に示す量子化データに対応したパルス列を示す図である。
図５中の（ｃ）は、図５中の（ｂ）に示す量子化データに生じる非対称成分を示す図である。
図５中の（ｄ）は、量子化データの変化に応じて検出部３３が出力する検出信号を示す図である。
例えば、ΔΣ変調器１における１サンプリングクロック毎の量子化データが図５中の（ａ）に示すように変化する場合、ΔΣ変調器１から出力されるパルス列は、図５中の（ｂ）に示すようになる。非対称成分は、図５中の（ｃ）に示すように、図５中の（ｂ）のパルス列の立ち上がりと立ち下がりで生じる。図５中の（ｄ）に示すように、検出部３３は、非対称成分の発生タイミングに合わせて検出信号（量子化データ変化検出信号）を出力する。
図４に戻り、検出部３３は、図５中の（ｄ）に示す検出信号を生成するため、遅延素子４１と、加算器４２と、符号関数部４３と、Ａｂｓ（絶対値）関数部４４と、を有している。
検出部３３の加算器（差分器）４２は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、の差分を求める。
遅延素子４１は、サンプリングクロックよりも一つ前のクロックの量子化データを、加算器４２に与える。加算器４２は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、が一致する場合、０を出力し、一致しない場合（量子化データが変化した場合）、０以外の値を出力する。
検出部３３の加算器（差分器）４２は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、の差分を求める。
遅延素子４１は、サンプリングクロックよりも一つ前のクロックの量子化データを、加算器４２に与える。加算器４２は、あるサンプリングクロックにおける量子化データと、そのサンプリングクロックよりも一つ前のクロックの量子化データと、が一致する場合、０を出力し、一致しない場合（量子化データが変化した場合）、０以外の値を出力する。
符号関数部４３は、加算器４２の出力の符号に応じて、＋１，−１，又は０を出力する。
Ａｂｓ関数部４４は、符号関数部４３の出力の絶対値を出力する。つまり、Ａｂｓ関数部４４は、各サンプリングクロックにおいて、量子化データが一つ前のサンプリングクロックの量子化データから変化した場合には、１を出力し、量子化データが変化しない場合には、０を出力する。したがって、検出部３３は、図５中の（ｄ）に示すような検出信号を出力することができる。
検出部３３は、検出信号を第１補償信号生成部３４及び第２補償信号生成部３５に与える。
Ａｂｓ関数部４４は、符号関数部４３の出力の絶対値を出力する。つまり、Ａｂｓ関数部４４は、各サンプリングクロックにおいて、量子化データが一つ前のサンプリングクロックの量子化データから変化した場合には、１を出力し、量子化データが変化しない場合には、０を出力する。したがって、検出部３３は、図５中の（ｄ）に示すような検出信号を出力することができる。
検出部３３は、検出信号を第１補償信号生成部３４及び第２補償信号生成部３５に与える。
図６は、第１補償信号生成部３４の一例を示すブロック図である。なお、第２補償信号生成部３５も第１補償信号生成部３４と同様の構成であるので、ここでは、第１補償信号生成部３４のみ説明する。
第１補償信号生成部３４は、検出部３３から与えられる検出信号に基づいて、非対称成分（図５中の（ｃ）参照）を抑制する第１補償信号を生成する。第１補償信号生成部３４は、有限インパルス応答（ＦＩＲ）フィルタと同様の構成を有している。つまり、第１補償信号生成部３４は、複数の遅延素子４６ａ，４６ｂ，４６ｃ，４６ｄと、複数のゲイン制御素子４８ａ，４８ｂ，４８ｃ，４８ｄ，４８ｅと、加算器５０とを有している。第１補償信号生成部３４は、４タップのデジタルフィルタを構成している。
第１補償信号生成部３４は、検出部３３から与えられる検出信号に基づいて、非対称成分（図５中の（ｃ）参照）を抑制する第１補償信号を生成する。第１補償信号生成部３４は、有限インパルス応答（ＦＩＲ）フィルタと同様の構成を有している。つまり、第１補償信号生成部３４は、複数の遅延素子４６ａ，４６ｂ，４６ｃ，４６ｄと、複数のゲイン制御素子４８ａ，４８ｂ，４８ｃ，４８ｄ，４８ｅと、加算器５０とを有している。第１補償信号生成部３４は、４タップのデジタルフィルタを構成している。
第１補償信号生成部３４は、パルス状の検出信号に対して、フィルタとして作用し、パルス列の周波数成分のうちＲＦ信号Ｕ１の周波数の周波数成分に歪を生じさせる非対称成分を抑制するための第１補償信号を生成する。すなわち、第１補償信号生成部３４は、パルス状の検出信号が与えられると、この検出信号に基づいて、非対称成分に近似させた信号を第１補償信号として生成する。
よって、第１補償信号生成部３４は、非対称成分が生じるタイミングであるパルス列の立ち上がり又は立ち下がりで、第１補償信号を生成し出力することができる。
よって、第１補償信号生成部３４は、非対称成分が生じるタイミングであるパルス列の立ち上がり又は立ち下がりで、第１補償信号を生成し出力することができる。
パルス状の検出信号は広い周波数成分を有しているため、フィルタ作用によって補償信号を生成するのが容易である。なお、検出信号は、補償信号に必要な周波数成分を有していればよく、パルス状に限定されるものではない。
検出信号から適切な第１補償信号を生成するには、各ゲイン制御素子４８ａ〜４８ｅの係数（ゲイン）Ｃｉ（ｉ＝１〜Ｎ；Ｎはゲイン制御素子の数；図５ではＮ＝５）を適切に設定すればよい。非対称成分は、ΔΣ変調器１（パルス列を出力するドライバ）によってばらつきがあるため、予め、適切な第１補償信号を生成できる係数Ｃｉを決定して、各ゲイン制御素子４８ａ〜４８ｅに設定しておく。
以下、各ゲイン制御素子４８ａ〜４８ｅの係数（ゲイン）Ｃｉを決定する方法の一例について説明する。
まず、ΔΣ変調器１にデジタルＲＦ信号（係数決定用のテスト信号）を入力し、ΔΣ変調器１から量子化データ（パルス列）が出力されている状態にする。この状態で、全てのゲイン制御素子４８ａ〜４８ｅの係数をゼロに設定する。なお、第１補償信号生成部３４は、量子化データに対応したパルス列の周波数成分のうちＲＦ信号Ｕ１の周波数の周波数成分に生じる歪を補償する第１補償信号を生成するので、係数決定用のテスト信号としては、ＲＦ信号Ｕ１と同じ周波数のＲＦ信号が用いられる。
まず、ΔΣ変調器１にデジタルＲＦ信号（係数決定用のテスト信号）を入力し、ΔΣ変調器１から量子化データ（パルス列）が出力されている状態にする。この状態で、全てのゲイン制御素子４８ａ〜４８ｅの係数をゼロに設定する。なお、第１補償信号生成部３４は、量子化データに対応したパルス列の周波数成分のうちＲＦ信号Ｕ１の周波数の周波数成分に生じる歪を補償する第１補償信号を生成するので、係数決定用のテスト信号としては、ＲＦ信号Ｕ１と同じ周波数のＲＦ信号が用いられる。
全ての係数がゼロに設定されると第１補償信号もゼロ（補償信号なし）となる。そして、係数Ｃ１からＣ５まで順番に、係数を決定していく。具体的には、まず、係数Ｃ１（ｉ＝１）を決定する。係数Ｃ１の決定のために、所定の探索範囲（例えば、−０．２〜０．２）の間で、係数Ｃ１の値を変化させつつ、ΔΣ変調器１の出力(ＲＦ信号)のＡＣＬＲを測定する。ＡＣＬＲが最良となる値を、係数Ｃ１の値として決定する。
図７Ａは、係数Ｃ１（横軸）を、−０．２から０．２の間で変化させた場合のＡＣＬＲ（縦軸）を示している。図７Ａは、Ｃ１＝−０．０７において、ＡＣＬＲ＝４０．４９［ｄＢ］となり、最良となっていることを示す。したがって、Ｃ１＝−０．０７に決定される。
次に、Ｃ１＝−０．０７の状態で、係数Ｃ２を決定する。係数Ｃ２（ｉ＝２）の決定のために、Ｃ１＝−０．０７の状態で、係数Ｃ２を−０．２〜０．２の間で変化させ、ＡＬＣＲを測定する。
図７Ｂは、Ｃ１＝−０．０７の状態で、係数Ｃ２（横軸）を、−０．２〜０．２の間で変化させた場合のＡＣＬＲ（縦軸）を示している。図７Ｂは、Ｃ２＝０．０７において、ＡＣＬＲ＝５１．８６［ｄＢ］となり、最良となっていることを示す。したがって、Ｃ２＝０．０７に決定される。
同様に、Ｃ３，Ｃ４，Ｃ５も決定することで、全ての係数Ｃ１〜Ｃ５を決定できる。
図７Ｂは、Ｃ１＝−０．０７の状態で、係数Ｃ２（横軸）を、−０．２〜０．２の間で変化させた場合のＡＣＬＲ（縦軸）を示している。図７Ｂは、Ｃ２＝０．０７において、ＡＣＬＲ＝５１．８６［ｄＢ］となり、最良となっていることを示す。したがって、Ｃ２＝０．０７に決定される。
同様に、Ｃ３，Ｃ４，Ｃ５も決定することで、全ての係数Ｃ１〜Ｃ５を決定できる。
各ゲイン制御素子４８ａ〜４８ｅの係数（ゲイン）Ｃｉの決定は、ΔΣ変調器１又はΔΣ変調器１の量子化データに対応するパルス列を出力する機器（送信機１００など）の出荷前に行っても良いし、ΔΣ変調器１の稼働時における必要な時点で行って、係数Ｃ１〜Ｃ５を動的に変更してもよい。
〔補償信号生成部が生成する補償信号について〕
第１補償信号生成部３４及び第２補償信号生成部３５は、上述のように、パルス状の検出信号に対して、遅延フィルタを作用させることで、非対称成分に近似させた補償信号を生成する。
ここで、第１補償信号生成部３４は、検出信号に応じて、ＲＦ信号Ｕ１に対応した第１補償信号を生成する。また、第２補償信号生成部３５も、検出信号に応じて、ＲＦ信号Ｕ２に対応した第２補償信号を生成する。
第１補償信号及び第２補償信号は、互いに異なるＲＦ信号Ｕ１，Ｕ２に対応して生成されるため、互いに干渉することは好ましくない。
一方、第１補償信号及び第２補償信号は、パルス状の検出信号に遅延フィルタを作用させて生成した信号であるため、ＲＦ信号Ｕ１，Ｕ２の周波数の帯域外における周波数成分も含んでいる。
第１補償信号生成部３４及び第２補償信号生成部３５は、上述のように、パルス状の検出信号に対して、遅延フィルタを作用させることで、非対称成分に近似させた補償信号を生成する。
ここで、第１補償信号生成部３４は、検出信号に応じて、ＲＦ信号Ｕ１に対応した第１補償信号を生成する。また、第２補償信号生成部３５も、検出信号に応じて、ＲＦ信号Ｕ２に対応した第２補償信号を生成する。
第１補償信号及び第２補償信号は、互いに異なるＲＦ信号Ｕ１，Ｕ２に対応して生成されるため、互いに干渉することは好ましくない。
一方、第１補償信号及び第２補償信号は、パルス状の検出信号に遅延フィルタを作用させて生成した信号であるため、ＲＦ信号Ｕ１，Ｕ２の周波数の帯域外における周波数成分も含んでいる。
このため、第１補償信号及び第２補償信号をループフィルタ６に与えると、第１補償信号及び第２補償信号が互いに干渉する可能性が考えられる。第１補償信号及び第２補償信号が互いに干渉すると、適切にＲＦ信号Ｕ１の，Ｕ２の歪補償を行うことができないおそれがある。
ここで、本実施形態の歪補償器３０は、第１補償信号を第１フィルタ回路１５の入力へ付加する第１補償信号付加部３１と、第２補償信号を第２フィルタ回路１６の入力へ付加する第２補償信号付加部３２とを備えている。
これにより、第１フィルタ回路１５及び第２フィルタ回路１６それぞれに対して、複数の補償信号のうち対応するＲＦ信号の周波数が同じ補償信号を与えることができる。
これにより、第１フィルタ回路１５及び第２フィルタ回路１６それぞれに対して、複数の補償信号のうち対応するＲＦ信号の周波数が同じ補償信号を与えることができる。
上記のように、第１フィルタ回路１５及び第２フィルタ回路１６それぞれの入力に第１補償信号及び第２補償信号を加えた場合のΔΣ変調器１の出力信号Ｖは、下記式（６）で表される。
Ｖ＝Ｅ＋Ｕ＋Ｌ１（Ｕ−Ｖ−Ｇ１Ｆ）
＋Ｌ２（Ｕ−Ｖ−Ｇ２Ｆ） ・・・（６）
Ｖ＝Ｅ＋Ｕ＋Ｌ１（Ｕ−Ｖ−Ｇ１Ｆ）
＋Ｌ２（Ｕ−Ｖ−Ｇ２Ｆ） ・・・（６）
上記式（６）中、ＶはΔΣ変調器１の出力信号、Ｅは量子化器８の量子化雑音、ＵはＲＦ信号Ｕ１及びＲＦ信号Ｕ２を加算した加算信号、Ｌ１は第１フィルタ回路１５の伝達関数、Ｌ２は第２フィルタ回路１６の伝達関数、Ｇ１は第１補償信号生成部３４の伝達関数、Ｇ２は第２補償信号生成部３５の伝達関数、Ｆは検出部が出力するパルス状の検出信号である。よって、Ｇ１Ｆは、第１補償信号、Ｇ２Ｆは、第２補償信号である。
上記式（６）中、Ｕは、ＲＦ信号Ｕ１及びＲＦ信号Ｕ２を加算した加算信号であるので、下記式（７）のように表される。
Ｕ＝Ｕ１＋Ｕ２ ・・・（７）
Ｕ＝Ｕ１＋Ｕ２ ・・・（７）
上記式（６）に上記（７）を代入し、Ｖ，Ｕ１，Ｕ２で整理すると、下記式（８）が得られる。
（１＋Ｌ１＋Ｌ２）Ｖ＝
Ｅ＋（１＋Ｌ１＋Ｌ２）Ｕ１−Ｌ１Ｇ１Ｆ
＋（１＋Ｌ１＋Ｌ２）Ｕ２−Ｌ２Ｇ２Ｆ
・・・（８）
（１＋Ｌ１＋Ｌ２）Ｖ＝
Ｅ＋（１＋Ｌ１＋Ｌ２）Ｕ１−Ｌ１Ｇ１Ｆ
＋（１＋Ｌ１＋Ｌ２）Ｕ２−Ｌ２Ｇ２Ｆ
・・・（８）
上記式（８）をさらに整理すると、下記式（９）となる。
Ｖ＝（Ｕ１−（Ｌ１／（１＋Ｌ１＋Ｌ２））Ｇ１Ｆ）＋
（Ｕ２−（Ｌ２／（１＋Ｌ１＋Ｌ２））Ｇ２Ｆ）
＋（１／（１＋Ｌ１＋Ｌ２））Ｅ
・・・（９）
Ｖ＝（Ｕ１−（Ｌ１／（１＋Ｌ１＋Ｌ２））Ｇ１Ｆ）＋
（Ｕ２−（Ｌ２／（１＋Ｌ１＋Ｌ２））Ｇ２Ｆ）
＋（１／（１＋Ｌ１＋Ｌ２））Ｅ
・・・（９）
さらに、上記式９中の（Ｌ１／（１＋Ｌ１＋Ｌ２））をＣ１、（Ｌ２／（１＋Ｌ１＋Ｌ２））をＣ２と置くと、下記式（１０）のようになる。
Ｖ＝（Ｕ１−Ｃ１Ｇ１Ｆ）＋（Ｕ２−Ｃ２Ｇ２Ｆ）
＋（１／（１＋Ｌ１＋Ｌ２））Ｅ
・・・（１０）
Ｖ＝（Ｕ１−Ｃ１Ｇ１Ｆ）＋（Ｕ２−Ｃ２Ｇ２Ｆ）
＋（１／（１＋Ｌ１＋Ｌ２））Ｅ
・・・（１０）
上記式（１０）中の（１／（１＋Ｌ１＋Ｌ２））は、ループフィルタ６の雑音伝達関数である。
よって、上記式（１０）は、出力信号Ｖに含まれるＲＦ信号Ｕ１及びＲＦ信号Ｕ２に歪補償に関する項が加算（減算）されていることを示している。
よって、上記式（１０）は、出力信号Ｖに含まれるＲＦ信号Ｕ１及びＲＦ信号Ｕ２に歪補償に関する項が加算（減算）されていることを示している。
また、上記式１０中のＣ１（＝Ｌ１／（１＋Ｌ１＋Ｌ２））、及びＣ２（＝Ｌ２／（１＋Ｌ１＋Ｌ２））は、バンドパスフィルタとしての特性を表している。
第１フィルタ回路１５の伝達関数Ｌ１は、第１通過帯域に対応している。よって、Ｃ１は、第１通過帯域と同じ帯域に通過帯域を有するバンドパスフィルタとしての特性を示している。
また、第２フィルタ回路１６の伝達関数Ｌ２は、第２通過帯域に対応している。よって、Ｃ２は、第２通過帯域と同じ帯域に通過帯域を有するバンドパスフィルタとしての特性を示している。
第１フィルタ回路１５の伝達関数Ｌ１は、第１通過帯域に対応している。よって、Ｃ１は、第１通過帯域と同じ帯域に通過帯域を有するバンドパスフィルタとしての特性を示している。
また、第２フィルタ回路１６の伝達関数Ｌ２は、第２通過帯域に対応している。よって、Ｃ２は、第２通過帯域と同じ帯域に通過帯域を有するバンドパスフィルタとしての特性を示している。
図８Ａは、式１０中のＣ１が示すフィルタ特性の一例を示す図、図８Ｂは、式１０中のＣ２が示すフィルタ特性の一例を示す図である。
図８Ａ及び図８Ｂは、例えば、本実施形態のΔΣ変調器１に与えられるＲＦ信号Ｕ１の周波数（中心周波数）が１５００ＭＨｚ（帯域幅５ＭＨｚ）、ＲＦ信号Ｕ２の（中心周波数）が８００ＭＨｚ（帯域幅５ＭＨｚ）である場合について示している。
図８Ａ及び図８Ｂは、例えば、本実施形態のΔΣ変調器１に与えられるＲＦ信号Ｕ１の周波数（中心周波数）が１５００ＭＨｚ（帯域幅５ＭＨｚ）、ＲＦ信号Ｕ２の（中心周波数）が８００ＭＨｚ（帯域幅５ＭＨｚ）である場合について示している。
ＲＦ信号Ｕ１の周波数が１５００ＭＨｚであるので、第１フィルタ回路１５の第１通過帯域は、１５００ＭＨｚ近傍に設定されている。
よって、図８Ａに示すように、式１０中のＣ１が示すフィルタ特性は、第１通過帯域に対応して１５００ＭＨｚ近傍に通過帯域を有する。
よって、図８Ａに示すように、式１０中のＣ１が示すフィルタ特性は、第１通過帯域に対応して１５００ＭＨｚ近傍に通過帯域を有する。
また、ＲＦ信号Ｕ２の周波数が８００ＭＨｚであるので、第２フィルタ回路１６の第２通過帯域は、８００ＭＨｚ近傍に設定されている。
よって、図８Ｂに示すように、式１０中のＣ２が示すフィルタ特性は、第２通過帯域に対応して８００ＭＨｚ近傍に通過帯域を有する。
よって、図８Ｂに示すように、式１０中のＣ２が示すフィルタ特性は、第２通過帯域に対応して８００ＭＨｚ近傍に通過帯域を有する。
上記式（１０）に示すように、ＲＦ信号Ｕ１に加算される歪補償に関する項は、Ｃ１と第１補償信号Ｇ１Ｆとの積である。よって、第１補償信号の周波数成分のうちＲＦ信号Ｕ１の周波数近傍（１５００ＭＨｚ近傍）の周波数成分のみが歪補償に関する値としてＲＦ信号Ｕ１に加算される。
また、ＲＦ信号Ｕ２に加算される歪補償に関する項は、Ｃ２と第２補償信号Ｇ２Ｆとの積である。よって、第２補償信号の周波数成分のうちＲＦ信号Ｕ２の周波数近傍（８００ＭＨｚ近傍）の周波数成分のみがＲＦ信号Ｕ２に加算される。
つまり、第１補償信号及び第２補償信号は、第１補償信号付加部３１及び第２補償信号付加部３２によってループフィルタ６に与えられると、当該第１補償信号及び第２補償信号が歪補償の対象としている周波数成分の帯域に制限され、ＲＦ信号Ｕ１及びＲＦ信号Ｕ２に加算される。
よって、本実施形態では、広い帯域の周波数成分を含む状態の第１補償信号及び第２補償信号をループフィルタ６に与えたとしても、第１補償信号及び第２補償信号の相互干渉が抑制され、適切にＲＦ信号Ｕ１の，Ｕ２の歪補償を行うことができる。
すなわち、第１補償信号生成部３４と第１補償信号付加部３１との間、及び、第２補償信号生成部３５と第２補償信号付加部３２との間に、バンドパスフィルタ等を設けずとも、第１補償信号及び第２補償信号の相互干渉が抑制され、適切にＲＦ信号Ｕ１の，Ｕ２の歪補償を行うことができる。
すなわち、第１補償信号生成部３４と第１補償信号付加部３１との間、及び、第２補償信号生成部３５と第２補償信号付加部３２との間に、バンドパスフィルタ等を設けずとも、第１補償信号及び第２補償信号の相互干渉が抑制され、適切にＲＦ信号Ｕ１の，Ｕ２の歪補償を行うことができる。
以上のように、本実施形態のΔΣ変調器１によれば、歪補償器３０が、第１補償信号を第１フィルタ回路１５の入力へ付加する第１補償信号付加部３１と、第２補償信号を第２フィルタ回路１６の入力へ付加する第２補償信号付加部３２とを備えているので、両フィルタ回路１５，１６それぞれに対して、対応するＲＦ信号の周波数が同じ補償信号を与えることができる。
これにより、複数の補償信号を複数のフィルタ回路１５，１６に対して適切に与えることができ、複数のフィルタ回路１５，１６で構成されたループフィルタ６を有するΔΣ変調器１の出力に対する歪補償を行うことができる。
これにより、複数の補償信号を複数のフィルタ回路１５，１６に対して適切に与えることができ、複数のフィルタ回路１５，１６で構成されたループフィルタ６を有するΔΣ変調器１の出力に対する歪補償を行うことができる。
また、本実施形態では、複数のＲＦ信号Ｕ１，Ｕ２それぞれの周波数に応じて複数のフィルタ回路１５，１６の通過帯域が設定されており、複数のフィルタ回路１５，１６に与えられる複数の補償信号は、当該複数の補償信号それぞれが歪補償の対象としている周波数成分の帯域に制限される。この結果、複数の補償信号が、複数のＲＦ信号Ｕ１，Ｕ２のうち自補償信号に対応するＲＦ信号以外の他のＲＦ信号の周波数成分を含んでいたとしても、複数の補償信号の相互干渉が抑制され、適切に歪補償を行うことができる。
図９及び図１０は、シミュレーションによって得た、第１実施形態のΔΣ変調器１による出力信号Ｖ（パルス列）のパワースペクトラムの一例を示す図である。
図９及び図１０は、それぞれ同じ出力信号Ｖのパワースペクトラムの一部を示している。
図９及び図１０に示す例では、例えば、本実施形態のΔΣ変調器１に与えられるＲＦ信号Ｕ１の周波数（中心周波数）が１５００ＭＨｚ（帯域幅５ＭＨｚ）、ＲＦ信号Ｕ２の（中心周波数）が８００ＭＨｚ（帯域幅５ＭＨｚ）である場合について示している。
図９及び図１０は、それぞれ同じ出力信号Ｖのパワースペクトラムの一部を示している。
図９及び図１０に示す例では、例えば、本実施形態のΔΣ変調器１に与えられるＲＦ信号Ｕ１の周波数（中心周波数）が１５００ＭＨｚ（帯域幅５ＭＨｚ）、ＲＦ信号Ｕ２の（中心周波数）が８００ＭＨｚ（帯域幅５ＭＨｚ）である場合について示している。
図９は、８００ＭＨｚ近傍における出力信号Ｖのパワースペクトラムの一部を示している。
図１０は、１５００ＭＨｚ近傍における出力信号Ｖのパワースペクトラムの一部を示している。また、図９及び図１０中、実施例品は歪補償器３０による歪補償を行った場合の出力信号Ｖのパワースペクトラム、比較例品は歪補償器３０による歪補償を行わない場合の出力信号Ｖのパワースペクトラムである。
図１０は、１５００ＭＨｚ近傍における出力信号Ｖのパワースペクトラムの一部を示している。また、図９及び図１０中、実施例品は歪補償器３０による歪補償を行った場合の出力信号Ｖのパワースペクトラム、比較例品は歪補償器３０による歪補償を行わない場合の出力信号Ｖのパワースペクトラムである。
ＲＦ信号Ｕ１の周波数が１５００ＭＨｚであるので、第１フィルタ回路１５の第１通過帯域は、中心周波数が１５００ＭＨｚ近傍とされ帯域幅が約４０ＭＨｚに設定されている。
また、ＲＦ信号Ｕ２の周波数が８００ＭＨｚであるので、第２フィルタ回路１６の第２通過帯域は、中心周波数８００ＭＨｚ近傍とされ帯域幅が約４０ＭＨｚに設定されている。
また、ＲＦ信号Ｕ２の周波数が８００ＭＨｚであるので、第２フィルタ回路１６の第２通過帯域は、中心周波数８００ＭＨｚ近傍とされ帯域幅が約４０ＭＨｚに設定されている。
図９及び図１０に示すように、比較例品と比較して実施例品は、ＡＣＬＲが１４〜１５ｄＢ程度低下していることが判る。
このように、図９及び図１０に示すシミュレーションの結果から、歪補償器３０による歪補償によって出力信号Ｖに含まれるＲＦ信号Ｕ１，Ｕ２の信号特性が向上することが判る。
このように、図９及び図１０に示すシミュレーションの結果から、歪補償器３０による歪補償によって出力信号Ｖに含まれるＲＦ信号Ｕ１，Ｕ２の信号特性が向上することが判る。
〔第２実施形態について〕
図１１は、第２実施形態に係るΔΣ変調器１の一部分を示すブロック図である。
本実施形態の歪補償器３０には、第１補償信号生成部３４と第１補償信号付加部３１との間に第１バンドパスフィルタ５５が設けられ、第２補償信号生成部３５と第２補償信号付加部３２との間に第２バンドパスフィルタ５６が設けられている点において、第１実施形態と相違する。
図１１は、第２実施形態に係るΔΣ変調器１の一部分を示すブロック図である。
本実施形態の歪補償器３０には、第１補償信号生成部３４と第１補償信号付加部３１との間に第１バンドパスフィルタ５５が設けられ、第２補償信号生成部３５と第２補償信号付加部３２との間に第２バンドパスフィルタ５６が設けられている点において、第１実施形態と相違する。
第１バンドパスフィルタ５５は、ＲＦ信号Ｕ１の周波数帯域を含む通過帯域を有している。また、第２バンドパスフィルタ５６は、ＲＦ信号Ｕ２の周波数帯域を含む通過帯域を有している。
第１バンドパスフィルタ５５及び第２バンドパスフィルタ５６は、制御部１９によってそのフィルタ特性が制御される。よって、第１バンドパスフィルタ５５及び第２バンドパスフィルタ５６の通過帯域は、第１フィルタ回路１５及び第２フィルタ回路１６の設定に応じて、適宜調整可能である。
第１バンドパスフィルタ５５及び第２バンドパスフィルタ５６は、制御部１９によってそのフィルタ特性が制御される。よって、第１バンドパスフィルタ５５及び第２バンドパスフィルタ５６の通過帯域は、第１フィルタ回路１５及び第２フィルタ回路１６の設定に応じて、適宜調整可能である。
歪補償器３０の第１補償信号及び第２補償信号は、第１補償信号付加部３１及び第２補償信号付加部３２によってループフィルタ６に与えられると、当該第１補償信号及び第２補償信号が歪補償の対象としている周波数成分の帯域に制限され、第１補償信号及び第２補償信号の相互干渉が抑制される。
しかし、例えば、ＲＦ信号Ｕ１の周波数とＲＦ信号Ｕ２の周波数とが、比較的近いことから第１フィルタ回路１５及び第２フィルタ回路１６の通過帯域が接近する場合、第１補償信号及び第２補償信号の間で相互干渉が生じるおそれが生じる。
このような場合、第１バンドパスフィルタ５５及び第２バンドパスフィルタ５６の通過帯域を調整し、第１補償信号及び第２補償信号の周波数帯域を互いに影響を与えない程度に調整することができる。これにより、第１補償信号及び第２補償信号の相互干渉を抑制することができる。
〔第３実施形態について〕
図１２は、第３実施形態に係るΔΣ変調器１の構成を示すブロック図である。
本実施形態のΔΣ変調器１は、周波数の異なる３つのＲＦ信号Ｕ１，Ｕ２，Ｕ３を受け付け、受け付けた３つのＲＦ信号Ｕ１，Ｕ２，Ｕ３を含む単一の出力信号Ｖを出力する点で上記第１実施形態と相違している。
図１２は、第３実施形態に係るΔΣ変調器１の構成を示すブロック図である。
本実施形態のΔΣ変調器１は、周波数の異なる３つのＲＦ信号Ｕ１，Ｕ２，Ｕ３を受け付け、受け付けた３つのＲＦ信号Ｕ１，Ｕ２，Ｕ３を含む単一の出力信号Ｖを出力する点で上記第１実施形態と相違している。
本実施形態のΔΣ変調器１は、ＲＦ信号Ｕ１，Ｕ２，Ｕ３が入力される３つの入力ポート２ａ，２ｂ，２ｃを備えている。第１加算器５は、入力ポート２ａ，２ｂ，２ｃによって受け付けられたＲＦ信号Ｕ１，Ｕ２，Ｕ３を加算し、加算した出力をループフィルタ６に与える。
本実施形態のループフィルタ６は、第１フィルタ回路１５と、第２フィルタ回路１６と、第３フィルタ回路１７とを備えており、３つのフィルタによって構成されている。各フィルタ１５，１６，１７は、差分器９に対して並列に接続されている。
歪補償器３０は、第３フィルタ回路１７に対応して、第３補償信号加算器３６と、第３補償信号加算器３６に対して与えるための第３補償信号を生成する第３補償信号生成部３７とを備えている。
歪補償器３０は、第３フィルタ回路１７に対応して、第３補償信号加算器３６と、第３補償信号加算器３６に対して与えるための第３補償信号を生成する第３補償信号生成部３７とを備えている。
本実施形態の場合も、第１実施形態と同様、複数の補償信号（第１補償信号、第２補償信号、及び第３補償信号）を複数のフィルタ回路１５，１６，１７に対して適切に与えることができ、複数のフィルタ回路１５，１６，１７で構成されたループフィルタ６を有するΔΣ変調器１の出力に対する歪補償を行うことができる。
〔第４実施形態について〕
図１３は、第４実施形態に係るΔΣ変調器１の構成を示すブロック図である。
本実施形態のΔΣ変調器１は、歪補償器３０が第２補償信号生成部３５及び第２補償信号付加部３２を備えていない点において、上記第１実施形態と相違している。
図１３は、第４実施形態に係るΔΣ変調器１の構成を示すブロック図である。
本実施形態のΔΣ変調器１は、歪補償器３０が第２補償信号生成部３５及び第２補償信号付加部３２を備えていない点において、上記第１実施形態と相違している。
本実施形態では、第１フィルタ回路１５の入力には第１補償信号が付加されるが、第２フィルタ回路１６の入力には第２補償信号が付加されない。このため、ＲＦ信号Ｕ２の歪補償は行われない。
しかし、第１フィルタ回路１５の入力には第１補償信号が付加されるため、ＲＦ信号Ｕ１の歪補償は行われる。
しかし、第１フィルタ回路１５の入力には第１補償信号が付加されるため、ＲＦ信号Ｕ１の歪補償は行われる。
このように、歪補償器３０は、ループフィルタ６を構成する複数のフィルタ回路（第１フィルタ回路１５及び第２フィルタ回路１６）のうち、少なくとも１のフィルタ回路の入力へ補償信号を生成することができ、さらに生成した補償信号を前記１のフィルタ回路へ付加する補償信号付加部を備えていれば、前記１のフィルタ回路の通過帯域に対応するＲＦ信号については、適切に歪補償を行うことができる。
〔その他〕
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記各実施形態では、ループフィルタ６を２つ、又は３つのフィルタ回路を用いて構成した場合を例示したが、より多数のフィルタ回路を用いて構成してもよい。
また、上記各実施形態では、ループフィルタ６を構成する複数のフィルタ回路を並列に接続した場合を例示したが、複数のフィルタ回路を直列に接続してもよい。この場合においても、補償信号加算器は、各フィルタ回路の入力へ補償信号を加算する。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。
上記各実施形態では、ループフィルタ６を２つ、又は３つのフィルタ回路を用いて構成した場合を例示したが、より多数のフィルタ回路を用いて構成してもよい。
また、上記各実施形態では、ループフィルタ６を構成する複数のフィルタ回路を並列に接続した場合を例示したが、複数のフィルタ回路を直列に接続してもよい。この場合においても、補償信号加算器は、各フィルタ回路の入力へ補償信号を加算する。
また、上記各実施形態で示したように、ΔΣ変調器１の歪補償器３０は、量子化データに対応したパルス列の周波数成分のうち複数のＲＦ信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を１又は複数生成するように構成され、さらに、歪補償器３０は、前記１又は複数の補償信号を複数のフィルタ回路の入力へ付加する補償信号付加部を１又は複数備えた構成とすることができる。
本発明の範囲は、上記した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
１ 変調器
２ａ，２ｂ，２ｃ 入力ポート
４ 出力ポート
５ 第１加算器
６ ループフィルタ
７ 第２加算器
８ 量子化器
９ 差分器
１０ 経路
１５ 第１フィルタ回路
１６ 第２フィルタ回路
１７ 第３フィルタ回路
１８ 第３加算器
１９ 制御部
２０ 分岐部
３０ 歪補償器
３１ 第１補償信号付加部
３２ 第２補償信号付加部
３３ 検出部
３４ 第１補償信号生成部
３５ 第２補償信号生成部
３６ 信号加算器
３７ 信号生成部
４１ 遅延素子
４２ 加算器
４３ 符号関数部
４４ Ａｂｓ関数部
４６ａ，４６ｂ，４６ｃ，４６ｄ 遅延素子
４８ａ，４８ｂ，４８ｃ，４８ｄ，４８ｅ ゲイン制御素子
５０ 加算器
５５ 第１バンドパスフィルタ
５６ 第２バンドパスフィルタ
１００ 送信機
１０２，１０３ 直交変調部
１０４ 伝送路
１０５ 第１バンドバスフィルタ
１０５ 第１バンドパスフィルタ
１０６ 第２バンドパスフィルタ
２ａ，２ｂ，２ｃ 入力ポート
４ 出力ポート
５ 第１加算器
６ ループフィルタ
７ 第２加算器
８ 量子化器
９ 差分器
１０ 経路
１５ 第１フィルタ回路
１６ 第２フィルタ回路
１７ 第３フィルタ回路
１８ 第３加算器
１９ 制御部
２０ 分岐部
３０ 歪補償器
３１ 第１補償信号付加部
３２ 第２補償信号付加部
３３ 検出部
３４ 第１補償信号生成部
３５ 第２補償信号生成部
３６ 信号加算器
３７ 信号生成部
４１ 遅延素子
４２ 加算器
４３ 符号関数部
４４ Ａｂｓ関数部
４６ａ，４６ｂ，４６ｃ，４６ｄ 遅延素子
４８ａ，４８ｂ，４８ｃ，４８ｄ，４８ｅ ゲイン制御素子
５０ 加算器
５５ 第１バンドパスフィルタ
５６ 第２バンドパスフィルタ
１００ 送信機
１０２，１０３ 直交変調部
１０４ 伝送路
１０５ 第１バンドバスフィルタ
１０５ 第１バンドパスフィルタ
１０６ 第２バンドパスフィルタ
Claims (10)
- 周波数の異なる複数の入力信号を加算する第１加算器と、
ループフィルタと、
前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、
前記第２加算器の出力に基づいて量子化データを生成する量子化器と、
前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、
前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、
前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、
前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている
ΔΣ変調器。 - 前記補償信号は、前記複数の入力信号のうち自補償信号に対応する入力信号以外の他の入力信号の周波数成分を含んでいる
請求項１に記載のΔΣ変調器。 - 前記信号付加部に与えられる前記補償信号に対応する入力信号の周波数近傍が通過帯域とされている帯域通過フィルタが、前記補償器と、前記信号付加部との間に設けられている
請求項１に記載のΔΣ変調器。 - 複数の前記フィルタ回路は並列に接続されている
請求項１から請求項３のいずれか一項に記載のΔΣ変調器。 - 複数の前記フィルタ回路は直列に接続されている
請求項１から請求項３のいずれか一項に記載のΔΣ変調器。 - 請求項１から請求項５のいずれか一項に記載のΔΣ変調器と、
前記量子化器の出力が与えられる送信部と、を備えている
送信機。 - 周波数の異なる複数の入力信号に対してΔΣ変調を行うΔΣ変調器に用いられる半導体集積回路であって、
周波数の異なる複数の入力信号を加算する第１加算器と、
ループフィルタと、
前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、
前記第２加算器の出力に基づいて量子化データを生成する量子化器と、
前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、
前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、
前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、
前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている
半導体集積回路。 - 周波数の異なる複数の入力信号に対して行うΔΣ変調の歪補償方法であって、
前記複数の入力信号を加算する第１加算ステップと、
前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、
前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、
前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記ループフィルタへ出力する差分ステップと、
前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する生成ステップと、を含み、
前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、
前記複数の補償ステップは、前記補償信号を前記フィルタ回路の入力へ付加する信号付加ステップを含む
歪補償方法。 - プログラム可能な集積回路と、前記集積回路の回路構成に関する回路構成情報を前記集積回路に与え、前記回路構成情報に従って前記集積回路に回路を構成させる制御部と、を備えたシステムであって、
前記回路構成情報によって構成される前記回路は、
周波数の異なる複数の入力信号を加算する第１加算器と、
ループフィルタと、
前記第１加算器の出力と前記ループフィルタの出力とを加算する第２加算器と、
前記第２加算器の出力に基づいて量子化データを生成する量子化器と、
前記量子化器の出力をフィードバックしたフィードバック信号と前記第１加算器の出力との差分を求め、前記ループフィルタへ出力する差分器と、
前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する補償器と、を備え、
前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、
前記補償器は、前記補償信号を前記フィルタ回路の入力へ付加する信号付加部を備えている
システム。 - 周波数の異なる複数の入力信号を表すデータに対して行うΔΣ変調の歪補償処理をコンピュータに実行させるためのコンピュータプログラムであって、
コンピュータに
前記複数の入力信号を加算する第１加算ステップと、
前記第１加算ステップの出力とループフィルタの出力とを加算する第２加算ステップと、
前記第２加算ステップの出力に基づいて量子化データを生成する量子化データ生成ステップと、
前記量子化データ生成ステップの出力をフィードバックしたフィードバック信号と前記第１加算ステップの出力との差分を求め、前記ループフィルタへ出力する差分ステップと、
前記量子化データに対応したパルス列の周波数成分のうち前記複数の入力信号の周波数に対応する周波数成分に生じる歪を補償する補償信号を生成する生成ステップと、を含む処理を実行させるコンピュータプログラムであり、
前記ループフィルタは、前記複数の入力信号それぞれの周波数に通過帯域を有するとともに、複数のフィルタ回路を含み、
前記複数の補償ステップは、前記補償信号を前記フィルタ回路の入力へ付加する信号付加ステップを含む
コンピュータプログラム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017116217 | 2017-06-13 | ||
| JP2017116217 | 2017-06-13 | ||
| PCT/JP2018/014414 WO2018230112A1 (ja) | 2017-06-13 | 2018-04-04 | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018230112A1 true JPWO2018230112A1 (ja) | 2020-04-09 |
| JP7006689B2 JP7006689B2 (ja) | 2022-01-24 |
Family
ID=64659817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019525123A Active JP7006689B2 (ja) | 2017-06-13 | 2018-04-04 | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7006689B2 (ja) |
| WO (1) | WO2018230112A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113328632A (zh) * | 2021-05-08 | 2021-08-31 | 南京君海数能科技有限公司 | 交流链路直流偏置电流检测及抑制方法、设备和介质 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023021625A1 (ja) * | 2021-08-18 | 2023-02-23 | 日本電気株式会社 | デルタシグマ変調装置、デルタシグマ変調方法及び記録媒体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009530875A (ja) * | 2005-12-05 | 2009-08-27 | エヌエックスピー ビー ヴィ | 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器 |
| WO2016103981A1 (ja) * | 2014-12-22 | 2016-06-30 | 住友電気工業株式会社 | Δς変調器及び送信機 |
-
2018
- 2018-04-04 WO PCT/JP2018/014414 patent/WO2018230112A1/ja active Application Filing
- 2018-04-04 JP JP2019525123A patent/JP7006689B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009530875A (ja) * | 2005-12-05 | 2009-08-27 | エヌエックスピー ビー ヴィ | 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器 |
| WO2016103981A1 (ja) * | 2014-12-22 | 2016-06-30 | 住友電気工業株式会社 | Δς変調器及び送信機 |
Non-Patent Citations (2)
| Title |
|---|
| JIQIN HE, WENPING REN, DONGYA SHEN, JIE ZENG, XIUPU ZHANG, HONG YUAN: "Dual-band Transmitters Based on Lowpass and Bandpass Delta-Sigma Modulators", MICROWAVE AND MILLIMETER WAVE TECHNOLOGY(ICMMT),2016 IEEE INTERNATIONAL CONFERENCE ON, JPN6018001326, June 2016 (2016-06-01), pages 590 - 592, XP033013968, ISSN: 0004631342, DOI: 10.1109/ICMMT.2016.7762377 * |
| TAKASHI MAEHATA, KAZUYUKI TOTANI, SUGURU KAMEDA, NORIHARU SUEMATSU: "Concurrent Dual-band 1-bit Digital Transmitter Using Band-Pass Delta-Sigma Modulator", PROCEEDINGS OF THE 8TH EUROPEAN MICROWAVE INTEGRATED CIRCUITS CONFERENCE, JPN6014022449, October 2013 (2013-10-01), pages 552 - 555, XP032533950, ISSN: 0004631341 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113328632A (zh) * | 2021-05-08 | 2021-08-31 | 南京君海数能科技有限公司 | 交流链路直流偏置电流检测及抑制方法、设备和介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018230112A1 (ja) | 2018-12-20 |
| JP7006689B2 (ja) | 2022-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10050659B2 (en) | Systems and methods for non-linear digital self-interference cancellation | |
| US9166616B2 (en) | Signal conversion method, signal transmission method, signal conversion device, and transmitter | |
| US8049651B2 (en) | ΔΣ modulation circuit and system | |
| JPWO2018230112A1 (ja) | Δς変調器、送信機、半導体集積回路、歪補償方法、システム、及びコンピュータプログラム | |
| US7688235B2 (en) | Composite analog to digital receiver with adaptive self-linearization | |
| US7693672B2 (en) | Adaptive self-linearization | |
| KR102663366B1 (ko) | Mems 마이크로폰 | |
| EP2135356A2 (en) | A power amplifier | |
| JP4649777B2 (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
| US9595925B2 (en) | Distortion-compensating power amplifier and method for compensating for distortion to amplify power | |
| JP5920109B2 (ja) | 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び１ｂｉｔオーディオ装置 | |
| US6920471B2 (en) | Compensation scheme for reducing delay in a digital impedance matching circuit to improve return loss | |
| WO2013125522A1 (ja) | 信号変換方法、信号送信方法、信号変換装置、及び送信機 | |
| JP6447386B2 (ja) | Δς変調器及び送信機 | |
| US8217818B2 (en) | Digital RF converter and RF converting method thereof | |
| JP2015216606A (ja) | 歪補償装置の製造方法 | |
| JP7213947B2 (ja) | デルタシグマ変調装置及び通信機器 | |
| WO2016103981A1 (ja) | Δς変調器及び送信機 | |
| KR102667992B1 (ko) | 디지털 필터의 필터 계수 설정 방법 및 그 필터 계수가 적용된 디지털 필터를 포함하는 통신 장치 | |
| WO2019111446A1 (ja) | Δς変調器、送信機、半導体集積回路、及びコンピュータプログラム | |
| JP6364939B2 (ja) | 通信装置 | |
| JP2014220654A (ja) | 歪補償装置、増幅装置及び無線通信装置 | |
| KR101463034B1 (ko) | 병렬처리 시그마델타 변조기 및 설계 방법 | |
| JP2018011254A (ja) | 遅延補正装置、歪補償装置、送信機、半導体集積回路、及び遅延補正方法 | |
| JP2007243394A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7006689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |