SU813677A1 - Цифровой синтезатор частот - Google Patents

Description

(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ

Изобретение относитс  к радиотехнике и может использоватьс  дл  синтезировани  частот, основанного н вычислении выборок синусоиды в такто вые моменты времени, в различных област х техники. Известен цифровой синтезатор частот , содержащий последовательно соединенные блок установки частоты, накопитель, первый преобразователь кодов, блок пам ти, пе ремножитель, регистр пам ти, цифроаналоговый преобразователь и фильтр нижних частот а также блок синхронизации, выход которого подключен к тактовым входа регистра пам ти и накопител , выход старшего разр да которого подключен к входу знакового разр да регистра пам ти 1 . Однако известный цифровой синтезатор частот не обеспечивает достато но широкого диапазона ВЫХОДНЕ ГХ частот , имеет сложную техническую реал зацию и ограниченный объем пам ти. Цель изобретени  - расширение ди пазона выходных частот. Поставленна  цель достигаетс  тем что в цифровом синтезаторе частот, содержащем последовательно соединен ные блок установки частоты накопитель , первый преобразователь кодов, блок пам ти, перемножитель, регистр пам ти, цифроаналоговый преобразователь и фильтр нижних частот, а также блок синхронизации, выход которого. подключен к тактовым входам регистра пам ти и накопител , выход старшего разр да которого подключен к входу знакового разр да регистра пам ти, между выходами первого преобразовател  кодов, и вторыми поразр дными входами перемножител  включен второй преобразователь кодов. На фиг. 1 представлена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - формы сигналов в различных точках устройства; на фиг. 3 и 4 - формы сигналов на выходе второго преобразовател  кодов и перемножител  дл  двух различных вариантов выполнени  второго преобразовател  кодов; на фиг. 5 структурна  схема второго преобразовател  кодов. Цифровой синтезатор частот содержит блок 1 установки частоты (БУЧ), накопитель 2, блок 3 синхронизации, первый преобразователь 4 кодов, блок 5 пам ти, второй преобразователь 6 кодов, перемножитель 7, реРистр 8 пам тн, цифpoaнaJrIoгoвый преобразователь 9 (ЦАП), фильтр 10 нижних частот (ФНЧ).

Цифровой синтезатор частот работает следующим образом.

В БУЧ 1 устанавливаетс  код К синтезируемой частоты. Выход БУЧ 1 подключен ко входу накопител  2, тактовый вход которого соединен с выходом блока 3 синхронизации. В каждый тактовый момент времени t пТ, п О, 1, 2, (т - тактовый интервал , f 1/т - тактова  частота содержимое накопител  2 увеличивает° Д° ПОР пока не происходит переполнение накопител  2 Огибающа  выходных кодовых сигналов накопител  2 имеет пилообразный ха|рактер (крива  А, фиг. 2). Кодовые сигналы с выхода накопител  2 поступают на входы .первого преобразовател  4 кодов, выходах В которого формируютс  кодовые сигналы с треугольной огибающей (крива  в, фиг.2) Выходы В первого преобразовател  4 кодов, который может быть реализован в виде преобразовател  пр мого кода в обратный или дополнительный, соединены с выходами второго преобразовател  б кодов и блока 5 пам ти (обычно целесообразно подключение только старших выходных разр дов первого преобразовател  кодов 4 ко входам бл ка 5 пам ти). Во втором преобразователе б кодов кодовые сигналы с треугольной огибающей преобразуютс  в кодовые сигналы с более близкой к синусоидальному колебанию огибающей, например в кодовые сигналы с трапецеидальной огибающей (крива  С, фиг. 2). В блоке 5 пам ти хран тс  коэффициенты О, на которые в перемножителе 7 умножаютс  кодовые сигналы С с выхода второго преобразовател  б кодов, дл  получени  кодовых сигналов с синусоидальной огибающей

0,0-J-0,125 0,998392 0,1241981

2 0,,25 0,9856026 0,2436235

3 0,25fO,375 0,9603196 0,3536868

(крива  Е, фиг. 2). Выходные кодовые сигналы Е перемножител  7, а также выходной сигнал старшего разр да SGN накопител  2 поступают на входы регистра 8 пам ти, тактовый вход которого подключен к выходу блока 3 синхронизации. Выходы F регистра 8 пам ти подключены ко входам ЦАП 9, в котором осуществл етс  преобразование цифровых выборок в аналоговые величины дл  получени  ступенчатой аппроксимации синтезируемого сигнала Этот ступенчатый сигнал сглаживаетс  в ФНЧ 10, на выходе которого формируетс  требуемый синусоидальный сигнал. Выход ФНЧ 10  вл етс  выходом всего устройства.

На фиг. 3 изображен график, по сн ющий процесс аппроксимации четверти периода синусоидального колебани  дл  случа , когда в блоке 5 пам ти хран тс  восемь коэффициентов умножени  D, а во втором преобразователе б кодов реализуетс  функци  цифрового ограничител  (на фиг. 3 й,т интервал времени, в течение которого коэффициент умножени  фиксирован Д.Т , Тг; - период синтезируемого сигнала). Коэффициенты умножени  на каждом интервале Т выбираютс  таким образом, чтобы в середине интервала выполн лось точное равенство Е C-D. При этом ошибка аппроксимации принимает минимальное значение.

В таблице приведены значени  коэффициентов умножени  D, значени  синусов и ошибки в граничных точках дл  случа  аппроксимации четверти период синусоиды восемью отрезками. .Из приведенных данных видно, что максимальна  ошибка при вычислении выборки синуса имеет место на интервале, где второй преобразователь 6 кодов начинает работать как ограничитель, т.е. t 0,625, 0,75.

0,0005999

-0,0009977

0,0027771

-0,0035436

0,0064330

-0,0075152

Абсогаотное значение этой ошибки составл ет 0,0267113, что соответствует п ти верным двоичным разр дам выборки синуса. Дл  вЕлчислени  выборок с точностью пор дка 10 двоичных разр дов необходимо увеличить количество отрезков аппроксимации до 256. Требуема  емкость блока 5 пам ти в этом случае составл ет 256 х- 10 бит. Помнить всю эту информацию нет необходимости .

При достаточно малых значени х t и при значени х t, близких к Ti/4,. трапецеидальна  крива  настолько близка к синусоиде, что коэффициент умножени  D практически не отличаетс  от единицы и его на этих участках не имеет смысла хранить в блоке 5 пам ти. Наиболее сильно D отличаетс  от единицы в точке излома трапецеидальной кривой. При этом он принимает значение 0 0,8423472 и величины коэффициентов умножени  О лежит в интервале Dp С - 1 .

так как DO {0,8423J72)Q {0,110101. .. )2 , то очевидно, что два самых старших разр да двоичнокодированного значени  коэффициента умножени  Б запоминать не нужно, поскольку они всегда равны уровню логической 1. При учете этих обсто тельств требуема  емкость блока 5 пам ти снижаетс . Еще большего сокращени  объема пам ти можно достигнуть при использовании второго преобразовател  6 кодов с большим числом уровней ограничени . Характеристика его изображена на фиг. 4 (крива  С), крива  Е соответствует синтезируемому сигналу в случае 256.отрезков аппроксимации: дТ Тр/1024.

Структурна  схема второго преобразовател  6 кодов изображена на фиг. 5

Продол;.ение таблицы

Он содержит блок 11 пам ти, элемент И 12, блоки 13 и 14 элементов И-НЕ. Входные кодовые сигналы с треугольной огибающей В поступают на одни входы блока 13 элементов И-НЕ. При этом кодовые сигналы старших разр дов поступают также на входы блока 11 пам ти. Выходы блока 11 пам ти соединены с одними входами блока 14 элементов И-НЕ и входами элемента И 12. Выход последнего соединен с другими входами блока 13 элементов И-НЕ выходы которого подключены к другим входам блока 14 элементов И-НЕ. В течение интервалов времени, когда крива  С .(фиг. 4} имеет линейно нарастающий характер, на выходах блока 11 пам ти имеют место сигналы логической 1. На выходе элемента И 1 сигнал также соответствует уровню логической 1. В результате этого входные кодовые сигналы второго преобразовател  6 кодов проход т непосредственно на его выходы. При достижении момента времени, соответствующего первой точке излома, на выходах блока 11 пам ти по вл ютс  ин . вертированные сигналы кода первого уровн  ограничени , выходной сигнал элемента И 12 становитс  равным уровню логического О, выходные сигна,пы блока 13 элементов И-НЕ - уровн м логической 1, а выходные сигналы блока 14 элементов И-НЕ - кодов-оп cигнaлaгvI первого уровн  ограничени , поступающим из блока 11 пам ти. При достижении моментов времени, соответствующих второй, третьей и т.д. точкам излома, устройство работает аналогично, только на его выходе формируютс  кодовые сигналы соответствующего уровн  ограничени . Поскольку число уровней ограничени  невелико , небольшой оказываетс  и емкость блока 11 пам ти и выполнение второго преобразовател  6 кодов не встречает затруднений.

При использовании второго преобразовател  б кодов и описанных методов y feньшeни  объема пам ти емкость блока 5 пам ти предлагаемого устройства оказываетс  несколько меньше емкости блока, пам ти известного устройства.

Claims (1)

1. Тирней и др. Цифровые синтезаторы частоты. Зарубежна  радиоэлект0 роника, 1972, № 3, с. 57-67 (прототип ) .

«г7

U(i)

У