JPS6324339B2

JPS6324339B2 -

Info

Publication number: JPS6324339B2
Application number: JP55106921A
Authority: JP
Inventors: Yoshito Desaki
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1980-07-31
Filing date: 1980-07-31
Publication date: 1988-05-20
Also published as: JPS5731251A

Description

【発明の詳細な説明】この発明はデータ通信を行うための構内用モデ
ムなどに用いられる信号波形変換装置に関するも
のである。

従来のこの種の信号波形変換装置は、第１図に
示すように、送出データ信号（第２図Ａ）を送出
データ信号入力端子１よりバイポーラ変換部２に
加えるとともに、送出データ信号に関するタイミ
ング信号をタイミング信号入力端子３よりバイポ
ーラ変換部２に加え、送出データ信号をバイポー
ラ変換し（第２図Ｂ）、このバイポーラ変換部２
の出力をアナログフイルタ４に通して出力端子５
より高調波成分を除去した変換波形（第２図Ｃ）
を得るようになつている。この場合、第２図Ａの
送出データ信号は、送出データが１ビツトの周期
をＴとするとともに高レベルを「０」としたとき
に、「1010001101…」であることを示し、この送
出データを波形の上部に括弧でくくつて表示して
いる。第２図Ｂに示すバイポーラ信号は、送出デ
ータが「０」のときに＋方向（図では上向き）の
パルスを発生し、送出データが「１」のときは無
信号とし、つぎの送出データ「０」が来たときに
は、前回とは逆方向すなわち一方向（図では下向
き）のパルスを発生する。したがつて、データ
「０」が連続すると、＋−交互のパルスが連続する
ことになる。そして、そのパルスは、ビツト周期
Ｔの50％すなわちT/2のパルス幅をもち、第２図
に示すように送出データビツトの中心に合せて発
生する。このようなバイポーラ変換により、送出
データは交流表示に変り、連続するデータ「０」
によつてもまたデータ「１」の連続でもその平均
値は０となり、交流結合が可能となる。このバイ
ポーラ信号はバイポーラ変換部２で発生し、アナ
ログフイルタ４に入力されてパルス状の波形の高
調波成分が取り除かれ、アナログフイルタ出力
は、第２図Ｃに示すように滑らかな波形となつて
出力端子５に導かれる。

つぎに、この信号波形変換装置を具体的に説明
する。アナログフイルタ４は、不要な高調波を除
去するとともに波形応答がsin²波形に近づくよう
な波形応答フイルタが用いられ、LCフイルタま
たはRCアクテイブフイルタで実現できる。

一方、バイポーラ変換部２は第３図に示すよう
な構成で実現される。第３図において６〜１１は
すべて同じ働きをするＤ型フリツプフロツプであ
る。１２〜１４は２入力アンド回路、１５はイン
バータ回路である。１６はアナログスイツチで、
２０および２１はアナログスイツチ１６の制御入
力であり、この制御入力２０，２１に「０」、
「０」を与えるとアナログスイツチ１６は端子１
９に接続され、「０」、「１」を与えると端子１８
に接続され、逆に「１」、「０」と与えると端子１
７に接続される。したがつて、アナログスイツチ
１６の出力端子２２は２本の制御入力信号により
端子１９，１７，１８を任意に選択することがで
きる。このアナログスイツチ１６の端子１９，１
７，１８に、アース、正電圧（＋Ｖ）、負電圧
（−Ｖ）をそれぞれ与えておけば、アナログスイ
ツチ１６の出力端子２２には、この３つの状態が
制御入力２１，２０によつて選択されて出力され
る。この制御入力２０，２１を送出データ信号よ
り作り出すのが第３図の論理回路である。

このバイポーラ変換部２の動作を第４図の波形
図を参考にして説明する。送出データ信号入力端
子１に第４図Ａに示すような送出データ信号が加
えられ、タイミング信号入力端子３には送出デー
タ入力端子１に加えられる送出データ信号の２倍
の周波数（デユーテイ１対１）のクロツク信号が
入力されるものと仮定している。これは50％バイ
ポーラ信号のパルス幅がT/2であることからして
当然である。Ｄ型フリツプフロツプは二通りに使
用している。第１はクロツク入力Ｃの立上り時点
の端子Ｄの状態を出力Ｑに転送するもので、第２
の反転出力と端子Ｄを接続してクロツク入力Ｃ
の立上りにより動作するフリツプフロツプとして
機能するものである。Ｄ型フリツプフロツプ６，
８，１０，１１が第１の方法で使用されてサンプ
リングを行い、Ｄ型フリツプフロツプ７，９が第
２の方法で使用されている。データタイミングの
２倍のクロツク信号がタイミング信号入力端子３
より入力されると、インバータ１５により反転さ
れてＤ型フリツプフロツプ６のクロツク入力Ｃに
入り、送出データ入力端子１に入力された第４図
Ａの送出データ信号はＤ型フリツプフロツプ６で
サンプルされ、第４図Ｂに示すようなインバータ
１５の出力の立上りと送出データ信号の立上りと
が同時に起るように合わされる。したがつて、つ
ぎの２入力アンド回路１２の出力は、第４図Ｃで
示すように送出データ「１」によりクロツク波形
が抑圧された波型となる。これをＤ型フリツプフ
ロツプ７に入力することにより、第４図Ｄに示す
ような波形を得る。Ｄ型フリツプフロツプ７に
は、クリア端子Ｒを使用してＤ型フリツプフロツ
プ６の反転出力を入力している。クリア端子Ｒ
は、電圧の高レベル（以下「Ｈ」と表わす）を与
えるとクリア状態となり、出力Ｑは電圧が低レベ
ル（以下「Ｌ」と表わす）になり、反転出力は
「Ｆ」となる。したがつて、Ｄ型フリツプフロツ
プ７は第４図Ａの送出データが「０」のときのみ
動作し、その他はクリア状態となる。Ｄ型フリツ
プフロツプ７の出力Ｑは、Ｄ型フリツプフロツプ
８の端子Ｄに入り、クロツク信号によりサンプリ
ングされる。すなわち、第２図Ｂの波形の立下り
でＤ型フリツプフロツプ８を動作させる。その結
果、Ｄ型フリツプフロツプ８の出力としては、第
４図Ｅに示すように、１つのパルス幅が１ビツト
の時間長の半分であるパルス列が作成される。こ
の第４図Ｅのパルス列をつぎのＤ型フリツプフロ
ツプ９のクロツク入力Ｃに加えると、その出力と
して第４図Ｆの波形が得られる。Ｄ型フリツプフ
ロツプ８，９の出力Ｑ（第４図Ｅ，Ｆ）を２入力
アンド回路１３に入力すると、その出力として第
４図Ｇの波形が得られる。さらに、Ｄ型フリツプ
フロツプ８の出力Ｑ（第４図Ｅ）とＤ型フリツプ
フロツプ９の反転出力（第４図Ｆの逆）とを２
入力アンド回路１４に入力すると、その出力とし
て第４図Ｈの波形が得られる。この２入力アンド
回路１３，１４の出力（第４図Ｇ，Ｈ）をそれぞ
れＤ型フリツプフロツプ１０，１１に加えてサン
プリングすることにより第４図Ｉ，Ｊの波形を
得、この第４図Ｉ，Ｊの波形によりアナログスイ
ツチ１６が正、負および零電位を選択し、それに
より第４図Ｋの波形すなわち、第２図Ｂの波形が
得られる。この場合、第４図Ｋの波形の正負の振
幅はアナログスイツチ１６の端子１７，１８に与
える電圧により定まる。

この信号波形変換装置を通常データ通信用構内
モデムなどにおいて使用する場合、データ速度
は、たとえば、50〜9600bit／secのように広範囲
にわたり、その間も通常よく使用される速度300、
1200、2400、4800bit／secなどと多数の異なる伝
送速度でも伝送できるようにしておかなければな
らない。そのため、第１図のアナログフイルタ４
を多数種類用意し、それを伝送速度により切替え
るという操作をしなければならず、コストが高い
という欠点があつた。さらに、アナログフイルタ
４はその使用する素子の経年変化およびその精度
がしばしば問題となり、精度の高い素子の使用も
まぬがれず、RCアクテイブフイルタでも１％精
度の金属皮膜抵抗および１％精度のコンデンサを
使用しなければならず、一層のコスト高になつて
いた。

したがつて、この発明の目的は、コストダウン
を達成できる信号波形変換装置を提供することで
ある。

この発明は、従来のようなアナログフイルタを
使用せずにフイルタをかけられた状態の送出すべ
き波形をメモリに記憶しておき、データとデータ
速度に応じて読み出して送出信号を得ることを特
徴とする。

この発明の一実施例の信号波形変換装置を第５
図に基づいて説明する。第５図において、３０は
送出データ信号入力端子、３１はデータタイミン
グ信号出力端子、３２は２入力アンド回路、３３
はフリツプフロツプ回路、３４は２入力アンド回
路、３５はアドレスカウンタ、３６は波形メモ
リ、３７は正負反転回路、３９はＤ／Ａ変換回
路、４０はクロツク発生回路、４１はアナログ信
号出力端子である。

つぎに、上述の各部の説明を行う。まず波形メ
モリ３６は、簡易はROMであつて、ここでは簡
単のため32アドレスで５ビツトのメモリであると
仮定している。さらに、ここで取扱う数値は正お
よび負もあり得るので、２の補数表示を考える。
ただし、波形メモリ３６は正のみを記憶させてお
くことを仮定する。波形メモリ３６に記憶させる
波形は理想波形としてsin²波形が考えられる。こ
れは、位相0゜と360゜においてその変化率が０であ
つて無信号との連続性がよくなるとともに、帯域
の広がりが高々２倍であることなどが理由として
掲げられる。したがつて、ここでは、波形メモリ
３６にsin²波形を32分割した数値を記憶させる。
さらに、sin²を分割する場合、最大値が1.0である
が、1.0となる点は１点しか存在しない。しかも、
２の補数表示では1.0を表わすためにビツトふえ
るので、ここでは次のような数値を記憶させるこ
とにする。現在対象としているのは数値として５
ビツトであるから、２進表示の最大値は11111で
ある。これは、２の補数表示の符号を除いた部分
が11111であるとし、その数値は小数点が符号の
次にあるとして、11111は１−2^-5＝0.96875であ
る。そして、分割を32分割として、分割度数をθ
(k)と表わすと、 θ(k)＝360／32（ｋ＋0.5）（ｋ＝０、…、31） …(1) となるようにする。このように分割すると、数値
ｙ(k)はｙ(k)＝sin²θ(k)／２＝sin²5.625゜（ｋ＋0.5）（ｋ＝
０、 …、31） …(2) となる。このサンプリング点における最大値はｋ＝15、16で同じ値となつて0.997523661であ
る。そこで、ｙ(k)＝Asin²5.625゜（ｋ＋0.5） …(3) として係数Ａを考え、ｋ＝15、16において現在考
えられる最大数値0.96875になるようにＡを定め
るのが一番効果的な記憶のしかたである。したが
つて、Ａ＝0.96875／0.9975923661＝0.9710880245…(4) であつて、第(3)式を計算して５ビツトに量子化す
ると第６図に示すようになる。第６図は、波形図
であつて、横軸がアドレスに相当する分割点を、
縦軸がそのアドレスに対応する２進数を表わす。
したがつて、アドレス０には数値00000が入つて
おり、アドレス15には数値11111が入つている。
なお、参考のために縦軸右側に10進表示を付記し
た。

つぎに、正負反転回路３７について第７図によ
り説明する。第７図において、４２は５ビツト入
力の入力端子で、LSBが下になつている。４６
はインバータ群で、ビツト数に対応した個数のイ
ンバータよりなる。４７は加算器で５ビツトどう
しの加算すなわちインバータ４６の出力と加算入
力端子４８より加えられる固定データ00001との
加算を行う。５０はマルチプレクサで、入力端子
群４３，４４および出力端子群４５を有する。こ
のマルチプレクサ５０は６ビツトであつて、それ
ぞれの入力端子群４３，４４には符号ビツトが付
加される。４９はマルチプレクサ５０を制御する
制御入力端子であり、ここに「Ｈ」が与えられる
と、マルチプレクサ５０は、反転データを出力す
るために入力端子群４３に入力されたデータを出
力する。一方、制御入力端子４９が「Ｌ」であれ
ば、出力端子群４５には入力端子群４２に入力さ
れたデータがマルチプレクサ５０の入力端子群４
４から出力端子群４５へ表われる。以上のよう
に、正負反転回路３７は、制御入力端子４９への
入力信号に応じて入力端子群４２に与えられたデ
ータを反転して−符号ビツト(1)を付加すること
と、与えられたデータをそのままにして＋符号ビ
ツト（０）を付加することとを切換える動作を行
う。なお、２の補数表示の正負反転はつぎのよう
に行われる。たとえば、10100（＝0.60546875）か
ら＋0.60546875を表示するには、符号ビツト
「０」を先頭に付加して010100であり、−
0.60546875は10100を反転して01011にし、これに
00001を加えて01100とし、さらにこれの先頭に符
号ビツト「１」を付加した101100である。第７図
において、10100が入力端子群４２に入力される
と、制御入力端子４９「Ｆ」であれば101100が出
力端子群４５に表われ、制御入力端子４９が
「Ｌ」であれば010100が出力端子群４５に表われ
る。

以上をふまえて第５図の動作説明を行う。この
場合、第２図の回路に加えられる送出データと同
じ送出データが入力されたとして説明する。送出
データ入力端子３０に入力された第８図Ａに示す
送出データ信号は、アドレスカウンタ３５のクリ
ア端子に入る。アドレスカウンタ３５は、波形メ
モリ３６のアドレスが32であるため、５ビツトの
カウンタを使用し、カウンタへのクロツク入力と
しては伝送ビツト速度の32倍の周波数のクロツク
信号がクロツク発生器４０から供給されている。
なお、アドレスカウンタ３５のクリア端子は、
「Ｌ」でクリアされるものとする。この状態でア
ドレスカウンタ３５のクリア端子に送出データ入
力端子３０からの送出データ信号が入力される
と、送出データ信号が「Ｈ」（データ論理「０」）
の時のみ、アドレスカウンタ３５はクロツク信号
によりカウントを開始する。カウンタ出力は、波
形メモリ３６のアドレス入力に直結されるので、
波形メモリ出力には、第６図で示したような２進
数値が表われる。そして、クロツク信号が伝送速
度の32倍であるから、送出データ信号が１ビツト
「Ｈ」の間にアドレスは０から31までの32アドレ
スを走査してしまい、つぎの送出データ信号が
「Ｌ」であれば、クリア状態でアドレスは０であ
り、その時のメモリ出力は0000である。続いて送
出データ信号「Ｈ」であれば、アドレスカウンタ
３５は、再びカウントを開始して波形メモリ３６
を読み出して数値を出力する。

一方、入力された送出データ信号は、２入力ア
ンド回路３２に入る。２入力アンド回路３２に
は、データ速度と同じ第８図Ｂに示すクロツク信
号が入力されており、２入力アンド回路３２の出
力は第８図Ｃに示すようになり、この出力をフリ
ツプフロツプ３３に入力すると、フリツプフロツ
プ３３の出力は第８図Ｄに示すようになる。そし
て、２入力アンド回路３４で送出データ信号（第
８図Ａ）とフリツプフロツプ３３の出力（第８図
Ｄ）の論理積がとられ、その結果、第８図Ｅに示
すような出力が得られる。この第８図Ｅの波形
は、送出データ（第８図Ａ）の「Ｈ」を１つおき
に取り出した１ビツト長「Ｈ」をもつ波形とな
り、「Ｈ」の時に波形メモリ３６の出力を正負反
転すればよいから、２入力アンド回路３４の出力
を正負反転回路３７の制御入力として入力する。
正負反転回路３７は第７図の説明で述べたように
２進数値に符号ビツトを付加して正負の数値を作
り出すので、出力をそのままＤ／Ａ変換回路３９
に入れることにより、第８図Ｆに示すような求め
るべき波形が得られる。なお、必要であれば、
Ｄ／Ａ変換回路３９のあとにサンプリングによる
高調波を除く簡単なアナログフイルタを付加して
もよい。

この実施例の信号波形変換装置は、伝送速度の
変更をクロツク周波数の変更により簡単に行える
とともに、理想的な出力波形を常に得ることがで
きる。したがつて、小型化およびコストダウンを
達成できる。

なお、実施例では、５ビツトの量子化を行つた
が、量子化のビツト数はこれに限らず適宜選択す
ることができる。

以上のように、この発明の信号波形変換装置
は、交流波形の正の部分を数値として記憶する波
形メモリと、２値のデジタル信号のいずれか一方
のレベルで後縁でリセツトされ前記デジタル信号
の伝送ビツト速度の2m倍（ｍは整数）の第１の
クロツク信号をカウントし出力を前記波形メモリ
へアドレス信号として与えるアドレスカウンタ
と、前記デジタル信号と前記デジタル信号の伝送
ビツト速度に等しい第２のクロツク信号との論理
積をとる第１の２入力アンド回路と、この第１の
２入力アンド回路の出力を1/2分周するフリツプ
フロツプと、前記デジタル信号と前記フリツプフ
ロツプの出力との論理積をとる第２の２入力アン
ド回路と、前記波形メモリから読出された数値か
ら前記第２の２入力アンド回路の出力に応じて正
および負の数値を選択的に作り出す正負反転回路
と、この正負反転回路から出力される数値をＤ／
Ａ変換するＤ／Ａ変換回路とを備え、前記波形メモリに記憶させる数が２の補数表示
の符号なし数値であつて、記憶させる波形は正弦
波自乗波形を2m分割してｎビツト（ｎは整数）
の２進数で表示するときにその数値ｙ(k)をｙ(k)＝１−2^-n／sin²90（１＋0.5／ｍ）・sin²360／4m
（ｋ＋0.5）ｋ＝０、…、2m−１で定めたので、デジタル信号を伝送線にのせるの
に最適な形態の伝送信号に容易に変換することが
できる。

また、そのための構成も簡単であり、アナログ
フイルタも不要で小型化およびコストダウンを達
成できる。さらに、デジタル信号の伝送速度の変
更に対してもクロツク信号の周波数を変更するだ
けで簡単に対応することができる。

【図面の簡単な説明】

第１図は従来の信号波形変換装置のブロツク
図、第２図はその各部の波形図、第３図のブロツ
クの具体ブロツク図、第４図はその各部の波形
図、第５図はこの発明の一実施例の信号波形変換
装置のブロツク図、第６図はその波形メモリ部の
動作を説明する説明図、第７図は第５図のブロツ
クの具体ブロツク図、第８図は第５図の各部の波
形図である。３２，３４……２入力アンド回路、３３……フ
リツプフロツプ、３５……アドレスカウンタ、３
６……波形メモリ、３７……正負反転回路、３９
……Ｄ／Ａ変換回路、４０……クロツク発生回
路。

Claims

【特許請求の範囲】１交流波形の正の部分を数値として記憶する波
形メモリと、２値のデジタル信号のいずれか一方
のレベルの後縁でリセツトされ前記デジタル信号
の伝送ビツト速度の2m倍（ｍは整数）の第１の
クロツク信号をカウントし出力を前記波形メモリ
へアドレス信号として与えるアドレスカウンタ
と、前記デジタル信号と前記デジタル信号の伝送
ビツト速度に等しい第２のクロツク信号との論理
積をとる第１の２入力アンド回路と、この第１の
２入力アンド回路の出力を1/2分周するフリツプ
フロツプと、前記デジタル信号と前記フリツプフ
ロツプの出力との論理積をとる第２の２入力アン
ド回路と、前記波形メモリから読出された数値か
ら前記第２の２入力アンド回路の出力に応じて正
および負の数値を選択的に作り出す正負反転回路
と、この正負反転回路から出力される数値をＤ／
Ａ変換するＤ／Ａ変換回路とを備え、前記波形メモリに記憶させる数が２の補数表示
の符号なし数値であつて、記憶させる波形は正弦
波自乗波形を2m分割してｎビツト（ｎは整数）
の２進数で表示するときにその数値ｙ(k)をｙ(k)＝１−2^-n／sin²90（１＋0.5／ｍ）・sin²360／4m
（ｋ＋0.5）ｋ＝０、…、2m−１で定めた信号波形変換装置。