SU824255A1 - Преобразователь код-фаза - Google Patents

Description

Изобретение относитс  к преобразовател м цифрового кода в фазовый сдвиг сигнала переменного тока и может быть использовано в устройствах автоматики и измерительной техники, в частности в преобразовател х уголфаза-код .

Известно устройство, содержащее кодовый регистр, блок ключей, N-разр дный блок фазосдвигаклцих цепочек, соединенных мезвду собой с помощью ключевых элементов блока ключей, управл ющие вхо.цы которых подключены к выходам кодового регистра 1 .

Недостатком этого устройства  вл етс  низка  точность преобразовани , обусловленнсш нестабильностью элементов фазосдвиганвдих цепочек.

Известен также преобразователь

код-фаза, содержащий генератор импульсов , два двоичных счетчика, вводное устройство, вход которого ггодк . лючен к выходу первого двоичного счетчика, а выход - ко входу второго двсжчного счетчика, два формировател  участков аппроксимации и частот, подключенных к выходам двоичных счетчиков , два реверсивных счетчика и дв П е еобразовател  код-напр жение, полключенных к выходам соответствующих реверсивных счетчиков 2| .

Недостатком устройства  вл етс  зависимость точности преобразовани  от быстродействи  двоичного счетчика , что не позвол ет получить точность преобразовани  при высокой частоте (превышающей 1000 Гц) выходного полезного сигнала цифрового фазовращател , а также его сложность , что усложн ет его практическую реализацию.

Цель изобретени  - повышение точности преобразовател  и упрощение его конструкции.

Claims (2)

1. Эта дель достигаетс  тем, что преобразователь код-Фаза, содержащий генератор-импульсов, кодовый регистр преобразователь код-напр жение, выход которого соединен с входом формировател  полезного сигнсша, введены распределитель импульсов, дешифратор , цифровой сумматор и блок инверторов , причем выход генератора импульсов подключен к входу распределител  импульсов, выходы которого через дешифратор подключены к первым входам цифрового сумматора, вторые входы которого подключены к выходам кодового регистра, а выходы всех разр дов, кроме старшего, через блок инверторов подключены к цифровым входам преобразовател  код-напр жение , выход старшего разр да цифрового сумматора подключен ко второму входу блока инверторов. На фиг. 1 приведена схема преобразовател  код-фаза; на фиг. 2 и фиг 3 - диаграммы работы преобразовател  код-фаза. Преобразователь состоит из последовательно включенных генератора 1 импульсов, распределител  2 импульсов , выполненного в виде 3-х разр дного сдвигающего регистра и дешифратора 3, цифрового сумматора 4, N-раз р дного кодового регистра 5, блока б инверторов, преобразовател  7 коднапр жение и блока 8 формировани  по лезного сигнала. Выходы кодового регистра 5 подключены к одноименным разр дным шинам второго входа цифрового сумматора 4, разр дные шины первого входа которого подключены к одноименным выходным разр дным шинам дешифратора 3. Выходы- младших N - 1 разр дов цифрового сумматора 4 через блок б инверторов подключены к соответствующим входам преобразовател  код-рапр жение, выход которого подключен к входу блока 8 формировани  полезного сигнала. Устройство работает следующим образом . На выходе генератора 1 формируютс  опорные импульсы с частотой f (/Trj,. (Эти импульсы поступают на вход 3-х фазного распределител  импульсов j на 1, 2 и 3 выходах которого последовательно во времени формируютс  тактовые пр моугольные импул сы с длительностью t vt 1ги ° частотой GJ« -г СО ги причем тактовые импульсы на выходах распределител  2 смещены во времени относительно друг друга на величину, равную. Т,.j, (фиг. 2). Выходные тактовые импульсы распр делител  2 импульсов поступают по соответствующим шинам на входы 3-х фазного дешифратора 3, конструкци  которого выбрана таким образом, что при по влении тактового импульса на первом входе дешифратора на его выходе формируетс  N-разр дный двоичный код QH, соответствующий 0°. При по влении тактового импульса на вто ром входе дешифратора на его выходе формируетс  М-разр дный двоичный код Q2, соответствующий 120. При по влении тактового импульса на третьем . входе дешифратора на его выходе фор мируетс  N-разр дный двоичный код соответствующий 240°. Так как тактовые импульсы поступают на 1, 2 и 3 входы дешифратора 3 последовательно во времени через равные промежутки времени , , то цифровой ко а выходе дешифратора 3 также изме етс  последовательно во времени с астотой СО ги и с шагом равным 120° (фиг. 3). В цифровом сумматоре 4 дискретно змен ющийс  во времени выходной код ди| дешифратора 3 суммируетс  с выодным разр дным кодом Q кодового егистра 5. В результате значение выодного кбда. Q сумматора 4 смещает  относительно значени  выходного кoдaQ s цJ дешифратора 3 на величину выходного кода регистра 5 (фиг. 3). Измен нвдийс  во времени кoдQ2-(t)г- Ц+Оди1 сумматора 4, представленный мпадши1у1и N - 1 разр дами, поступает через блок 6 инверторов на цифровой вход N - 1 разр дного функционального преобразовател  7 код-напр жение. Старший разр д сумматора 4 поступает на управл ющий вход блока 6 инверторов . Конструкци .блока инверторов выбрана таким образом, что при нулевом зйачении кода старшего разр да сумматора 4 выходной код младших N - 1 разр дов сумматора 4 проходит через блок б инверторов без изменени . При единичном значении кода старшего разр да сумматора 4 блок инверторов инвертирует выходной код младших N - 1 разр дов сумматора 4. Б результате выходной код Q блока б инверторов при непрерывном изменении выходного кода Q регистра 5 от до 360° измен етс , как показано на фиг. 3, по.треугольному закону. В функциональном преобразователе 7 код-напр жение выходной код блока б инверторов преобразуетс  в напр жение посто нного тока, причем его конструкци  выбрана таким образом, изменении кода от 0° до 360 его выходное напр жение измен етс  по закону UlQh - T H-cosQ). При непрерывном изменении выходного кода сумматора 4 (что имеет место при отключенном дешифраторе 3) от 0° до 180 выходное напр жение увеличиваетс  по закону (1) от О до ( затем при изменении кода от 180° до 360° уменьшаетс  . (за .счет инвертировани  выходного N - 1 разр дного кода сумматора 4, также по закону (1) от УЛ/ЮКС ДО 0)(фиг. 3). При ступенчатом изменении выходного кода Q(t) с шагом равным 120О (что имеет место при включении дешифратора 3), на выходе преобразовател  7 код-напр жение формирует.с , дискретно измен ющеес  во времени за период Т, 3-х ступенчатое напр жение U(t,Q), причем частота повторени  выходного ступенчатого напр жени  преобразовател  7 равна частоте изменени  уровн  выходного кода дешифратора 3, а амплитуда - про порциональна значению функции U(t,Q ( фиг. 3 а) в точке ступенчатого изменени  кода сумматора 4, равного 0 utVii i + Q, ,l,2. .., где Q - выходной код регистра-5; ЛСр,- шаг изменени  выходного. кода дешифратора ( 120°. При разложении в р д Фурье 3-х ступенчатой периодической функции U(t,Q), образованной на выходе преобразовател  7 код-напр жение., фазо вый сдвиг первой гармоники с частотой СО к, присутствующей в сигнале U(t,Q), измен етс  в функции от выходного кода Q кодового регистра 5, U sintoKt+Q),(2) где DO - амплитудз а первой гармоники Формирователь полезного сигнала, в который входит избирательный усил тель, выдел ет первую гармонику (2) .выходного напр жени  преобразовател 7 код-напр жение, фазовый .сдвиг которой измен етс  в зависимости от задак)щего цифрового кода. В. качестве опорного сигнала с частотой относительно которого осуществл етс фазовый сдвиг первой гармоники используют один из пр моугольных си налов Upn (t), следующих с частотой СлЗц, образованной на выходах распределител  2 импульсов (фиг. 2). Погрешность преобразовани  и час тота со к выходного сигнала в предлагаемом устройстве зависит от разрешак дей способности и инерционности линейного преобразовател  7 код-нап р жени  и определ етс  по формулам MGOvt-tцср 2 где UCpiicp Фазова  погрешность преобразовател  код-напр жение ; q - разр дность двоичного кода, поступающего на вход преобразовател  7 к од-напр жение; Т(,цц - врем  1 цикла преобразо .вани  кода в напр жение преобразовател  7 коднапр жение . Промышленностью освоены и серийно выпускаютс  преобразователи- коднапр жение , выполненные на интеграль ных микросхемах с параметрами q (12 - 13) разр дов двоичного кода; 1,10-6с. Это позволит, как следует из уравнений (2, 3), осуществить преобразовани  цифрового кода в фазовый сдвиг сигнала переменного в предлагаемом устройстве с погрешностью, не превышающей (1/5-2) угл.мин, . при частоте выходного полезного сигнала фазовращател , не превышающей 00к(200-300) кГц. Предлагаемое изобретение позвол ет повысить точность преобразователей код-фаза, увеличить рабочую частоту выходного полезного сигнала до 200 - 300 кГц, а также упростить конструкцию и практическую реализацию цифровых фазовращателей за счет более широкого использовани  серийно выпускаемых микросхем, чем и обус ловлен экономический эффект, получаемый при его использовании. Формула изобретени  Преобразователь код-фаза., содержащий генератор импульсов, кодовый регистр, преобразователь код-напр жение , выход которого соединен с входом формировател  полезного сигнала, отличающийс  тем, что, с целью повышени  точности и упрощени  конструкции преобразовател , в него введены распределитель импульсов , дешифратор, цифровой сумматор и блок инверторов, причем выход генератора импульсов -подключен к входу распределител  импульсов, выходы которого через дешифратор подключены к первым входам цифрового сумматора, вторые входы которого подключены к выхрдам кодового регистра, а выходы всех разр дов, кроме старшего, через блок инверторов подключены к цифровым входам преобразовател  код-напр жение, выход старшего разр да цифрового сумматора подключен ко второму входу блока инверторов... Источники информации, прин тие во внимание при экспертизе 1.Зверев А.Е., Максимов В.П. и М сников В.А. Преобразователи угловых перемещений в цифровой код. Л., Энерги , 1974, с. 134.
2. 2.Зверев А.Е., Максимов В,П. и М сников В.А. Преобразователи угловых перемещений в цифровой код. Л., Энерги , 1974, с. 133 (прототип).

   .Upul

   UpuZ UpoJ

   I1

   11.

   n

   UaffH(Q)

   ./

   fpus.S