JP6311241B2 - 静電容量型トランスデューサのためのプリアンプ回路 - Google Patents
静電容量型トランスデューサのためのプリアンプ回路 Download PDFInfo
- Publication number
- JP6311241B2 JP6311241B2 JP2013187654A JP2013187654A JP6311241B2 JP 6311241 B2 JP6311241 B2 JP 6311241B2 JP 2013187654 A JP2013187654 A JP 2013187654A JP 2013187654 A JP2013187654 A JP 2013187654A JP 6311241 B2 JP6311241 B2 JP 6311241B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- output
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
以下、図8を参照して本発明の実施形態1を説明する。図8は、本発明の実施形態1によるプリアンプ回路41の基本的構成を表した概略ブロック図である。静電容量型の音響トランスデューサ42は、可変コンデンサのシンボルで表されており、一方の電極、例えばダイアフラム(可動電極)がバイアス端子43に接続され、他方の電極、例えば固定電極がグランド端子44に接続されている。チャージポンプ回路45(昇圧回路)は、例えば4相クロック駆動チャージポンプ回路であるが、その他の昇圧回路であってもよい。チャージポンプ回路45は、主電源60の電圧Vddを数倍から数十倍の電圧に昇圧させ、昇圧させた出力電圧(バイアス電圧)Vbをバイアス端子43を介して音響トランスデューサ42に供給する。
図12は、本発明の実施形態2によるプリアンプ回路41を表した概略ブロック図である。実施形態2のプリアンプ回路41では、スイッチ51と直列に抵抗59を接続したものをインピーダンス素子50と並列に接続している。ここで抵抗59の抵抗値R1は、抵抗性のインピーダンス素子50の抵抗値Roよりも十分に小さい(抵抗59は、スイッチ51が閉じているときのスイッチ51の内部抵抗であってもよい)。理論的には、インピーダンス素子49のキャパシタンスをC、インピーダンス素子50の抵抗値をRoとすれば、スイッチ51が開いているときには、ハイパスフィルタ46のカットオフ周波数は、
fc=1/(2π・C・Ro)
である。一方、抵抗59の抵抗値をR1とすれば、スイッチ51が閉じているときには、ハイパスフィルタ46のカットオフ周波数は、
fc=1/〔2π・C・Ro・R1/(Ro+R1)〕
≒1/(2π・C・R1)
となる。よって、スイッチ51を閉じると、スイッチ51が開いているときよりもカットオフ周波数fcが大きくなる。この結果、プリアンプ回路41の主電源がオンになったときに速やかに出力が安定する(図1及びその説明を参照)。
42 音響トランスデューサ
43 バイアス端子
44 グランド端子
45 チャージポンプ回路
46 ハイパスフィルタ
47 アンプ
48 リセット回路
49 容量性のインピーダンス素子
50 抵抗性のインピーダンス素子
51 スイッチ
54 コンデンサ
55a、55b ダイオード
57 コンパレータ
59 抵抗
60 主電源
Vb チャージポンプ回路の出力電圧
Vdd 主電源の出力電圧
Vref 参照電圧
Claims (8)
- 主電源電圧を昇圧して静電容量型トランスデューサに印加するための昇圧回路の出力を接続されたバイアス端子と、
前記静電容量型トランスデューサの出力信号を増幅するためのアンプと、
前記バイアス端子と前記アンプの入力端子との間に設けられた、カットオフ周波数を変更可能なハイパスフィルタと、
主電源電圧の変化を検知して、前記ハイパスフィルタへそのカットオフ周波数を変更させるためのリセット信号を出力するリセット回路と、
を備え、
前記リセット回路は、
一端を前記主電源電圧に接続されたコンデンサと、
第1の端子を前記コンデンサの他端に接続されるとともに第2の端子を定電位点に接続されていて前記コンデンサの他端から前記定電位点に向かう方向が順方向となった、オフ領域で用いられる整流素子と、
前記整流素子の第1の端子を一方の入力端子に接続され、他方の入力端子に参照電圧を印加され、前記整流素子の第1の端子の電圧と前記参照電圧を比較して前記リセット信号を出力するコンパレータと、
によって構成されていることを特徴とするプリアンプ回路。 - 前記参照電圧は、前記主電源電圧の駆動時電圧よりも低く、前記定電位点の電圧よりも高いことを特徴とする、請求項1に記載のプリアンプ回路。
- 前記整流素子と逆並列に第2の整流素子が接続されていることを特徴とする、請求項1に記載のプリアンプ回路。
- 前記整流素子は、ダイオードであることを特徴とする、請求項1に記載のプリアンプ回路。
- 前記整流素子は、MOSの構造の一部に含まれるダイオードであることを特徴とする、請求項1に記載のプリアンプ回路。
- 前記ハイパスフィルタは、容量性のインピーダンス素子と抵抗性のインピーダンス素子からなり、
前記容量性のインピーダンス素子は、一端を前記バイアス端子に接続され、他端を前記アンプの入力端子に接続され、
前記抵抗性のインピーダンス素子は、一端を前記容量性のインピーダンス素子の他端に接続され、他端を基準電圧端子に接続され、
前記抵抗性のインピーダンス素子は、前記リセット信号によって開閉される第1のスイッチを並列に接続されていることを特徴とする、請求項1に記載のプリアンプ回路。 - 前記抵抗性のインピーダンス素子は、オフ領域で用いられる2つのダイオードを逆並列に接続したものであることを特徴とする、請求項6に記載のプリアンプ回路。
- 主電源電圧を昇圧して静電容量型トランスデューサに印加するための昇圧回路と、
前記静電容量型トランスデューサの出力信号を増幅するためのアンプと、
前記昇圧回路の出力端と前記アンプの入力端子との間に設けられた、カットオフ周波数を変更可能なハイパスフィルタと、
主電源電圧の変化を検知して、前記ハイパスフィルタへそのカットオフ周波数を変更させるためのリセット信号を出力するリセット回路と、
を備え、
前記リセット回路は、
一端を前記主電源電圧に接続されたコンデンサと、
第1の端子を前記コンデンサの他端に接続されるとともに第2の端子を定電位点に接続されていて前記コンデンサの他端から前記定電位点に向かう方向が順方向となった、オフ領域で用いられる整流素子と、
前記整流素子の第1の端子を一方の入力端子に接続され、他方の入力端子に参照電圧を印加され、前記整流素子の第1の端子の電圧と前記参照電圧を比較して前記リセット信号を出力するコンパレータと、
によって構成されていることを特徴とする、静電容量型トランスデューサのための出力装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013187654A JP6311241B2 (ja) | 2013-09-10 | 2013-09-10 | 静電容量型トランスデューサのためのプリアンプ回路 |
CN201410455409.2A CN104426363A (zh) | 2013-09-10 | 2014-09-09 | 用于静电容型换能器的前置放大器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013187654A JP6311241B2 (ja) | 2013-09-10 | 2013-09-10 | 静電容量型トランスデューサのためのプリアンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015056699A JP2015056699A (ja) | 2015-03-23 |
JP6311241B2 true JP6311241B2 (ja) | 2018-04-18 |
Family
ID=52820797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013187654A Expired - Fee Related JP6311241B2 (ja) | 2013-09-10 | 2013-09-10 | 静電容量型トランスデューサのためのプリアンプ回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6311241B2 (ja) |
CN (1) | CN104426363A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITUB20151133A1 (it) * | 2015-05-29 | 2016-11-29 | St Microelectronics Srl | Circuito amplificatore differenziale per un trasduttore acustico capacitivo e corrispondente trasduttore acustico capacitivo |
CN107948903B (zh) * | 2017-12-12 | 2020-09-22 | 杭州电子科技大学 | 一种mems麦克风测试系统 |
CN111181502A (zh) * | 2019-10-24 | 2020-05-19 | 苏州纳芯微电子股份有限公司 | 前置放大电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3505197B2 (ja) * | 1993-04-12 | 2004-03-08 | 三菱電機株式会社 | 波形整形回路 |
JPH118935A (ja) * | 1997-06-17 | 1999-01-12 | Mitsubishi Electric Corp | 電源回路 |
US20020137505A1 (en) * | 2000-02-18 | 2002-09-26 | Eiche Steven A. | Audio detection for hands-free wireless |
US7391873B2 (en) * | 2003-12-01 | 2008-06-24 | Audioasics A/S | Microphone with voltage pump |
US8059837B2 (en) * | 2008-05-15 | 2011-11-15 | Fortemedia, Inc. | Audio processing method and system |
CN101335510B (zh) * | 2008-07-28 | 2011-07-27 | 钰创科技股份有限公司 | 长时延迟电路 |
IT1396063B1 (it) * | 2009-03-31 | 2012-11-09 | St Microelectronics Rousset | Circuito di polarizzazione per un trasduttore acustico microelettromeccanico e relativo metodo di polarizzazione |
US8625809B2 (en) * | 2009-05-20 | 2014-01-07 | Invensense, Inc. | Switchable attenuation circuit for MEMS microphone systems |
CN101924525B (zh) * | 2009-06-11 | 2016-06-22 | 应美盛股份有限公司 | 高性能音频放大电路 |
JP2011130604A (ja) * | 2009-12-18 | 2011-06-30 | Sanyo Electric Co Ltd | 充電回路、増幅回路 |
JP2011233954A (ja) * | 2010-04-23 | 2011-11-17 | Panasonic Corp | コンデンサマイクロフォン用増幅装置 |
CN102445976B (zh) * | 2010-10-12 | 2014-05-28 | 和硕联合科技股份有限公司 | 中央处理单元电源供应电路及其操作方法 |
US9208773B2 (en) * | 2011-12-23 | 2015-12-08 | Bose Corporation | Headset noise-based pulsed attenuation |
CN103199499B (zh) * | 2013-04-22 | 2015-05-13 | 上海晶丰明源半导体有限公司 | 一种led驱动电源中的过压保护电路及led驱动电源 |
-
2013
- 2013-09-10 JP JP2013187654A patent/JP6311241B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-09 CN CN201410455409.2A patent/CN104426363A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN104426363A (zh) | 2015-03-18 |
JP2015056699A (ja) | 2015-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9329610B2 (en) | Biasing circuit for a microelectromechanical acoustic transducer and related biasing method | |
JP5280449B2 (ja) | 基準周波数生成回路、半導体集積回路、電子機器 | |
KR101516867B1 (ko) | 프로그램 가능 전압 소스용 시스템 및 방법 | |
KR101592617B1 (ko) | 고속 정밀 차지 펌프 | |
US9344070B2 (en) | Relaxation oscillator with low drift and native offset cancellation | |
US8228130B1 (en) | Circuitry and method for precision amplitude control in quartz and MEMS oscillators | |
US8941437B2 (en) | Bias circuit | |
US9602921B2 (en) | Independently charge pumps for differential microphone | |
JP2011130604A (ja) | 充電回路、増幅回路 | |
US9306449B2 (en) | Adjustable biasing circuits for MEMS capacitive microphones | |
JP6311241B2 (ja) | 静電容量型トランスデューサのためのプリアンプ回路 | |
JP3626043B2 (ja) | 演算増幅器 | |
US10177653B2 (en) | Impedance circuit for a charge pump arrangement and charge pump arrangement | |
JP2013009032A (ja) | 発振回路 | |
US9877104B2 (en) | Audio switch circuit with slow turn-on | |
JP3827654B2 (ja) | 演算増幅器 | |
JP2007255909A (ja) | ピーク検波回路 | |
KR101475263B1 (ko) | 스타트업 회로, 그 스타트업 회로를 구비한 커패시터 센서용 증폭 디바이스 및 그 스타트업 방법 | |
JP6717715B2 (ja) | レギュレータ回路およびセンサ回路 | |
US9621022B1 (en) | Method and apparatus for generating complementary signals | |
KR20190025197A (ko) | 펄스폭변조 기반 센서 인터페이스 회로 | |
KR102172462B1 (ko) | 멤스 센서용 바이어스 전압 공급 장치 | |
WO2016030993A1 (ja) | バイアス装置及びウェイクアップ回路 | |
JP2010141561A (ja) | マイクロフォン装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6311241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |