CN107863077B - 一种改善goa电路开机大电流的方法 - Google Patents

Abstract

本发明提供一种改善GOA电路开机大电流的方法，包括选定一GOA电路；该GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，并均设有预充点电位信号以及第一时钟信号和第二时钟信号；当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，拉高每一个单级GOA结构单元第一时钟信号和/或第二时钟信号的电位至预设值并维持一定时间，实现对每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电。实施本发明，能够在GOA电路在异常断电的情况下对单级GOA结构单元上预充点电位信号所在位置的电荷进行有效放电，减少大电流发生的机率。

Description

一种改善GOA电路开机大电流的方法

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种改善GOA(Gate Driver On Array，阵列基板行驱动)开机大电流的方法。

背景技术

液晶显示器具有低辐射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器，因而被广泛地应用于笔记本电脑、个人数字助理PDA、平面电视或移动电话等产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用GOA技术，即将栅极驱动电路集成在玻璃基板上，形成对液晶面板的扫描驱动。

GOA技术相比传统COF(Chip On Flex/Film，覆晶薄膜)技术，不仅可以大幅度节约制造成本，而且省去了Gate侧COF的Bonging制程，对产能提升也是极为有利的。因此，GOA是未来液晶面板发展的重点技术。

如图1所示，现有的GOA电路，通常包括级联的多个单级GOA结构单元，每一级GOA结构单元均对应驱动一级水平扫描线。GOA结构单元的主要结构包括上拉控制电路①，上拉电路②，下传电路③，下拉电路④和下拉维持电路⑤，以及负责电位抬升的自举电容⑥。其中，上拉控制电路①负责控制上拉电路②的打开时间为预充点电位信号Q(N)实现预充电，一般连接上一级GOA结构单元传递过来的下传信号和栅极输出信号；上拉电路②主要为提高栅极输出信号G(N)电位，控制Gate的打开；下传电路③主要为控制下一级GOA结构单元中信号的打开和关闭；下拉电路④负责在第一时间拉低Q(N)、G(N)点电位至VSS，从而关闭G(N)点信号；下拉维持电路⑤则负责将Q(N)、G(N)点电位维持在VSS不变，即负电位，通常有两个下拉维持模块交替作用；自举电容⑥则负责Q(N)点的二次抬升，这样有利于上拉电路的G(N)输出。

然而，现有的GOA电路在异常断电的情况下，因某些单级GOA结构单元上预充点电位信号所在位置的电荷无法及时释放掉，一旦GOA电路开关机过快，则预充点电位信号所在位置电荷无法释放的上述单级GOA结构单元的栅极输出信号会出现异常高峰电流，从而触发过流保护使得GOA电路无法重新正常开启或直接烧毁GOA电路。

发明内容

本发明实施例所要解决的技术问题在于，提供一种改善GOA电路开机大电流的方法，能够在GOA电路在异常断电的情况下对单级GOA结构单元上预充点电位信号所在位置的电荷进行有效放电，减少大电流发生的机率。

为了解决上述技术问题，本发明实施例提供了一种改善GOA电路开机大电流的方法，所述方法包括：

步骤S11、选定一GOA电路；其中，所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，并在所述每一个单级GOA结构单元上均设有预充点电位信号，以及设有接入各自对应下拉维持电路中各个相同时刻电位相异的第一时钟信号和第二时钟信号；

步骤S12、当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和/或第二时钟信号的电位至预设值并维持一定时间，实现对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电。

其中，在所述步骤S11和所述步骤S12之间，所述方法还包括步骤：

在所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中，分别确定出各自对应的两个下拉维持子电路及其相应的第一反相器和第二反相器；其中，

第一反相器包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管的漏极连接所述第一时钟信号，且源极连接第一电路点；所述第二薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号，源极连接所述第一薄膜晶体管的栅极；所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接直流低压信号；所述第四薄膜晶体管的漏极连接所述第一电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

所述第二反相器包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；所述第七薄膜晶体管的漏极连接所述第二时钟信号，且源极连接第二电路点；所述第八薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号，源极连接所述第七薄膜晶体管的栅极；所述第九薄膜晶体管的漏极连接所述第八薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第十薄膜晶体管的漏极连接所述第二电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例均调整为预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第一反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第一电路点进行放电；和/或

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例均调整为所述预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第二反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第二电路点进行放电。

其中，所述第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例为1：5或1：7；所述第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例为1：5或1：7；所述预设比例为1：2。

其中，所述方法进一步包括：

待所选GOA电路重新开启时间到达前，恢复所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和第二时钟信号的原有电位。

其中，所述预设值为40V。

本发明实施例还提供了另一种改善GOA电路开机大电流的方法，所述方法包括：

步骤S21、选定一GOA电路；其中，所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，并在所述每一个单级GOA结构单元上均设有预充点电位信号，以及设有接入各自对应下拉维持电路中各个相同时刻电位相异的第一时钟信号和第二时钟信号；

步骤S22、在所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中，分别确定出各自对应的两个下拉维持子电路及其相应的第一反相器和第二反相器；其中，第一反相器包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管的漏极连接所述第一时钟信号，且源极连接第一电路点；所述第二薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号，源极连接所述第一薄膜晶体管的栅极；所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接直流低压信号；所述第四薄膜晶体管的漏极连接所述第一电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第二反相器包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；所述第七薄膜晶体管的漏极连接所述第二时钟信号，且源极连接第二电路点；所述第八薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号，源极连接所述第七薄膜晶体管的栅极；所述第九薄膜晶体管的漏极连接所述第八薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第十薄膜晶体管的漏极连接所述第二电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

步骤S23、将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例均调整为预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第一反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第一电路点进行放电；和/或

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例均调整为所述预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第二反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第二电路点进行放电。

其中，所述第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例为1：5或1：7；所述第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例为1：5或1：7；所述预设比例为1：2。

其中，所述方法进一步包括：

当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和/或第二时钟信号的电位至预设值并维持一定时间，实现对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电。

其中，所述预设值为40V。

其中，所述方法进一步包括：

待所选GOA电路重新开启时间到达前，恢复所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和第二时钟信号的原有电位。

实施本发明实施例，具有如下有益效果：

1、在本发明实施例中，通过在GOA电路断电瞬间，将每一个单级GOA结构单元的下拉维持电路中第一时钟信号和/或第二时钟信号的电位拉高至预设值并保持一定时间，可以满足对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电的要求，减少了大电流发生的机率，提高了GOA电路的稳定性和安全性；

2、在本发明实施例中，通过改善GOA电路的每一个单级GOA结构单元的下拉维持电路中第一反相器内第一薄膜晶体管和第四薄膜晶体管的尺寸比例和/或第二反相器内第七薄膜晶体管和第十薄膜晶体管的尺寸比例，使得所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷在其对应下拉维持电路进行放电，减少了大电流发生的机率，提高了GOA电路的稳定性和安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本发明的范畴。

图1为现有技术中GOA电路中第N级GOA结构单元的电路图；

图2为本发明实施例一提供的改善GOA电路开机大电流的方法的流程图；

图3为本发明实施例一提供的改善GOA电路开机大电流的方法应用场景中第N级GOA结构单元的时序图；

图4为本发明实施例二提供的改善GOA电路开机大电流的方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

发明人发现，在解决GOA电路在异常断电的情况下对单级GOA结构单元上预充点电位信号所在位置的电荷进行有效放电问题上，一般是在GOA电路异常断电瞬间，将GOA电路中直流低压信号VSS的电位拉高，对整个GOA电路进行放电，但是直流低压信号VSS一般由低电位拉到高电位需要一定时间，且受GOA电路系统限制，直流低压信号VSS拉到高电位的时间需特别设计，然而该设计可能得不到GOA电路系统的支持，导致难以实现。

因此，发明人基于上述方法，提出了一种新的改善GOA电路开机大电流的方法。如图2所示，为本发明实施例一中，发明人提供的一种改善GOA电路开机大电流的方法，所述方法包括：

步骤S11、选定一GOA电路；其中，所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，并在所述每一个单级GOA结构单元上均设有预充点电位信号，以及设有接入各自对应下拉维持电路中各个相同时刻电位相异的第一时钟信号和第二时钟信号；

步骤S12、当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和/或第二时钟信号的电位至预设值并维持一定时间，实现对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电。

具体过程为，在步骤S11中，选定一GOA电路，该所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均依照第N级GOA结构单元向显示面板的显示区域相应一行像素单元输出行扫描信号；其中，N为正整数。为了叙述方便，以图1的第N级GOA结构单元为例说明单级GOA结构单元。

该第N级GOA结构单元包括上拉控制电路①，上拉电路②，下传电路③，下拉电路④、下拉维持电路⑤以及自举电容⑥；其中，上拉电路②和下拉维持电路⑤之间形成预充点电位信号Q(N)；下拉维持电路⑤由两个下拉维持子电路形成，而每一个下拉维持子电路均包括一反相器并对应接入相应的时钟信号，如包括第一反相器，该第一反相器接入第一时钟信号LC1，还包括第二反相器，该第二反相器接入第二时钟信号LC2，且第一时钟信号LC1和第二时钟信号LC2在各个相同时刻上的电位相异，这就使得两个下拉维持子电路能够交替工作。

在步骤S12中，当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，通过一定设置拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号、第二时钟信号其中之一的电位至预设值并维持一定时间，实现对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电。当然，若能同时拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和第二时钟信号的电位至预设值并维持一定时间为最佳，使得所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电的效果最好。其中，预设值为40V或者更高，只要大于所选GOA电路中单级GOA结构单元的第一时钟信号和第二时钟信号之中最高电位即可。

在一个实施例中，如图3所示，第N级GOA结构单元的第一时钟信号LC1工作电位一直维持在28V，第二时钟信号LC2工作电位一直维持在-8V，在GOA电路异常断电瞬间，将第N级GOA结构单元的第一时钟信号LC1和第二时钟信号LC2电位同时拉高至预设值40V并保持一定时间，实现对所设预充点电位信号Q(N)所在位置的电荷进行放电。其中，第N级GOA结构单元的第一时钟信号LC1采用28V或8V时，则第二时钟信号LC2采用-8V；或者第一时钟信号LC1采用-8V时，则第二时钟信号LC2采用28V或8V。

为了确保所选GOA电路放电后重启能恢复原态，因此所述方法进一步包括：

待所选GOA电路重新开启时间到达前，恢复所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和第二时钟信号的原有电位。

在本发明实施例一中，其实所选GOA电路异常断电之前(即正常工作时)也可以通过对下拉维持电路进行改善保持预充点电位信号所在位置的电荷进行持续放电，即便所选GOA电路异常断电，同样可以减少大电流形成的机率。因此，在所述步骤S11和所述步骤S12之间，所述方法还包括步骤：

在所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中，分别确定出各自对应的两个下拉维持子电路及其相应的第一反相器和第二反相器；其中，

第一反相器包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管的漏极连接所述第一时钟信号，且源极连接第一电路点；所述第二薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号，源极连接所述第一薄膜晶体管的栅极；所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接直流低压信号；所述第四薄膜晶体管的漏极连接所述第一电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

所述第二反相器包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；所述第七薄膜晶体管的漏极连接所述第二时钟信号，且源极连接第二电路点；所述第八薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号，源极连接所述第七薄膜晶体管的栅极；所述第九薄膜晶体管的漏极连接所述第八薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第十薄膜晶体管的漏极连接所述第二电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例均调整为预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第一反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第一电路点进行放电；和/或

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例均调整为所述预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第二反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第二电路点进行放电。

应当说明的是，薄膜晶体管的尺寸是指W(宽度)/L(长度)，一般半导体来说器件的长度L是一定的，所以薄膜晶体管的尺寸比就是指宽度W的比。而W(宽度)/L(长度)表征薄膜晶体管传导电流的能力，W(宽度)/L(长度)越大电流就越大，相当于就是电阻值越小，改变两个薄膜晶体管的W(宽度)尺寸比例，就是改变电压在两个薄膜晶体管上的分配，从而降低第一电路点和第二电路点的电压，使得预充点电位信号所在位置的电荷较容易经第一电路点和/或第二电路点进行放电。

在本发明实施例一中，第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例为1：5或1：7；第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例为1：5或1：7；预设比例为1：2或者更大。

以第N级GOA结构单元为例进行说明，下拉维持电路⑤包括由第一薄膜晶体管T53、第二薄膜晶体管T51、第三薄膜晶体管T52和第四薄膜晶体管T54形成的第一反相器和由第七薄膜晶体管T63、第八薄膜晶体管T61、第九薄膜晶体管T62和第十薄膜晶体管T64形成的第二反相器；

第一薄膜晶体管T53的漏极连接第一时钟信号LC1，且源极连接第一电路点P(N)；第二薄膜晶体管T51的漏极与栅极相连通，且漏极和栅极均连接第一时钟信号LC1，源极连接第一薄膜晶体管T53的栅极；第三薄膜晶体管T52的漏极连接第二薄膜晶体管T51的源极，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；第四薄膜晶体管T54的漏极连接第一电路点P(N)，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；此时第一薄膜晶体管T53和第四薄膜晶体管T54的原有尺寸比例为1：5，并该比例1：5调整为1：2，使得第一电路点P(N)电压降低，造成预充点电位信号Q(N)所在位置的电荷较容易经第一电路点P(N)进行放电。应当说明的是，电荷放电是在第一反相器对应的下拉维持子电路不工作状态下进行，即第一时钟信号LC1处于低电位状态；

同理，第七薄膜晶体管T63的漏极连接第二时钟信号LC2，且源极连接第二电路点K(N)；第八薄膜晶体管T61的漏极与栅极相连通，且漏极和栅极均连接第二时钟信号LC2，源极连接第七薄膜晶体管T63的栅极；第九薄膜晶体管T62的漏极连接第八薄膜晶体管T61的源极，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；第十薄膜晶体管T64的漏极连接第二电路点K(N)，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；此时第七薄膜晶体管T63和第十薄膜晶体管T64的原有尺寸比例为1：7，并该比例1：7调整为1：2，使得第二电路点K(N)电压降低，造成预充点电位信号Q(N)所在位置的电荷较容易经第二电路点K(N)进行放电。应当说明的是，电荷放电是在第二反相器对应的下拉维持子电路不工作状态下进行，即第二时钟信号LC2处于低电位状态。

如图4所示，为本发明实施例二中，提供的另一种改善GOA电路开机大电流的方法，所述方法包括：

步骤S21、选定一GOA电路；其中，所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，并在所述每一个单级GOA结构单元上均设有预充点电位信号，以及设有接入各自对应下拉维持电路中各个相同时刻电位相异的第一时钟信号和第二时钟信号；

步骤S22、在所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中，分别确定出各自对应的两个下拉维持子电路及其相应的第一反相器和第二反相器；其中，第一反相器包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管的漏极连接所述第一时钟信号，且源极连接第一电路点；所述第二薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号，源极连接所述第一薄膜晶体管的栅极；所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接直流低压信号；所述第四薄膜晶体管的漏极连接所述第一电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第二反相器包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；所述第七薄膜晶体管的漏极连接所述第二时钟信号，且源极连接第二电路点；所述第八薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号，源极连接所述第七薄膜晶体管的栅极；所述第九薄膜晶体管的漏极连接所述第八薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第十薄膜晶体管的漏极连接所述第二电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

步骤S23、将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例均调整为预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第一反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第一电路点进行放电；和/或

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例均调整为所述预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第二反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第二电路点进行放电。

具体过程为，在步骤S21中，选定一GOA电路，该所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均依照第N级GOA结构单元向显示面板的显示区域相应一行像素单元输出行扫描信号；其中，N为正整数。为了叙述方便，以图1的第N级GOA结构单元为例说明单级GOA结构单元。

该第N级GOA结构单元包括上拉控制电路①，上拉电路②，下传电路③，下拉电路④、下拉维持电路⑤以及自举电容⑥；其中，上拉电路②和下拉维持电路⑤之间形成预充点电位信号Q(N)；下拉维持电路⑤由两个下拉维持子电路形成，而每一个下拉维持子电路均包括一反相器并对应接入相应的时钟信号，如包括第一反相器，该第一反相器接入第一时钟信号LC1，还包括第二反相器，该第二反相器接入第二时钟信号LC2，且第一时钟信号LC1和第二时钟信号LC2在各个相同时刻上的电位相异，这就使得两个下拉维持子电路能够交替工作。

在步骤S22中，选出所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中的两个下拉维持子电路及其相应的第一反相器和第二反相器。

以第N级GOA结构单元为例进行说明，下拉维持电路⑤包括由第一薄膜晶体管T53、第二薄膜晶体管T51、第三薄膜晶体管T52和第四薄膜晶体管T54形成的第一反相器和由第七薄膜晶体管T63、第八薄膜晶体管T61、第九薄膜晶体管T62和第十薄膜晶体管T64形成的第二反相器；

第一薄膜晶体管T53的漏极连接第一时钟信号LC1，且源极连接第一电路点P(N)；第二薄膜晶体管T51的漏极与栅极相连通，且漏极和栅极均连接第一时钟信号LC1，源极连接第一薄膜晶体管T53的栅极；第三薄膜晶体管T52的漏极连接第二薄膜晶体管T51的源极，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；第四薄膜晶体管T54的漏极连接第一电路点P(N)，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；

同理，第七薄膜晶体管T63的漏极连接第二时钟信号LC2，且源极连接第二电路点K(N)；第八薄膜晶体管T61的漏极与栅极相连通，且漏极和栅极均连接第二时钟信号LC2，源极连接第七薄膜晶体管T63的栅极；第九薄膜晶体管T62的漏极连接第八薄膜晶体管T61的源极，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；第十薄膜晶体管T64的漏极连接第二电路点K(N)，且栅极连接预充点电位信号Q(N)，源极连接直流低压信号VSS；

在步骤S23中，通过对下拉维持电路进行改善保持预充点电位信号所在位置的电荷进行持续放电，即便所选GOA电路异常断电，同样可以减少大电流形成的机率。此时，调整每一个单级GOA结构单元中第一薄膜晶体管和第四薄膜晶体管尺寸比例，降低其对应下拉维持电路的第一电路点电压；和/或调整每一个单级GOA结构单元中第七薄膜晶体管和第十薄膜晶体管，降低其对应下拉维持电路的第二电路点电压，使得GOA电路在工作中，每一个单级GOA结构单元上预充点电位信号所在位置的电荷也能经第一电路点和/或第二电路点进行有效放电，降低GOA电路断电产生的电荷积累。应当说明的是，电荷放电是在下拉维持电路中某一下拉维持子电路不工作状态下进行，由于下拉维持电路中的两个下拉维持子电路是交替工作的，因此可以进行持续放电。

应当说明的是，薄膜晶体管的尺寸是指W(宽度)/L(长度)，一般半导体来说器件的长度L是一定的，所以薄膜晶体管的尺寸比就是指宽度W的比。而W(宽度)/L(长度)表征薄膜晶体管传导电流的能力，W(宽度)/L(长度)越大电流就越大，相当于就是电阻值越小，改变两个薄膜晶体管的W(宽度)尺寸比例，就是改变电压在两个薄膜晶体管上的分配，从而降低第一电路点和第二电路点的电压，使得预充点电位信号所在位置的电荷较容易经第一电路点和/或第二电路点进行放电。

在本发明实施例二中，第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例为1：5或1：7；第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例为1：5或1：7；预设比例为1：2或更大。

以第N级GOA结构单元为例进行说明，确定第一薄膜晶体管T53和第四薄膜晶体管T54的原有尺寸比例为1：5，并该比例1：5调整为1：2，使得第一电路点P(N)电压降低，造成预充点电位信号Q(N)所在位置的电荷较容易经第一电路点P(N)进行放电。应当说明的是，电荷放电是在第一反相器对应的下拉维持子电路不工作状态下进行，即第一时钟信号LC1处于低电位状态同理，确定第七薄膜晶体管T63和第十薄膜晶体管T64的原有尺寸比例为1：7，并该比例1：7调整为1：2，使得第二电路点K(N)电压降低，造成预充点电位信号Q(N)所在位置的电荷较容易经第二电路点K(N)进行放电。应当说明的是，电荷放电是在第二反相器对应的下拉维持子电路不工作状态下进行，即第二时钟信号LC2处于低电位状态。

当然，为了避免出现所选GOA电路异常断电时，因每一个单级GOA结构单元所设预充点电位信号所在位置的电荷积累，导致大电流产生而触发过流保护无法重新启动GOA电路或直接烧毁GOA电路等现象出现，因此所述方法进一步包括：

当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和/或第二时钟信号的电位至预设值并维持一定时间，实现对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电；其中，预设值为40V或者更高，只要大于所选GOA电路中单级GOA结构单元的第一时钟信号和第二时钟信号之中最高电位即可。

以第N级GOA结构单元为例进行说明，第N级GOA结构单元的第一时钟信号LC1工作电位一直维持在28V，第二时钟信号LC2工作电位一直维持在-8V时，GOA电路异常断电，应在断电瞬间将第N级GOA结构单元的第一时钟信号LC1和第二时钟信号LC2电位同时拉高至预设值40V并保持一定时间，实现对所设预充点电位信号Q(N)所在位置的电荷进行放电；其中，第N级GOA结构单元的第一时钟信号LC1采用28V或8V时，则第二时钟信号LC2采用-8V；或者第一时钟信号LC1采用-8V时，则第二时钟信号LC2采用28V或8V。

为了确保所选GOA电路放电后重启能恢复原态，因此所述方法进一步包括：

待所选GOA电路重新开启时间到达前，恢复所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和第二时钟信号的原有电位。

实施本发明实施例，具有如下有益效果：

1、在本发明实施例中，通过在GOA电路断电瞬间，将每一个单级GOA结构单元的下拉维持电路中第一时钟信号和/或第二时钟信号的电位拉高至预设值并保持一定时间，可以满足对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电的要求，减少了大电流发生的机率，提高了GOA电路的稳定性和安全性；

2、在本发明实施例中，通过改善GOA电路的每一个单级GOA结构单元的下拉维持电路中第一反相器内第一薄膜晶体管和第四薄膜晶体管的尺寸比例和/或第二反相器内第七薄膜晶体管和第十薄膜晶体管的尺寸比例，使得所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷在其对应下拉维持电路进行放电，减少了大电流发生的机率，提高了GOA电路的稳定性和安全性。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (5)

1.一种改善GOA电路开机大电流的方法，其特征在于，所述方法包括：

步骤S21、选定一GOA电路；其中，所选GOA电路包括多个级联的GOA结构单元，且每一个单级GOA结构单元均包括上拉控制电路、上拉电路、下传电路、下拉电路、下拉维持电路和自举电容，并在所述每一个单级GOA结构单元上均设有预充点电位信号，以及设有接入各自对应下拉维持电路中各个相同时刻电位相异的第一时钟信号和第二时钟信号；

步骤S22、在所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中，分别确定出各自对应的两个下拉维持子电路及其相应的第一反相器和第二反相器；其中，第一反相器包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管；所述第一薄膜晶体管的漏极连接所述第一时钟信号，且源极连接第一电路点；所述第二薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第一时钟信号，源极连接所述第一薄膜晶体管的栅极；所述第三薄膜晶体管的漏极连接所述第二薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接直流低压信号；所述第四薄膜晶体管的漏极连接所述第一电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第二反相器包括第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管；所述第七薄膜晶体管的漏极连接所述第二时钟信号，且源极连接第二电路点；所述第八薄膜晶体管的漏极与栅极相连通，且漏极和栅极均连接所述第二时钟信号，源极连接所述第七薄膜晶体管的栅极；所述第九薄膜晶体管的漏极连接所述第八薄膜晶体管的源极，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；所述第十薄膜晶体管的漏极连接所述第二电路点，且栅极连接所述预充点电位信号，源极连接所述直流低压信号；

步骤S23、将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例均调整为预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第一反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第一电路点进行放电；和/或

将所选GOA电路的每一个单级GOA结构单元内的下拉维持电路中第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例均调整为所述预设比例，使得所选GOA电路的每一个单级GOA结构单元在包含第二反相器的下拉维持子电路不工作状态下将所设预充点电位信号所在位置的电荷经相应的第二电路点进行放电。

2.如权利要求1所述的方法，其特征在于，所述第一反相器的第一薄膜晶体管和第四薄膜晶体管的原有尺寸比例为1：5或1：7；所述第二反相器的第七薄膜晶体管和第十薄膜晶体管的原有尺寸比例为1：5或1：7；所述预设比例为1：2。

3.如权利要求2所述的方法，其特征在于，所述方法进一步包括：

当检测到所选GOA电路异常断电时，则在所选GOA电路异常断电瞬间，拉高所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和/或第二时钟信号的电位至预设值并维持一定时间，实现对所选GOA电路中每一个单级GOA结构单元所设预充点电位信号所在位置的电荷进行放电。

4.如权利要求3所述的方法，其特征在于，所述预设值为40V。

5.如权利要求3所述的方法，其特征在于，所述方法进一步包括：

待所选GOA电路重新开启时间到达前，恢复所选GOA电路中每一个单级GOA结构单元内下拉维持电路所对应第一时钟信号和第二时钟信号的原有电位。

Images