CN102522950B - 具有输出信号转换率控制的电子芯片 - Google Patents
具有输出信号转换率控制的电子芯片 Download PDFInfo
- Publication number
- CN102522950B CN102522950B CN201210003001.2A CN201210003001A CN102522950B CN 102522950 B CN102522950 B CN 102522950B CN 201210003001 A CN201210003001 A CN 201210003001A CN 102522950 B CN102522950 B CN 102522950B
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- mentioned
- transmission gate
- conversion ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 160
- 230000005540 biological transmission Effects 0.000 claims description 81
- 239000013641 positive control Substances 0.000 claims description 24
- 230000007775 late Effects 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明揭示一种具有输出信号转换率控制的电子芯片，包括一转换率控制电路以及耦接该电子芯片一输出脚位的转换率控制充电与放电晶体管。根据该电子芯片一输出级输入信号以及该输出脚位上的信号，转换率控制电路产生转换率控制充电与放电信号分别操控上述转换率控制充电与放电晶体管充/放电该输出脚位所耦接的负载电容。
Description
技术领域
本发明涉及电子芯片的输出信号的转换率控制(slew rate control)，特别是涉及用于改善该输出信号对负载电容的电流过冲(current overshoot)现象。
背景技术
随着制造工艺的进步，电子芯片的工作频率提升、信号上升/下降时间受限、且芯片操作电压降低。伴随以上现象，电子芯片的数字输出级电路的转换率控制(slew rate control)需更严谨考虑电流过冲(current overshoot)问题，以避免电源杂讯、电磁干扰(EMI)与闭锁(latch up)等现象。
发明内容
本发明揭示一种具有输出信号转换率控制的电子芯片。
根据本发明一种实施方式所实现的一电子芯片包括：一转换率控制电路、以及耦接该电子芯片一输出脚位的一转换率控制充电晶体管与一转换率控制放电晶体管。根据该电子芯片的一输出级输入信号以及该输出脚位上的信号，该转换率控制电路产生一转换率控制充电信号以及一转换率控制放电信号，分别操控上述转换率控制充电晶体管与转换率控制放电晶体管充/放电该输出脚位所耦接的上述负载电容。
根据本发明另外一种实施方式所实现的一电子芯片包括多个转换率控制电路、以及耦接该电子芯片一输出脚位的多组转换率控制充电与放电晶体管。根据该电子芯片一输出级输入信号以及该输出脚位上的信号，所述转换率控制电路产生多组转换率控制充电与放电信号；不同转换率控制电路产生的这些组转换率控制充电与放电信号不同。上述多组转换率控制充电与放电晶体管是由上述多组转换率控制充电与放电信号分别控制，以充/放电该输出脚位所耦接的负载电容。
根据本发明另外一种实施方式所实现的一电子芯片包括多个转换率控制电路、以及耦接该电子芯片一输出脚位的多组转换率控制充电与放电晶体管。根据该电子芯片的一输出级输入信号以及该输出脚位上的信号，所述转换率控制电路产生多组转换率控制充电与放电信号。上述多组转换率控制充电与放电晶体管是由上述多组转换率控制充电与放电信号分别控制，以充/放电该输出脚位所耦接的负载电容。在此实施方式中，所述转换率控制电路是基于该负载电容的大小选择性致能。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。
附图说明
图1图解所揭示的电子芯片的输出级设计；
图2图解该转换率控制输出缓冲器102的一种实施方式；
图3A至图3C图解转换率控制电路的多种实施方式。
附图符号说明
102～转换率控制输出缓冲器；
104～电路，包括封装与印刷电路板的寄生电阻、电感与电容；
202～前驱动电路；
300～转换率控制电路；
302～反相电路；
304～反相输出信号；
306～延迟输出信号；
308、310～反相器；
312～电阻；
322、324、326、328～传输门；
330～转换率控制电路；
332～反相电路；
334～第一反相输出信号；
336～第一延迟输出信号；
338～第二反相输出信号；
340～第二延迟输出信号；
342～反相器；
344～或非门；
346～反相器；
348～与非门；
350～反相器；
352～电阻；
362、364、366、368～传输门；
CL～外接负载的电容；
CSb～基准充电晶体管控制信号；
CS1...CSi...CSN～转换率控制充电信号；
DE<0:k>～数字控制信号；
DSb～基准放电晶体管控制信号；
DS1...DSi...DSN～转换率控制放电信号；
EN～致能信号；
IN～输出级输入信号；
Mpb、Mnb～基准充、放电晶体管；
Mp1-MpN～转换率控制充电晶体管；
Mn1-MnN～转换率控制放电晶体管；
OUT～输出脚位；
PI、NI、OI～转换率控制电路的输入端；
PO、NO～转换率控制电路的输出端；
QE～控制信号；
SR1-SRN～转换率控制电路；
VDD～电源。
具体实施方式
图1图解所揭示的电子芯片的输出级设计，其中包括一转换率控制输出缓冲器102，将一输出级输入信号IN作转换率控制与缓冲处理后输出至电子芯片的一输出脚位OUT。图1还将封装与印刷电路板的寄生电阻、电感与电容绘制于电路104中，并将该输出脚位OUT所外接的负载的电容以符号CL标示。
图2图解该转换率控制输出缓冲器102的一种实施方式。为了对输出脚位OUT上的信号作转换率控制，所揭示的电路除了提供一组基准充电与放电晶体管Mpb与Mnb耦接该输出脚位OUT外，还设计多组转换率控制充电与放电晶体管(包括第一组晶体管Mp1与Mn1～第N组晶体管MpN与MnN)耦接该输出脚位OUT。
此段落讨论该组基准充电与放电晶体管Mpb与Mnb的操作。该输出级输入信号IN可由一前驱动电路202配合一控制信号QE进行处理，形成一基准充电晶体管控制信号CSb以及一基准放电晶体管控制信号DSb，分别控制上述基准充电晶体管Mpb与基准放电晶体管Mnb，使之根据该输出级输入信号IN对该输出脚位OUT所耦接的负载电容(例如，图1的CL、甚至包括电路104所提供的寄生负载)。特别声明的是，图2所示的前驱动电路202并不意图限定本发明范围，可由任何前驱动设计取代。
此段落讨论上述多组转换率控制充电与放电晶体管(Mp1与Mn1、...、MpN与MnN)的操作，包括对应设计的多个转换率控制电路SR1～SRN。所述的转换率控制电路SR1～SRN各自根据上述基准充电晶体管控制信号CSb、基准放电晶体管控制信号DSb以及该输出脚位OUT上的信号产生一组转换率控制充电与放电信号(例如，转换率控制电路SR1产生一组转换率控制充电与放电信号CS1与DS1、...、转换率控制电路SRN产生一组转换率控制充电与放电信号CSN与DSN)。所产生的多组转换率控制充电与放电信号(CS1与DS1、...、CSN与DSN)用于控制上述多组转换率控制充电与放电晶体管(Mp1与Mn1、...、MpN与MnN)对该输出脚位OUT所耦接的负载电容充/放电。
因此，藉由上述多组转换率控制充电与放电晶体管(Mp1与Mn1、...、MpN与MnN，以Mpi与Mni分别代表第i个转换率控制充电与放电晶体管)以及多个转换率控制电路SR1～SRN，所揭示的技术将该输出脚位OUT上的信号状况回授考虑于其转换率控制中。如此一来，该输出脚位OUT的实际负载状况会反应在转换率控制中。
特别声明的是，还有一种实施方式并不采用多组转换率控制充电与放电晶体管与多个转换率控制电路，而是采用单一组转换率控制充电与放电晶体管与单一个转换率控制电路。或者，有些实施方式并不采用该组基准充电与放电晶体管。因此，凡是采用至少一组转换率控制充电与放电晶体管与至少一个转换率控制电路的设计，即涉及本发明。
关于转换率控制电路SR1～SRN的设计，图3A至图3C图解多种实施方式。
参阅图3A，一转换率控制电路300以输入端PI与NI耦接上述基准充电、放电晶体管控制信号CSb、DSb，并以输入端OI耦接输出脚位OUT，并以一第一输出端PO与一第二输出端NO分别输出一转换率控制充电信号以及一转换率控制放电信号(视之为第i个转换率控制电路，分别标号为CSi与DSi)。此外，转换率控制电路300包括一反相电路302以及第一至第四开关(此实施方式分别以传输门322、324、326与328示之)。
该反相电路302将该输出脚位OUT的信号转换为一反相输出信号304以及一延迟输出信号306。如图所示，该反相电路302主要包括一反相器308以及一反相器310。反相器308具有一输入端耦接该输出脚位OUT、且具有一输出端提供上述反相输出信号304。反相器310具有一输入端耦接反相器308上述输出端，且具有一输出端提供上述延迟输出信号306。图中耦接于反相器308输入端与该输出脚位OUT之间的电阻312为抗静电(ESD)设计，可由使用者决定是否使用。
至于以传输门322实现的第一开关，是以传输门322一正相控制端耦接该反相输出信号304，且以传输门322一反相控制端耦接该延迟输出信号306，以随着该反相输出信号304的电平提升而导通，耦接该基准充电晶体管控制信号CSb至该第一输出端PO。至于以传输门324实现的第二开关，是以传输门324一正相控制端耦接该延迟输出信号306，且以传输门324一反相控制端耦接该反相输出信号304，以随着该延迟输出信号306的电平提升而导通，耦接该基准放电晶体管控制信号DSb至该第二输出端NO。至于以传输门326实现的该第三开关，是以该传输门326一正相控制端耦接该延迟输出信号306，且以该传输门326一反相控制端耦接该反相输出信号304，以随着该延迟输出信号306的电平提升而导通，耦接该第一输出端PO至一电源VDD。至于以传输门328实现的该第四开关，是以该传输门328一正相控制端耦接该反相输出信号304，且以该传输门328一反相控制端耦接该延迟输出信号306，以随着该反相输出信号304的电平提升而导通，耦接该第二输出端NO至一接地端。
以下讨论图3A转换率控制电路300的工作。
以输出脚位OUT由低电位充电至高电位为例。转换率控制充电信号CSi首先反应该基准充电晶体管控制信号CSb的状况，使所控制的转换率控制充电晶体管Mpi贡献其充电路径加速该输出脚位OUT电位的提升；此时，转换率控制放电信号DSi是由传输门328拉为低电位，所控制的转换率控制放电晶体管Mni断开其放电路径。待该输出脚位OUT的电位超过一临界值(例如，VDD/2)，传输门326导通将该转换率控制充电信号CSi拉升至高电位VDD，停止该转换率控制充电晶体管Mpi继续拉升该输出脚位OUT的电位的动作，以避免电流过冲现象；此时，转换率控制放电信号DSi是反应该基准放电晶体管控制信号DSb的状况，令所控制的转换率控制放电晶体管Mni贡献其放电功能，益于抑制所述电流过冲现象。
下面讨论输出脚位OUT由高电位放电至低电位的例子。转换率控制放电信号DSi首先反应该基准放电晶体管控制信号DSb的状况，使所控制的转换率控制放电晶体管Mni贡献其放电路径加速该输出脚位OUT电位的下降；此时，转换率控制充电信号CSi是由传输门326拉升为高电位VDD，所控制的转换率控制充电晶体管Mpi断开其充电路径。待该输出脚位OUT的电位低于一临界值(例如，VDD/2)，传输门328导通将该转换率控制放电信号DSi拉为低电位，停止以转换率控制放电晶体管Mni帮助该输出脚位OUT放电，以避免电流过冲现象；此时，转换率控制充电信号CSi是反应该基准充电晶体管控制信号CSb的状况，令所控制的转换率控制充电晶体管Mpi贡献其充电功能，益于抑制所述电流过冲现象。
很明显地，所揭示技术在精益输出信号转换率的同时，亦有效抑制电流过冲问题。
关于采用多组转换率控制充电与放电晶体管以及多个转换率控制电路的实施方式，不同的转换率控制电路所产生的这些组转换率控制充电与放电信号可不同。以图2为例，第i个转换率控制电路SRi所产生的转换率控制充电与放电信号CSi与DSi可不同于第j个转换率控制电路SRj所产生的转换率控制充电与放电信号CSj与DSj，i与j为不相等的数值。
若转换率控制电路是以图3A方式实现，可藉由调整该反相电路302的延迟效应使不同的转换率控制电路所产生的这些组转换率控制充电与放电信号不同。存在于反相器308与310延迟皆会影响上述延迟效应，使用者可以此方向设计。
或者，参阅图3B，其中是将抗静电用的电阻312以可变电阻实现，藉由改变其阻值调整反相电路302所附带的延迟效应。图中数字控制信号DE<0:k>即是用来调整电阻312的阻值。在一种实施方式中，转换率控制电路全数可采同样电路设计，仅需设定其各自接收的数字控制信号DE<0:k>，即可以利用相当的精准度完美抑制电流过冲现象。
在其他实施例中，图2所示的所述转换率控制电路SR1～SRN是基于该输出脚位OUT所耦接的负载电容的大小选择性致能。负载电容愈大则致能的转换率控制电路愈多。图3C图解其转换率控制电路的一种实施方式。
比较图3A与图3C，转换率控制电路330还接收一致能信号En设定其致能与否，且转换率控制电路所使用的反相电路与第一～第四开关在设计上也有出入。
参阅图3C，反相电路332在该致能信号En致能下将该输出脚位OUT的信号转换为一第一反相输出信号334、一第一延迟输出信号336、一第二反相输出信号338以及一第二延迟输出信号340。反相电路332包括反相器342、或非门344、反相器346、与非门348以及反相器350。反相器342具有一输入端耦接上述致能信号En，且具有一输出端。或非门344具有一第一输入端耦接该输出脚位OUT、一第二输入端耦接该反相器342的输出端，且具有一输出端提供上述第一反相输出信号334。反相器346具有一输入端耦接该或非门344的该输出端，且具有一输出端提供上述第一延迟输出信号336。与非门348具有一第一输入端耦接该输出脚位OUT、一第二输入端耦接上述致能信号En，且具有一输出端提供上述第二反相输出信号338。反相器350具有一输入端耦接该与非门348的该输出端，且具有一输出端提供上述第二延迟输出信号340。图中耦接于或非门344的第一输入端与该输出脚位OUT之间的电阻352为抗静电(ESD)设计，可由使用者决定是否使用。在一实施例中，上述电阻352可以为可变电阻，藉由改变其阻值调整电路本身所附带的延迟效应。
至于以传输门362实现的第一开关，是以该传输门362一正相控制端耦接该或非门344的输出端，且以该传输门362一反相控制端耦接该反相器346的输出端，以随着该第一反相输出信号334的电平提升而导通，耦接该基准充电晶体管控制信号CSb至该第一输出端PO。至于以传输门364实现的第二开关，是以传输门364一正相控制端耦接该反相器350的输出端，且以该传输门364一反相控制端耦接该与非门348的输出端，以随着该第二延迟输出信号340的电平提升而导通，耦接该基准放电晶体管控制信号DSb至该第二输出端NO。至于以传输门366实现的第三开关，是以该传输门366一正相控制端耦接该反相器346的输出端，且以该传输门366一反相控制端耦接该或非门344的输出端，以随着该第一延迟输出信号336的电平提升而导通，耦接该第一输出端PO至电源VDD。至于以传输门368实现的第四开关，是以该传输门368一正相控制端耦接该与非门348的输出端，且以该传输门368一反相控制端耦接该反相器350的输出端，以随着该第二反相输出信号338的电平提升而导通，耦接该第二输出端NO至接地端。
以下讨论图3C转换率控制电路330的致能与除能。
致能信号En除能(低电位)时，传输门362与364不导通，且传输门366与368导通。如此一来，转换率控制充电信号CSi为高电平，不导通所控制的转换率控制充电晶体管Mpi，且转换率控制放电信号DSi为低电平，不导通所控制的转换率控制放电晶体管Mni-即该转换率控制电路330除能。
致能信号En致能(高电位)时，该输出脚位OUT信号的反相会反应在该或非门344以及该与非门348的输出端上，且该输出脚位OUT信号的延迟会反应在反相器346以及350的输出端上，以形成第一反相输出信号334、第二反相输出信号338、第一延迟输出信号336、以及一第二延迟输出信号340-该转换率控制电路330致能。
致能的转换率控制电路330同样可有效精确控制输出信号转换率并抑制电流过冲问题。
需特别说明的是，所揭示的转换率控制电路并不限定于图3A-图3C所示电路。任何同时参考输出级输入信号IN与输出脚位OUT信号而产生转换率控制充电、放电信号的电路皆涉及本发明内容。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可做若干的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。
Claims (17)
1.一种具有输出信号转换率控制的电子芯片，包括：
一转换率控制电路，根据该电子芯片的一输出级输入信号以及该电子芯片一输出脚位上的信号产生一转换率控制充电信号以及一转换率控制放电信号；
耦接该输出脚位的一转换率控制充电晶体管以及一转换率控制放电晶体管，分别根据该转换率控制充电信号以及该转换率控制放电信号充/放电该输出脚位所耦接的负载电容；以及
耦接该输出脚位的一基准充电晶体管以及一基准放电晶体管，根据该输出级输入信号充/放电上述负载电容。
2.如权利要求1所述的电子芯片，还包括一前驱动电路，且上述输出级输入信号是经由该前驱动电路转换为一基准充电晶体管控制信号以及一基准放电晶体管控制信号后，方供应给该基准充电晶体管、该基准放电晶体管以及该转换率控制电路使用。
3.如权利要求2所述的电子芯片，其中该转换率控制电路包括：
一第一输出端以及一第二输出端，分别输出该转换率控制充电信号以及该转换率控制放电信号；
一反相电路，将该输出脚位的信号转换为一反相输出信号以及一延迟输出信号；
一第一开关，随着该反相输出信号导通，用以耦接该基准充电晶体管控制信号至该第一输出端；
一第二开关，随着该延迟输出信号导通，用以耦接该基准放电晶体管控制信号至该第二输出端；
一第三开关，随着该延迟输出信号导通，用以耦接该第一输出端至一电源；以及
一第四开关，随着该反相输出信号导通，用以耦接该第二输出端至一接地端。
4.如权利要求3所述的电子芯片，其中该反相电路包括：
一第一反相器，具有一输入端耦接该输出脚位、且具有一输出端提供上述反相输出信号；以及
一第二反相器，具有一输入端耦接该第一反相器上述输出端，且具有一输出端提供上述延迟输出信号。
5.如权利要求4所述的电子芯片，其中该反相电路还包括一可变电阻，耦接在该输出脚位与上述第一反相器的上述输入端之间，用于调整延迟效应，且该转换率控制电路包含下列电路：
该第一开关以一第一传输门实现，该第一传输门一正相控制端耦接该反相输出信号，且该第一传输门一反相控制端耦接该延迟输出信号；
该第二开关以一第二传输门实现，该第二传输门一正相控制端耦接该延迟输出信号，且该第二传输门一反相控制端耦接该反相输出信号；
该第三开关以一第三传输门实现，该第三传输门一正相控制端耦接该延迟输出信号，且该第三传输门一反相控制端耦接该反相输出信号；且
该第四开关以一第四传输门实现，该第四传输门一正相控制端耦接该反相输出信号，且该第四传输门一反相控制端耦接该延迟输出信号。
6.一种具有输出信号转换率控制的电子芯片，包括：
多个转换率控制电路，根据该电子芯片的一输出级输入信号以及该电子芯片一输出脚位上的信号产生多组转换率控制充电与放电信号，其中，不同转换率控制电路产生的所述组转换率控制充电与放电信号不同；
耦接该输出脚位的多组转换率控制充电与放电晶体管，由上述多组转换率控制充电与放电信号分别控制，以充/放电该输出脚位所耦接的负载电容；以及
耦接该输出脚位的一组基准充电与放电晶体管，根据该输出级输入信号充/放电上述负载电容。
7.如权利要求6所述的电子芯片，还包括：
一前驱动电路，且上述输出级输入信号是经由该前驱动电路转换为一基准充电晶体管控制信号以及一基准放电晶体管控制信号后，方供应给该组基准充电与放电晶体管以及上述多组转换率控制电路使用。
8.如权利要求7所述的电子芯片，其中所述转换率控制电路各自包括：
一第一输出端以及一第二输出端，输出上述一组转换率控制充电与放电信号；
一反相电路，将该输出脚位的信号转换为一反相输出信号以及一延迟输出信号；
一第一开关，随着该反相输出信号导通，用以耦接该基准充电晶体管控制信号至该第一输出端；
一第二开关，随着该延迟输出信号导通，用以耦接该基准放电晶体管控制信号至该第二输出端；
一第三开关，随着该延迟输出信号导通，用以耦接该第一输出端至一电源；以及
一第四开关，随着该反相输出信号导通，用以耦接该第二输出端至一接地端，
其中，所述转换率控制电路的所述反相电路具有不同的延迟效应。
9.如权利要求8所述的电子芯片，其中，所述转换率控制电路的所述反相电路各自包括：
一第一反相器，具有一输入端耦接该输出脚位、且具有一输出端提供上述反相输出信号；以及
一第二反相器，具有一输入端耦接该第一反相器上述输出端，且具有一输出端提供上述延迟输出信号，其中，上述第一以及第二反相器的延迟形成上述延迟效应。
10.如权利要求9所述的电子芯片，其中，关于各个上述转换率控制电路：
该第一开关以一第一传输门实现，该第一传输门一正相控制端耦接该反相输出信号，且该第一传输门一反相控制端耦接对应的该延迟输出信号；
该第二开关以一第二传输门实现，该第二传输门一正相控制端耦接该延迟输出信号，且该第二传输门一反相控制端耦接对应的该反相输出信号；
该第三开关以一第三传输门实现，该第三传输门一正相控制端耦接该延迟输出信号，且该第三传输门一反相控制端耦接对应的该反相输出信号；且
该第四开关以一第四传输门实现，该第四传输门一正相控制端耦接该反相输出信号，且该第四传输门一反相控制端耦接对应的该延迟输出信号。
11.如权利要求9所述的电子芯片，其中，上述所述反相电路各自还包括一可变电阻，耦接在该输出脚位与上述第一反相器的上述输入端之间，用于调整上述延迟效应，其中，关于各个上述转换率控制电路包含下列电路：
该第一开关以一第一传输门实现，该第一传输门一正相控制端耦接该反相输出信号，且该第一传输门一反相控制端耦接对应的该延迟输出信号；
该第二开关以一第二传输门实现，该第二传输门一正相控制端耦接该延迟输出信号，且该第二传输门一反相控制端耦接对应的该反相输出信号；
该第三开关以一第三传输门实现，该第三传输门一正相控制端耦接该延迟输出信号，且该第三传输门一反相控制端耦接对应的该反相输出信号；且
该第四开关以一第四传输门实现，该第四传输门一正相控制端耦接该反相输出信号，且该第四传输门一反相控制端耦接对应的该延迟输出信号。
12.一种具有输出信号转换率控制的电子芯片，包括：
多个转换率控制电路，根据该电子芯片的一输出级输入信号以及该电子芯片一输出脚位上的信号产生多组转换率控制充电与放电信号；
耦接该输出脚位的多组转换率控制充电与放电晶体管，由上述多组转换率控制充电与放电信号分别控制，以充/放电该输出脚位所耦接的负载电容；以及
耦接该输出脚位的一组基准充电与放电晶体管，根据该输出级输入信号充/放电上述负载电容，
其中，所述转换率控制电路是基于该负载电容的大小选择性致能。
13.如权利要求12所述的电子芯片，还包括：
一前驱动电路，且上述输出级输入信号是经由该前驱动电路转换为一基准充电晶体管控制信号以及一基准放电晶体管控制信号后，方供应给该组基准充电与放电晶体管以及上述多组转换率控制电路使用。
14.如权利要求13所述的电子芯片，其中所述转换率控制电路各自包括：
一第一输出端以及一第二输出端，输出上述一组转换率控制充电与放电信号；
一反相电路，在一致能信号致能下将该输出脚位的信号转换为一第一反相输出信号、一第一延迟输出信号、一第二反相输出信号以及一第二延迟输出信号；
一第一开关，随着该第一反相输出信号导通，用以耦接该基准充电晶体管控制信号至该第一输出端；
一第二开关，随着该第二延迟输出信号导通，用以耦接该基准放电晶体管控制信号至该第二输出端；
一第三开关，随着该第一延迟输出信号导通，用以耦接该第一输出端至一电源；以及
一第四开关，随着该第二反相输出信号导通，用以耦接该第二输出端至一接地端。
15.如权利要求14所述的电子芯片，其中，所述转换率控制电路的所述反相电路各自包括：
一第一反相器，具有一输入端耦接上述致能信号，且具有一输出端；
一或非门，具有一第一输入端耦接该输出脚位、一第二输入端耦接该第一反相器的该输出端，且具有一输出端提供上述第一反相输出信号；
一第二反相器，具有一输入端耦接该或非门的该输出端，且具有一输出端提供上述第一延迟输出信号；
一与非门，具有一第一输入端耦接该输出脚位、一第二输入端耦接上述致能信号，且具有一输出端提供上述第二反相输出信号；以及
一第三反相器，具有一输入端耦接该与非门的该输出端，且具有一输出端提供上述第二延迟输出信号。
16.如权利要求15所述的电子芯片，其中，所述转换率控制电路的所述反相电路各自还包括一可变电阻，其一端耦接在该输出脚位，其另一端耦接在上述与非门的第一输入端与上述或非门的第一输入端，用于调整延迟效应。
17.如权利要求15所述的电子芯片，其中，关于各个上述转换率控制电路：
该第一开关以一第一传输门实现，该第一传输门一正相控制端耦接上述或非门的上述输出端，且该第一传输门一反相控制端耦接上述第二反相器的上述输出端；
该第二开关以一第二传输门实现，该第二传输门一正相控制端耦接上述第三反相器的上述输出端，且该第二传输门一反相控制端耦接上述与非门的上述输出端；
该第三开关以一第三传输门实现，该第三传输门一正相控制端耦接上述第二反相器的上述输出端，且该第三传输门一反相控制端耦接上述或非门的上述输出端；且
该第四开关以一第四传输门实现，该第四传输门一正相控制端耦接上述与非门的上述输出端，且该第四传输门一反相控制端耦接上述第三反相器的上述输出端。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210003001.2A CN102522950B (zh) | 2012-01-06 | 2012-01-06 | 具有输出信号转换率控制的电子芯片 |
| US13/397,087 US8648638B2 (en) | 2012-01-06 | 2012-02-15 | Electronic chips with slew-rate control at output signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210003001.2A CN102522950B (zh) | 2012-01-06 | 2012-01-06 | 具有输出信号转换率控制的电子芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102522950A CN102522950A (zh) | 2012-06-27 |
| CN102522950B true CN102522950B (zh) | 2015-04-29 |
Family
ID=46293768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210003001.2A Active CN102522950B (zh) | 2012-01-06 | 2012-01-06 | 具有输出信号转换率控制的电子芯片 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8648638B2 (zh) |
| CN (1) | CN102522950B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8779818B2 (en) * | 2012-11-06 | 2014-07-15 | Texas Instruments Incorporated | Optimizing pre-driver control for digital integrated circuits |
| US11088681B2 (en) * | 2019-03-19 | 2021-08-10 | Micron Technology, Inc. | High speed signal adjustment circuit |
| JP7393079B2 (ja) * | 2019-03-26 | 2023-12-06 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| KR20220045666A (ko) | 2020-10-06 | 2022-04-13 | 삼성전자주식회사 | 출력 버퍼 회로 및 이를 포함하는 디스플레이 장치의 소스 드라이버 |
| TWI808464B (zh) * | 2021-08-10 | 2023-07-11 | 強弦科技股份有限公司 | 一種功率驅動級的調變電路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568062A (en) * | 1995-07-14 | 1996-10-22 | Kaplinsky; Cecil H. | Low noise tri-state output buffer |
| US5877647A (en) * | 1995-10-16 | 1999-03-02 | Texas Instruments Incorporated | CMOS output buffer with slew rate control |
| CN101453193A (zh) * | 2007-12-04 | 2009-06-10 | 松下电器产业株式会社 | 输出驱动器中的转换速率控制 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519338A (en) | 1994-09-14 | 1996-05-21 | Microunity Systems Engineering, Inc. | Controlled slew rate output buffer |
| US6400546B1 (en) | 1999-09-02 | 2002-06-04 | Ati International Srl | I/O pad voltage protection circuit and method |
| US6653878B2 (en) * | 2001-09-24 | 2003-11-25 | Microchip Technology Inc. | Low-power output controlled circuit |
| US6940436B2 (en) | 2003-10-31 | 2005-09-06 | Texas Instruments Incorporated | Analog-to-digital conversion system with second order noise shaping and a single amplifier |
| KR100579045B1 (ko) * | 2004-04-14 | 2006-05-12 | 삼성전자주식회사 | 슬루율 제어가 가능한 전송선 드라이버 및 전송선 구동방법 |
| US7126394B2 (en) * | 2004-05-17 | 2006-10-24 | Micron Technology, Inc. | History-based slew rate control to reduce intersymbol interference |
| ATE439668T1 (de) | 2004-10-28 | 2009-08-15 | Agere Systems Inc | Verfahren und vorrichtungen zur steuerung des schreibtreiberstroms |
| US7187197B2 (en) * | 2005-04-04 | 2007-03-06 | Freescale Semiconductor, Inc. | Transmission line driver |
| US7902885B2 (en) * | 2006-12-28 | 2011-03-08 | Stmicroelectronics Pvt. Ltd. | Compensated output buffer for improving slew control rate |
| US7471111B2 (en) | 2007-04-04 | 2008-12-30 | Texas Instruments Incorporated | Slew-rate controlled pad driver in digital CMOS process using parasitic device cap |
| US7679540B2 (en) | 2007-11-30 | 2010-03-16 | Infineon Technologies Ag | Double sampling DAC and integrator |
| US8456211B2 (en) * | 2010-05-12 | 2013-06-04 | Elite Semiconductor Memory Technology Inc. | Slew rate control circuit and method thereof and slew rate control device |
-
2012
- 2012-01-06 CN CN201210003001.2A patent/CN102522950B/zh active Active
- 2012-02-15 US US13/397,087 patent/US8648638B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568062A (en) * | 1995-07-14 | 1996-10-22 | Kaplinsky; Cecil H. | Low noise tri-state output buffer |
| US5877647A (en) * | 1995-10-16 | 1999-03-02 | Texas Instruments Incorporated | CMOS output buffer with slew rate control |
| CN101453193A (zh) * | 2007-12-04 | 2009-06-10 | 松下电器产业株式会社 | 输出驱动器中的转换速率控制 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130176064A1 (en) | 2013-07-11 |
| CN102522950A (zh) | 2012-06-27 |
| US8648638B2 (en) | 2014-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522950B (zh) | 具有输出信号转换率控制的电子芯片 | |
| DE202015001286U1 (de) | Umkonfigurierbarer Sender | |
| CN107154236B (zh) | 移位寄存器单元及其驱动方法、扫描驱动电路和显示装置 | |
| CN103246209B (zh) | 电源管理系统 | |
| CN104052460A (zh) | 工作周期校正器 | |
| KR102079070B1 (ko) | 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로 | |
| CN105024682A (zh) | 自动控制噪声的i/o接口驱动电路 | |
| CN101369804B (zh) | 消除反馈共模信号的装置和方法 | |
| CN104731161B (zh) | 低功率设备的堆叠时钟分布 | |
| CN103152051B (zh) | 一种低功耗逐次逼近型模数转换器 | |
| CN105048855A (zh) | 一种脉宽和输出阻抗可调的纳秒脉冲电源 | |
| CN103944554A (zh) | 一种电平转换电路及数模转换器 | |
| CN105720956A (zh) | 一种基于FinFET器件的双时钟控制触发器 | |
| CN102655406B (zh) | 接收电路 | |
| CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
| CN102638257B (zh) | 输出电路、包括输出电路的系统以及控制输出电路的方法 | |
| US20130285703A1 (en) | Asymmetrical bus keeper | |
| CN103501173A (zh) | 防止反向电流传输的上拉电阻电路与输入输出端口电路 | |
| EP4250547A1 (en) | Switch mode power supply, chip, and device | |
| CN101826864A (zh) | 位准移位装置 | |
| CN109756222A (zh) | 一种电平转换电路以及芯片系统 | |
| CN101212221B (zh) | 超低功耗集成电路中的缓冲器 | |
| CN102739214A (zh) | 自适应噪声抑制驱动电路 | |
| CN111989851B (zh) | 一种电源电路及装置 | |
| Jeong et al. | 0.37 mW/Gb/s low power SLVS transmitter for battery powered applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: KY WIRE ELECTRIC CO., LTD. Free format text: FORMER OWNER: MEISHANG WEIRUI ELECTRIC COMPANY Effective date: 20131015 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20131015 Address after: The Cayman Islands, British West Indies Applicant after: Ky Wire Electric Co., Ltd. Address before: American California Applicant before: Meishang Weirui Electric Company |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160726 Address after: American California Patentee after: Intel Corporation Address before: The Cayman Islands, British West Indies Patentee before: Ky Wire Electric Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200401 Address after: California, USA Patentee after: Apple Inc. Address before: California, USA Patentee before: INTEL Corp. |