CN101453193A - 输出驱动器中的转换速率控制 - Google Patents

Abstract

引入一种在开关电路的输出驱动器中的转换速率控制电路，以防止电源地欠冲。首先，对下功率晶体管的栅极电容进行快速放电，以确保输出信号的操作。然后，对下功率晶体管的栅极电容进行缓慢放电，以限制输出转换速率。当电源地电平低于公共地时，下功率晶体管的栅极电容进一步缓慢放电。通过上述控制，当下功率晶体管几乎完全截止时，降低下功率晶体管的栅极电压转换速率。因此，避免了电源地的欠冲。也可以在开关电路的输出驱动器中得到相似的转换速率控制电路，以防止PVCC过冲。

Description

输出驱动器中的转换速率控制

技术领域

本发明总体涉及一种开关模式的音频功率放大器，更具体地，涉及用于在开关模式电路和系统中的功率Vcc/地过冲/欠冲防止和转换速率控制的电路和方法。

背景技术

D类音频功率放大器是一种开关电路。因此，为了说明，选取D类音频功率放大器。市场上的多数音频功率放大器是基于AB类放大器。这种架构提供了非常好的总谐波失真加噪声(THD+N)性能，具有相当低的静态电流。然而，AB类推挽式放大器效率极低，并且仅可以实现大约60％的效率，这不仅导致了功率损失，而且还导致另外的庞大热沉施加到功率放大器。

D类放大器的一个主要优点在于效率，其可以达到90％以上。通过在功率晶体管处的完全信号摆幅来实现这种高效率。图1示出了典型的D类放大器电路1000，其包括脉宽调制器1010、上电平移位器1020、下电平移位器1030、驱动第一MOSFET开关M10的第一对互补晶体管M30和M40、驱动第二MOSFET开关M20的第二对互补晶体管M50和M60。

由于功率晶体管的晶体管尺寸较大，因此栅极寄生电容很大。在从功率晶体管到电源或电源地(power ground)的导线路径很长的情况下，源自这些导线的寄生电感很大。来自连接电源焊盘与电源管脚的焊线以及连接电源地焊盘与电源地管脚的焊线也很长，源自这些线的寄生电感也很大。这些寄生效应在图1中显示为CG10、CG20、L10和L20。在D类放大器电路1000的实际操作中，在重负载的情况下，大的电流正以互补的方式流经功率晶体管M10和M20。我们仅以L20作为示例。根据物理公式，已知可以将PGND与DGND两端的电压表示为：

$V(\mathrm{PGND}-\mathrm{DGND})=L_{20}*\frac{\mathrm{di}}{\mathrm{dt}}$

在电路被施加重负载的情况下，大的开关电流正流经下功率晶体管M20。如果M20在十分短的时段内截止，则这种大的电流同样截止。根据以上公式，我们可以预测，在电源地处在所述短时段期间生成较大的负电压。例如，假设寄生电感L20为0.1nH，在1ns时段内截止10A电流，因此：

$V(\mathrm{PGND}-\mathrm{DGND})=0.1\×{10}^{-9}*\frac{-10}{1\×{10}^{-9}}=-1V$

这说明：由于电源地导线上的寄生电感，因此当大电流在下功率晶体管处快速截止时，在电源地处出现关于数字地的欠冲电压。图5A和图5B示出了与下功率晶体管的栅极电压的快速转换速率有关的电源地欠冲。

在电源地处的欠冲导致了噪声、整个D类放大器电路的不稳定性。甚至更糟糕的是，当电源地处的欠冲很大时，D类放大器倾向于锁闭。

通过观察以上公式，注意到，电源地处的欠冲电压由以下3个因素来确定：电源地导线的寄生电感、峰值负载处的电流电平以及下功率晶体管的截止时间。为了减小电源地处的欠冲，可以通过增大电源地导线宽度并且缩短其长度来减小电源地导线的寄生电感。然而，该方法增大了芯片尺寸，并且其对于寄生电感的影响不如期望的那样显著。峰值负载处的电流电平是消费者定义的参数，其不在电路设计人员的控制之内。下功率晶体管的截止时间由下功率晶体管M20的寄生栅极电容和放电晶体管M60的尺寸来确定。寄生栅极电容CG20由消费者定义的参数效率以及制造工艺来定义，其也不在电路设计人员的控制之内。然而，放电晶体管M60可以用自动调整的放电电路来代替，自动调整的放电电路的放电速度由电源地电压电平控制。换言之，对下功率晶体管处的栅极电压的转换速率进行控制，以使得电源地处的欠冲电压达到最小。

发明内容

本发明的目的在于引入一种用于下功率晶体管的转换速率受控输出驱动器，以使得电源地的欠冲电压相对于公共数字地达到最小，并且引入一种用于上功率晶体管的转换速率受控输出驱动器，以使得电源VCC的过冲电压相对于公共VCC达到最小。

根据本发明的用于下功率晶体管的转换速率受控输出驱动器，转换速率受控输出驱动器被设计为取代广泛使用的反相器类型的输出驱动器。转换速率受控输出包括：输出电平检测器，在输出dc电压上升到预定值时，将逻辑输出到控制SW1；PGND电平检测器，在电源地(PGND)下降到另一预定值时，将逻辑输出到控制SW2；互补晶体管M5和M6，分别对栅极电容CG2进行充电和放电；2个开关SW1、SW2；以及晶体管M7，基于输出电平检测器和PGND电平检测器的输出逻辑来对栅极电容CG2进行放电。

从以上描述可见，根据本发明的用于下功率晶体管的转换速率受控输出驱动器包括输出电平检测器和PGND电平检测器电路。当输出电平上升到预定值时，输出电平检测器输出逻辑信号，以关闭SW1，从而减小用于栅极电容CG2的放电电流。当电源地(PGND)电平下降到另一预定值时，PGND电平检测器输出逻辑信号，以关闭SW2，从而进一步减小用于栅极电容CG2的放电电流。通过关闭SW1和SW2，降低了M2栅极电压转换速率。相应地，增大了用于M2的截止时间。因此，减小了电源地的欠冲电压。

根据本发明的用于上功率晶体管的转换速率受控输出驱动器，转换速率受控输出驱动器被设计为取代广泛使用的反相器类型的输出驱动器。转换速率受控输出包括：输出电平检测器，在输出dc电压下降到预定值时，将逻辑输出到控制SW1b；PVCC电平检测器，在电源VCC(PVCC)上升到另一预定值时，将逻辑输出到控制SW2b；互补晶体管M3和M4，分别对栅极电容CG1进行充电和放电；2个开关SW1b、SW2b；以及晶体管M7b，基于输出电平检测器和PVCC电平检测器的输出逻辑来对栅极电容CG1进行放电。

根据本发明，一种音频功率放大器中的用于下功率晶体管的转换速率受控输出驱动器，包括：P型MOSFET，通过对功率晶体管的栅极电容进行充电来使所述功率晶体管导通；第一N型MOSFET，其尺寸较小，并且为所述功率晶体管的所述栅极电容提供无中断的放电路径；第二N型MOSFET，其尺寸足够大，以通过对所述栅极电容进行放电来使所述功率晶体管截止；第一开关，其关闭降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；第二开关，其关闭进一步降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；输出电平检测器，控制所述第一开关；PGND电平检测器，控制所述第二开关。

根据本发明，一种音频功率放大器中的用于上功率晶体管的转换速率受控输出驱动器，包括：P型MOSFET，通过对功率晶体管的栅极电容进行充电来使所述功率晶体管导通；第一N型MOSFET，其尺寸较小，并且为所述功率晶体管的所述栅极电容提供无中断的放电路径；第二N型MOSFET，其尺寸足够大，以通过对所述栅极电容进行放电来使所述功率晶体管截止；第一开关，其关闭降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；第二开关，其关闭进一步降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；输出电平检测器，控制所述第一开关；PVCC电平检测器，控制所述第二开关。

根据本发明，一种用于下功率晶体管输出驱动器的转换速率控制方法，包括：检测输出信号电平；关闭第一开关，以减慢所述功率晶体管的栅极电容的放电速度；检测PGND电平；关闭第二开关，以进一步减慢所述功率晶体管的所述栅极电容的放电速度。

根据本发明，一种用于上功率晶体管输出驱动器的转换速率控制方法，包括：检测输出信号电平；关闭第一开关，以减慢所述功率晶体管的栅极电容的放电速度；检测PVCC电平；关闭第二开关，以进一步减慢所述功率晶体管的所述栅极电容的放电速度；

根据本发明，下功率晶体管的栅极电压的转换速率受控于输出电平和PGND电平。

根据本发明，当输出电平上升到预定值时，下功率晶体管的栅极电压的转换速率降低。

根据本发明，当PGND电平下降到预定值时，下功率晶体管的栅极电压的转换速率进一步降低。

根据本发明，转换速率的降低使得PGND欠冲电压更小。

根据本发明，上功率晶体管的栅极电压的转换速率受控于输出电平和PVCC电平。

根据本发明，当输出电平下降到预定值时，上功率晶体管的栅极电压的转换速率降低。

根据本发明，当PVCC电平上升到另一预定值时，上功率晶体管的栅极电压的转换速率进一步降低。

根据本发明，转换速率的降低使得PVCC过冲电压变小。

附图说明

图1是示出了根据现有技术的具有传统输出驱动器电路的音频功率放大器的框图；

图2是示出了根据本发明实施例的具有用于下功率晶体管的转换速率受控输出驱动器电路和用于上功率晶体管的转换速率受控输出驱动器电路的音频功率放大器的框图；

图3是示出了根据本发明实施例的用于下功率晶体管的转换速率受控输出驱动器的框图；

图4是示出了根据本发明实施例的用于上功率晶体管的转换速率受控输出驱动器的框图；

图5A和图5B是示出了根据现有技术的用于下功率晶体管的转换速率受控输出驱动器中的主要点处的波形的图；

图5C和图5D是示出了根据本发明实施例的用于下功率晶体管的转换速率受控输出驱动器中的主要点处的波形的图；

图6A和图6B是示出了根据现有技术的用于上功率晶体管的转换速率受控输出驱动器中的主要点处的波形的图；

图6C和图6D是示出了根据本发明实施例的用于上功率晶体管的转换速率受控输出驱动器中的主要点处的波形的图。

具体实施方式

以下描述说明本发明的最佳模式实施例。

参照图2，示出了具有转换速率受控输出驱动器100的音频功率放大器的实施例，该音频功率放大器是D类放大器。具有转换速率受控输出驱动器100的音频功率放大器包括：脉宽调制器101、上电平移位器102、下电平移位器103、用于驱动第二MOSFET开关M2的转换速率受控输出驱动器132、用于驱动第一MOSFET开关M1的转换速率受控输出驱动器132b，而转换速率受控输出驱动器132包括一对互补晶体管M5、M6、两个开关SW1、SW2、输出电平检测器151、PGND电平检测器152和放电晶体管M7，而转换速率受控输出驱动器132b包括一对互补晶体管M3、M4、两个开关SW1b、SW2b、输出电平检测器151b、PVCC电平检测器152b和放电晶体管M7b。脉宽调制器101、上电平移位器102、下电平移位器103定义了用于将一对互补脉宽调制信号发送到输出驱动器级的音频信号通路。转换速率受控输出驱动器132驱动第二MOSFET开关M2，而转换速率受控输出驱动器132b驱动第一MOSFET开关M1。L2表示公共数字地(DGND)与电源地(PGND)之间的导线的寄生电感，电源地(PGND)是第二MOSFET开关M2的源极。L1表示公共电源(CVCC)与驱动器电源(PVCC)之间的导线的寄生电感，驱动器电源(PVCC)是第一MOSFET开关M1的漏极。CG2是第二MOSFET开关M2的寄生栅极电容。CG1是第一MOSFET开关M1的寄生栅极电容。

图2所示的转换速率受控输出驱动器132包括一对互补晶体管M5、M6、两个开关SW1、SW2、输出电平检测器151、PGND电平检测器152和放电晶体管M7。其不仅提供PWM信号的可驱动性，而且还改变输出上升沿处的CG2栅极电压的转换速率。输出电平检测器151和PGND电平检测器152的电路实现方式发生变化。图3示出了一种可能的电路实现方式。可以看到，输出电平检测器151简单地包括两个电阻器RO1和RO2以及一个反相器INV1。当最终输出电压正好朝向电源PVCC开始上升时，INV1的输入电压是(VOUT*(RO2/(RO1+RO2))，其被设计为通过适当设置RO1和RO2的逻辑低。相应地，打开SW1，以启用CG2的快速放电路径。栅极电压VG2的下降转换速率很快。当最终输出电压上升到预定值时，INV1的输入电压改变为逻辑高。相应地，关闭SW1，以禁用CG2的快速放电路径。栅极电压VG2的下降转换速率降低。随着VG2进一步下降，由于第二MOSFET开关M2几乎截止，因此最终输出电压也进一步上升。在PGND电平检测器152中，在上电平移位器之后，将PGND’与DGND进行比较。当在PGND出现关于DGND的微小的欠冲时，PGND电平检测器152输出逻辑低控制，以关闭SW2，从而进一步禁用CG2的快速放电路径。栅极电压VG2的下降转换速率进一步降低。因此，避免了PGND处的进一步的大的欠冲。图5C和图5D示出了与下功率晶体管的栅极电压的降低的转换速率有关的电源地欠冲。

在以下示出的表1中归纳了上述操作。

表1

图2所示的转换速率受控输出驱动器132b包括一对互补晶体管M3、M4、两个开关SW1b、SW2b、输出电平检测器151b、PVCC电平检测器152b和放电晶体管M7b。其不仅提供PWM信号的可驱动性，而且还改变CG1栅极电压在输出下降沿处的转换速率。输出电平检测器151b和PVCC电平检测器152b的电路实现方式发生变化。图4示出了一种可能的电路实现方式。可见，输出电平检测器151b简单地包括两个电阻器RO1b和RO2b以及一个反相器INV1b。当最终输出电压刚好朝向电源地PGND开始下降时，INV1b的输入电压是(VOUT*(RO2b/(RO1b+RO2b))，其被设计为通过适当设置RO1和RO2的逻辑低。相应地，打开SW1b，以启用CG1的快速放电路径。栅极电压VG1的下降转换速率很快。当最终输出电压下降到预定值时，INV1b的输入电压改变为逻辑高。相应地，关闭SW1b，以禁用CG1的快速放电路径。栅极电压VG1的下降转换速率降低。随着VG1进一步下降，由于第一MOSFET开关M1几乎截止，因此最终输出电压也进一步下降。在PVCC电平检测器152b中，在下电平移位器之后，将PVCC’与CVCC进行比较。当在PVCC处出现关于CVCC的微小的过冲时，PVCC电平检测器152b输出逻辑低控制，以关闭SW2b，从而进一步禁用CG1的快速放电路径。栅极电压VG1的下降转换速率进一步降低。因此，避免了PVCC处的进一步的大的过冲。图6C和图6D示出了与上功率晶体管的栅极电压的降低的转换速率有关的电源过冲。

在以下示出的表2中归纳了上述操作。

表2

根据本发明，下功率晶体管的栅极电压的转换速率受控于输出电平和PGND电平。

根据本发明，当输出电平上升到预定值时，下功率晶体管的栅极电压的转换速率降低。

根据本发明，当PGND电平下降到预定值时，下功率晶体管的栅极电压的转换速率进一步降低。

根据本发明，转换速率的降低使得PGND欠冲电压变小。

根据本发明，上功率晶体管的栅极电压的转换速率受控于输出电平和PVCC电平。

根据本发明，当输出电平下降到预定值时，上功率晶体管的栅极电压的转换速率降低。

根据本发明，当PVCC电平上升到另一预定值时，上功率晶体管的栅极电压的转换速率进一步降低。

根据本发明，转换速率的降低使得PVCC过冲电压变小。

Claims (17)

1.一种音频功率放大器中的用于下功率晶体管的转换速率受控输出驱动器，包括：

P型MOSFET，通过对功率晶体管的栅极电容进行充电来使所述功率晶体管导通；

第一N型MOSFET，尺寸较小，并且为所述功率晶体管的所述栅极电容提供无中断的放电路径；

第二N型MOSFET，尺寸足够大，以通过对所述栅极电容进行放电来使所述功率晶体管截止；

第一开关，其关闭降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；

第二开关，其关闭进一步降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；

输出电平检测器，控制所述第一开关；

PGND电平检测器，控制所述第二开关。

2.如权利要求1所述的输出驱动器，其中，所述P型MOSFET是P型MOSFET或提供与所述P型MOSFET相同的功能的电路。

3.如权利要求1所述的输出驱动器，其中，所述第一N型MOSFET是N型MOSFET或提供与所述N型MOSFET相同的功能的电路。

4.如权利要求1所述的输出驱动器，其中，所述第二N型MOSFET是N型MOSFET或提供与所述N型MOSFET相同的功能的电路。

5.如权利要求1所述的输出驱动器，其中，在激活所述输出电平检测器时，关闭所述第一开关。

6.如权利要求1所述的输出驱动器，其中，在激活所述PGND电平检测器时，关闭所述第二开关。

7.如权利要求1所述的输出驱动器，其中，当输出电平上升到预定值以上时，激活所述输出电平检测器。

8.如权利要求1所述的输出驱动器，其中，当PGND电平下降到另一预定值以下时，激活所述PGND电平检测器。

9.如权利要求1所述的输出驱动器，其中，所述PGND是对于所述下功率晶体管的电源地的缩写。

10.一种音频功率放大器中的用于上功率晶体管的转换速率受控输出驱动器，包括；

P型MOSFET，通过对功率晶体管的栅极电容进行充电来使所述功率晶体管导通；

第一N型MOSFET，尺寸较小，并且为所述功率晶体管的所述栅极电容提供无中断的放电路径；

第二N型MOSFET，尺寸足够大，以通过对所述栅极电容进行放电而使所述功率晶体管截止；

第一开关，其关闭降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；

第二开关，其关闭进一步降低了来自所述第二N型MOSFET的路径的所述栅极电容的放电速度；

输出电平检测器，控制所述第一开关；

PVCC电平检测器，控制所述第二开关。

11.如权利要求10所述的输出驱动器，其中，在激活所述输出电平检测器时，关闭所述第一开关。

12.如权利要求10所述的输出驱动器，其中，在激活所述PVCC电平检测器时，关闭所述第二开关。

13.如权利要求10所述的输出驱动器，其中，当输出电平下降到预定值以下时，激活所述输出电平检测器。

14.如权利要求10所述的输出驱动器，其中，当PVCC电平上升到另一预定值以上时，激活所述PVCC电平检测器。

15.如权利要求10所述的输出驱动器，其中，所述PVCC是对于所述上功率晶体管的电源的缩写。

16.一种用于下功率晶体管输出驱动器的转换速率控制方法，包括：

检测所述输出信号电平；

关闭第一开关，以减慢所述功率晶体管的栅极电容的放电速度；

检测所述PGND电平；

关闭第二开关，以进一步减慢所述功率晶体管的所述栅极电容的放电速度。

17.一种用于上功率晶体管输出驱动器的转换速率控制方法，包括：

检测所述输出信号电平；

关闭第一开关，以减慢所述功率晶体管的栅极电容的放电速度；

检测所述PVCC电平；

关闭第二开关，以进一步减慢所述功率晶体管的所述栅极电容的放电速度。

Images