CN117713301A - 一种过冲欠冲检测与抑制电路 - Google Patents
一种过冲欠冲检测与抑制电路 Download PDFInfo
- Publication number
- CN117713301A CN117713301A CN202311708108.1A CN202311708108A CN117713301A CN 117713301 A CN117713301 A CN 117713301A CN 202311708108 A CN202311708108 A CN 202311708108A CN 117713301 A CN117713301 A CN 117713301A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- tube
- overshoot
- mos
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 90
- 230000001629 suppression Effects 0.000 title claims abstract description 30
- 238000007599 discharging Methods 0.000 claims abstract description 28
- 238000013459 approach Methods 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开了一种过冲欠冲检测与抑制电路,包括：欠冲检测模块、过冲检测模块、辅助充电模块和辅助放电模块；欠冲检测模块包括N输入五管运放和第一反相器链，过冲检测模块包括P输入五管运放和第二反相器链；当检测到输出电压瞬间下降时，N输入五管运放输出欠冲信息至第一反相器链，以使第一反相器链输出低电平控制辅助充电模块启动；当检测到输出电压瞬间升高时，P输入五管运放输出过冲信息至第二反相器链，以使第二反相器链输出高电平控制辅助放电模块启动。本发明可实现快速响应过冲欠冲检测运放。
Description
技术领域
本发明涉及电压调节应用领域，尤其是一种过冲欠冲检测与抑制电路。
背景技术
当负载电流突然增大时，电源来不及增加电流，造成输出电压瞬间下降，称为欠冲。当负载电流突然减小时，电源来不及减小电流，造成输出电压瞬间升高，称为过冲。由于过冲和欠冲会降低系统可靠性，目前还没有一款对PVT(Process，Voltage,Temperature，工艺，电压，温度)变化不敏感的过冲欠冲检测与抑制电路，能加快误差检测运放的响应速度，进而调控输出电流大小。
发明内容
本发明提供一种过冲欠冲检测与抑制电路，能实现快速响应过冲欠冲检测运放。
为了解决上述技术问题，本发明提供了一种过冲欠冲检测与抑制电路，包括：欠冲检测模块、过冲检测模块、辅助充电模块和辅助放电模块；
所述欠冲检测模块的第一端口与所述过冲检测模块的第一端口连接，所述欠冲检测模块的第二端口与所述辅助充电模块的第一端口连接；
所述过冲检测模块的第二端口与所述辅助放电模块的第一端口连接；
所述辅助充电模块的第二端口与所述辅助放电模块的第二端口连接；
其中，所述欠冲检测模块包括N输入五管运放和第一反相器链，所述过冲检测模块包括P输入五管运放和第二反相器链；
当检测到输出电压瞬间下降时，所述N输入五管运放输出欠冲信息至所述第一反相器链，以使所述第一反相器链输出低电平控制辅助充电模块启动；
当检测到输出电压瞬间升高时，所述P输入五管运放输出过冲信息至所述第二反相器链，以使所述第二反相器链输出高电平控制辅助放电模块启动。
本发明通过以上连接，N输入五管运放配合反相器链检测欠冲，通过P输入五管运放配合反相器链检测过冲，N输入五管运放的输出电压接近电源电压，在欠冲发生时则接近地电压，经过反相器链后将欠冲信息转换为高低电平控制辅助充电模块的启动，从而抑制欠冲；P输入五管运放的输出电压接近地电压，在过冲发生时则接近电源电压，经过反相器链后将过冲信息转换为高低电平控制放电管的启动，从而抑制过冲。在过冲、欠冲未发生时，辅助放电模块和辅助充电模块关闭，不影响环路工作，也不消耗静态功耗。本发明通过以上方法，实现了快速响应过冲欠冲检测运放。
作为优选例子，所述欠冲检测模块包括N输入五管运放和第一反相器链，具体为：
所述N输入五管运放的第一端口与所述欠冲检测的第一端口连接，所述N输入五管运放的第二端口与所述第一反相器链的第一端口连接；
所述第一反相器链的第二端口与所述欠冲检测的第二端口连接。
本优选例子通过N输入五管运放和第一反相器链组成欠冲检测模块，N输入五管运放的输出电压天然地更接近电源电压，只有在欠冲发生时其才会更接近地。因此经过反相器链后很容易将欠冲信息转换为高低电平控制辅助充电模块的启动，从而抑制欠冲。
作为优选例子，所述过冲检测模块包括P输入五管运放和第二反相器链，具体为：
所述P输入五管运放的第一端口与所述过冲检测的第一端口连接，所述P输入五管运放的第二端口与所述第二反相器链的第一端口连接；
所述第二反相器链的第二端口与所述过冲检测的第二端口连接。
本优选例子通过P输入五管运放和第二反相器链组成过冲检测模块，P输入五管运放的输出电压天然地更接近地电压，只有在过冲发生时其才会更接近电源电压。因此经过反相器链后很容易将过冲信息转换为高低电平控制放电管的启动，从而抑制过冲。
作为优选例子，所述N输入五管运放包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管；
所述第一MOS管的漏极与所述第二MOS管的源极连接，所述第一MOS管的漏极与所述第三MOS管的源极连接；
所述第二MOS管的源极与所述第三MOS管的源极连接，所述第二MOS管的漏极与所述第四MOS管的漏极连接；
所述第三MOS管的漏极与所述第五MOS管的漏极连接；
所述第四MOS管的栅极与第五MOS管的栅极连接，所述第四MOS管的栅极与所述第五MOS管的栅极连接。
本优选例子通过以上连接组成N输入五管运放，其输出电压天然地更接近电源电压，只有在欠冲发生时其才会更接近地。
作为优选例子，所述P输入五管运放包括：第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管；
所述第六MOS管的漏极与所述第七MOS管的源极连接，所述第六MOS管的漏极与所述第八MOS管的源极连接；
所述第七MOS管的漏极与所述第九MOS管的漏极连接；
所述第八MOS管的漏极与所述第十MOS管的漏极连接；
所述第九MOS管的源极与所述第十MOS管的源极连接，所述第九MOS管的栅极与所述第十MOS管的栅极连接。
本优选例子通过以上连接组成P输入五管运放，其输出电压天然地更接近地电压，只有在过冲发生时其才会更接近电源电压。
作为优选例子，所述第一反相器链包括：第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管；
所述第十一MOS管的栅极与所述第十二MOS管的栅极连接，所述第十一MOS管的漏极与所述第十二MOS管的漏极连接，所述第十一MOS管的源极与所述第十四MOS管的源极连接；
所述第十二MOS管的源极与所述第十三MOS管的源极连接；
所述第十三MOS管的栅极与所述第十四MOS管的栅极连接，所述第十三MOS管的栅极与所述第十二MOS管的漏极连接，所述第十三MOS管的漏极与所述第十四MOS管的漏极连接。
本优选例子通过以上连接方式组成第一反相器链，整形波形，使其变为标准电压的输出。
作为优选例子，所述第二反相器链包括：第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管；
所述第十五MOS管的栅极与所述第十六MOS管的栅极连接，所述第十五MOS管的漏极与所述第十六MOS管的漏极连接，所述第十五MOS管的源极与所述第十七MOS管的源极连接；
所述第十六MOS管的源极与所述第十八MOS管的源极连接；
所述第十七MOS管的栅极与所述第十八MOS管的栅极连接，所述第十七MOS管的栅极与所述第十六MOS管的漏极连接；所述第十七MOS管的漏极与所述第十八MOS管的漏极连接。
本优选例子通过以上连接方式组成第二反相器链，整形波形，使其变为标准电压的输出。
作为优选例子，所述辅助充电模块包括：第十九MOS管和第二十MOS管；
所述第十九MOS管的源极与所述第二十MOS管的源极连接，所述第十九MOS管的漏极与所述第二十MOS管的漏极连接。
本优选例子通过以上连接组成辅助充电模块，提供的最大电流(受尺寸和VDS限制)向运放输出补充电流，进而使电压快速上升，控制功率管输出更大的电流从而抑制欠冲。
作为优选例子，所述辅助放电模块包括：第二十一MOS管和第二十二MOS管；
所述第二十一MOS管的源极与所述第二十二MOS管的源极连接，所述第二十一MOS管的漏极与所述第二十二MOS管的漏极连接。
本优选例子通过以上连接方式组成辅助放电模块，辅助放电模块开启，多余的电流通过辅助放电模块迅速放掉，使电压快速下降，控制功率管输出更小的电流从而抑制过冲。
本发明通过N输入五管运放配合反相器链检测欠冲，通过P输入五管运放配合反相器链检测过冲，N输入五管运放的输出电压接近电源电压，在欠冲发生时则接近地电压，经过反相器链后将欠冲信息转换为高低电平控制辅助充电模块的启动，从而抑制欠冲；P输入五管运放的输出电压接近地电压，在过冲发生时则接近电源电压，经过反相器链后将过冲信息转换为高低电平控制放电管的启动，从而抑制过冲。在过冲、欠冲未发生时，辅助放电模块和辅助充电模块关闭，不影响环路工作，也不消耗静态功耗。本发明通过以上方法，实现了快速响应过冲欠冲检测运放。
附图说明
图1是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路的主体模块框图；
图2是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路的细化模块框图图；
图3是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路的原理图；
图4是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路的电路应用连接实例图；
图5是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路当负载在25mA与2A之间切换时的低压降变化图；
图6是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路当负载在25mA与2A之间切换时的欠冲检测与抑制效果图；
图7是本发明提供的某一实施例的一种过冲欠冲检测与抑制电路当负载在25mA与2A之间切换时的过冲检测与抑制效果图。
具体实施方式
下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的一种过冲欠冲检测与抑制电路，适用于快速响应过冲欠冲检测运放。
请参阅图1，在本发明的某一实施例中，提供了图1所示的一种过冲欠冲检测与抑制电路，包括：欠冲检测模块1、过冲检测模块2、辅助充电模块3和辅助放电模块4；
所述欠冲检测模块1的第一端口与所述过冲检测模块2的第一端口连接，所述欠冲检测模块1的第二端口与所述辅助充电模块3的第一端口连接；
所述过冲检测模块2的第二端口与所述辅助放电模块4的第一端口连接；
所述辅助充电模块3的第二端口与所述辅助放电模块4的第二端口连接；
其中，所述欠冲检测模块1包括N输入五管运放5和第一反相器链7，所述过冲检测模块2包括P输入五管运放6和第二反相器链8；
当检测到输出电压瞬间下降时，所述N输入五管运放5输出欠冲信息至所述第一反相器链7，以使所述第一反相器链7输出低电平控制辅助充电模块3启动；
当检测到输出电压瞬间升高时，所述P输入五管运放6输出过冲信息至所述第二反相器链8，以使所述第二反相器链8输出高电平控制辅助放电模块4启动。
本发明通过提供一种过冲欠冲检测与抑制电路，电路中N输入五管运放配合反相器链检测欠冲，通过P输入五管运放配合反相器链检测过冲，N输入五管运放的输出电压接近电源电压，在欠冲发生时则接近地电压，经过反相器链后将欠冲信息转换为高低电平控制辅助充电模块的启动，从而抑制欠冲；电路中P输入五管运放的输出电压接近地电压，在过冲发生时则接近电源电压，经过反相器链后将过冲信息转换为高低电平控制放电管的启动，从而抑制过冲。在过冲、欠冲未发生时，辅助放电模块和辅助充电模块关闭，不影响环路工作，也不消耗静态功耗。本发明通过以上方法，实现了快速响应过冲欠冲检测运放。
请参阅图2，在本发明的某一实施例中，所述欠冲检测模块包括N输入五管运放5和第一反相器链7，具体为：
所述N输入五管运放5的第一端口与所述欠冲检测1的第一端口连接，所述N输入五管运放5的第二端口与所述第一反相器链7的第一端口连接；
所述第一反相器链7的第二端口与所述欠冲检测1的第二端口连接。
该实施例通过N输入五管运放和第一反相器链组成欠冲检测模块，N输入五管运放的输出电压天然地更接近电源电压，只有在欠冲发生时其才会更接近地。因此经过反相器链后很容易将欠冲信息转换为高低电平控制辅助充电模块的启动，从而抑制欠冲。
请参阅图2，在本发明的某一实施例中，所述过冲检测模块包括P输入五管运放6和第二反相器链8，具体为：
所述P输入五管运放6的第一端口与所述过冲检测2的第一端口连接，所述P输入五管运放6的第二端口与所述第二反相器链8的第一端口连接；
所述第二反相器链8的第二端口与所述过冲检测2的第二端口连接。
该实施例通过P输入五管运放和第二反相器链组成过冲检测模块，P输入五管运放的输出电压天然地更接近地电压，只有在过冲发生时其才会更接近电源电压。因此经过反相器链后很容易将过冲信息转换为高低电平控制放电管的启动，从而抑制过冲。
请参阅图3，在本发明的某一实施例中，所述N输入五管运放5包括：第一MOS管M2、第二MOS管M3、第三MOS管M4、第四MOS管M4和第五MOS管M6；
所述第一MOS管M2的漏极与所述第二MOS管M3的源极连接，所述第一MOS管M2的漏极与所述第三MOS管M4的源极连接；
所述第二MOS管M3的源极与所述第三MOS管M4的源极连接，所述第二MOS管M3的漏极与所述第四MOS管M5的漏极连接；
所述第三MOS管M4的漏极与所述第五MOS管M6的漏极连接；
所述第四MOS管M5的栅极与第五MOS管M6的栅极连接，所述第四MOS管M5的栅极与所述第五MOS管M6的栅极连接。
该实施例通过以上连接组成N输入五管运放，其输出电压天然地更接近电源电压，只有在欠冲发生时其才会更接近地。
如图3所示，由于det_usht点到地之间隔了2层MOS管(M4，M2)，静态时det_usht电压更接近电源电压，其经过反相器链后输出高电平，将辅助充电模块M19完全关闭。欠冲发生时，欠冲电压经过M2、M3、M4、M5、M6构成的放大器放大到det_usht点，造成det_usht点电压快速大幅下降，进一步导致后续的反相器链翻转，辅助充电模块M19开启。M19栅极此时接地，VGS达到最大值，因此M19以其能提供的最大电流(受尺寸和VDS限制)向运放输出补充电流，进而使Vea快速上升，控制功率管输出更大的电流从而抑制欠冲。辅助充电模块M19产生的电流比M8响应的电流更大，因为M8栅极电压至少为M2的过驱动电压。M19的响应速度也更快，因为M8只能靠有限的尾电流源放电，而M19的栅极则是通过完全导通的M23放电。反相器链与辅助充电模块M19构成的通路实现了对欠冲的快速响应，从而抑制了欠冲。当低压降输出电压上升到一定程度后，det_usht点电压恢复到更接近电源电压的值，辅助充电模块M19关闭，不影响环路的工作。
请参阅图3，在本发明的某一实施例中，所述P输入五管运放6包括：第六MOS管M9、第七MOS管M10、第八MOS管M11、第九MOS管M12和第十MOS管M13；
所述第六MOS管M9的漏极与所述第七MOS管M10的源极连接，所述第六MOS管M9的漏极与所述第八MOS管M11的源极连接；
所述第七MOS管M10的漏极与所述第九MOS管M12的漏极连接；
所述第八MOS管M11的漏极与所述第十MOS管M13的漏极连接；
所述第九MOS管M12的源极与所述第十MOS管M13的源极连接，所述第九MOS管M12的栅极与所述第十MOS管M13的栅极连接。
该实施例通过以上连接组成P输入五管运放，其输出电压天然地更接近地电压，只有在过冲发生时其才会更接近电源电压。
如图3所示，静态时P输入运放的输出det_osht点电压更接近地，经过反相器链后可保证辅助放电模块M18处于关闭状态。当过冲发生时，辅助放电模块开启，多余的电流通过辅助放电模块迅速放掉，使Vea快速下降，控制功率管输出更小的电流从而抑制欠冲。值得一提的是，M9复制M5的电流，这样既免去了另一路偏置，又可以加快过冲检测的响应速度。因为过冲发生时，M5的电流增加，M9的电流跟着增加，从而使det_osht点更快速的上升。
请参阅图3，在本发明的某一实施例中，所述第一反相器链7包括：第十一MOS管M20、第十二MOS管M21、第十三MOS管M22和第十四MOS管M23；
所述第十一MOS管M20的栅极与所述第十二MOS管M21的栅极连接，所述第十一MOS管M20的漏极与所述第十二MOS管M21的漏极连接，所述第十一MOS管M20的源极与所述第十四MOS管M23的源极连接；
所述第十二MOS管M21的源极与所述第十三MOS管M22的源极连接；
所述第十三MOS管M22的栅极与所述第十四MOS管M23的栅极连接，所述第十三MOS管M22的栅极与所述第十二MOS管M21的漏极连接，所述第十三MOS管M22的漏极与所述第十四MOS管M23的漏极连接。
该实施例通过以上连接方式组成第一反相器链，整形波形，使其变为标准电压的输出。反相器链中MOS的长度不能设的太小，1um左右为宜。由于检测点并不是完全的高或低电平，第一级反相器工作在亚稳态，N管和P管同时导通，尺寸太小会消耗很大的静态功耗。N管和P管的尺寸需要通过仿真来确定，以保证静态时辅助充电或放电管是关闭状态。
请参阅图3，在本发明的某一实施例中，所述第二反相器链8包括：第十五MOS管M16、第十六MOS管M17、第十七MOS管M14和第十八MOS管M15；
所述第十五MOS管M16的栅极与所述第十六MOS管M17的栅极连接，所述第十五MOS管M16的漏极与所述第十六MOS管M17的漏极连接，所述第十五MOS管M16的源极与所述第十七MOS管M14的源极连接；
所述第十六MOS管M17的源极与所述第十八MOS管M15的源极连接；
所述第十七MOS管M14的栅极与所述第十八MOS管M15的栅极连接，所述第十七MOS管M14的栅极与所述第十六MOS管M17的漏极连接；所述第十七MOS管M14的漏极与所述第十八MOS管M15的漏极连接。
该实施例通过以上连接方式组成第二反相器链，整形波形，使其变为标准电压的输出。第二级反相器(M16，M17或M22，M23)的长度如果太小，输出的电流会很大，导致辅助放电模块M18或辅助充电模块M19迅速开启或关断。这会使输出电压突变，容易引起ESL振荡，故第二级反相器的尺寸也要仔细设置。第二级反相器也可改为施密特触发器，这样可防止辅助充电/放电管误打开，提高系统的可靠性。
请参阅图3，在本发明的某一实施例中，所述辅助充电模块3包括：第十九MOS管M8和第二十MOS管M19；
所述第十九MOS管M8的源极与所述第二十MOS管M19的源极连接，所述第十九MOS管M8的漏极与所述第二十MOS管M19的漏极连接。
该实施例通过以上连接组成辅助充电模块，提供的最大电流(受尺寸和VDS限制)向运放输出补充电流，进而使电压快速上升，控制功率管输出更大的电流从而抑制欠冲。
请参阅图3，在本发明的某一实施例中，所述辅助放电模块4包括：第二十一MOS管M7和第二十二MOS管M18；
所述第二十一MOS管M7的源极与所述第二十二MOS管M18的源极连接，所述第二十一MOS管M7的漏极与所述第二十二MOS管M18的漏极连接。
该实施例通过以上连接方式组成辅助放电模块，辅助放电模块开启，多余的电流通过辅助放电模块迅速放掉，使电压快速下降，控制功率管输出更小的电流从而抑制过冲。
请参阅图4至图7，在本发明的其中一个实施例中，有如图4的电路应用连接实例，当负载在25mA与2A之间切换时，其低压降变化如图5，欠冲检测与抑制效果如图6，过冲检测与抑制效果如图7。
本发明通过提供一种过冲欠冲检测与抑制电路，电路中N输入五管运放配合反相器链检测欠冲，通过P输入五管运放配合反相器链检测过冲，N输入五管运放的输出电压接近电源电压，在欠冲发生时则接近地电压，经过反相器链后将欠冲信息转换为高低电平控制辅助充电模块的启动，从而抑制欠冲；电路中P输入五管运放的输出电压接近地电压，在过冲发生时则接近电源电压，经过反相器链后将过冲信息转换为高低电平控制放电管的启动，从而抑制过冲。在过冲、欠冲未发生时，辅助放电模块和辅助充电模块关闭，不影响环路工作，也不消耗静态功耗。本发明通过以上方法，实现了快速响应过冲欠冲检测运放。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (9)
1.一种过冲欠冲检测与抑制电路，其特征在于，包括：欠冲检测模块、过冲检测模块、辅助充电模块和辅助放电模块；
所述欠冲检测模块的第一端口与所述过冲检测模块的第一端口连接，所述欠冲检测模块的第二端口与所述辅助充电模块的第一端口连接；
所述过冲检测模块的第二端口与所述辅助放电模块的第一端口连接；
所述辅助充电模块的第二端口与所述辅助放电模块的第二端口连接；
其中，所述欠冲检测模块包括N输入五管运放和第一反相器链，所述过冲检测模块包括P输入五管运放和第二反相器链；
当检测到输出电压瞬间下降时，所述N输入五管运放输出欠冲信息至所述第一反相器链，以使所述第一反相器链输出低电平控制辅助充电模块启动；
当检测到输出电压瞬间升高时，所述P输入五管运放输出过冲信息至所述第二反相器链，以使所述第二反相器链输出高电平控制辅助放电模块启动。
2.根据权利要求1所述的一种过冲欠冲检测与抑制电路，其特征在于，所述欠冲检测模块包括N输入五管运放和第一反相器链，具体为：
所述N输入五管运放的第一端口与所述欠冲检测的第一端口连接，所述N输入五管运放的第二端口与所述第一反相器链的第一端口连接；
所述第一反相器链的第二端口与所述欠冲检测的第二端口连接。
3.根据权利要求1所述的一种过冲欠冲检测与抑制电路，其特征在于，所述过冲检测模块包括P输入五管运放和第二反相器链，具体为：
所述P输入五管运放的第一端口与所述过冲检测的第一端口连接，所述P输入五管运放的第二端口与所述第二反相器链的第一端口连接；
所述第二反相器链的第二端口与所述过冲检测的第二端口连接。
4.根据权利要求2所述的一种过冲欠冲检测与抑制电路，其特征在于，所述N输入五管运放包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管；
所述第一MOS管的漏极与所述第二MOS管的源极连接，所述第一MOS管的漏极与所述第三MOS管的源极连接；
所述第二MOS管的源极与所述第三MOS管的源极连接，所述第二MOS管的漏极与所述第四MOS管的漏极连接；
所述第三MOS管的漏极与所述第五MOS管的漏极连接；
所述第四MOS管的栅极与第五MOS管的栅极连接，所述第四MOS管的栅极与所述第五MOS管的栅极连接。
5.根据权利要求3所述的一种过冲欠冲检测与抑制电路，其特征在于，所述P输入五管运放包括：第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管；
所述第六MOS管的漏极与所述第七MOS管的源极连接，所述第六MOS管的漏极与所述第八MOS管的源极连接；
所述第七MOS管的漏极与所述第九MOS管的漏极连接；
所述第八MOS管的漏极与所述第十MOS管的漏极连接；
所述第九MOS管的源极与所述第十MOS管的源极连接，所述第九MOS管的栅极与所述第十MOS管的栅极连接。
6.根据权利要求2所述的一种过冲欠冲检测与抑制电路，其特征在于，所述第一反相器链包括：第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管；
所述第十一MOS管的栅极与所述第十二MOS管的栅极连接，所述第十一MOS管的漏极与所述第十二MOS管的漏极连接，所述第十一MOS管的源极与所述第十四MOS管的源极连接；
所述第十二MOS管的源极与所述第十三MOS管的源极连接；
所述第十三MOS管的栅极与所述第十四MOS管的栅极连接，所述第十三MOS管的栅极与所述第十二MOS管的漏极连接，所述第十三MOS管的漏极与所述第十四MOS管的漏极连接。
7.根据权利要求3所述的一种过冲欠冲检测与抑制电路，其特征在于，所述第二反相器链包括：第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管；
所述第十五MOS管的栅极与所述第十六MOS管的栅极连接，所述第十五MOS管的漏极与所述第十六MOS管的漏极连接，所述第十五MOS管的源极与所述第十七MOS管的源极连接；
所述第十六MOS管的源极与所述第十八MOS管的源极连接；
所述第十七MOS管的栅极与所述第十八MOS管的栅极连接，所述第十七MOS管的栅极与所述第十六MOS管的漏极连接；所述第十七MOS管的漏极与所述第十八MOS管的漏极连接。
8.根据权利要求1所述的一种过冲欠冲检测与抑制电路，其特征在于，所述辅助充电模块包括：第十九MOS管和第二十MOS管；
所述第十九MOS管的源极与所述第二十MOS管的源极连接，所述第十九MOS管的漏极与所述第二十MOS管的漏极连接。
9.根据权利要求1所述的一种过冲欠冲检测与抑制电路，其特征在于，所述辅助放电模块包括：第二十一MOS管和第二十二MOS管；
所述第二十一MOS管的源极与所述第二十二MOS管的源极连接，所述第二十一MOS管的漏极与所述第二十二MOS管的漏极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311708108.1A CN117713301A (zh) | 2023-12-12 | 2023-12-12 | 一种过冲欠冲检测与抑制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311708108.1A CN117713301A (zh) | 2023-12-12 | 2023-12-12 | 一种过冲欠冲检测与抑制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117713301A true CN117713301A (zh) | 2024-03-15 |
Family
ID=90160005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311708108.1A Pending CN117713301A (zh) | 2023-12-12 | 2023-12-12 | 一种过冲欠冲检测与抑制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117713301A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053783A (ja) * | 2007-08-24 | 2009-03-12 | Ricoh Co Ltd | オーバーシュート抑制回路および該オーバーシュート抑制回路を用いた電圧レギュレータならびに電子機器 |
| CN101453193A (zh) * | 2007-12-04 | 2009-06-10 | 松下电器产业株式会社 | 输出驱动器中的转换速率控制 |
| US20150214838A1 (en) * | 2014-01-27 | 2015-07-30 | Seiko Instruments Inc. | Voltage regulator |
| CN110632972A (zh) * | 2019-10-11 | 2019-12-31 | 华南理工大学 | 一种应用于抑制ldo输出电压过冲的方法及电路 |
| CN112730958A (zh) * | 2020-12-22 | 2021-04-30 | 海光信息技术股份有限公司 | 一种电压过冲检测电路 |
| CN113437869A (zh) * | 2021-06-22 | 2021-09-24 | 厦门半导体工业技术研发有限公司 | 一种电源管理电路及驱动电源芯片 |
| CN217880113U (zh) * | 2022-09-09 | 2022-11-22 | 豪威集成电路(成都)有限公司 | 一种具有过冲抑制和自适应补偿的多种ldo输出电压电路 |
| CN115599152A (zh) * | 2022-09-09 | 2023-01-13 | 豪威集成电路（成都）有限公司（Cn） | 一种具有过冲抑制和自适应补偿的多种ldo输出电压电路 |
-
2023
- 2023-12-12 CN CN202311708108.1A patent/CN117713301A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053783A (ja) * | 2007-08-24 | 2009-03-12 | Ricoh Co Ltd | オーバーシュート抑制回路および該オーバーシュート抑制回路を用いた電圧レギュレータならびに電子機器 |
| CN101453193A (zh) * | 2007-12-04 | 2009-06-10 | 松下电器产业株式会社 | 输出驱动器中的转换速率控制 |
| US20150214838A1 (en) * | 2014-01-27 | 2015-07-30 | Seiko Instruments Inc. | Voltage regulator |
| CN110632972A (zh) * | 2019-10-11 | 2019-12-31 | 华南理工大学 | 一种应用于抑制ldo输出电压过冲的方法及电路 |
| CN112730958A (zh) * | 2020-12-22 | 2021-04-30 | 海光信息技术股份有限公司 | 一种电压过冲检测电路 |
| CN113437869A (zh) * | 2021-06-22 | 2021-09-24 | 厦门半导体工业技术研发有限公司 | 一种电源管理电路及驱动电源芯片 |
| CN217880113U (zh) * | 2022-09-09 | 2022-11-22 | 豪威集成电路(成都)有限公司 | 一种具有过冲抑制和自适应补偿的多种ldo输出电压电路 |
| CN115599152A (zh) * | 2022-09-09 | 2023-01-13 | 豪威集成电路（成都）有限公司（Cn） | 一种具有过冲抑制和自适应补偿的多种ldo输出电压电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229352B1 (en) | Power level detection circuit | |
| KR100991699B1 (ko) | 정전압 회로 및 그 동작 제어 방법 | |
| US10061335B2 (en) | Voltage regulator | |
| US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
| US6346834B1 (en) | Power on reset circuit | |
| USRE47743E1 (en) | Output buffer circuit and method for avoiding voltage overshoot | |
| KR20080016732A (ko) | 정전압 회로 | |
| US10788848B2 (en) | Voltage regulator with controlled current consumption in dropout mode | |
| CN108536206B (zh) | 一种电压调节器及电压调节方法 | |
| US11848678B2 (en) | Comparator low power response | |
| CN117335379A (zh) | 一种电源选择电路和电源 | |
| US20190220048A1 (en) | Reverse-current-prevention circuit and power supply circuit | |
| JP2016218802A (ja) | ボルテージレギュレータ | |
| CN117713301A (zh) | 一种过冲欠冲检测与抑制电路 | |
| KR102317348B1 (ko) | 듀얼 푸시풀 구조를 이용한 ldo 레귤레이터 | |
| US8212617B2 (en) | Fast class AB output stage | |
| CN112332819A (zh) | 一种两阶段低功耗高速比较器 | |
| US8482317B2 (en) | Comparator and method with adjustable speed and power consumption | |
| CN113093853B (zh) | 一种实现低电压启动过程中低输入输出压差的改进ldo电路 | |
| CN111446932A (zh) | 基于运算放大器的控制电路 | |
| CN114185384B (zh) | 一种用于低功耗ldo的瞬态增强电路 | |
| CN116054797A (zh) | 一种带电压回差的低功耗复位电路 | |
| CN110545096B (zh) | 一种快速启动电路 | |
| TWI701908B (zh) | 低功耗且低反沖雜訊的比較電路 | |
| CN114400039A (zh) | 一种具有迟滞特性的电压监测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |