CN101369804B - 消除反馈共模信号的装置和方法 - Google Patents

消除反馈共模信号的装置和方法 Download PDF

Info

Publication number
CN101369804B
CN101369804B CN2008102234107A CN200810223410A CN101369804B CN 101369804 B CN101369804 B CN 101369804B CN 2008102234107 A CN2008102234107 A CN 2008102234107A CN 200810223410 A CN200810223410 A CN 200810223410A CN 101369804 B CN101369804 B CN 101369804B
Authority
CN
China
Prior art keywords
output
discharge circuit
feedback
mode signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102234107A
Other languages
English (en)
Other versions
CN101369804A (zh
Inventor
刘永平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2008102234107A priority Critical patent/CN101369804B/zh
Publication of CN101369804A publication Critical patent/CN101369804A/zh
Priority to PCT/CN2009/074049 priority patent/WO2010037319A1/zh
Application granted granted Critical
Publication of CN101369804B publication Critical patent/CN101369804B/zh
Priority to US13/073,756 priority patent/US8054133B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45438—Indexing scheme relating to differential amplifiers the CMCL uses digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例公开了一种消除反馈共模信号的装置和方法，属于电子技术领域。所述装置，包括运放电路，所述运放电路具有两个输出端，所述两个输出端包括第一输出端和第二输出端，所述装置还包括：反馈单元，用于接收运放电路第一输出端和第二输出端的的电平信号，根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号。所述方法包括：反馈单元接收运放电路第一输出端和第二输出端的的电平信号，根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号。本发明实施例能消除运放电路反馈的共模信号，降低对运放电路的要求，提高运放电路的性能。

Description

消除反馈共模信号的装置和方法 
技术领域
本发明涉及电子技术领域，特别涉及一种消除反馈共模信号的装置和方法。 
背景技术
运算放大器(通常简称为“运放”)是具有很高放大倍数的电路单元。在实际电路中，运放通常结合反馈电路共同组成某种功能模块。运放可以由分立的器件实现，也可以在半导体芯片中实现。在晶体管放大器中，放大器的类型包括A类放大器、B类放大器、AB类放大器和D类放大器。 
以D类放大器为例，如图1所示为BTL(Bridge Tied Load，桥式负载)的输出结构，输出的四态是指高电平和低电平构成的四种状态，分别为：高高、高低、低低和低高。 
放大器如果要获得高性能就不可避免的要用到反馈，在BTL的输出端会产生同时为高电平或者同时为低电平的情况，这时就会产生高电平或者低电平的共模信号，反馈共模信号值的计算方式为VFCM＝(OUTP+OUTN)/n，其中OUTP是BTL的一个输出端所有反馈信号的相加值，OUTN是BTL另一个输出端所有反馈信号的相加值，n表示有几路反馈电路，OUTP和OUTN可以是高电平AVDD、低电平AGND中的任何一个。 
如图2所示，是一个具有反馈的运放电路，其输出的PWM(Plus Width Modulation，脉冲宽度调制)信号直接反馈到运算放大器的输入端，由于PWM信号带有很大的共模信号，导致运算放大器的输入端也带有很多的共模信号。例如，OUTP和OUTN可以是高电平AVDD、低电平AGND中的任何一个，所以现有技术的共模反馈信号值为AGND、AVDD或者AVDD/2，电路的反馈共模信号图如图3所示。 
在对现有技术进行分析后，发明人发现：由于运放电路的反馈信号具有较多的共模信号，将信号直接反馈到运放电路的输入端，会使运放的输入端也带有很多的共模信号，为保证运放能正常工作，就要求运放电路能达到轨到轨的输入范围及输出范围到达电源电压范围，同时还要有较高的共模抑制比，否则会减小电路的信号输入范围，降低电路的性能。 
发明内容
为了更有效地消除运放电路中共模信号的影响，本发明实施例提供了一种消除反馈共模信号的装置和方法。所述技术方案如下： 
一种消除反馈共模信号的装置，包括运放电路，所述运放电路具有两个输出端，所述两个输出端包括第一输出端和第二输出端，所述装置还包括： 
反馈单元，用于接收运放电路第一输出端和第二输出端的电平信号，根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号； 
其中，当所述第一输出端和第二输出端的电平信号为高电平时，则向所述运放电路的输入端叠加低电平反馈共模信号；或， 
当所述第一输出端和第二输出端的电平信号为低电平时，则向所述运放电路的输入端叠加高电平反馈共模信号；或， 
当所述第一输出端的电平信号为高电平和第二输出端的电平信号为低电平时，则不向所述运放电路的输入端叠加反馈共模信号。 
一种消除反馈共模信号的方法，所述方法包括： 
反馈单元接收运放电路第一输出端和第二输出端的电平信号，根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号； 
其中，当所述第一输出端和第二输出端的电平信号为高电平时，则向所述运放电路的输入端叠加低电平反馈共模信号；或， 
当所述第一输出端和第二输出端的电平信号为低电平时，则向所述运放电路的输入端叠加高电平反馈共模信号；或， 
当所述第一输出端的电平信号为高电平和第二输出端的电平信号为低电平时，则不向所述运放电路的输入端叠加反馈共模信号。 
本发明实施例通过在运放电路中增加反馈单元，使整体的反馈电路的反馈共模信号值保持稳定，很好的解决了反馈共模信号不稳定的问题，降低了对运算放大器输入振幅和共模抑制比的要求，从而降低了电路复杂度，也提高了电路的整体性能。 
附图说明
图1是现有技术中的BTL的输出结构图； 
图2是现有技术中的反馈电路图； 
图3是现有技术中的运放电路的反馈共模信号图； 
图4是本发明实施例1提供的消除反馈共模信号的装置的结构图； 
图5是本发明实施例1提供的消除反馈共模信号的装置中添加的反馈单元的电路图； 
图6是本发明实施例1提供的使用本发明实施例的D类放大器的结构图； 
图7是本发明实施例1提供的使用本发明实施例前的共模信号图； 
图8是本发明实施例1提供的使用本发明实施例后的共模信号图； 
图9是本发明实施例2提供的消除反馈共模信号的方法的流程图。 
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。 
实施例1 
本发明实施例提供了一种消除反馈共模信号的装置，用于消除运放电路中共模信号的影响。 
如图4所示，该装置包括运放电路401和反馈单元402。 
其中，运放电路401具有两个输出端，该两个输出端包括第一输出端505和第二输出端506。 
反馈单元402，用于接收运放电路第一输出端505和第二输出端506的电平信号，根据该电平信号的状态向该运放电路401的输入端叠加反馈共模信号。 
为了稳定反馈共模信号，保护反馈电路，该装置还可以包括保护电路403，该保护电路403包括第一并联电阻507和第二并联电阻508，第一并联电阻507的一端与反馈单元402的输出端相连接，另一端与运放电路的一个输入端相连接；第二并联电阻508的一端与反馈单元402的输出端相连接，另一端与运放电路的另一个输入端相连接。 
如图5所示，为上述装置中反馈单元402和保护电路403的电路图。 
具体的，反馈单元402包括一个与门501、一个或门502、一个PMOS管503和一个NMOS管504；保护电路403为第一并联电阻507和第二并联电阻508。在运放电路中添加该反馈单元402和保护电路403，相当于增加了两个反馈电路。具体的，本发明实施例可以应用于D类放大器中，电路的连接如图6所示：与门501和或门502的两个输入端分别与运放电路的两个输出端中第一输出端505和第二输出端506相连接；PMOS管503的源级接高电平，栅极接或门502的输出端，漏极和保护电路403相连接；NMOS管504的源级接低电平，栅极接与门的输出端，漏极和保护电路403相连接。保护电路403的另一端分别连接在运放电路的两个输入端，即第一并联电阻507连接运放电路的一个输入端，第二并联电阻508连接运 放电路的另一个输入端。 
进一步的，图6所示电路的工作原理具体为： 
当运放电路的第一输出端505和第二输出端506输出的电平信号同时为高电平时，此时与门501和或门502的输出的控制逻辑同时为高电平，NMOS504管导通，PMOS管503截止，反馈单元402的输出端为低电平，在运放电路的输入端叠加了两路低电平的反馈共模信号。 
当运放电路的第一输出端505和第二输出端506输出的电平信号同时为低电平时，此时与门501和或门502的输出控制逻辑同时为低电平，PMOS管503导通，NMOS管504截止，反馈单元402的输出端为高电平，在运放电路的输入端叠加了两路高电平的反馈共模信号。 
当运放电路的输出端为一个高电平和一个低电平时，此时与门501输出的控制逻辑为低电平，或门502输出的控制逻辑为高电平，PMOS管503和NMOS管504均截止，反馈单元402处于虚短状态，新增反馈信号浮空。 
再一步的，可以根据理论对反馈共模信号的电压值进行推导，以上述D类放大器为例，其高电平为AVDD，低电平为AGND，根据反馈共模信号的计算方式：VFCM＝(OUTP+OUTN)/n，以及逻辑电路的作用，可以得出在增加反馈电路后，运放电路整体的反馈共模信号值的计算方式如下： 
当运放电路的输入端同时为AVDD时，通过逻辑控制，在原反馈信号上端叠加了两个为AGND的共模信号，根据计算公式，运放电路输入端的反馈共模信号电压值为VFCM＝(OUTP+OUTN)/n＝2(AVDD+AGND)/4＝AVDD/2。 
当运放电路的输入端同时为AGND时，通过逻辑控制，在原反馈信号上端叠加了两个为AVDD的共模信号，根据计算公式，运放电路输入端的反馈共模信号电压值为VFCM＝(OUTP+OUTN)/n＝2(AVDD+AGND)/4＝AVDD/2。 
当运放电路的输入端为一个AGND和一个AVDD时，通过逻辑控制，新增反馈信号浮空，原有的反馈电路上没有增加反馈。根据计算公式，运放电路输入端的共模信号电压值为VFCM＝(OUTP+OUTN)/n＝(AVDD+AGND)/2＝AVDD/2。 
本发明实施例在增加反馈单元前的共模信号如图7所示，纵坐标的单位是电压，图中共模信号在1.10V～2.5V之间波动；增加反馈单元后的共模信号如图8所示，共模信号在1.66V附近波动，从中可以看出，增加反馈单元后，共模信号会保持一个稳定的值，达到了消除反馈共模信号的目的。 
本发明实施例通过在运放电路中增加反馈单元，使整体的反馈电路的反馈共模信号值都为一个固定值，很好的解决了反馈共模信号不稳定的问题，降低了对运算放大器输入振幅和 共模抑制比的要求，从而降低了电路复杂度，也提高了电路的整体性能。 
实施例2 
本发明实施例提供了一种消除反馈电路共模信号的方法，该方法接收运放电路第一输出端和第二输出端输出的电平信号，根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号，可以减少反馈电路的共模信号。参见图9，本实施例的具体步骤如下： 
901：反馈单元接收运放电路第一输出端和第二输出端输出的电平信号。 
本发明实施例可以应用到D类放大器中，新增的反馈单元包括一个PMOS管、一个NMOS管、一个与门和一个或门。为了稳定电平反馈信号，保护反馈电路，反馈电路中还可以包括稳定电路，稳定电路包括两个并联电阻。与门和或门的两个输入端与运放电路的两个输出端相连接；PMOS管的源级接高电平，栅极接或门的输出端，漏极和稳定电路相连接；NMOS管的源级接低电平，栅极接与门的输出端，漏极和稳定电路相连接，稳定电路的另一端分别连接在运放电路的两个输入端。 
其中，运放电路第一输出端和第二输出端输出的电平信号可以同时为高电平，可以同时为低电平，也可以是第一输出端输出的电平信号为高电平，第二输出端输出的电平信号为低电平。 
902：根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号。 
当第一输出端和第二输出端的电平信号为高电平时，与门和或门的输出的控制逻辑都为高电平，NMOS管导通，PMOS管截止，反馈单元的输出端为低电平，在运放电路的输入端叠加了两路低电平的反馈共模信号；或， 
当第一输出端和第二输出端的电平信号为低电平时，与门和或门的输出的控制逻辑都为低电平，PMOS管导通，NMOS管截止，反馈单元的输出端为高电平，在运放电路的输入端叠加了两路高电平的反馈共模信号；或， 
当第一输出端的电平信号为高电平和第二输出端的电平信号为低电平时，与门输出的控制逻辑为低电平，或门输出的控制逻辑为高电平，PMOS管和NMOS管均截止，反馈单元处于虚短状态，新增反馈信号浮空。 
在本发明实施例应用前可以先对运放电路进行检测，运放电路输出端的信号由高电平和低电平构成，当反馈共模信号的振幅超出预设值时，则通过在运放电路增加反馈电路中，可以达到消除反馈共模电平的目的。 
本发明实施例通过在运放电路中增加反馈单元，使整体的反馈电路的反馈共模信号值都为一个固定值，很好的解决了反馈共模信号不稳定的问题，降低了对运算放大器输入振幅和 共模抑制比的要求，从而降低了电路复杂度，也提高了电路的整体性能。 
以上所述的实施例，只是本发明较优选的具体实施方式的一种，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。 

Claims (6)

1.一种消除反馈共模信号的装置，包括运放电路，所述运放电路包括两个输出端，所述两个输出端包括第一输出端和第二输出端，其特征在于，所述装置还包括：
反馈单元，用于接收运放电路第一输出端和第二输出端的电平信号，根据所述电平信号的状态向所述运放电路的输入端叠加反馈共模信号；
其中，当所述第一输出端和第二输出端的电平信号为高电平时，则向所述运放电路的输入端叠加低电平反馈共模信号；或，
当所述第一输出端和第二输出端的电平信号为低电平时，则向所述运放电路的输入端叠加高电平反馈共模信号；或，
当所述第一输出端的电平信号为高电平和第二输出端的电平信号为低电平时，则不向所述运放电路的输入端叠加反馈共模信号。
2.如权利要求1所述的消除反馈共模信号的装置，其特征在于，还包括保护电路，所述保护电路包括第一并联电阻和第二并联电阻；
所述第一并联电阻的一端与所述反馈单元的输出端相连接，另一端与运放电路中的第一输入端相连接；
所述第二并联电阻的一端与所述反馈单元的输出端相连接，另一端与运放电路中的第二输入端相连接。
3.如权利要求2所述的消除反馈共模信号的装置，其特征在于，所述运放电路包括两个输入端；
所述反馈单元包括：PMOS管、NMOS管、与门和或门，所述与门的两个输入端分别与所述运放电路的第一输出端和第二输出端相连接，所述或门的两个输入端分别与所述运放电路的第一输出端和第二输出端相连接；所述PMOS管的源级接高电平，所述PMOS管的栅极接或门的输出端，所述PMOS管的漏极和所述保护电路相连接，所述NMOS管的源级接低电平，所述NMOS管的栅极接与门的输出端，所述PMOS管的漏极与所述保护电路相连接。
4.一种消除反馈共模信号的方法，其特征在于，所述方法包括：
反馈单元接收运放电路第一输出端和第二输出端的电平信号，根据所述电平信号的状态 向所述运放电路的输入端叠加反馈共模信号；
其中，当所述第一输出端和第二输出端的电平信号为高电平时，则向所述运放电路的输入端叠加低电平反馈共模信号；或，
当所述第一输出端和第二输出端的电平信号为低电平时，则向所述运放电路的输入端叠加高电平反馈共模信号；或，
当所述第一输出端的电平信号为高电平和第二输出端的电平信号为低电平时，则不向所述运放电路的输入端叠加反馈共模信号。
5.如权利要求4所述的消除反馈共模信号的方法，其特征在于，所述方法还包括：
所述反馈单元通过保护电路向所述运放电路的输入端叠加所述反馈共模信号，所述保护电路包括第一并联电阻和第二并联电阻；
所述第一并联电阻的一端与所述反馈单元的输出端相连接，另一端与运放电路中的第一输入端相连接；
所述第二并联电阻的一端与所述反馈单元的输出端相连接，另一端与运放电路中的第二输入端相连接。
6.如权利要求5所述的消除反馈共模信号的方法，其特征在于，
所述反馈单元包括：PMOS管、NMOS管、与门和或门，所述与门的两个输入端分别与所述运放电路的第一输出端和第二输出端相连接，所述或门的两个输入端分别与所述运放电路的第一输出端和第二输出端相连接；所述PMOS管的源级接高电平，所述PMOS管的栅极接或门的输出端，所述PMOS管的漏极和所述保护电路相连接，所述NMOS管的源级接低电平，所述NMOS管的栅极接与门的输出端，所述PMOS管的漏极与所述保护电路相连接。 
CN2008102234107A 2008-09-27 2008-09-27 消除反馈共模信号的装置和方法 Active CN101369804B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2008102234107A CN101369804B (zh) 2008-09-27 2008-09-27 消除反馈共模信号的装置和方法
PCT/CN2009/074049 WO2010037319A1 (zh) 2008-09-27 2009-09-21 消除反馈共模信号的装置和方法
US13/073,756 US8054133B2 (en) 2008-09-27 2011-03-28 Device and method for eliminating feedback common mode signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102234107A CN101369804B (zh) 2008-09-27 2008-09-27 消除反馈共模信号的装置和方法

Publications (2)

Publication Number Publication Date
CN101369804A CN101369804A (zh) 2009-02-18
CN101369804B true CN101369804B (zh) 2011-03-23

Family

ID=40413472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102234107A Active CN101369804B (zh) 2008-09-27 2008-09-27 消除反馈共模信号的装置和方法

Country Status (3)

Country Link
US (1) US8054133B2 (zh)
CN (1) CN101369804B (zh)
WO (1) WO2010037319A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369804B (zh) * 2008-09-27 2011-03-23 华为技术有限公司 消除反馈共模信号的装置和方法
CN102638232B (zh) * 2011-02-15 2015-07-15 三星半导体(中国)研究开发有限公司 微控制器中端口可复用的运算放大器
US9660586B2 (en) 2014-08-08 2017-05-23 Stmicroelectronics S.R.L. Class D switching amplifier and method of controlling a loudspeaker
US9425755B1 (en) * 2015-07-29 2016-08-23 Qualcomm Incorporated Swing limiter circuit
US11463052B2 (en) 2020-11-30 2022-10-04 Stmicroelectronics S.R.L. PWM driving circuit and method
US20220255516A1 (en) * 2021-02-05 2022-08-11 Mediatek Inc. Amplification circuit with compensation for common-mode voltage fluctuation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525677A (en) * 1983-10-12 1985-06-25 The Grass Valley Group, Inc. Differential amplifier having high common-mode rejection ratio
US5914638A (en) * 1997-06-06 1999-06-22 Omnivision Technologies, Inc. Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier
US5939904A (en) * 1998-02-19 1999-08-17 Lucent Technologies, Inc. Method and apparatus for controlling the common-mode output voltage of a differential buffer
US6265941B1 (en) * 1999-11-12 2001-07-24 Agere Systems Guardian Corp. Balanced differential amplifier having common mode feedback with kick-start
DE10142707A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Mehrstufiger Differenzverstärker mit CMFB-Schaltkreis
US6697001B1 (en) * 2002-12-19 2004-02-24 Motorola, Inc. Continuous-time sigma-delta modulator with discrete time common-mode feedback
US7053712B2 (en) * 2004-07-30 2006-05-30 International Business Machines Corporation Method and apparatus for controlling common-mode output voltage in fully differential amplifiers
KR100833624B1 (ko) * 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법
US7834696B2 (en) * 2008-04-04 2010-11-16 Infineon Technologies Ag Common mode control circuitry for multi-stage operational amplifiers
CN101369804B (zh) * 2008-09-27 2011-03-23 华为技术有限公司 消除反馈共模信号的装置和方法

Also Published As

Publication number Publication date
US20110169569A1 (en) 2011-07-14
US8054133B2 (en) 2011-11-08
WO2010037319A1 (zh) 2010-04-08
CN101369804A (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
CN101369804B (zh) 消除反馈共模信号的装置和方法
CN101877578B (zh) 占空比调节系统
CN106896856A (zh) 放大电路及电压调节器
CN103178852A (zh) 一种高速采样前端电路
CN103647545A (zh) 一种延迟单元电路
CN104135237B (zh) 栅极驱动电路
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN104137418B (zh) 开关电路
WO2006126436A1 (ja) 信号変換回路
CN103427773A (zh) 轨至轨运算放大器
CN104348431B (zh) 共模反馈的差分放大电路及方法、集成电路
CN107615650B (zh) 具有变压器反馈的驱动器
CN203457116U (zh) 共模反馈的差分放大电路及集成电路
CN102857211A (zh) 一种低功耗驱动器及实现低功耗驱动器的方法
CN103296985B (zh) 用于通信装置的信号放大模块
CN105978540B (zh) 一种连续时间信号的去加重处理电路及其方法
CN101494450B (zh) 电平转移电路
CN101483425B (zh) 低功率差动信号传输装置
CN104184422A (zh) 晶体振荡器驱动放大器电路及相应的晶体振荡器电路
CN103825567B (zh) 运算放大器电路
CN102109869A (zh) 驱动电路
CN111431522A (zh) 一种能够兼容输出的mipi驱动电路
CN201113973Y (zh) 一种可减小功率噪声的mos电流模式逻辑电路
CN104283516B (zh) 基于双重反馈结构的ab类输出级的运算放大器
CN103490766A (zh) 一种高速高精度源极跟随电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant