CN102571097B - 用于控制电流舵型数模转换器电流源开关的电压限幅电路 - Google Patents

Abstract

本发明涉及一种控制电流舵型DAC电流源开关的电压限幅电路，包括并联设置于限幅电路输出端和接地端之间的第一开关单元和第二开关单元，输入端与限幅电路输入端电连接的标准反相器，并联设置于限幅电路电压源和输出端之间的电阻单元和第三开关单元；其中第一开关单元根据限幅电路输入端的信号电压的高低，控制限幅电路输出端和接地端之间的导通和截止；第二开关单元根据限幅电路输入端的信号电压的高低，控制限幅电路输出端和接地端之间的导通和截止；第三开关单元根据标准反相器输出端的信号电压的高低，控制限幅电路电压源和输出端之间的导通和截止。本发明限幅电路减小了DAC输出信号的毛刺，提高了DAC的动态性能，增大了DAC的输出电压范围。

Description

用于控制电流舵型数模转换器电流源开关的电压限幅电路

技术领域

本发明属于模拟集成电路设计领域，具体涉及一种用于控制电流舵型数模转换器中电流源开关的电压限幅电路。

背景技术

电流舵型数模转换器(Current Steering DAC)因其速度快，精度高，驱动能力强等优点而广泛应用于信号处理和通信领域中。电流舵型DAC(数模转换器)的工作原理是，根据输入数字信号打开相应的电流源开关，电流求和后经过一个电阻完成电流到电压的转变，从而实现数字信号到模拟信号的转换。

由于时钟馈通的影响，快速跳变的数字信号会在DAC的输出端产生很大的毛刺，这严重限制了DAC的动态性能。电流源开关晶体管的时钟馈通与开关控制信号的电压摆幅成正比，摆幅越大，输出端产生的毛刺越大。典型电流舵型DAC中的电流源及其控制开关结构如图1所示，电流源及其控制开关都由PMOS(positive channel Metal Oxide Semiconductor，P沟道金属氧化物半导体场效应晶体管)型晶体管构成。由于时钟馈通引起DAC输出端(图1中的Voutp或Voutn)的毛刺大小为V0[C_gd3、4/(C_gd3、4+C_L)]，其中V0仁表示电流源开关控制信号的摆幅，C_gd3、4表示晶体管MP3或MP4管栅极和漏极之间的寄生电容，C_L表示DAC输出端的负载电容。为了减小由于时钟馈通引起的毛刺，在保证电流源正常关断的前提下，尽可能减小电流源开关控制信号的电压摆幅V0。

目前，电流舵型DAC中采用的电压限幅电路主要分为两种，一种称为上限幅电路，另一种称为下限幅电路。其中上限幅电路输出低电平为地GND，高电平小于电源电压VDD；下限幅电路输出高电平为VDD，低电平大于GND。上限幅电路和下限幅电路的选取取决于电流源和电流开关的类型。如果电流源和电流开关由NMOS(N-Mental-Oxide-Semiconductor，N沟道金属氧化物半导体场效应晶体管)型晶体管构成，采用下限幅电路；如果电流源和电流开关由PMOS型晶体管构成，采用上限幅电路。但是无论采用上限幅电路还是下限幅电路，开关管导通时的控制信号或为GND，或为VDD，这都会使DAC输出电压范围受限。

下面以上限幅电路为例，解释DAC输出电压范围受限制的原因。如图1所示，晶体管MP1和MP2组成电流源；晶体管MP3和MP4是控制开关管；开关管MP3和MP4的栅极信号INP和INN来自限幅电路。当INP为GND，INN为高电平时，开关管MP3导通，开关管MP4关断。此时X点电压为开关管MP3的栅源电压|V_gs3|此时，电流舵型DAC的输出Voutp的最大电压为开关管MP3的阈值电压|V_TH3|=|V_gs3|-V_dsat3，，其中|V_gs3|表示晶体管MP3的栅极和源极之间的电压，V_dsat3表示晶体管MP3的过驱动电压。这就严重限制了DAC输出电压范围。下限幅电路与上限幅电路同理。

上限幅电路的例子有专利CN1829063A和US3021477，电路如图2和图3所示；下限幅电路的例子有专利US5089728，电路如图4所示。专利CN1829063A和US3021477中限幅电路输出最低电平均为地GND，专利US5089728输出最高电平为电源电压VDD。三种限幅电路都限制了DAC输出电压范围。

发明内容

本发明所要解决的技术问题是提供一种新型的用于电流舵型数模转换器中的电流源开关电压限幅电路，以增加数模转换器的输出电压范围，克服现有下限幅电路和上限幅电路限制数模转换器输出电压范围的问题。

6.本发明解决上述技术问题的技术方案如下：一种用于控制电流舵型数模转换器电流源开关的电压限幅电路，包括：并联设置于所述限幅电路的输出端和接地端之间的第一开关单元和第二开关单元，输入端与所述限幅电路的输入端电连接的标准反相器，并联设置于所述限幅电路的电压源和所述限幅电路的输出端之间的电阻单元和第三开关单元；

所述第一开关单元，用于根据所述限幅电路的输入端的输入信号电压的高低，控制所述限幅电路的输出端和接地端之间的导通和截止；

所述第二开关单元，用于根据所述限幅电路的输入端的输入信号电压的高低，控制所述限幅电路的输出端和接地端之间的导通和截止；

所述第三开关单元，用于根据所述标准反相器输出端的信号电压的高低，控制所述限幅电路的电压源和所述限幅电路的输出端之间的导通和截止；

当所述限幅电路的输入端电压为接地端电压时，所述第一开关单元截止，所述第二开关单元导通，所述第三开关单元截止；当所述限幅电路的输入端电压为所述限幅电路的电压源电压时，所述第一开关单元导通，所述第二开关单元截止，所述第三开关单元导通；

或者当所述限幅电路的输入端电压为接地端电压时，所述第一开关单元截止，所述第二开关单元导通，所述第三开关单元导通；当所述限幅电路的输入端电压为所述限幅电路的电压源电压时，所述第一开关单元导通，所述第二开关单元截止，所述第三开关单元截止。

本发明的有益效果是：该限幅电路可以将电流源开关控制信号的高电平和低电平均限制在所述限幅电路的电压源的电压和接地端电压之间，通过调整第一开关单元、第二开关单元、电阻单元和第三开关单元的相关参数，既可以减小DAC输出端的毛刺，同时又能够减小所述限幅电路输出端的电压范围以增大DAC输出电压范围，并使输出信号上升沿陡峭。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述第一开关单元包括NMOS晶体管MN5，所述第二开关单元包括PMOS晶体管MP4；所述PMOS晶体管MP4的栅极和NMOS晶体管MN5的栅极短接并连接到所述限幅电路的输入端，所述PMOS晶体管MP4的源极和NMOS晶体管MN5的漏极短接并连接到所述限幅电路的输出端，所述PMOS晶体管MP4的漏极和NMOS晶体管MN5的源极短接并接地。

采用上述进一步方案的有益效果是，当输入端有信号输入时，能够保证NMOS晶体管MN5和PMOS晶体管MP4的其中之一处于导通状态，另一个处于截止状态，并且分别通过所述电阻单元或者第三开关单元的分压，使得所述限幅电路的输出端输出的电压范围减小以增大DAC的输出电压范围，并且减小了DAC输出毛刺；通过分别调整NMOS晶体管MN5和PMOS晶体管MP4的长宽比，并调整所述电阻单元和第三开关单元的相关参数，还可以调整所述限幅电路的输出电压。

进一步，所述第三开关单元包括PMOS晶体管MP2和PMOS晶体管MP3；所述PMOS晶体管MP2的源极与所述限幅电路的电压源电连接，所述PMOS晶体管MP2的漏极和PMOS晶体管MP3的源极短接，所述PMOS晶体管MP2的栅极与所述标准反相器的输出端电连接；所述PMOS晶体管MP3的漏极和栅极短接并与所述限幅电路的输出端电连接。

采用上述进一步方案的有益效果是，当所述限幅电路的输出端的输出电压由低电平变为高电平时，可以增加限幅电路输出端负载电容的充电电流，减小输出信号上升时间。

进一步，所述第三开关单元包括NMOS晶体管MN2和NMOS晶体管MN3；所述NMOS晶体管MN2的漏极与所述限幅电路的电压源电连接，所述NMOS晶体管MN2的源极和NMOS晶体管MN3的漏极以及NMOS晶体管MN3的栅极短接，所述NMOS晶体管MN2的栅极与所述标准反相器的输出端电连接；所述NMOS晶体管MN3的源极与所述限幅电路的输出端电连接。

采用上述进一步方案的有益效果是，当所述限幅电路的输出端的输出电压由低电平变为高电平时，可以增加限幅电路输出端负载电容的充电电流，减小输出信号上升时间。

进一步，所述电阻单元为PMOS晶体管MP1，所述PMOS晶体管MP1的源极与所述限幅电路的电压源电连接，PMOS晶体管MP1的栅极接地，PMOS晶体管MP1的漏极与所述限幅电路的输出端电连接。

采用上述进一步方案的有益效果是，PMOS晶体管MP1处于常通状态，可以通过调整PMOS晶体管MP1的宽长比来调整所述限幅电路的输出电压。

进一步，所述电阻单元为NMOS晶体管MN1，所述NMOS晶体管MN1的漏极与栅极短接并与所述限幅电路的电压源电连接，NMOS晶体管MN1的源极与所述限幅电路的输出端电连接。

采用上述进一步方案的有益效果是，NMOS晶体管MN1处于常通状态，可以通过调整NMOS晶体管MN1的宽长比来调整所述限幅电路的输出电压。

附图说明

图1是现有的电流舵型数模转换器的电流源及其开关电路原理图；

图2是专利CN1829063A中的限幅电路原理图；

图3是专利US3021477中的限幅电路原理图；

图4是专利US5089728中的限幅电路原理图；

图5是本发明的用于控制电流舵型数模转换器电流源开关的电压限幅电路的实施例一的电路原理图；

图6是本发明的用于控制电流舵型数模转换器电流源开关的电压限幅电路的实施例二的电路原理图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明的用于控制电流舵型数模转换器电流源开关的电压限幅电路，包括并联设置于所述限幅电路的输出端和接地端之间的第一开关单元和第二开关单元，输入端与所述限幅电路的输入端电连接的标准反相器，并联设置于所述限幅电路的电压源和所述限幅电路的输出端之间的电阻单元和第三开关单元；其中，所述第一开关单元，用于根据所述限幅电路的输入端的输入信号电压的高低，控制所述限幅电路的输出端和接地端之间的导通和截止；所述第二开关单元，用于根据所述限幅电路的输入端的输入信号电压的高低，控制所述限幅电路的输出端和接地端之间的导通和截止；所述第三开关单元，用于根据所述标准反相器输出端的信号电压的高低，控制所述限幅电路的电压源和所述限幅电路的输出端之间的导通和截止；当所述限幅电路的输入端电压为接地端电压时，所述第一开关单元截止，所述第二开关单元导通，所述第三开关单元截止；当所述限幅电路的输入端电压为所述限幅电路的电压源电压时，所述第一开关单元导通，所述第二开关单元截止，所述第三开关单元导通；或者当所述限幅电路的输入端电压为接地端电压时，所述第一开关单元截止，所述第二开关单元导通，所述第三开关单元导通；当所述限幅电路的输入端电压为所述限幅电路的电压源电压时，所述第一开关单元导通，所述第二开关单元截止，所述第三开关单元截止。

实施例一

图5为本发明的限幅电路的实施例一的电路原理图。该限幅电路由1个NMOS型晶体管，4个PMOS型晶体管和一个标准反相器INV构成。其中，PMOS晶体管MP1构成了所述的电阻单元，PMOS晶体管MP1的源极与限幅电路的电压源VDD电连接，PMOS晶体管MP1的栅极接地，PMOS晶体管MP1的漏极与所述限幅电路的输出端OUT电连接。PMOS晶体管MP2和PMOS晶体管MP3构成了所述第三开关单元，其中PMOS晶体管MP2的源极与限幅电路的电压源VDD电连接，PMOS晶体管MP2的漏极和PMOS晶体管MP3的源极短接，PMOS晶体管MP2的栅极与反相器INV的输出端连接；PMOS晶体管MP3的漏极和栅极短接并与所述限幅电路的输出端OUT电连接。PMOS晶体管MP4和NMOS晶体管MN5分别构成了第二开关单元和第一开关单元，所述PMOS晶体管MP4的栅极和NMOS晶体管MN5的栅极短接并连接到所述限幅电路的输入端IN，PMOS晶体管MP4的源极和NMOS晶体管MN5的漏极短接并与所述限幅电路的输出端OUT电连接，PMOS晶体管MP4的漏极和NMOS晶体管MN5的源极短接并接地；反相器INV的输入端与所述限幅电路的输入端IN电连接。

上述电压限幅电路实施例的工作原理如下：PMOS晶体管MP1栅极接到GND，因此该管常通；当限幅电路的输入端IN电压大小为GND时，PMOS晶体管MP4导通，NMOS晶体管MN5截止，此时反相器的输出为VDD，PMOS晶体管MP2截止，PMOS晶体管MP1和PMOS晶体管MP4分压得到限幅电路的低电平输出|V_gs4，显然|V_gs4|＞GND；当输入端IN电压大小为VDD时，PMOS晶体管MP4截止，NMOS晶体管MN5导通，反相器的输出为GND，PMOS晶体管MP2和PMOS晶体管MP3导通，此时限幅电路输出的高电平电压V_ds5主要由NMOS晶体管MN5和PMOS晶体管MP1分压确定，显然V_ds5＜VDD；此时限幅电路的输出电压范围V0=V_ds5-|V_gs4|，电流舵型DAC的输出Voutp最大输出电压为限幅电路输出低电平V_ds5与电流源开关阈值电压之和，不仅减小了输出毛刺，而且DAC输出电压范围增大了V_ds5。PMOS晶体管MP2和PMOS晶体管MP3的主要作用是当输出电压V_OUT由低电平变为高电平时，增加限幅电路输出端负载电容的充电电流，减小输出信号上升时间。

更具体地，PMOS晶体管MP1栅极接到GND，因此该管常通；当所述限幅电路的输入端IN为GND时，PMOS晶体管MP4导通，PMOS晶体管MP5截止，反相器INV的输出为VDD，导致PMOS晶体管MP2截止，限幅电路的输出端OUT的输出电压V_OUT为低电平|V_gs4|，|V_gs4|的大小由PMOS晶体管MP1和PMOS晶体管MP4确定。此时PMOS晶体管MP1工作在线性区，PMOS晶体管MP4工作在饱和区，流过PMOS晶体管MP1和PMOS晶体管MP4的电流大小分别为：

$I_1={\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W_1}{L_1}[(\mathrm{VDD}-|V_{\mathrm{THP}}\left|\right)(\mathrm{VDD}-V_{\mathrm{OUT}})-\frac{1}{2}{(\mathrm{VDD}-V_{\mathrm{OUT}})}^2]---\left(1\right)$

$I_4=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W_4}{L_4}{(V_{\mathrm{OUT}}-|V_{\mathrm{THP}}\left|\right)}^2---\left(2\right)$

根据同一条支路电流相等，可得I₁=I₄。因此只要PMOS晶体管MP1和PMOS晶体管MP4的宽长比是确定的，V_OUT就是唯一确定的。实际设计当中可以通过调整PMOS晶体管MP1和PMOS晶体管MP4的宽长比调整此时低电平电压V_OUT值，即|V_gs4|的大小。

当所述限幅电路的输入端IN为VDD时，PMOS晶体管MP4截止，NMOS晶体管MN5导通，此时反相器INV的输出端变为GND，PMOS晶体管MP2和PMOS晶体管MP3导通，限幅电路的输出端OUT的输出电压V_OUT为高电平V_ds5。此时PMOS晶体管MP1仍然工作在线性区，PMOS晶体管MP3工作在饱和区，NMOS晶体管MN5工作在饱和区，流过PMOS晶体管MP1、PMOS晶体管MP3和NMOS晶体管MN5的电流大小分别为：

$I_1={\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W_1}{L_1}[(\mathrm{VDD}-|V_{\mathrm{THP}}\left|\right)(\mathrm{VDD}-V_{\mathrm{OUT}})-\frac{1}{2}{(\mathrm{VDD}-V_{\mathrm{OUT}})}^2]---\left(3\right)$

$I_3=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W_S}{L_S}{(\mathrm{VDD}-V_{\mathrm{OUT}}-|V_{\mathrm{THP}}\left|\right)}^2---\left(4\right)$

$I_S=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W_5}{L_5}{(\mathrm{VDD}-|V_{\mathrm{THN}}\left|\right)}^2---\left(5\right)$

如果没有虚线框内PMOS晶体管MP2和PMOS晶体管MP3，根据同一条支路电流相等原则，可得I₁=I₅。此时只有一条经过PMOS晶体管MP1的支路对负载电容充电，导致V_OUT丁上升延时较大。

为了减小V_OUT上升延时，本实施例增加了PMOS晶体管MP2和PMOS晶体管MP3，则I₁=I₃+I₅。这时存在两条充电支路，即PMOS晶体管MP1充电支路和PMOS晶体管MP2-PMOS晶体管MP3充电支路，从而增加了限幅电路输出端负载电容的充电电流，加快V_OUT上升速度。实际设计当中同样可以通过调整PMOS晶体管MP1、PMOS晶体管MP3和NMOS晶体管MN5的宽长比来确定输出高电平电压V_OUT值。

实施例二

本发明的实施例二采用了实施例一的等效电路，其原理与实施例一基本相同，其电路结构如图6所示。

与实施例一相同之处在于，实施例二中的第一开关单元和第二开关单元同样分别采用了NMOS晶体管MN5和PMOS晶体管MP4，所述PMOS晶体管MP4的栅极和NMOS晶体管MN5的栅极短接并连接到所述限幅电路的输入端IN，PMOS晶体管MP4的源极和NMOS晶体管MN5的漏极短接并与所述限幅电路的输出端OUT电连接，PMOS晶体管MP4的漏极和NMOS晶体管MN5的源极短接并接地；反相器INV的输入端与所述限幅电路的输入端IN电连接。

与实施例一不同之处在于，实施例一中的第三开关单元和电阻单元所采用的均为PMOS晶体管，而实施例二中则均采用了NMOS晶体管。具体地，由NMOS晶体管MN2和NMOS晶体管MN3构成了第三开关单元，由NMOS晶体管MN1构成了电阻单元。其中，NMOS晶体管MN2的漏极与所述限幅电路的电压源电连接，所述NMOS晶体管MN2的源极和NMOS晶体管MN3的漏极以及NMOS晶体管MN3的栅极短接，所述NMOS晶体管MN2的栅极与所述标准反相器的输出端电连接；所述NMOS晶体管MN3的源极与所述限幅电路的输出端电连接。所述NMOS晶体管MN1的漏极与栅极短接并与所述限幅电路的电压源电连接，NMOS晶体管MN1的源极与所述限幅电路的输出端电连接。

本发明的电压限幅电路不仅局限于图5和图6所示的实施例，其中开关单元与电阻单元完全可以互换，分别组合成4种方式，其中图5和图6只是其中的两种，另外两种方式的原理与图5和图6所示的实施例也相同。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种用于控制电流舵型数模转换器电流源开关的电压限幅电路，其特征在于，包括：并联设置于所述限幅电路的输出端和接地端之间的第一开关单元和第二开关单元，输入端与所述限幅电路的输入端电连接的标准反相器，并联设置于所述限幅电路的电压源和所述限幅电路的输出端之间的电阻单元和第三开关单元；

所述第一开关单元，用于根据所述限幅电路的输入端的输入信号电压的高低，控制所述限幅电路的输出端和接地端之间的导通和截止；

所述第二开关单元，用于根据所述限幅电路的输入端的输入信号电压的高低，控制所述限幅电路的输出端和接地端之间的导通和截止；

所述第三开关单元，用于根据所述标准反相器输出端的信号电压的高低，控制所述限幅电路的电压源和所述限幅电路的输出端之间的导通和截止；

当所述限幅电路的输入端电压为接地端电压时，所述第一开关单元截止，所述第二开关单元导通，所述第三开关单元截止；当所述限幅电路的输入端电压为所述限幅电路的电压源电压时，所述第一开关单元导通，所述第二开关单元截止，所述第三开关单元导通；

或者当所述限幅电路的输入端电压为接地端电压时，所述第一开关单元截止，所述第二开关单元导通，所述第三开关单元导通；当所述限幅电路的输入端电压为所述限幅电路的电压源电压时，所述第一开关单元导通，所述第二开关单元截止，所述第三开关单元截止；

所述第一开关单元包括NMOS晶体管MN5，所述第二开关单元包括PMOS晶体管MP4；所述PMOS晶体管MP4的栅极和NMOS晶体管MN5的栅极短接并连接到所述限幅电路的输入端，所述PMOS晶体管MP4的漏极和NMOS晶体管MN5的漏极短接并连接到所述限幅电路的输出端，所述PMOS晶体管MP4的源极和NMOS晶体管MN5的源极短接并接地。

2.根据权利要求1所述的用于控制电流舵型数模转换器电流源开关的电压限幅电路，其特征在于：所述第三开关单元包括PMOS晶体管MP2和PMOS晶体管MP3；所述PMOS晶体管MP2的源极与所述限幅电路的电压源电连接，所述PMOS晶体管MP2的漏极和PMOS晶体管MP3的源极短接，所述PMOS晶体管MP2的栅极与所述标准反相器的输出端电连接；所述PMOS晶体管MP3的漏极和栅极短接并与所述限幅电路的输出端电连接。

3.根据权利要求1所述的用于控制电流舵型数模转换器电流源开关的电压限幅电路，其特征在于：所述第三开关单元包括NMOS晶体管MN2和NMOS晶体管MN3；所述NMOS晶体管MN2的漏极与所述限幅电路的电压源电连接，所述NMOS晶体管MN2的源极和NMOS晶体管MN3的漏极以及NMOS晶体管MN3的栅极短接，所述NMOS晶体管MN2的栅极与所述标准反相器的输出端电连接；所述NMOS晶体管MN3的源极与所述限幅电路的输出端电连接。

4.根据权利要求1所述的用于控制电流舵型数模转换器电流源开关的电压限幅电路，其特征在于：所述电阻单元为PMOS晶体管MP1，所述PMOS晶体管MP1的源极与所述限幅电路的电压源电连接，PMOS晶体管MP1的栅极接地，PMOS晶体管MP1的漏极与所述限幅电路的输出端电连接。

5.根据权利要求1所述的用于控制电流舵型数模转换器电流源开关的电压限幅电路，其特征在于：所述电阻单元为NMOS晶体管MN1，所述NMOS晶体管MN1的漏极与栅极短接并与所述限幅电路的电压源电连接，NMOS晶体管MN1的源极与所述限幅电路的输出端电连接。