CN102468854A - 量化电路、量化方法与连续时间三角积分模数转换器 - Google Patents

量化电路、量化方法与连续时间三角积分模数转换器 Download PDF

Info

Publication number
CN102468854A
CN102468854A CN2011103368238A CN201110336823A CN102468854A CN 102468854 A CN102468854 A CN 102468854A CN 2011103368238 A CN2011103368238 A CN 2011103368238A CN 201110336823 A CN201110336823 A CN 201110336823A CN 102468854 A CN102468854 A CN 102468854A
Authority
CN
China
Prior art keywords
phase
input
signal
output
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103368238A
Other languages
English (en)
Other versions
CN102468854B (zh
Inventor
黄胜瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102468854A publication Critical patent/CN102468854A/zh
Application granted granted Critical
Publication of CN102468854B publication Critical patent/CN102468854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种量化电路，其包含有一量化器以及一补偿子电路。该量化器包含有一电压至相位转换器以及一相位差数字化模块。该电压至相位转换器用以依据一输入电压来产生一相位信号。该相位差数字化模块用以依据该相位信号之一相位输入以及一参考相位输入之一相位差，来产生一量化输出。该补偿子电路用以依据该量化输出，来对该相位差数字化模块进行补偿。举例来说，该相位差数字化模块可于一相位域被适当地补偿而无需调整/改变该量化器的输出，因此，当该量化电路应用于一连续时间三角积分类比数字转换器时，便可轻易地提供额外回路延迟补偿。

Description

量化电路、量化方法与连续时间三角积分模数转换器
技术领域
本发明的实施例有关于内含量化操作的信号处理，尤指一种包含有一个于相位域进行补偿的基于压控振荡器的量化器(VCO-based quantizer)的量化电路以及相关的量化方法与连续时间三角积分模数转换器。
背景技术
由于三角积分模数转换器(delta-sigma analog-to-digital converter)可克服现有的模数转换器的一些固有问题，因此已经成为一个非常普遍的元件。现有模数转换器会较佳地采用最低的取样频率来进行取样，但是却极不便地需要采用十分精准的模拟电路，相反地，三角积分模数转换器则可以减轻模拟电路的需求，此一特点主要得自于在可接收的范围之内采用了较高的取样频率以及较严格的数字信号处理。通过对输入信号进行过取样(over-sample)操作、施加粗略的量化(coarse quantization)以及针对量化噪声频谱(quantization noise spectrum)进行整形(shape)，三角积分模数转换器便可于相对窄的频宽中提供较高的解析度。
三角积分模数转换器经常地会采用离散拓扑结构(discrete topology)来予以实现，然而，输入频宽便会受限于回路滤波器所运行的速度，故采用连续时间(continuous-time)三角积分模数转换器便可提供一些改善，而所具有的优点主要在于滤波器之中没有执行任何取样，因此最高取样频率的限制便仅会施加于量化器中的取样器。然而，连续时间三角积分模数转换器本身仍会存在许多的非理想性，例如额外回路延迟(excess loop delay)。理想上，设置于反馈路径上的数模转换器应该立即地针对量化器时钟的时钟沿产生反应，然而实际上，量化器与数模转换器之不为零的晶体管切换时间会造成量化器与数模转换器之间的有限延迟(finite delay)，进而导致了额外回路延迟。由于时序误差(timing error)会通过反馈路径上的数模转换器而由积分器连续不断地进行累积，所以连续时间三角积分模数转换器的整体的信号与噪声的转换函数(transfer function)便会偏离所要的转换函数。因此，需要一个补偿机制来对连续时间三角积分模数转换器中所存在的额外回路延迟进行补偿。
发明内容
有鉴于此，本发明揭示了一种内含一个于相位域进行补偿的基于压控振荡器的量化器的量化电路以及相关的量化方法与连续时间三角积分模数转换器，以解决上述问题。举例来说，该相位差数字化模块可于一相位域被适当地补偿而无需调整/改变该量化器的输出，因此，当该量化电路应用于一连续时间三角积分模数转换器时，便可轻易地提供额外回路延迟补偿。
依据本发明的第一层面/实施例，揭示了一种量化电路。该量化电路包含有一量化器与一补偿子电路。该量化器包含有一电压至相位转换器与一相位差数字化模块。该电压至相位转换器用以依据一输入电压来产生一相位信号。该相位差数字化模块用以依据该相位信号的一相位输入以及一参考相位输入的相位差，来产生一量化输出。该补偿子电路用以依据该量化输出，来对该相位差数字化模块进行补偿。
依据本发明的第二层面/实施例，揭示了一种量化方法。该量化方法包含有：使用一量化器来产生一输入电压的一量化输出，其包含有：依据该输入电压来产生一相位信号以及通过执行一相位差数字化操作，来依据该相位信号的一相位输入以及一参考相位输入的相位差，以产生该量化输出；以及依据该量化输出，来对该相位差数字化操作进行补偿。
依据本发明的第三层面/实施例，揭示了一种连续时间三角积分模数转换器。该连续时间三角积分模数转换器包含有一加法器、一回路滤波器、一量化器、一额外回路延迟补偿子电路以及一数模转换器。该加法器用以自一模拟输入信号中减去一反馈信号。该回路滤波器用以依据该加法器的一输出来产生一输入电压。该量化器包含有一电压至相位转换器与一相位差数字化模块，其中该电压至相位转换器用以依据该输入电压来产生一相位信号，以及该相位差数字化模块用以依据该相位信号的一相位输入以及一参考相位输入的相位差，来产生一量化输出。该额外回路延迟补偿子电路用以依据该量化输出，来对该相位差数字化模块进行额外回路延迟补偿。该数模转换器，用以依据该量化输出来产生该反馈信号。
本发明的量化电路、量化方法与连续时间三角积分模数转换器，籍由一补偿补偿机制来对连续时间三角积分模数转换器中所存在的额外回路延迟进行了补偿。
附图说明
图1为本发明量化电路的一实施例的示意图；
图2为图1所示的量化电路的第一种实施方式的示意图；
图3为图1所示的量化电路的第二种实施方式的示意图；
图4为图2所示的量化电路的一实施方式的电路图；
图5A为于相位域所执行的减法操作的示意图；
图5B为于相位域所执行的加法操作的示意图；
图6为在没有施加补偿至异或相位侦测器所使用的参考相位输入的情形下所产生的原本的量化输出的第一实施例的示意图；
图7A为用以调整图6所示的原本的量化输出的于相位域执行的减法操作的示意图；
图7B为用以调整图6所示的原本的量化输出的于相位域执行的加法操作的示意图；
图8为在没有施加补偿至异或相位侦测器所使用的参考相位输入的情形下所产生的原本的量化输出的第二实施例的示意图；
图9A为用以调整图8所示的原本的量化输出的于相位域执行的减法操作的示意图；
图9B为用以调整图8所示的原本的量化输出的于相位域执行的加法操作的示意图；
图10为本发明连续时间三角积分模数转换器之一实施例的结构示意图。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接/电性连接」一词在此为包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或透过其他装置或连接手段间接地连接至该第二装置。
如上所述，设置于连续时间三角积分模数转换器的反馈路径上的数模转换器于理想状况之下应该立即地针对量化器时钟的时钟沿产生反应，然而，由于量化器与数模转换器之间的有限延迟，因而造成了不想要的额外回路延迟，其会影响设置有回路滤波器与量化器的路径上的所要响应(亦即连续时间三角积分模数转换器的整体的信号与噪声的转换函数会偏离所要的转换函数)。所以，设置有回路滤波器与量化器的路径上的响应应该要基于额外回路延迟的大小来适当地进行调校，因而需要额外回路延迟补偿。简而言之，施加至连续时间三角积分模数转换器的额外回路延迟补偿可以改变受影响的信号与噪声的转换函数，以将其恢复至适当的信号与噪声的转换函数，举例来说，于一应用(例如连续时间三角积分模数转换器)中，本发明所揭示的补偿机制可被采用以将额外回路延迟补偿施加至一量化电路。关于本发明所揭示的补偿机制的进一步细节将于后详述。
图1为本发明量化电路的一实施例的示意图。量化电路100包含有(但不局限于)一量化器(quantizer)102以及一补偿子电路(compensation circuit)104。于本实施例中，量化器102包含有一电压至相位转换器(例如一压控振荡器(voltage-controlled oscillator，VCO)112)以及一相位差数字化模块(phase differencedigitization block)114。换言之，本实施例的量化器102为一基于压控振荡器的量化器(VCO-based quantizer)。压控振荡器112用以对一输入电压V_IN进行积分来产生一相位信号S_P，而相位信号S_P会携带与输入电压V_IN有关的相位信息。相位差数字化模块114耦接至压控振荡器112，并且用以依据相位信号S_P的一相位输入Φin与一参考相位输入Φref之间的相位差，来产生一量化输出Q_OUT。补偿子电路104耦接至相位差数字化模块114，并且用以接收量化输出Q_OUT以及依据量化输出Q_OUT来对相位差数字化模块114进行补偿，举例来说，补偿子电路104参照量化输出Q_OUT来调整参考相位输入Φref，以藉此对相位差数字化模块114进行补偿，然而，此仅作为范例说明之用，并非用来作为本发明的限制条件，举例来说，任何于相位域(phase domain)对量化器进行补偿的补偿机制均落入本发明的范畴。
请参阅图2，其为量化电路100的第一种实施方式的示意图。量化电路200是基于图1所示的量化电路100的电路架构，因而包含有一量化器201以及上述的补偿子电路104。于本实施例中，量化器201包含有上述的压控振荡器112以及一相位差数字化模块214，其中相位差数字化模块214是由一取样器(sampler)202以及一相位侦测器(phase detector)204所实现。取样器202用以使用具有取样频率fs的取样时钟CLKS，来对相位输入Φin进行取样，并相对应地产生一量化相位输入(quantized phase input)Φin_Q至后续的相位侦测器204。相位侦测器204耦接至取样器202，并用以比较量化相位输入Φin_Q以及参考相位输入Φref来产生量化输出Q_OUT。于本实施例中，补偿子电路104是用来调整相位侦测器204所使用的参考相位输入Φref，以达到对相位差数字化模块214进行补偿的目的。
如上所述，相位差数字化模块114是依据相位输入Φin与参考相位输入Φref之间的相位差来产生量化输出Q_OUT，因此，任何可以达到所要功能的电路均可被采用来实现相位差数字化模块114。请参阅图3，其为量化电路100的第二种实施方式的示意图。量化电路300同样是基于图1所示的量化电路100的电路架构，因而包含有一量化器302以及上述的补偿子电路104。于本实施例中，量化器302包含有上述的压控振荡器112以及由时间至数字转换器(time-to-digital converter，TDC)314所实现的相位差数字化模块。时间至数字转换器314接收具有相位输入Φin的相位信号S_P以及具有参考相位输入Φref的参考时钟信号CLKref，并将一时序差(亦即参考时钟信号CLKref与相位信号S_P的相位差所对应的时序差)转换成一数字表示(digital representation)以作为量化输出Q_OUT。由于本领域技术人员应该可以轻易地了解时间至数字转换器314的操作原理，故进一步的说明便在此省略以求简洁。请注意，于本实施例中，补偿子电路104是用来调整时间至数字转换器314所需的参考时钟信号CLKref的参考相位输入Φref，以达到对相位差数字化模块进行补偿的目的。
为了更加清楚地描述本发明的技术特征，于后续说明书段落中，图2所示的电路架构便被使用以作为范例说明之用。请参阅图4，其为图2所示的量化电路200的一实施方式的电路图。如图所示，压控振荡器112是由包含有多个反向器(inverter)/缓冲器(buffer)402的环形振荡器(ring oscillator)来予以实现，因此，相位输入Φin便会因为环形振荡器所产生的多相位时钟(multi-phase clock)而包含有多个相位Φ1-Φn。取样器202是由包含有多个D型触发器(D-type flip-flop)404之D型触发器库(D-type flip-flop bank)来予以实现，其中每一D型触发器404会由具有取样频率fs的取样时钟CLKS所触发。相位侦测器204是由包含有多个异或门(XOR gate)406的异或相位侦测器(XOR PD)所实作，并且用以针对由D型触发器404所分别产生的比特所构成的一比特序列(bit sequence)以及由参考相位输入Φref所代表的另一比特序列进行XOR逻辑运算，来产生一XOR相位侦测器输出以作为量化输出Q_OUT。如图4所示，补偿子电路104包含有一延迟单元(delay unit)408、一缩放单元(scaling unit)410、一控制单元(control unit)412以及一移位寄存器(shift register)414。延迟单元408是用以施加一预定延迟量至量化输出Q_OUT，举例来说，该预定延迟量可以是一半的取样周期(亦即0.5*TS，其中TS为取样时钟CLKS的周期)的延迟。缩放单元410是用以透过对延迟单元408的输出(亦即经由延迟处理过的量化输出Q_OUT)进行缩放处理，以调整施加于参考相位输入Φref的实际补偿。
于本设计范例中，补偿子电路104通过依据量化输出Q_OUT来对参考相位输入Φref的比特序列进行比特平移(bit-shift)，来调整参考相位输入Φref，如图所示，参考相位输入Φref的比特序列是由移位寄存器414来加以储存并提供，以及控制单元412会通过参照缩放单元410的输出(亦即经由延迟处理过的量化输出Q_OUT的缩放结果)来决定出一移位控制(shift control)，并将该移位控制施加于移位寄存器414来朝上/朝下平移移位寄存器414中所储存比特，以有效地执行加法操作/减法操作。
请参阅图5A与图5B。图5A为于相位域所执行的减法操作的示意图，以及图5B为于相位域所执行的加法操作的示意图。参考相位输入Φref会被参考以量测出多少个反向器级(inverter stage)已被环形振荡器所产生的多相位时钟的时钟沿所通过，因此，当参考相位输入Φref的比特平移方向D2相同于相位信号的时钟沿传递方向D1时，则时钟沿所通过的反向器级的个数(亦即相位信号的相位输入Φin与参考相位输入Φref之间的相位差)将会被降低，故造成了相位域中的减法操作。当参考相位输入Φref的比特平移方向D2相反于相位信号的时钟沿传递方向D1时，则时钟沿所通过的反向器级的个数(亦即相位信号的相位输入Φin与参考相位输入Φref之间的相位差)将会被增加，故造成了相位域中的加法操作。换言之，通过移位寄存器414的正确的比特平移设定，则相位侦测器204可于相位域被适当地补偿而无需调整/改变位于前方的取样器202的输出。
举例来说(但本发明并不以此为限)，量化输出Q_OUT为一温度计码(thermometer code)，并会被转换成一个有正负号的数字(signed number)，因此，控制单元412可通过检查正负号比特(sign bit)来决定是否启用相位域中的加法操作或是减法操作。举例来说，当上述的有正负号的数字是一个负数时，补偿子电路104可通过以相同于相位信号的时钟沿传递方向(亦即环形振荡器所产生的多相位时钟的时钟沿传递方向)的比特平移方向来调整参考相位输入Φref，以降低相位信号的相位输入Φin与参考相位输入Φref之间的相位差，因而藉此启用了相位域中的减法操作。当上述有正负号的数字是一个正数时，补偿子电路104可通过以相反于相位信号的时钟沿传递方向(亦即环形振荡器所产生的多相位时钟的时钟沿传递方向)的比特平移方向来调整参考相位输入Φref，以增加相位信号的相位输入Φin与参考相位输入Φref之间的相位差，因而藉此启用了相位域中的加法操作。
图6为在没有施加补偿至异或相位侦测器所使用的参考相位输入Φref的情形下所产生的原本的量化输出的第一实施例的示意图。假若图4所示的压控振荡器112为具有9个反向器级Φ8-Φ0的环形振荡器，压控振荡器112的振荡器频率fOSC为锁定至具有参考相位输入Φref的初始设定的参考时钟的参考频率fref，以及振荡器频率fOSC、参考频率fref与取样频率fS具有以下关系：fosc＝fref＝0.5*fs。所以，在参考时钟的每一个时钟周期中，取样操作会被执行两次，并且在参考时钟的每一个时钟周期中，环形振荡器所产生的多相位时钟的时钟沿将会通过两次。如图6所示，取样操作会依序获得以下的比特序列“111111100”、“000000011”、“111111100”、“000000011”以及“111111100”，为了量测比特”1”于时钟沿传递方向D1上的传递，移位寄存器414便会输出代表参考相位输入Φref的比特序列”000000000”至相位侦测器204；此外，为了量测比特”0”于时钟沿传递方向D1上的传递，移位寄存器414便会输出代表参考相位输入Φref的比特序列”111111111”至相位侦测器204。由图6可得知，移位寄存器414是用来交替地输出比特序列”000000000”与比特序列”111111111”，因此，相位侦测器204便周期性产生一温度计码”111111100”来作为一异或相位侦测器输出(亦即量化输出Q_OUT)，换言之，每一温度计码中所包含的比特”1”的个数均会等于7。
请参阅图7A，其为用以调整图6所示的原本的量化输出的于相位域执行的减法操作的示意图。于本实施例中，控制单元412会施加移位控制予移位寄存器414中的比特序列”000000000”，以在相同于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列会变成”110000000”；同样地，于比特”0”的传递期间，控制单元412会施加移位控制予移位寄存器414中的比特序列”111111111”，以在相同于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列会变成”001111111”，其为”110000000”的反向结果。由图7A可得知，无论是比特”1”的传递或者是比特”0”的传递，每一温度计码中所包含的比特”1”的个数现在会等于5(亦即5＝7-2)。
请参阅图7B，其为用以调整图6所示的原本的量化输出的于相位域执行的加法操作的示意图。于本实施例中，控制单元412会施加移位控制予移位寄存器414中的比特序列”000000000”，以在相反于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列会变成”000000011”；同样地，控制单元412亦会施加移位控制予移位寄存器414中的比特序列”111111111”，以在相反于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列会变成”111111100”，其为”000000011”的反向结果。由图7B可得知，每一温度计码中所包含的比特”1”的个数现在会等于9(亦即9＝7+2)。
于上述图6所示的实施例中，振荡器频率fOSC、参考频率fref与取样频率fS具有以下关系：fosc＝fref＝0.5*fs，然而，此非用来作为本发明的限制条件。请参阅图8，其为在没有施加补偿至异或相位侦测器所使用的参考相位输入Φref的情形下所产生的原本的量化输出的第二实施例的示意图。假若图4所示的压控振荡器112为具有9个反向器级的环形振荡器，压控振荡器112的振荡器频率fOSC为锁定至具有参考相位输入Φref的初始设定的参考时钟的参考频率fref，以及振荡器频率fOSC、参考频率fref与取样频率fS具有以下关系：fosc＝fref＝0.25*fs。所以，在参考时钟的每一个时钟周期中，取样操作会被执行四次，并且在参考时钟的每一个时钟周期中，环形振荡器所产生的多相位时钟的时钟沿将会通过两次。为了量测比特”0”于时钟沿传递方向D1上的传递，移位寄存器414会依序输出比特序列”111100000”以及比特序列”111111111”至相位侦测器204；此外，为了量测比特”1”于时钟沿传递方向D1上的传递，移位寄存器414会依序地输出比特序列”000011111”以及比特序列”000000000”至相位侦测器204。由图8可得知，移位寄存器414是用来交替地输出比特序列”111100000”、”111111111”、”000011111”以及”000000000”，因此，相位侦测器204便交替地产生一温度计码”110011111”与另一温度计码”111111100”来作为一异或相位侦测器输出(亦即量化输出Q_OUT)，换言之，每一温度计码中所包含的比特”1”的个数均会等于7。
请参阅图9A，其为用以调整图8所示的原本的量化输出的于相位域执行的减法操作的示意图。于本实施例中，控制单元412会施加移位控制予移位寄存器414中的比特序列”111100000”，以在相同于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列便会变成”111111000”；同样地，控制单元412另会施加移位控制予移位寄存器414中的比特序列”111111111”、”000011111”与”000000000”，以在相同于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列便会分别变成”001111111”、”000000111”与”110000000”。由图9A可得知，每一温度计码中所包含之比特”1”的个数现在会等于5(亦即5＝7-2)。
请参阅图9B，其为用以调整图8所示的原本的量化输出的于相位域执行的加法操作的示意图。于本实施例中，控制单元412会施加移位控制予移位寄存器414中的比特序列”111100000”，以在相反于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，经由比特平移处理之后的比特序列会变成”110000000”；同样地，控制单元412另会施加移位控制予移位寄存器414中的比特序列”111111111”、”000011111”与”000000000”，以在相反于时钟沿传递方向D1的比特平移方向上移动两个比特，因此，比特平移之后的比特序列会分别变成”111111100”、”0011111111”与”000000011”。由图9B可得知，每一温度计码中所包含之比特”1”的个数现在会等于9(亦即9＝7+2)。
上述的量化电路100/200/300可应用于需要执行量化操作的任何应用之中，举例来说(但本发明并不以此为限)，上述的量化电路100/200/300可实作于连续时间三角积分模数转换器之中，所以，补偿子电路104便可于相位域提供所要的额外回路延迟补偿。请参阅图10，其为本发明连续时间三角积分模数转换器之一实施例的结构示意图。连续时间三角积分模数转换器1000包含(但不局限于)一加法器1002、一回路滤波器1004、上述的量化器102、上述的补偿子电路104(其用以作为额外回路延迟补偿子电路)以及一数模转换器1006。加法器1002是用以自一模拟输入信号S_A中减去一反馈信号S_FB。回路滤波器1004耦接至加法器1002，并用以依据加法器1002的输出来产生输入电压V_IN，如上所述，量化器102为基于压控振荡器的量化器，并包含有压控振荡器112与相位差数字化模块114(其可由第2图所示的取样器202与相位侦测器204的组合来予以实现或者由第3图所示的时间至数字转换器314来予以实现)。于本实施例中，补偿子电路104作为额外回路延迟补偿子电路，用以对相位差数字化模块114进行补偿。数模转换器1006耦接于相位差数字化模块114与加法器1002之间，并用以依据量化输出Q_OUT来产生反馈信号S_FB。请注意，为了简洁起见，所以只有跟本发明的技术特征有关的元件会被显示于图10之中，因此，将其它元件加入至连续时间三角积分模数转换器1000是可行的，举例来说，一延迟单元也可以被设置于量化器102与加法器10002之间的反馈路径上，假若量化电路100是采用图4所示的电路架构来予以实现，则延迟单元408的输出便会反馈入至数字类比转换器1006。
综上所述，量化电路所采用的量化方法可包含有以下的步骤：使用一量化器来产生一输入电压的一量化输出，包含有：依据该输入电压来产生一相位信号，以及通过执行一相位差数字化操作，来依据该相位信号的一相位输入以及一参考相位输入的一相位差以产生该量化输出；以及依据该量化输出，来对该相位差数字化操作进行补偿。
以上所述仅为本发明的较佳实施例，凡依本发明说明书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种量化电路，包含有：
一量化器，包含有：
一电压至相位转换器，用以依据一输入电压来产生一相位信号；以及
一相位差数字化模块，用以依据该相位信号的一相位输入以及一参考相位输入之间的相位差，来产生一量化输出；以及
一补偿子电路，用以依据该量化输出，来对该相位差数字化模块进行补偿。
2.如权利要求1项所述的量化电路，其中该相位差数字化模块包含有：
一取样器，用以取样该相位信号的该相位输入，以产生一量化相位输入；以及
一相位侦测器，耦接至该取样器，用以比较该量化相位输入与该参考相位输入来产生该量化输出。
3.如权利要求1项所述的量化电路，其中该补偿子电路通过依据该量化输出来对该参考相位输入的一比特序列进行比特平移，以调整该参考相位输入。
4.如权利要求3项所述的量化电路，其中该补偿子电路通过在相同于该相位信号的一时钟沿传递方向的一比特平移方向上调整该参考相位输入，以于一相位域中执行一减法操作。
5.如权利要求3项所述的量化电路，其中该补偿子电路通过在相反于该相位信号的一时钟沿传递方向的一比特平移方向上调整该参考相位输入，以于一相位域中执行一加法操作。
6.如权利要求1项所述的量化电路，其中该相位差数字化模块为一时间至数字转换器，用以接收具有该相位输入的相位信号以及具有该参考相位输入的参考始时钟信号，并将该参考时脉信号与该相位信号的相位差所对应的时序差转换成一数字表示，以作为该量化输出。
7.如权利要求1项所述的量化电路，其中该补偿子电路包含：
一移位寄存器；
一延迟单元，用以施加一预定延迟量至该量化输出；
一缩放单元，用以通过对该延迟单元的输出进行缩放处理，以调整施加于该参考相位输入的实际补偿；以及
一控制单元，用以参照该缩放单元的输出来决定出一移位控制，并将该移位控制施加于该移位寄存器来朝上/朝下平移该移位寄存器中所储存比特；。
8.一种量化方法，包含有：
使用一量化器来产生一输入电压的一量化输出，包含有：
依据该输入电压来产生一相位信号；以及
通过执行一相位差数字化操作，来依据该相位信号的一相位输入以及一参考相位输入之间的相位差以产生该量化输出；以及
依据该量化输出，来对该相位差数字化操作进行补偿。
9.如权利要求8项所述的量化方法，其中执行该相位差数字化操作的步骤包含有：
取样该相位信号的该相位输入，以产生一量化相位输入；以及
比较该量化相位输入与该参考相位输入来产生该量化输出。
10.如权利要求8项所述的量化方法，其中对该相位差数字化操作进行补偿的步骤包含有：
依据该量化输出，来对该参考相位输入的一比特序列进行比特平移。
11.如权利要求10项所述的量化方法，其中对该参考相位输入的该比特序列进行比特平移的步骤包含有：
通过在相同于该相位信号的一时钟沿传递方向的一比特平移方向上调整该参考相位输入，以于一相位域中执行一减法操作。
12.如权利要求10项所述的量化方法，其中对该参考相位输入的该比特序列进行比特平移的步骤包含有：
通过在相反于该相位信号的一时钟沿传递方向的一比特平移方向上调整该参考相位输入，以于一相位域中执行一加法操作。
13.如权利要求8项所述的量化方法，其中该相位差数字化操作包含有一时间至数字转换操作，该时间至数字转换操作包含有：
接收具有该相位输入的相位信号以及具有该参考相位输入的参考时钟信号，并将该参考时钟信号与该相位信号的相位差所对应的时序差转换成一数字表示，以作为该量化输出。
14.一种连续时间三角积分模数转换器，包含有：
一加法器，用以自一模拟输入信号中减去一反馈信号；
一回路滤波器，用以依据该加法器的一输出，来产生一输入电压；
如权利要求1～7任一所述的一量化电路；以及
一数模转换器，用以依据该量化电路产生的量化输出，来产生该反馈信号。
CN201110336823.8A 2010-11-04 2011-10-31 量化电路、量化方法与连续时间三角积分模数转换器 Active CN102468854B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US41022610P 2010-11-04 2010-11-04
US61/410,226 2010-11-04
US13/189,568 2011-07-25
US13/189,568 US8471743B2 (en) 2010-11-04 2011-07-25 Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN102468854A true CN102468854A (zh) 2012-05-23
CN102468854B CN102468854B (zh) 2014-03-19

Family

ID=46019114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110336823.8A Active CN102468854B (zh) 2010-11-04 2011-10-31 量化电路、量化方法与连续时间三角积分模数转换器

Country Status (3)

Country Link
US (1) US8471743B2 (zh)
CN (1) CN102468854B (zh)
TW (1) TW201220701A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022780A (zh) * 2013-02-28 2014-09-03 Nxp股份有限公司 模/数转换器及模/数转换方法
CN105009459A (zh) * 2012-12-21 2015-10-28 特利丹达尔萨公司 Σ-δ模数转换器
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
CN103634011B (zh) * 2012-08-24 2016-12-28 英属开曼群岛商恒景科技股份有限公司 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器
CN108595138A (zh) * 2018-02-21 2018-09-28 友达光电股份有限公司 数据撷取方法及装置
CN109936369A (zh) * 2019-02-20 2019-06-25 西安电子科技大学 一种混合结构sar-vco adc

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542138B2 (en) * 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
US9118371B2 (en) * 2013-05-21 2015-08-25 Mediatek Inc. Digital transmitter and method for compensating mismatch in digital transmitter
US9136862B2 (en) * 2013-12-23 2015-09-15 Infineon Technologies Ag Quantizer
US9191020B2 (en) 2014-02-05 2015-11-17 Waveworks, Inc. Traveling-wave based high-speed sampling systems
US9793914B2 (en) 2014-08-12 2017-10-17 Sony Corporation Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter
US9337874B1 (en) * 2014-12-18 2016-05-10 Intel IP Corporation High-speed digital signal processing systems
US10075181B2 (en) * 2015-06-10 2018-09-11 Mediatek Inc. ΔΣ modulator with excess loop delay compensation
US9634687B2 (en) * 2015-06-10 2017-04-25 Mediatek Inc. VCO-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation
US9397692B1 (en) * 2015-07-16 2016-07-19 Cirrus Logic International Semiconductor Ltd. Voltage-controlled oscillator (VCO) as first stage in an analog-to-digital converter (ADC) in combination with a digital filter for second or higher-order noise shaping
US9479150B1 (en) * 2015-07-21 2016-10-25 Realtek Semiconductor Corporation Self-calibrating multi-phase clock circuit and method thereof
US9768799B1 (en) * 2016-03-21 2017-09-19 Industry University Cooperation Foundation Hanyang University Analog to digital converter including differential VCO
US9641190B1 (en) * 2016-09-16 2017-05-02 Nxp Usa, Inc. Continuous-time cascaded sigma-delta analog-to-digital converter
US9698808B1 (en) * 2016-10-27 2017-07-04 Cavium, Inc. Phase measurement and correction circuitry
US9735802B1 (en) * 2016-12-02 2017-08-15 Texas Instruments Incorporated Overload detection and correction in delta-sigma analog-to-digital conversion
US10243578B2 (en) * 2017-02-23 2019-03-26 Qualcomm Incorporated Continuous-time delta-sigma ADC with scalable sampling rates and excess loop delay compensation
US10123103B1 (en) * 2017-04-21 2018-11-06 Infineon Technologies Austria Ag Sigma delta modulator for sensors
US10277241B1 (en) 2018-04-24 2019-04-30 Qualcomm Incorporated Continuous-time analog-to-digital converter
EP3595178B1 (en) * 2018-07-09 2022-04-06 MaxLinear Asia Singapore Private Limited Continuous time sigma delta modulator
US10505559B1 (en) * 2018-11-27 2019-12-10 Ipgreat Incorporated Process, voltage and temperature optimized asynchronous SAR ADC
US10924128B2 (en) * 2019-05-24 2021-02-16 Analog Devices International Unlimited Company VCO-based continuous-time pipelined ADC
US11038523B2 (en) * 2019-06-26 2021-06-15 Intel Corporation Ring oscillator-based analog-to-digital converter
US11569826B2 (en) * 2020-02-16 2023-01-31 Board Of Regents, The University Of Texas System Time-domain incremental two-step capacitance-to-digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117227A (en) * 1991-09-27 1992-05-26 Hewlett-Packard Company Continuously integrating high-resolution analog-to-digital converter
US5552727A (en) * 1993-10-06 1996-09-03 Mitsubishi Denki Kabushiki Kaisha Digital phase locked loop circuit
CN1258882C (zh) * 2000-04-10 2006-06-07 通用电气公司 用于模拟－数字变换的积分和折叠电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2359771A1 (en) * 2001-10-22 2003-04-22 Dspfactory Ltd. Low-resource real-time audio synthesis system and method
US7629916B2 (en) * 2008-04-04 2009-12-08 Infineon Technologies Ag Multiple output time-to-digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117227A (en) * 1991-09-27 1992-05-26 Hewlett-Packard Company Continuously integrating high-resolution analog-to-digital converter
US5552727A (en) * 1993-10-06 1996-09-03 Mitsubishi Denki Kabushiki Kaisha Digital phase locked loop circuit
CN1258882C (zh) * 2000-04-10 2006-06-07 通用电气公司 用于模拟－数字变换的积分和折叠电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103634011B (zh) * 2012-08-24 2016-12-28 英属开曼群岛商恒景科技股份有限公司 具有数字至模拟转换器和切换式电容器的积分器斜坡产生器
CN105009459A (zh) * 2012-12-21 2015-10-28 特利丹达尔萨公司 Σ-δ模数转换器
CN105009459B (zh) * 2012-12-21 2017-08-11 特利丹达尔萨公司 Σ‑δ模数转换器
CN104022780A (zh) * 2013-02-28 2014-09-03 Nxp股份有限公司 模/数转换器及模/数转换方法
CN104022780B (zh) * 2013-02-28 2016-09-14 Nxp股份有限公司 模/数转换器及模/数转换方法
CN106105039A (zh) * 2014-01-21 2016-11-09 联发科技（新加坡）私人有限公司 三角积分调制器、模拟数字转换电路、三角积分调变方法以及模拟数字转换方法
CN108595138A (zh) * 2018-02-21 2018-09-28 友达光电股份有限公司 数据撷取方法及装置
CN108595138B (zh) * 2018-02-21 2021-05-14 友达光电股份有限公司 数据撷取方法及装置
CN109936369A (zh) * 2019-02-20 2019-06-25 西安电子科技大学 一种混合结构sar-vco adc

Also Published As

Publication number Publication date
US20120112936A1 (en) 2012-05-10
CN102468854B (zh) 2014-03-19
US8471743B2 (en) 2013-06-25
TW201220701A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
CN102468854A (zh) 量化电路、量化方法与连续时间三角积分模数转换器
US10303124B2 (en) Time-to-digital converter
CN107807511B (zh) 校正设备和方法、校正设备制造方法和集成电路构造方法
US8325076B2 (en) Time-to-digital converter
JP5749372B2 (ja) アナログディザリングを用いる時間／デジタル変換
CN101577549B (zh) 多输出时间数字转换器
CN102082573A (zh) 模数转换电路和方法
US20080080656A1 (en) Methods and systems for coding of a bang-bang detector
CN1447935B (zh) 用于产生时钟信号的方法以及时钟发生器
US8842029B2 (en) Area-efficiency delta modulator for quantizing an analog signal
US8797194B2 (en) Phase-based analog-to-digital conversion
WO2013121698A1 (ja) 時間積分器およびδς型時間デジタル変換器
US9065478B1 (en) Digital to-analog conversion apparatuses and methods
CN108134608B (zh) 三角积分调变器与信号转换方法
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
KR20110138515A (ko) 아날로그 디지털 변환 장치 및 방법
Cheng et al. A high‐resolution hybrid digital pulse width modulator with dual‐edge‐triggered flip‐flops and hardware compensation
US20240120935A1 (en) Successive approximation register based time-to-digital converter using a time difference amplifier
Fathi et al. A sar adc based time-to-digital converter in cmos technology
US20180212618A1 (en) Circuits and methods for excess loop delay compensatin in delta-sigma modulators
CN109495112A (zh) 模数转换方法及δ-σ调制器
Zhu et al. Digitalized analog integrated circuits
Pelgrom Linear and Time-Based Conversion
Abdelfattah et al. 9 Time-Mode Circuit Concepts and Their Transition to All-Digital Synthesizable Circuits
Aruna et al. Design of Different High-Speed Data Converters using Verilog

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant