CN101577549B - 多输出时间数字转换器 - Google Patents

多输出时间数字转换器 Download PDF

Info

Publication number
CN101577549B
CN101577549B CN2009101329636A CN200910132963A CN101577549B CN 101577549 B CN101577549 B CN 101577549B CN 2009101329636 A CN2009101329636 A CN 2009101329636A CN 200910132963 A CN200910132963 A CN 200910132963A CN 101577549 B CN101577549 B CN 101577549B
Authority
CN
China
Prior art keywords
signal
time
discrete
binary system
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101329636A
Other languages
English (en)
Other versions
CN101577549A (zh
Inventor
J·丹尼斯
W·德海恩
L·赫南德茨
D·斯特劳斯尼格
A·韦斯鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN101577549A publication Critical patent/CN101577549A/zh
Application granted granted Critical
Publication of CN101577549B publication Critical patent/CN101577549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/428—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one with lower resolution, e.g. single bit, feedback
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及多输出时间数字转换器。披露了多输出时间数字转换器(TDC)和结合了该多输出TDC的模数转换器(ADC)。本发明涉及一种被配置成执行模数信号转换的系统，该系统包括：一个或多个电子部件，被配置成接收输入信号和反馈信号并且提供作为输出的二进制连续时间信号；和时间数字转换器，被配置成接收二进制连续时间信号并且提供多级离散时间和离散幅度信号以及二进制离散时间信号。本发明还涉及一种使用时间数字转换器来处理信号的方法。

Description

多输出时间数字转换器
技术领域
本发明涉及多输出时间数字转换器。
背景技术
时间数字转换器(TDC)在许多应用中日益普及，这些应用包括飞行时间的测量、锁相环(PLL)中的检相器、数据转换器、高速信号捕捉、解调器以及其它测量或仪器应用。例如，TDC已经在用于交通测速相机的脉冲飞行时间激光雷达、毫米精度的物体检测及定位、防碰撞雷达和接近传感器(proximity sensor)等等中实现。这些应用通常需要在高动态范围内的精确的单步(single-shot)测量。
随着现代亚微米CMOS技术的最小特征尺寸的缩减，TDC在其它应用中也非常有用。这种情况是当用TDC替代缩放很差(badlyscaling)的模拟电路是有益的时。因为技术缩放(technology scaling)意味着电压缩放而噪声不随之缩放，所以可变性(variability)变得更加重要。这需要在模拟电路投入更多动力(effort)，这导致功耗增加。然而数字速度确实随着技术而缩放。尽管数字电路的鲁棒性与可变性有所折衷，但更多的是保留数字电路的鲁棒性。然而，因为TDC直接地获益于增强的速度性能，所以尤其是对于亚100纳米(sub-100nm)技术节点的设计而言，从模拟到数字时域的切换能够显著地减少用于同等性能的功耗。
关于这点，用于模数转换器(ADC)的替代方案结合高精度TDC使用过异步Δ∑调制器(Delta-Sigma Modulator)(ADSM)。ADSM将模拟输入u(t)转换为占空比调制的方波y(t)，该方波具有下式的极限环频率(limit cycle frequency)flc，
flc＝(π/2h)fint
其中h为比较器的滞后值(hysteresis value)而fint为积分器(integrator)的单位增益频率。方波的时间信息是用返回数字值m[k]的TDC来测量的。最终使用数字解调算法来将方波解调回初始输入信号，但其现在是数字形式z[k]。
可以进一步通过将ADSM、TDC和解调器布置在n阶Δ∑环路(n-th order delta-sigma loop)中而减少带内噪声，该n阶Δ∑环路将TDC的量化噪声整形(shape)到较高频率。
多位(multi-bit)反馈环路的主要缺陷在于需要高精确度的数模转换器(DAC)，其必须具有与整个转换器相同的线性要求。要在TDC输出中实现得具有更高的位数则更加困难，这使得就面积和功率消耗而言DAC是非常昂贵的部件。
附图说明
参考附图描述了详细说明。在说明和附图中的不同实例中使用相同的附图标记可以表示类似或同样的项。
图1是具有包括了多输出时间数字转换器的信号处理部件的装置的示意图。
图2是采用多输出TDC进行模数转换的一个示例性系统的示意图。
图3是一个示例性TDC的示意图。
图4是示出了测量输入信号并生成来自TDC的多输出信号的示例性方法400的流程图。
具体实施方式
本文中所说明的至少一个实施方式包括被配置成执行模数信号转换的一种系统。该系统可以在无线装置上实现并且可以包括一个或多个电子部件，所述电子部件被配置成接收输入信号和反馈信号并且提供作为输出的二进制(binary)连续时间信号。该系统也可以包括时间数字转换器(TDC)，其被配置成接收二进制连续时间信号并且提供多级(multilevel)离散时间和离散幅度(amplitude)信号以及二进制离散时间信号。
还披露了一种包括用以接收二进制连续时间信号的输入端子的TDC。TDC可为第一输出端子提供多级离散时间和离散幅度信号。TDC也可把二进制离散时间信号提供到第二输出端子。
还披露了一种用于使用时间数字转换器来处理信号的方法。该方法包括：将二进制连续时间信号输入到时间数字转换器，生成多级离散时间和离散幅度信号，并且生成二进制离散时间信号。
示例性装置
图1示出了用于处理信号的一种示例性装置100。该装置100(诸如无线装置)可具有一个或多个信号处理部件102。该装置100可以是移动电话、无线媒体装置、个人计算机或其它电子装置。例如，装置100可以是个人数字助理(PDA)、媒体播放器装置、便携式游戏装置、GPS装置、无线接入点(WAP)和/或任何其它适当的装置。
信号处理部件102处理从与装置100相关联的各种源接收到的信号，这些源包括但不限于：天线104，处理器106，存储器108，用户接口110，等等。信号处理部件102可包括用以执行模数转换的系统112，诸如以模数转换器(ADC)为例。系统112可包括时间数字转换器(TDC)114，这将在下面进行更详细的阐明。
本领域技术人员将领会到，图1是示例性示意图。因而，装置100的某些细节(包括模数转换系统112和时间数字转换设备114)已经为讨论简单起见而被省略。
示例性系统
图2示出了模数转换系统112的一个实施方式。该系统112可包括一个或多个电子部件(统称为部件202)，其被配置成接收输入信号u(t)和反馈信号ya(t)并且提供二进制连续时间信号y(t)。该系统也可以包括TDC 114，其被配置成接收二进制连续时间信号y(t)并且提供多级离散时间和离散幅度信号m以及二进制离散时间信号ys(t)。
该系统112被配置为具有反馈路径203的模数转换器(ADC)，该反馈路径203大致在图中以虚线示出。输入信号u(t)被提供到节点204并且与反馈信号ya(t)组合。该组合的信号被提供到积分器206。积分器206提供信号x(t)到中继器(relay)208，该中继器输出脉宽调制的二进制连续时间信号y(t)到TDC 114。TDC 114执行对信号y(t)的测量并且生成信号m和ys(t)。二进制离散时间信号ys(t)被提供到数模转换器(DAC)210，该DAC生成反馈信号ya(t)。DAC 210可以是单一位(single bit)的DAC，以节省面积和功率并且增加反馈路径203的速度。反馈路径203可以被配置成采用二进制离散时间信号ys(t)来执行噪声整形功能。出于说明性目的，在图2中示出了一些示例性波形；然而，可以通过系统112传播或处理其它波形。
信号m是多级离散时间和离散幅度信号，其携载关于脉宽调制信号y(t)的边缘的信息。信号m被提供给解调器212。解调器212可以是本领域所熟知的常规解调器，其解调信号m。解调器212提供解调信号z(t)作为模拟输入信号u(t)的数字表示。
本质上，信号m可以是异步或同步的。例如，可以提供可选的时钟信号
Figure G2009101329636D00041
到TDC 114。信号m可以相对于这个时钟信号
Figure G2009101329636D00042
而同步。替代地，可以操作TDC而不参考时钟信号
Figure G2009101329636D00043
以生成异步离散时间和离散幅度信号m。
示例性时间数字转换器
图3例示了一个示例性TDC 114。TDC 114可包括：用以接收二进制连续时间信号y(t)的输入端子302；用以提供多级离散时间和离散幅度信号m的第一输出端子304；以及用以提供二进制离散时间信号ys(t)的第二输出端子306。TDC 114可以可选地具有第二输入端子308以接收时钟信号
Figure G2009101329636D00044
其中第二端子308用虚线被标注为可选的。
TDC 114可包括耦合到第二输入端子308以接收时钟信号
Figure G2009101329636D00045
的延迟线部件310。延迟线部件310可以是具有多个延迟元件的多相部件。延迟线部件310生成多相信号
Figure G2009101329636D00046
其中n对应于延迟线中的延迟元件的数目。
延迟线部件310可以根据公知技术而配置并且可具有延迟元件的线性或环形布置。每个延迟元件可包括例如两个反相器和交叉耦合(cross-coupled)的反相器对以使输出保持相反相。延迟元件可以是用电压控制的负载电容而可调的，从而使得时间分辨率可以在60与150ps之间变动。
延迟线部件310的总延迟不需要被锁定为参考时钟的周期。然而，延迟线应当具有充足的长度以至少覆盖整个时钟周期，具有一些额外的裕量(extra margin)来解决由电源噪声导致的延迟变动、温度变化和过程变动。这可以通过将延迟单元(delay cell)的延迟预设为较高值从而降低较低工作频率的分辨率来保证。
TDC 114也可包括耦合到第一输入端子302以对二进制连续时间信号y(t)采样的采样保持(sample-and-hold)部件312。采样保持部件312也可被耦合到延迟线310来接收多相信号
Figure G2009101329636D00051
采样保持部件312可以是多相的且可包括n个采样保持双稳态多谐振荡器或触发器，其在参考时钟
Figure G2009101329636D00052
的不同相位处对输入y(t)进行采样。触发器可以是差动触发器(differential flip flop)，其基本上被同时触发以确定连续时间信号y(t)中的一个或多个脉冲边缘。
采样保持部件312提供多相连续时间信号y0-n，其可以被测量部件314和发生部件316采用。
测量部件314被耦合到采样保持部件312以接收多相连续时间信号y0-n。测量部件316提供多级离散时间和离散幅度信号m到第一输出端子304。测量部件314可包括用于同步和边缘检测的电路。可以采用信号m来生成数字信号z(t)。
发生部件316也被耦合到采样保持部件312以接收多相连续时间信号y0-n。发生部件316可以是数字时间转换器或其它适当的装置以提供作为方波的二进制离散时间信号ys(t)到第二输出端子306。二进制离散时间信号ys(t)可具有类似于y(t)的属性，然而，二进制离散时间信号ys(t)具有已经被时间量化的脉冲边缘。
信号y(t)的1位量化信号ys(t)是通过取y(t)采样信号的“或(OR)”和“与非(NAND)”函数而形成的。“或”函数生成了置位(SET)信号，该置位信号的上升沿的位置对应于最接近输入的上升沿的时钟相位，而“与非”函数生成了重置(RESET)信号，该重置信号的上升沿的位置对应于最接近输入的下降沿的时钟相位。通过使用置位/重置(SR)-锁存器(latch)，最终生成了量化的输出。
示例性方法
图4是示出了一种测量连续时间信号的占空比并且生成时间量化的多级离散时间和离散幅度信号的示例性方法400的流程图。示例性方法的细节在下面加以描述。然而，应当理解某些动作不需要按所述顺序执行，且可以被修正，和/或可以被完全省略，这取决于情况。而且，所述动作可以由计算机、处理器或其它计算装置基于储存在一个或多个计算机可读介质上的指令而实施。计算机可读介质可以是可由计算装置访问以实施其上所储存的指令的任何可用介质。
在402处，二进制连续时间信号被输入到TDC内，诸如TDC 114。连续时间信号(例如图3中的y(t))可以被脉宽调制。
在404处，生成了多级离散时间和离散幅度信号。多级离散时间和离散幅度信号(例如m)可以由测量部件(诸如测量部件314)生成。多级离散时间和离散幅度信号以数字形式表示对连续时间信号的占空比宽度的测量。
在406处，生成了二进制离散时间信号。二进制离散时间信号(例如ys(t))可以由发生部件(诸如数字时间转换器)生成。
在408，将二进制离散时间信号提供给反馈路径以生成反馈信号。反馈信号可以是使用DAC来将二进制离散时间信号转换为模拟形式而生成的。
在410处，反馈信号与输入信号结合以提供二进制连续时间信号，其随后可如上所述被输入到TDC。
在412处，可选的时钟信号(使用虚线而标注为可选的)可以被提供到时间数字转换器。这允许将多级离散时间和离散幅度信号同步到时钟信号。
结论
为了本公开及所附权利要求的目的，术语“耦合”和“连接”可用于说明各种元件如何对接(interface)。各种元件的这种所述对接可以是直接或间接的。尽管已经以针对结构特征和/或方法动作的语言描述了主题，但应理解到在所附权利要求中限定的主题不一定限于所述的具体特征或动作。相反，具体特征和动作是作为实施权利要求的示例形式而披露的。

Claims (19)

1.一种被配置成执行模数信号转换的系统，该系统包括：
一个或多个电子部件，被配置成接收输入信号和反馈信号并且提供作为输出的二进制连续时间信号；和
时间数字转换器，被配置成接收二进制连续时间信号并且提供多级离散时间和离散幅度信号以及二进制离散时间信号，
其中所述二进制离散时间信号被提供给生成所述反馈信号的数模转换器。
2.根据权利要求1所述的系统，其中多级离散时间和离散幅度信号相对于提供给时间数字转换器的时钟信号是同步的。
3.根据权利要求1所述的系统，其中所述时间数字转换器在不参考时钟信号的情况下进行操作以使得多级离散时间和离散幅度信号是异步的。
4.根据权利要求1所述的系统，其中二进制离散时间信号被提供到反馈路径。
5.根据权利要求4所述的系统，其中反馈路径包括单一位的数模转换器以提供反馈信号作为模拟反馈信号。
6.根据权利要求5所述的系统，其中电子部件包括耦合到积分器的节点和耦合到积分器的中继器，其中节点被配置成能实现输入信号与通过反馈路径提供的反馈信号相组合并且提供组合的信号作为输出，且其中中继器被配置成接收从积分器输出的信号并提供二进制连续时间信号作为输出。
7.根据权利要求1所述的系统，其中时间数字转换器被配置成接收时钟信号。
8.根据权利要求4所述的系统，其中反馈路径被配置成采用二进制离散时间信号来执行噪声整形功能。
9.根据权利要求1所述的系统，还包括解调器，该解调器被配置成接收多级离散时间和离散幅度信号并且提供对应于多级离散时间和离散幅度信号的经解调的信号。
10.一种无线装置，包括根据权利要求1所述的模数转换系统。
11.一种时间数字转换器，包括：
输入端子，用以接收二进制连续时间信号；
第一输出端子，用以提供多级离散时间和离散幅度信号；
第二输出端子，用以提供二进制离散时间信号；
延迟线部件，用以生成多相信号；
采样保持部件，耦合到输入端子用以接收二进制连续时间信号并且耦合到延迟线部件用以接收多相信号，该采样保持部件提供多相连续时间信号；
测量部件，耦合到采样保持部件用以接收多相连续时间信号，测量部件还耦合到第一输出端子用以提供多级离散时间和离散幅度信号；和
发生部件，耦合到采样保持部件用以接收多相连续时间信号，发生部件还耦合到第二输出端子用以提供二进制离散时间信号。
12.根据权利要求11所述的时间数字转换器，其中输入端子是第一输入端子，时间数字转换器还包括用以接收时钟信号的第二输入端子，其中所述延迟线部件耦合到第二输入端子用以接收时钟信号。
13.根据权利要求11所述的时间数字转换器，其中延迟线部件、采样保持部件、以及测量部件是多相部件。
14.根据权利要求11所述的时间数字转换器，其中延迟线部件具有延迟元件的线性布置。
15.根据权利要求11所述的时间数字转换器，其中延迟线部件具有延迟元件的环形布置。
16.根据权利要求11所述的时间数字转换器，其中发生部件包括数字时间转换器。
17.一种使用根据权利要求11所述的时间数字转换器来处理信号的方法，该方法包括：
将二进制连续时间信号输入到时间数字转换器中，
由测量部件，生成多级离散时间和离散幅度信号；以及
由发生部件，生成二进制离散时间信号。
18.根据权利要求17所述的方法，还包括：
将时钟信号输入到时间数字转换器中；以及
将多级离散时间和离散幅度信号同步到时钟信号。
19.根据权利要求17所述的方法，还包括：
将二进制离散时间信号提供给反馈路径以生成反馈信号；以及用输入信号处理反馈信号以提供二进制连续时间信号。
CN2009101329636A 2008-04-04 2009-04-03 多输出时间数字转换器 Active CN101577549B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/062538 2008-04-04
US12/062,538 US7629916B2 (en) 2008-04-04 2008-04-04 Multiple output time-to-digital converter

Publications (2)

Publication Number Publication Date
CN101577549A CN101577549A (zh) 2009-11-11
CN101577549B true CN101577549B (zh) 2012-10-17

Family

ID=41132765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101329636A Active CN101577549B (zh) 2008-04-04 2009-04-03 多输出时间数字转换器

Country Status (3)

Country Link
US (1) US7629916B2 (zh)
CN (1) CN101577549B (zh)
DE (1) DE102009014797B4 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859442B2 (en) * 2007-10-05 2010-12-28 Jorg Daniels Asynchronous sigma delta analog to digital converter using a time to digital converter
US8471743B2 (en) * 2010-11-04 2013-06-25 Mediatek Inc. Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter
US8384575B1 (en) * 2011-08-15 2013-02-26 Freescale Semiconductor, Inc. Configurable continuous time sigma delta analog-to-digital converter
US8830106B2 (en) * 2012-08-30 2014-09-09 Texas Instruments Incorporated Asynchronous analog-to-digital converter having adapative reference control
US8754797B2 (en) * 2012-08-30 2014-06-17 Texas Instruments Incorporated Asynchronous analog-to-digital converter having rate control
US8988266B2 (en) * 2013-03-01 2015-03-24 Texas Instruments Incorporated Asynchronous sampling using dynamically configurable voltage polling levels
US9071304B2 (en) * 2013-08-16 2015-06-30 Intel IP Corporation Digital-to-time converter and methods for generating phase-modulated signals
CN104539856A (zh) * 2014-12-23 2015-04-22 天津大学 用于图像传感器的基于tdc的高速列级adc
JP2016171538A (ja) * 2015-03-16 2016-09-23 株式会社東芝 増幅回路
CN106330186B (zh) * 2015-06-29 2020-02-07 深圳市中兴微电子技术有限公司 模数转换控制装置及方法
CN106527098B (zh) * 2016-10-17 2018-11-06 东南大学 基于多重vco的低功耗高精度阵列型时间数字转换电路
US10516401B2 (en) * 2018-03-09 2019-12-24 Texas Instruments Incorporated Wobble reduction in an integer mode digital phase locked loop
US11936398B2 (en) * 2018-03-27 2024-03-19 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
US11353557B2 (en) * 2018-06-04 2022-06-07 Infineon Technologies Ag Hybrid LIDAR receiver and lidar methods
CN112445121B (zh) * 2021-02-01 2021-04-16 南京邮电大学 一种时间寄存器及用于时间-数字转换器的时域运算电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177901B1 (en) * 1999-02-03 2001-01-23 Li Pan High accuracy, high speed, low power analog-to-digital conversion method and circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754613B2 (en) * 2000-03-17 2004-06-22 Vector 12 Corporation High resolution time-to-digital converter
US7403073B2 (en) * 2005-09-30 2008-07-22 International Business Machines Corporation Phase locked loop and method for adjusting the frequency and phase in the phase locked loop
US8261619B2 (en) * 2005-11-28 2012-09-11 Atlab Inc. Time to digital converting circuit and pressure sensing device using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177901B1 (en) * 1999-02-03 2001-01-23 Li Pan High accuracy, high speed, low power analog-to-digital conversion method and circuit

Also Published As

Publication number Publication date
US20090251349A1 (en) 2009-10-08
US7629916B2 (en) 2009-12-08
CN101577549A (zh) 2009-11-11
DE102009014797A1 (de) 2009-11-26
DE102009014797B4 (de) 2013-07-04

Similar Documents

Publication Publication Date Title
CN101577549B (zh) 多输出时间数字转换器
US7528760B2 (en) Class D analog-to-digital converter
Lee et al. A 1 GHz ADPLL With a 1.25 ps Minimum-Resolution Sub-Exponent TDC in 0.18$\mu $ m CMOS
US8358231B2 (en) Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
EP2681846B1 (en) Non-uniform sampling technique using a voltage controlled oscillator
CN102468854A (zh) 量化电路、量化方法与连续时间三角积分模数转换器
JP5749372B2 (ja) アナログディザリングを用いる時間／デジタル変換
US10778239B2 (en) Electronic circuit for implementing modulator configured to perform noise shaping in digital domain
US8988264B2 (en) Analogue to digital converter
US10101709B2 (en) Time register
CN104158545A (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
CN102404007A (zh) 模数转换器
Brandonisio et al. Noise-shaping all-digital phase-locked loops
CN105406822B (zh) 开关电容型带通前馈sigma‑delta调制器
Daniels et al. A/D conversion using an asynchronous delta-sigma modulator and a time-to-digital converter
Khurana et al. Design of low power VCO enabled quantizer in Continuous Time Sigma Delta ADC for signal processing application
US20220196485A1 (en) Method for implementing vptat multiplier in high accuracy thermal sensor
EP3917013A1 (en) Closed-loop oscillator based sensor interface circuit
Hernández et al. Multistage ADC based on integrating quantiser and gated ring oscillator
CN109889200B (zh) 一种基于频率量化器的电压信号转频率信号的电路
Cardes et al. A MEMS microphone interface based on a CMOS LC oscillator and a digital sigma-delta modulator
Daniels et al. A 350-MHz combined TDC-DTC With 61 ps resolution for asynchronous ΔΣ ADC applications
Abdelfattah et al. 9 Time-Mode Circuit Concepts and Their Transition to All-Digital Synthesizable Circuits
Brandonisio et al. A Unifying Framework for TDC Architectures
Pham Lookup-Table-Based Background Linearization for VCO-Based ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant