CN102332923B

CN102332923B - 一种sigma-delta模数转换器中的调制器

Info

Publication number: CN102332923B
Application number: CN 201110208577
Authority: CN
Inventors: 华斯亮; 王东辉; 洪缨; 侯朝焕
Original assignee: Institute of Acoustics CAS
Current assignee: Institute of Acoustics CAS
Priority date: 2011-07-25
Filing date: 2011-07-25
Publication date: 2013-10-23
Anticipated expiration: 2031-07-25
Also published as: CN102332923A

Abstract

本发明涉及一种sigma-delta模数转换器中的调制器。该sigma-delta调制器包括PWM模块和TDC模块。该PWM模块用于生成单采样周期内的单调信号，并将该PWM模块接收到的模拟信号根据所述采样周期进行采样保持后得到的信号与所述单采样周期内的单调信号进行比较，得到比较结果。其中，该单调信号与所述采样保持后的信号具有相同相位或者具有相位偏差。该TDC模块用于将所述比较结果做时间-数字转换，从而得到数字信号。本发明的sigma-delta调制器量化精度更高，能够广泛应用于模数转换器中。

Description

一种sigma-delta模数转换器中的调制器

技术领域

本发明涉及模数转换器中的调制器，尤其涉及一种sigma-delta模数转换器中的调制器。

背景技术

模数转换器的功能是将时间和幅度上都连续的信号转变为时间和幅度上都离散的数字信号。各种模拟世界的信号，如声音、图像等物理量都要通过模数转换器的转换，变成数字信号，才能给DSP(Digital Signal Processer，数字信号处理器)或CPU(Central Processing Unit，中央处理器)等计算处理。根据结构的不同，模数转换器可分为全并行结构、逐次逼近结构、流水线结构和sigma-delta结构。Sigma-delta结构的模数转换器由sigma-delta调制器和数字滤波器组成。Sigma-delta调制器通过噪声整形和过采样，将量化噪声移到感兴趣的频带外，数字滤波器再将带外信号滤除。

根据sigma-delta调制器内滤波器的反馈环路，可以将sigma-delta调制器大致分为单环结构和级联结构；根据滤波器的阶数可以将sigma-delta调制器分为单阶和多阶结构；根据量化器的精度又可以将sigma-delta调制器分为单比特量化结构和多比特量化结构；根据积分器的类型可以将sigma-delta调制器分为离散时间结构和连续时间结构。

单比特量化是指在采样周期内对输入电平量化得到0或者1两种数据，用1比特就可以表示。多比特量化是指在采样周期内对输入电平量化，量化的结果不止2种数据，需要使用多个比特来表示结果。单比特量化的优点是线性度好，结构简单，缺点是量化误差非常大，原因是单比特量化结果是0或1两种数据。多比特量化器相对于单比特量化器来说，缺点是非线性，结构相对复杂，优点是量化误差小，原因是多比特量化结果不限于0或1两种数据(即多于两种数据)。

多比特量化虽然能够带来很大性能上的提升，但是所引入的非线性效应会破坏模数转换器的性能(原因是非线性会直接增加误差到输入信号)。为了解决此种问题，通常是通过动态单元匹配数字加权平均等算法降低多比特数模转换器的非线性。然而，在芯片上实施这些算法增加了芯片的复杂度、功耗和环路延时。随着对模数转换器带宽和功耗要求的进一步提高，此问题将成为sigma-delta模数转换器的设计难点。

2011年3月IEEE JSSC期刊中刊登的文章——A continuous timemulti-bitΔ∑ADC using time domain quantizer and feedback element(一种采用时域量化器和反馈单元的连续时间多比特Δ∑模数转换器)，该文章提出了使用PWM(Pulse Width Modulation，脉冲宽度调制)模块和TDC(Time-to-Digital Converter，时间-数字转换)模块来代替传统sigma-delta调制器中的多比特量化器，并用单比特DAC(数模转换)器代替多比特DAC(数模转换)器，参见图1、图2。图1是传统的多比特Sigma-delta调制器原理框图。图2是现有技术的sigma-delta调制器原理框图。图2中，该sigma-delta利用了比采样频率更高的时钟，在单采样周期内，用多个时钟对PWM模块的输出进行采样，实现了时间到数字的转换，并将得到的数字信号通过单比特DAC，将波形反馈回输入端。

图3是图2中的PWM模块示意图。该PWM模块在单周期内将输入信号V_Filtout与三角波信号Vr比较，从而将输入至该PWM模块的电压信号V_Filtout转换成时间信号p(t)，并将该时间信号p(t)输出至TDC(时间-数字转换)模块。

图4是图2中的TDC模块示意图。该TDC模块在单采样周期Ts内对该PWM模块的输出信号p(t)用多个时钟进行量化，每次量化输出为0或者1。以单周期内量化8次为例，对时间信号p(t)量化，则输出上升和下降沿的时间编号接近于2和6，如图5所示。图5是图2中的TDC模块的输出波形示意图。

返回图2，该TDC模块的输出信号经单比特DAC后(单比特数模转换器)后，输出上升和下降沿的时间编号是2和6。也就是说，PWM模块输出的时间信号p(t)经TDC模块及单比特DAC后，实现了在采样周期内的2时刻上升及在6时刻下降，如图6所示。图6是图2中的单比特DAC输出波形示意图。

由图6可知，在单采样周期内，输出信号Dout上升沿和下降沿的时间编号分别为2和6，且其以时间编号4为中心对称；其中，时间编号2可通过两个比特10来表示。由于量化周期(量化周期为8)已知，并且输出信号Dout以时间编号4为中心对称，因此，在时间编号2确定情况下(即通过比特10表示)，时间编号6也是确定的。由此可见，输出信号Dout可通过两个比特表示，量化精度较低。同时，由于PWM模块中的三角波周期与采样周期相同，因此，输入信号经采样量化后具有对称性(如图6所示，时间编号2和6以时间编号4为中心对称)，进而降低了量化精度。

发明内容

本发明提供了一种能够解决以上问题的sigma-delta模数转换器中的调制器。

在第一方面，本发明提供了一种sigma-delta调制器，包括：PWM模块，用于生成单采样周期内的单调信号，并将该PWM模块接收到的模拟信号根据所述采样周期进行采样保持后得到的信号与所述单采样周期内的单调信号进行比较，得到比较结果；其中，所述单调信号与所述采样保持后的信号具有相同相位或者具有相位偏差。

TDC模块，将所述比较结果做时间-数字转换，得到数字信号。

本发明提高了量化精度，同时提高了sigma-delta模数转换器的动态范围。此外，本发明降低了设计难度，同时降低了功耗。

附图说明

图1是传统的多比特Sigma-delta调制器原理框图；

图2是现有技术的sigma-delta调制器原理框图；

图3是图2中的PWM模块示意图；

图4是图2中的TDC模块示意图；

图5是图2中的PWM模块的输出波形示意图；

图6是图2中的TDC模块的输出波形示意图；

图7是本发明一个实施例的sigma-delta调制器原理框图；

图8是本发明另一个实施例的sigma-delta调制器原理框图；

图9是两种锯齿波信号示意图；

图10是图8中的采样保持模块、锯齿波信号生成模块、比较模块、TDC模块输出信号关系示意图；

图11是具有相位偏差的信号Vs与锯齿波信号V1r位置关系示意图；图12是本发明又一个实施例的sigma-delta调制器原理框图；

图13是周期为两倍采样周期的三角波示意图；

图14是图12中的采样保持模块、三角波信号生成模块、比较模块、TDC模块以及数字后处理模块输出信号关系示意图；

图15是具有相位偏差的信号V2s与三角波信号V2r位置关系示意图；

图16是本发明再一个实施例的sigma-delta调制器示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图7是本发明一个实施例的sigma-delta调制器原理框图。该sigma-delta调制器包括PWM模块710和TDC模块720。

该PWM模块710用于生成单采样周期内的单调信号，并将该PWM模块接收到的模拟信号根据所述采样周期进行采样保持后得到的信号与所述单采样周期内的单调信号进行比较，得到比较结果。其中，上述单调信号与所述采样保持后的信号具有相同相位或者具有相位偏差。

该TDC模块720用于将上述比较结果做时间-数字转换，得到数字信号。

需要说明的是，上述单采样周期内的单调信号是指在每个采样时间间隔内PWM模块所产生的信号是单调的(如单调上升或单调降低)，而并非是在采样保持后得到信号各周期内单调。因此，该PWM模块所产生的信号与该采样保持后的信号可以具有相同相位或者具有相位偏差。

一个例子中，上述单采样周期内的单调信号是锯齿波信号。另一个例子中，上述单采样周期内的单调信号是两倍采样周期内的三角波信号。下面将通过图8对PWM模块产成锯齿波信号为例进行阐述，通过图12、图16对PWM模块产成两倍采样周期的三角波信号为例进行阐述。

图7中的单比特DAC、加法器以及环路滤波器可参见2011年3月IEEE JSSC期刊中刊登的文章——A continuous time multi-bitΔ∑ADC using timedomain quantizer and feedback element(一种采用时域量化器和反馈单元的连续时间多比特Δ∑模数转换器)，在此不再赘述。

图8是本发明另一个实施例的sigma-delta调制器原理框图。该sigma-delta调制器包括PWM模块810、TDC模块820、单比特数模转换器830(以下简称单比特DAC)、加法器、环路滤波器；其中，PWM模块810包括锯齿波信号生成模块811、采样保持模块812、比较模块813。

图8中，采样保持模块812在采样时钟控制下对输入至其的连续信号V_Filtout进行采样，设定采样周期为Ts，并将该采样得到的电压值保持Ts时间，从而得到电压幅度连续且时间离散的信号Vs，如图10所示。

需要说明的是，该采样保持模块812可以是现有技术中的任意一种采样保持模块。举例，该采样保持模块包括采样时钟CLK1、电容Cs1、采样时钟CLK2、电容Cs2，具体连接方式参见图3。

该锯齿波信号生成模块811用于产生锯齿波，如图10中的V1r所示，且所产生的锯齿波信号的周期与采样保持模块812对信号V_Filtout(即环路滤波器输出至PWM模块的信号)进行采样的周期Ts相同，即该锯齿波周期等于采样周期Ts，具体波形如图9所示。图9示意出两种锯齿波信号，分别为单周期内的单调递增锯齿波和单周期内的单调递减锯齿波，此两种锯齿波均适用于本实施例。下面将以图9中单周期内的单调递增锯齿波(即图9中的上图)为例进行阐述。

返回图8，比较模块813将采样保持模块812得到的波形Vs与锯齿波信号生成模块得到的锯齿波V1r进行比较，得到时间信号p1(t)，如图10所示。

该TDC模块820将由比较模块813得到的时间信号p1(t)进行量化，例如量化周期为8，从而得到数字信号D1out，并输出。

需要说明的是，上述量化是在电压幅度上对时间信号p1(t)做单比特量化，并在采样周期内做多次量化，如8次。

图10是图8中的采样保持模块、锯齿波信号生成模块、比较模块、TDC模块输出信号关系示意图；其中，Vs是采样保持模块对信号V_Filtout进行采样保持后得到的波形；V1r是锯齿波信号生成模块产生的锯齿波形；p1(t)是比较模块对波形Vs、波形V1r进行比较后得到的时间信号波形；D1out是经TDC模块进行时间-数字转换后得到的离散信号，且该D1out是该sigma-delta调制器的输出信号。

由图10可知，该sigma-delta调制器输出D1out的高电平均位于各周期左侧，而低电平位于各周期右侧，并且单周期内的上升沿位置与下降沿位置具有非对称性。图10中，该D1out信号的高电平“1”的个数，用十进制可表示为5、4、1、5，用二进制可表示为101、100、001、101。由此可见，该sigma-delta调制器的输出需要3个比特来表示，因此该sigma-delta调制器相对于2011年3月IEEE JSSC期刊中刊登的“A continuous time multi-bitΔ∑ADC using time domain quantizer and feedback element”，量化精度更高。

需要说明的是，图10示意的是采样保持后得到的信号Vs与锯齿波信号V1r具有相同相位情况，实际上，该采样保持后得到的信号与该锯齿波信号可以具有一定相位偏差，如图11所示。图11是具有相位偏差的信号Vs与锯齿波信号V1r位置关系示意图。

图11中，Vs是采样保持模块对信号V_Filtout进行采样保持后得到的波形；V1r是锯齿波信号生成模块产生的锯齿波形，且该锯齿波V1r与该采样保持得到的波形Vs具有相位偏差；p1(t)是比较模块对波形Vs、波形V1r进行比较后得到的时间信号波形；D1out是经TDC模块进行时间-数字转换后得到的离散信号，且该D1out是该sigma-delta调制器的输出信号。

由图11可知，该D1out信号高电平“1”的个数，用十进制可表示为5、4、1、5，用二进制可表示为101、100、001、101。由此可见，该sigma-delta调制器的输出需要3个比特来表示，因此该sigma-delta调制器相对于2011年3月IEEE JSSC期刊中刊登的“A continuous time multi-bitΔ∑ADC usingtime domain quantizer and feedback element”，量化精度更高。

需要说明的是，图8中的单比特DAC、加法器以及环路滤波器可参见2011年3月IEEE JSSC期刊中刊登的文章——A continuous time multi-bitΔ∑ADCusing time domain quantizer and feedback element(一种采用时域量化器和反馈单元的连续时间多比特Δ∑模数转换器)，在此不再赘述。

图12是本发明又一个实施例的sigma-delta调制器原理框图。该sigma-delta调制器包括PWM模块、TDC模块、数字后处理模块122、单比特DAC、加法器、环路滤波器；其中，该PWM模块包括三角波信号生成模块121、采样保持模块、比较模块。

该采样保持模块对来自环路滤波器的连续信号V_Filtout进行采样，且采样周期为Ts，并将该采样得到的电压值保持Ts时间，从而得到电压连续且时间离散的信号Vs，如图14所示。图14是图12中的采样保持模块、三角波信号生成模块、比较模块、TDC模块、数字后处理模块输出信号关系示意图；其中，Vs是采样保持模块对信号V_Filtout进行采样保持后得到的波形；V2r是三角波信号生成模块产生的周期为2*Ts的三角波信号；p2(t)是比较模块对波形Vs、波形V2r进行比较后得到的时间信号；Ddata是经TDC模块进行时间-数字转换后得到的离散信号；D2out是经数字后处理模块对Ddata进行镜像后得到的信号，且该D2out是该sigma-delta调制器的输出信号。

返回图12，该三角波信号生成模块111用于产生周期为两倍采样周期Ts的三角波V2r，具体波形如图13所示。图13是周期为两倍采样周期的三角波示意图。由图13可知，该周期为两倍采样周期的三角波信号在第奇数个采样周期内是单调上升的，在第偶数个采样周期内是单调下降的。此外，也可以在在第偶数个采样周期内是单调上升的，在第奇数个采样周期内是单调下降的。

该比较模块将该采样保持模块得到的波形Vs与三角波信号生成模块121得到的周期为2*T s的三角波V2r进行比较，从而得到时间信号p2(t)，如图14所示。

较佳地，该三角波产生模块所产生的周期为2*Ts的三角波V2r各周期的起始位置与该采样保持模块得到波形V2s中各周期的起始位置不同，即三角波V2r与波形V2s具有一定的相位偏差，参见图15。图15是本发明一个实施例的具有相位差的信号V2s与三角波信号V2r位置关系示意图。

返回图12，该TDC模块将来自该比较模块的时间信号p2(t)进行量化，其量化周期为8，从而得到数字信号D_data，并将该数字信号D_data输出至数字后处理模块122。

该数字后处理模块122接收该数字信号D_data，并对该数字信号D_data中特定周期内(每隔一个采样周期Ts)的信号做镜像处理，使得该数字信号D_data在各周期内的高电平处于同一侧，而低电平处于另一侧，然后将该镜像处理后得到的信号D2out作为该sigma-delta调制器的输出信号，如图14所示。需要说明的是，图14仅示意出输出信号D2out在各周期内，高电平处于左侧而低电平处于右侧情况。

由图14可知，该sigma-delta调制器输出D2out的高电平均位于各周期左侧，而低电平位于各周期右侧，并且单周期内的上升沿位置与下降沿位置具有非对称性。图14中，该D2out信号的高电平“1”的个数，用十进制表示为5、4、1、5，其二进制为101、100、001、101。因此，该sigma-delta调制器的输出需要3个比特来表示，因此该sigma-delta调制器相对于2011年3月IEEE JSSC期刊中刊登的“A continuous time multi-bitΔ∑ADC usingtime domain quantizer and feedback element”，量化精度更高。

需要说明的是，本发明不限于通过镜像方式将高电平置于各周期左侧，也可以将高电平置于各周期右侧，或者将高电平杂乱无章(即无规则)地分布于各周期内，或者将高电平置于各周期相对中间位置。由于通过两倍采样周期的三角波得到的输出信号不具有对称性，因此即使高电平处于相对中间位置也不是绝对中间位置。例如，图14中的D2out信号中第三周期信号“10000000”，在将其高电平置于中间位置时，要么为“00010000”，要么为“00001000”。因此，此种将高电平置于各周期的相对中间位置的实现方式仍旧需要3个比特表示输出信号。

此外，该单比特DAC、加法器、环路滤波器参见2011年3月IEEE JSSC期刊中刊登的文章“A continuou stime multi-bitΔ∑ADC using time domainquantizer and feedback element”，在此不再赘述。

图16是本发明又一个实施例的sigma-delta调制器示意图。该sigma-delta调制器与图12调制器所包含的模块、各模块连接方式以及各模块的功能作用相同，区别在于，图16的sigma-delta调制器与图12调制器输出位置不同。图16中，该sigma-delta的输出为TDC模块的输出，而图12调制器的输出则是数字后处理模块的输出。

此种将TDC模块的输出作为该sigma-delta调制器输出的实现方式，需要连接到该sigma-delta调制器之后的数字滤波器中做后续处理，从而使该数字滤波器能够识别其接收到的信号，并使该sigma-delta调制器具有较高量化精度。该数字滤波器的具体处理方式为，在每个采样周期Ts内，统计高电平和低电平在该周期内出现的个数(或者位置)，以便得到相应输出结果。

需要说明的是，本发明除上述采用锯齿波和两倍周期三角波之外，也可以采用任意一种单采样周期内的单调的信号。如周期为两个采样周期的余弦波、对数波形、二次方波等。然而由于余弦波、对数波形、二次方便的时间域多比特量化器属于非线性量化器，因此需要在数字后处理模块中增加线性化功能。并且该单采样周期内的单调信号是指在采样周期时间内该信号是单调的，也就是说，该单调信号与采样保持后得到的信号可以具有一定相位偏差。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims

1.一种sigma-delta调制器，其特征在于，包括：

PWM模块，生成单采样周期内的单调信号，并将该PWM模块接收到的模拟信号根据所述采样周期进行采样保持后得到的信号与所述单采样周期内的单调信号进行比较，得到比较结果；其中，所述单调信号与所述采样保持后的信号具有相同相位或者具有相位偏差；

TDC模块，将所述比较结果做时间-数字转换，得到数字信号；

所述单采样周期内的单调信号是指在每个采样时间间隔内PWM模块所产生的信号是单调的。

2.如权利要求1所述的一种sigma-delta调制器，其特征在于，所述单采样周期内的单调信号是锯齿波信号。

3.如权利要求1所述的一种sigma-delta调制器，其特征在于，所述单采样周期内的单调信号是周期为两倍采样周期的三角波信号。

4.如权利要求3所述的一种sigma-delta调制器，其特征在于，该sigma-delta调制器还包括数字后处理模块，该数字后处理模块用于对所述数字信号做镜像处理。

5.如权利要求4所述的一种sigma-delta调制器，其特征在于，每隔一个采样周期，对所述数字信号做镜像处理。

6.如权利要求4或5所述的一种sigma-delta调制器，其特征在于，所述镜像处理是使所述数字信号的高电平或者低电平处于各采样周期的左侧位置、右侧位置或者中间位置，或者无规律地分布。

7.如权利要求4所述的一种sigma-delta调制器，其特征在于，将所述数字后处理模块的输出作为该sigma-delta调制器的输出。

8.如权利要求1或4所述的一种sigma-delta调制器，其特征在于，将所述TDC模块的输出作为该sigma-delta调制器的输出。

9.如权利要求1所述的一种sigma-delta调制器，其特征在于，所述sigma-delta调制器用于sigma-delta模数转换器中。