TWI674768B - 三角積分調變器的校正方法與校正電路 - Google Patents

三角積分調變器的校正方法與校正電路 Download PDF

Info

Publication number
TWI674768B
TWI674768B TW107134096A TW107134096A TWI674768B TW I674768 B TWI674768 B TW I674768B TW 107134096 A TW107134096 A TW 107134096A TW 107134096 A TW107134096 A TW 107134096A TW I674768 B TWI674768 B TW I674768B
Authority
TW
Taiwan
Prior art keywords
delta
digital
loop filter
sigma modulator
digital signal
Prior art date
Application number
TW107134096A
Other languages
English (en)
Other versions
TW202013901A (zh
Inventor
陳志龍
賴傑帆
陳昱璋
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107134096A priority Critical patent/TWI674768B/zh
Priority to US16/519,103 priority patent/US10778244B2/en
Application granted granted Critical
Publication of TWI674768B publication Critical patent/TWI674768B/zh
Publication of TW202013901A publication Critical patent/TW202013901A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/378—Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本案揭露了一種三角積分調變器的校正方法與校正電路。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器。該校正方法包含：控制該數位類比轉換器不接收該量化器的輸出；控制該三角積分調變器停止接收訊號；輸入一測試訊號至該數位類比轉換器；將該迴路濾波器的輸出轉換為一數位訊號；將該數位訊號與一預設值做比較；以及根據該數位訊號與該預設值的比較結果調整該迴路濾波器。

Description

三角積分調變器的校正方法與校正電路
本案是關於三角積分調變器（sigma-delta modulator, SDM），尤其是關於三角積分調變器的校正方法與校正電路。
三角積分調變器可作為類比數位轉換器（analog-to-digital converter, ADC）使用，其缺點之一為容易受製程（process）、電壓（voltage）與溫度（temperature）影響，導致類比數位轉換的解析度變差或甚至出現錯誤。因此需要一種校正方法及校正電路來校正三角積分調變器，以確保三角積分調變器的效能及正確性。
鑑於先前技術之不足，本案之一目的在於提供一種三角積分調變器的校正方法與校正電路，以減輕或避免三角積分調變器受製程、電壓與溫度影響。
本案揭露一種三角積分調變器的校正方法。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器。該校正方法包含：控制該數位類比轉換器不接收該量化器的輸出；控制該三角積分調變器停止接收訊號；輸入一測試訊號至該數位類比轉換器；將該迴路濾波器的輸出轉換為一數位訊號；將該數位訊號與一預設值做比較；以及根據該數位訊號與該預設值的比較結果調整該迴路濾波器。
本案另揭露一種用於三角積分調變器的校正電路。該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器。該校正電路包含一記憶體、一控制電路以及一類比數位轉換器。該記憶體儲存複數個程式指令以及一預設值。該控制電路執行該些程式指令以校正該三角積分調變器。該類比數位轉換器耦接於該迴路濾波器與該控制電路之間。該三角積分調變器的校正程序包含：控制該數位類比轉換器不接收該量化器的輸出；控制該三角積分調變器停止接收訊號；輸入一測試訊號至該數位類比轉換器；該類比數位轉換器將該迴路濾波器的輸出轉換為一數位訊號；將該數位訊號與該預設值做比較；以及根據該數位訊號與該預設值的比較結果調整該迴路濾波器。
本案之三角積分調變器的校正方法與校正電路能夠在晶片出廠時或電路操作前對三角積分調變器進行校正。相較於傳統技術，本案可以盡可能使實際的電路（連續時間三角積分調變器）與模擬或設計的電路（離散時間三角積分調變器）具有近似或甚至實質上相同的表現，且即時地針對當時的操作環境進行校正可以大幅降低製程、電壓與溫度對三角積分調變器的影響。
有關本案的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
本案之揭露內容包含三角積分調變器的校正方法與校正電路，用以減輕或避免三角積分調變器受製程、電壓與溫度影響。由於本案之三角積分調變器的校正電路所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置實施例之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。此外，本案之三角積分調變器的校正方法的部分或全部流程可以是軟體及/或韌體之形式，並且可藉由本案之三角積分調變器的校正電路或其等效裝置來執行，在不影響該方法實施例之充分揭露及可實施性的前提下，以下方法實施例之說明將著重於步驟內容而非硬體。
圖1為本案之三角積分調變器的校正方法的一實施例的流程圖，圖2為用於三角積分調變器的校正電路的一實施例的功能方塊圖。校正電路包含類比數位轉換器220、記憶體230、控制電路240以及開關250。控制電路240可以是具有程式執行能力的電路，例如中央處理單元、微控制器、微處理器或數位訊號處理器。記憶體230儲存複數個程式碼或程式指令，控制電路240執行該些程式碼或程式指令來校正三角積分調變器210。三角積分調變器210包含加法電路212、迴路濾波器214、量化器216以及數位類比轉換器（digital-to-analog converter, DAC）218。以下的說明請同時參閱圖1及圖2。
校正開始時，控制電路240傳送控制訊號Csw控制開關250，使量化器216與數位類比轉換器218不電連接（步驟S110）。步驟S110的目的在於斷開量化器216與數位類比轉換器218之間的連線，換句話說，控制電路240藉由切換開關250使數位類比轉換器218不接收或暫不接收量化器216的輸出 Dout（量化器216的輸出即是三角積分調變器210的輸出）。
接著，控制電路240控制三角積分調變器210停止接收訊號（步驟S120），例如控制輸入訊號Vin為0或控制加法電路212暫時只接收數位類比轉換器218的輸出訊號。
接下來，控制電路240輸入測試訊號Dp至數位類比轉換器218（步驟S130）。測試訊號Dp經過數位類比轉換器218、加法電路212及迴路濾波器214的處理，並且迴路濾波器214對應地輸出訊號Vc。在一些實施例中，測試訊號Dp可以是數位脈衝。
接下來，將迴路濾波器214的輸出訊號Vc轉換為數位訊號 Dct（步驟S140）。更明確地說，本案利用一個額外的類比數位轉換器220（此類比數位轉換器220非為三角積分調變器210的一部分）來接收迴路濾波器214的輸出訊號Vc，並且以類比數位轉換器220的輸出作為數位訊號 Dct（步驟S145）。在一些實施例中，類比數位轉換器220屬於三角積分調變器210所在之晶片中的其他系統或電路，該系統或電路可以例如是長期演進技術（Long Term Evolution, LTE）收發器的一部分。當長期演進技術收發器的接收或發射電路閒置時，控制電路240便可利用該閒置的接收或發射電路的類比數位轉換器來作為類比數位轉換器220。得到數位訊號 Dct後，控制電路240可以將該數位訊號 Dct儲存在本身的記憶電路（例如暫存器）中，或是儲存至記憶體230。在一些實施例中，類比數位轉換器220的解析度大於量化器216的解析度，使用較高解析度的類比數位轉換器220來轉換訊號Vc可以提高校正的正確性。
接下來，控制電路240判斷是否已得到k個數位訊號 Dct，k為正整數（步驟S145）。若否，則控制電路240重覆執行步驟S130~S145直到得到k個數位訊號 Dct為止；若是，則執行步驟S160。
接下來，控制電路240將數位訊號 Dct與預設數位訊號 Ddt做比較，以得到一比較結果（步驟S160）。在一些實施例中，預設數位訊號 Ddt預設有k個（k為可調整的正整數），而控制電路240計算k個數位訊號 Dct與k個預設數位訊號 Ddt之差的最小均方（Least Mean Square, LMS）。圖3A及3B為數位訊號 Dct及預設數位訊號 Ddt與時間的關係圖，其中非連續線段（鋸齒線段）代表預設數位訊號 Ddt，連續線段代表數位訊號 Dct。預設數位訊號 Ddt可以視為三角積分調變器210的理想輸出值。愈小的最小均方代表連續線段與非連續線段愈接近，亦即三角積分調變器210的輸出愈接近理想值（換言之，三角積分調變器210愈接近原先設計的電路）。控制電路240在步驟S160中得到該比較結果後（即例如前述的最小均方），可以將該比較結果儲存在本身的記憶電路（例如暫存器）中，或是儲存至記憶體230。
接下來控制電路240判斷是否已執行完迴路濾波器214的所有參數組合（步驟S170）。若否，則執行步驟S180；若是，則執行步驟S190。
圖4為迴路濾波器214的一個實施例的電路圖。迴路濾波器214為一個四階的迴路濾波器，包含四個積分器410（410-a~410-d）、四個放大器420（420-a~420-d）及一個加法電路430。圖4之迴路濾波器的動作原理為本技術領域具有通常知識者所熟知，故不再贅述。在一些實施例中，放大器420-a、放大器420-b、放大器420-c及放大器420-d的放大倍率（分別為a、b、c及d）分別受控制電路240所產生的控制訊號Ctrl1~Ctrl4（整體可由圖1之控制訊號Ctrl代表）控制。若放大倍率a、b、c及d各有5種選擇，則迴路濾波器214有5 4=625種參數組合。在一些實施例中，積分器410-a、積分器410-b、積分器410-c及積分器410-d的電阻及電容亦可作為用來調整迴路濾波器214的參數。在一些實施例中，控制電路240使用窮舉法來列舉所有參數組合，但本案不以此為限。以下的說明以窮舉法為例。
回到圖1，當步驟S170的判斷結果為否，接下來在步驟S180中控制電路240藉由選擇迴路濾波器214尚未執行過的參數組合來調整迴路濾波器214。調整後，控制電路240再次執行步驟S130至S170。
當步驟S170判定為是，代表控制電路240已得到每個參數組合的比較結果。接下來在步驟S190中，控制電路240根據所有比較結果決定迴路濾波器214的參數。更明確地說，當步驟S160以k個數位訊號 Dct與k個預設數位訊號 Ddt之差的最小均方作為比較結果時，則控制電路240在步驟S190中選取對應該些比較結果的最小值的參數組合作為迴路濾波器214的參數。在迴路濾波器214的參數決定後，控制電路240切換開關250使量化器216與數位類比轉換器218電連接，以結束三角積分調變器210的校正流程（步驟S195）。
如圖3A或3B所示，完成校正後，三角積分調變器210的輸出相對地接近理想值。圖3A或3B的非連續線段（亦即預設數位訊號 Ddt）可以例如是離散時間三角積分調變器的模擬或計算結果。更明確地說，設計三角積分調變器210時，可以先利用軟體工具創建一個架構與三角積分調變器210近似或實質上相等的離散時間三角積分調變器，且同樣地先將離散時間三角積分調變器的量化器與數位類比轉換器斷開，然後輸入測試訊號至數位類比轉換器並取得迴路濾波器的輸出的數位值作為預設數位訊號 Ddt。預設數位訊號 Ddt即為實際電路（即連續時間）的三角積分調變器210以同樣的測試訊號作為輸入時的理想輸出。換言之，雖然三角積分調變器210在實際操作時可能受製程、電壓與溫度影響，但是如果晶片出廠時或三角積分調變器210每次操作前可以使用圖1所示的校正流程進行校正，則三角積分調變器210的表現將與所設計的電路相當。校正後的三角積分調變器210與離散時間三角積分調變器有近似的噪聲傳遞函數（noise transfer function, NTF），亦即NFTc(s) NTFd(z)，其中NFTc(s)為三角積分調變器210的噪聲傳遞函數，NTFd(z)為離散時間三角積分調變器的噪聲傳遞函數，NFTc(s)=1/(1+DACc(s)*Hc(s))，NFTd(z)=1/(1+DACd(z)*Hd(z))，DACc(s)為數位類比轉換器218的傳遞函數，Hc(s)為迴路濾波器214的傳遞函數，DACd(z)為離散時間數位類比轉換器的傳遞函數，Hd(z)為離散時間迴路濾波器的傳遞函數。
前述調整迴路濾波器214的放大倍率可以藉由調整電阻的比值來達成。更明確地說，在一些實施例中，加法電路430及放大器420可以由運算放大器及複數個電阻組合而成，而藉由調整該些電阻的比值便可調整放大倍率。以運算放大器及電阻實作放大器420及加法電路430為本技術領域具有通常知識者所熟知，故不再贅述。
從圖3A可以發現，完成圖1的校正方法後，三角積分調變器210在一開始的數個操作週期（如框選區域310所示）的輸出值有可能仍然與理想值有些落差，這是因為迴路濾波器214中的積分器410會造成訊號延遲的緣故。然而，若迴路濾波器214的訊號延遲小或是級數較低，則經過圖1的校正程序後，即使在一開始的數個操作週期，三角積分調變器210也已經可以克服製程、電壓與溫度的影響。
在一些電路中，為了克服迴路濾波器214所造成的訊號延遲，通常會在三角積分調變器中實作額外迴路延遲（excess loop delay, ELD）補償電路，圖5的三角積分調變器510即為此電路。三角積分調變器510與三角積分調變器210相似，差別在於三角積分調變器510更包含加法電路512及ELD補償電路514。本案亦針對實作額外迴路延遲補償電路的三角積分調變器提出校正方法及相對應的校正電路。圖5為用於三角積分調變器的校正電路的另一實施例的功能方塊圖，圖6為本案之三角積分調變器的校正方法的另一實施例的流程圖。校正電路包含類比數位轉換器220、記憶體230、控制電路540以及開關250。控制電路540可以是具有程式執行能力的電路，例如中央處理單元、微控制器、微處理器或數位訊號處理器。記憶體230儲存複數個程式碼或程式指令，控制電路540執行該些程式碼或程式指令來校正三角積分調變器510。以下的說明請同時參閱圖5及圖6。
圖6的校正流程與圖1相似，在迴路濾波器214的參數被決定之前（步驟S610為否），控制電路540執行步驟S110~S190以決定迴路濾波器214的參數，而在迴路濾波器214的參數決定之後（步驟S610為是），則控制電路540調整ELD補償電路514（步驟S620及S630）。
圖7顯示ELD補償電路514的一種實施例的電路圖。ELD補償電路514包含延遲電路710、延遲電路720及數位類比轉換器730、740與750。ELD補償電路514的運作方式為本技術領域具有通常知識者所熟知，故不再贅述。數位類比轉換器730、數位類比轉換器740及數位類比轉換器750分別由控制訊號Ctrl_E1、控制訊號Ctrl_E2及控制訊號Ctrl_E3（整體可由圖5之控制訊號Ctrl_E代表）控制。控制電路540在步驟S620中調整數位類比轉換器730~750的電流，更明確地說，以圖7之ELD補償電路514為例，在步驟S630判定為是之前控制電路540共執行三次步驟S620：第一次調整數位類比轉換器730、第二次調整數位類比轉換器740、第三次調整數位類比轉換器750。當數位訊號 Dct小於預設數位訊號 Ddt時，應該增加數位類比轉換器730、740及750的電流（如圖3A之框選區域310所示）；反之，當數位訊號 Dct大於預設數位訊號 Ddt時，應該減小數位類比轉換器730、740及750的電流。調整數位類比轉換器的電流的手段為本技術領域具有通常知識者所熟知，故不再贅述。
當圖6的校正程序執行完畢後，三角積分調變器510的行為便會更為接近原本所設計的電路（亦即可克服製程、電壓與溫度的影響），而且對一開始的數個操作週期而言三角積分調變器510亦同樣得到修正。
圖8為用於三角積分調變器的校正電路的另一實施例的功能方塊圖。圖8的校正電路與圖2的校正電路類似，差別在於圖8的校正電路另包含數位類比轉換器810，數位類比轉換器810耦接於控制電路240與加法電路212之間。在圖8的實施例中，控制電路240係輸出測試訊號Dp給數位類比轉換器810而非數位類比轉換器218，換言之，在校正期間數位類比轉換器218不動作。數位類比轉換器810可以設計為比數位類比轉換器218具有更小的電流，以避免在校正期間造成迴路濾波器214飽和（saturate）或超載（overload）。
在一些實施例中，校正期間可以進一步調低數位類比轉換器218或數位類比轉換器810的電流以進一步避免迴路濾波器214飽和或超載 。本案的校正方法亦可使用聯立方程式來求得迴路濾波器214的參數組合。執行本案的校正方法時，三角積分調變器210或三角積分調變器510可以以全速操作，或是降速操作。
由於本技術領域具有通常知識者可藉由本案之裝置實施例的揭露內容來瞭解本案之方法實施例的實施細節與變化，因此，為避免贅文，在不影響該方法實施例之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本案之用，非用以限制本案。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
210、510‧‧‧三角積分調變器
212、430、512 加法電路
214‧‧‧迴路濾波器
216‧‧‧量化器
218、730、740、750、810‧‧‧數位類比轉換器
220‧‧‧類比數位轉換器
230‧‧‧記憶體
240、540‧‧‧控制電路
250‧‧‧開關
410-a、410-b、410-c、410-d‧‧‧積分器
420-a、420-b、420-c、420-d‧‧‧放大器
310‧‧‧框選區域
ELD‧‧‧額外迴路延遲
514‧‧‧ELD補償電路
710、720‧‧‧延遲電路
Csw、Ctrl、Ctrl_E、Ctrl_E1、Ctrl_E2、Ctrl_E3、Ctrl_E4‧‧‧控制訊號
S110～S195、S610~S630‧‧‧步驟
［圖1］為本案之三角積分調變器的校正方法的一實施例的流程圖； ［圖2］為本案用於三角積分調變器的校正電路的一實施例的功能方塊圖； ［圖3A~3B］為數位訊號 Dct及預設數位訊號 Ddt與時間的關係圖； ［圖4］為迴路濾波器的一個實施例的電路圖； ［圖5］為本案用於三角積分調變器的校正電路的另一實施例的功能方塊圖； ［圖6］為本案之三角積分調變器的校正方法的另一實施例的流程圖； ［圖7］為ELD補償電路的一種實施例的電路圖；以及 ［圖8］為本案用於三角積分調變器的校正電路的另一實施例的功能方塊圖。

Claims (7)

  1. 一種三角積分調變器的校正方法，該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，該校正方法包含： 控制該數位類比轉換器不接收該量化器的輸出； 控制該三角積分調變器停止接收訊號； 輸入一測試訊號至該數位類比轉換器； 將該迴路濾波器的輸出轉換為一數位訊號； 將該數位訊號與一預設值做比較；以及 根據該數位訊號與該預設值的比較結果調整該迴路濾波器。
  2. 如申請專利範圍第1項所述之校正方法，其中該將該迴路濾波器的輸出轉換為該數位訊號之步驟包含： 使用一類比數位轉換器接收該迴路濾波器的輸出，並且以該類比數位轉換器的輸出作為該數位訊號。
  3. 如申請專利範圍第1項所述之校正方法，其中該三角積分調變器更包含一額外迴路延遲補償電路，該方法更包含： 根據該數位訊號與該預設值的比較結果調整該額外迴路延遲補償電路。
  4. 如申請專利範圍第1項所述之校正方法，其中該根據該數位訊號與該預設值的比較結果調整該迴路濾波器之步驟係調整該迴路濾波器的參數。
  5. 一種用於一三角積分調變器的校正電路，該三角積分調變器包含一迴路濾波器、一量化器及一數位類比轉換器，該校正電路包含： 一記憶體，儲存複數個程式指令以及一預設值； 一控制電路，耦接該記憶體，用來執行該些程式指令以校正該三角積分調變器；以及 一類比數位轉換器，耦接於該迴路濾波器與該控制電路之間； 其中該三角積分調變器的校正程序包含： 控制該數位類比轉換器不接收該量化器的輸出； 控制該三角積分調變器停止接收訊號； 輸入一測試訊號至該數位類比轉換器； 該類比數位轉換器將該迴路濾波器的輸出轉換為一數位訊號； 將該數位訊號與該預設值做比較；以及 根據該數位訊號與該預設值的比較結果調整該迴路濾波器。
  6. 如申請專利範圍第5項所述之校正電路，其中該三角積分調變器更包含一額外迴路延遲補償電路，該三角積分調變器的校正程序更包含： 根據該數位訊號與該預設值的比較結果調整該額外迴路延遲補償電路。
  7. 如申請專利範圍第5項所述之校正電路，其中該根據該數位訊號與該預設值的比較結果調整該迴路濾波器之步驟係調整該迴路濾波器的參數。
TW107134096A 2018-09-27 2018-09-27 三角積分調變器的校正方法與校正電路 TWI674768B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107134096A TWI674768B (zh) 2018-09-27 2018-09-27 三角積分調變器的校正方法與校正電路
US16/519,103 US10778244B2 (en) 2018-09-27 2019-07-23 Correction method and correction circuit for sigma-delta modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134096A TWI674768B (zh) 2018-09-27 2018-09-27 三角積分調變器的校正方法與校正電路

Publications (2)

Publication Number Publication Date
TWI674768B true TWI674768B (zh) 2019-10-11
TW202013901A TW202013901A (zh) 2020-04-01

Family

ID=69023806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134096A TWI674768B (zh) 2018-09-27 2018-09-27 三角積分調變器的校正方法與校正電路

Country Status (2)

Country Link
US (1) US10778244B2 (zh)
TW (1) TWI674768B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690163B (zh) * 2019-09-09 2020-04-01 瑞昱半導體股份有限公司 類比數位轉換器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733575A (en) * 2005-12-22 2007-09-01 Ericsson Telefon Ab L M Adjusting a filter of a time-continuous sigma-delta converter
TWI331856B (en) * 2005-09-23 2010-10-11 Realtek Semiconductor Corp Self-calibrating delta-sigma modulator
TWI493884B (zh) * 2012-08-28 2015-07-21 Univ Nat Chiao Tung 三角積分調變器及其校正方法
TWI528727B (zh) * 2013-06-27 2016-04-01 瑞昱半導體股份有限公司 具有自我校正之三角積分調變器及其校正方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486214B1 (en) * 2007-09-04 2009-02-03 Infineon Technologies Ag Tuning methods for loop-filters of continuous-time sigma-delta modulators
US20170033801A1 (en) * 2014-01-21 2017-02-02 Mediatek Singapore Pte. Ltd. Method and apparatus for excess loop delay compensation in delta-sigma modulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI331856B (en) * 2005-09-23 2010-10-11 Realtek Semiconductor Corp Self-calibrating delta-sigma modulator
TW200733575A (en) * 2005-12-22 2007-09-01 Ericsson Telefon Ab L M Adjusting a filter of a time-continuous sigma-delta converter
TWI493884B (zh) * 2012-08-28 2015-07-21 Univ Nat Chiao Tung 三角積分調變器及其校正方法
TWI528727B (zh) * 2013-06-27 2016-04-01 瑞昱半導體股份有限公司 具有自我校正之三角積分調變器及其校正方法

Also Published As

Publication number Publication date
US20200106456A1 (en) 2020-04-02
US10778244B2 (en) 2020-09-15
TW202013901A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
US9219495B2 (en) Sigma-delta analog-to-digital converter
CN1956341B (zh) 连续时间delta-sigma调制器的背景校正电路和方法
JP2960279B2 (ja) 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器
US9843337B1 (en) Background flash offset calibration in continuous-time delta-sigma ADCS
US8228221B2 (en) Method and apparatus for calibrating sigma-delta modulator
US20180212616A1 (en) A/d converter
US9912144B2 (en) Embedded overload protection in delta-sigma analog-to-digital converters
US9148168B2 (en) System and method of improving stability of continuous-time delta-sigma modulators
TWI674768B (zh) 三角積分調變器的校正方法與校正電路
CN109889203B (zh) 半导体器件及其操作方法
CN104104387A (zh) 一种提高模数转换器动态范围的装置和方法
CN110971237B (zh) 三角积分调变器的校正方法与校正电路
TWI685207B (zh) 三角積分調變器的校正方法與校正電路
JP2005318582A (ja) パイプラインａｄｃ較正方法およびその装置
CN111010188B (zh) 一种连续时间sigma-delta模数转换器的电阻电容校准电路
US9246509B1 (en) Methods and apparatus for offline mismatch removal in sigma delta analog-to-digital converters
CN111106835B (zh) 三角积分调变器的校正方法与校正电路
JP6542185B2 (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
JPS6298918A (ja) アナログ・ディジタル変換器のデルタ・シグマ変調回路
US10742230B2 (en) Correction method and correction circuit for sigma-delta modulator
Qi et al. Multibit Sturdy MASH ΔΣ Modulator with Error-shaped Segmented DACs for Wideband Low-power Applications
KR101531921B1 (ko) 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기
Hu et al. Simultaneous STF and NTF Estimation in CTΔΣ Modulators with ARMA-Model
CN116346137A (zh) 微控制器中的模拟数字转换器电路及其操作方法
TWI587639B (zh) 前饋式三角積分類比轉數位調變器