JP2960279B2 - 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器 - Google Patents
低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器Info
- Publication number
- JP2960279B2 JP2960279B2 JP5107530A JP10753093A JP2960279B2 JP 2960279 B2 JP2960279 B2 JP 2960279B2 JP 5107530 A JP5107530 A JP 5107530A JP 10753093 A JP10753093 A JP 10753093A JP 2960279 B2 JP2960279 B2 JP 2960279B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- signal
- threshold voltage
- value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013139 quantization Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 24
- 230000010354 integration Effects 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000007493 shaping process Methods 0.000 claims description 9
- 238000005457 optimization Methods 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims 2
- 238000005070 sampling Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
Description
【０００１】
【産業上の利用分野】本発明は一般的にアナログ−デジ
タルコンバータに関し、さらに詳細にはアナログ−デジ
タルコンバータのデルタ−シグマ変調器の熱雑音特性の
改善に関する。
タルコンバータに関し、さらに詳細にはアナログ−デジ
タルコンバータのデルタ−シグマ変調器の熱雑音特性の
改善に関する。
【０００２】
【従来の技術】アナログ−デジタルコンバータの雑音特
性は、部分的にアナログ変調器の雑音特性によって決ま
る。デルタ−シグマ・アナログ変調器の場合、この雑音
には２つの種類、即ち量子化雑音と熱雑音があるが、こ
れは変調器のアーキテクチャ、フィルタ機能等の関数で
ある。この違いはマルチビット変調器とシングルビット
変調器の間の雑音の差に端的に表われる。マルチビット
デルタ−シグマ変調器は変調器のＤＡＣ部分における分
解能を増加できるため量子化雑音特性において多少の優
れている。フィードバックＤＡＣに１ビットの分解能を
余分に加えると量子化雑音が６ｄＢだけ減少する。デル
タ−シグマ変調器は関心のある周波数帯域内の量子化雑
音を最小限に抑えるように設計することが多い。量子化
雑音を最小限に抑えるこの設計は、後続のデルタルフィ
ルタが関心のある周波数帯域外側の量子化雑音を除去す
ることを予想している。
性は、部分的にアナログ変調器の雑音特性によって決ま
る。デルタ−シグマ・アナログ変調器の場合、この雑音
には２つの種類、即ち量子化雑音と熱雑音があるが、こ
れは変調器のアーキテクチャ、フィルタ機能等の関数で
ある。この違いはマルチビット変調器とシングルビット
変調器の間の雑音の差に端的に表われる。マルチビット
デルタ−シグマ変調器は変調器のＤＡＣ部分における分
解能を増加できるため量子化雑音特性において多少の優
れている。フィードバックＤＡＣに１ビットの分解能を
余分に加えると量子化雑音が６ｄＢだけ減少する。デル
タ−シグマ変調器は関心のある周波数帯域内の量子化雑
音を最小限に抑えるように設計することが多い。量子化
雑音を最小限に抑えるこの設計は、後続のデルタルフィ
ルタが関心のある周波数帯域外側の量子化雑音を除去す
ることを予想している。
【０００３】デルタ−シグマ変調器の次数により関心の
ある周波数帯域に表われる量子化雑音の量が決まる。次
数Ｌの変調器はサンプリング周波数を２倍にする度に信
号対雑音比を（６Ｌ＋３）ｄＢだけ改善する。この理由
により、変調器の次数の増加は、ＤＡＣ部分の分解能を
増加させるよりさらに効率的なデルタ−シグマ変調器ダ
イナミックレンジ改善方法であると認識されている。
ある周波数帯域に表われる量子化雑音の量が決まる。次
数Ｌの変調器はサンプリング周波数を２倍にする度に信
号対雑音比を（６Ｌ＋３）ｄＢだけ改善する。この理由
により、変調器の次数の増加は、ＤＡＣ部分の分解能を
増加させるよりさらに効率的なデルタ−シグマ変調器ダ
イナミックレンジ改善方法であると認識されている。
【０００４】マルチビットデルタ−シグマ変調器の使用
に付随する固有の制約の１つは、出力レベルが３以上の
ＤＡＣでは非理想特性を補正する必要があることであ
る。これらの非理想特性の補正については、Catalepe e
t al., "Digitally CorrectedMulti-Bit Sigma-Delta D
ata Converters", IEEE Proceedings ISCAS '89, May19
89 及びCarley, "A Noise-Shaping Coder Topology for
15+ Bit Converters", IEEE J. Solid-State Circuit
s, SC-24, April 1989に論じられている。
に付随する固有の制約の１つは、出力レベルが３以上の
ＤＡＣでは非理想特性を補正する必要があることであ
る。これらの非理想特性の補正については、Catalepe e
t al., "Digitally CorrectedMulti-Bit Sigma-Delta D
ata Converters", IEEE Proceedings ISCAS '89, May19
89 及びCarley, "A Noise-Shaping Coder Topology for
15+ Bit Converters", IEEE J. Solid-State Circuit
s, SC-24, April 1989に論じられている。
【０００５】デルタ−シグマ・アナログ−デジタルコン
バータの分野において研究者が解決しようとしている主
要な問題には、帯域内量子化雑音の減少及び安定な変調
器の製作がある。実用的なデルタ−シグマ変調器の大部
分は、通常、関心のある周波数帯域内で比較的小さい量
子化雑音を有するが、それは普通、スイッチト・キャパ
シタ積分器よりなるコンバータ入力の熱雑音源がそれら
の雑音の大きな部分を占めるからである。スイッチトキ
ャパシタ積分器の雑音限界については、Hauser, M.W. a
nd Brodersen, R.W., "Circuit and Technology Consid
erations for MOS Delta-Sigma A/D Converters", IEEE
Proceedings ISCAS '86, May 1986, pp. 1310-1315に
論じられている。
バータの分野において研究者が解決しようとしている主
要な問題には、帯域内量子化雑音の減少及び安定な変調
器の製作がある。実用的なデルタ−シグマ変調器の大部
分は、通常、関心のある周波数帯域内で比較的小さい量
子化雑音を有するが、それは普通、スイッチト・キャパ
シタ積分器よりなるコンバータ入力の熱雑音源がそれら
の雑音の大きな部分を占めるからである。スイッチトキ
ャパシタ積分器の雑音限界については、Hauser, M.W. a
nd Brodersen, R.W., "Circuit and Technology Consid
erations for MOS Delta-Sigma A/D Converters", IEEE
Proceedings ISCAS '86, May 1986, pp. 1310-1315に
論じられている。
【０００６】２レベル出力を有する従来型デルタ−シグ
マコンバータでは、フィードバックＤＡＣはキャパシタ
Ｃ １ と適当なスイッチよりなる。コンバータの最適な平
均二乗等価入力雑音電流は下記の式で与えられる。
マコンバータでは、フィードバックＤＡＣはキャパシタ
Ｃ １ と適当なスイッチよりなる。コンバータの最適な平
均二乗等価入力雑音電流は下記の式で与えられる。
【０００７】
【数１】ｉ２ ＥＱ はＣ １ の値と共に線形的に増加するこ
とに注意されたい。ここでｆ ｓ は変調器サンプリング周
波数、ｆ Ｂ は関心のある帯域幅、ｋはボルツマン定数、
Ｔは絶対温度である。
とに注意されたい。ここでｆ ｓ は変調器サンプリング周
波数、ｆ Ｂ は関心のある帯域幅、ｋはボルツマン定数、
Ｔは絶対温度である。
【０００８】３レベルＤＡＣを用いるマルチレベルデル
タ−シグマ変調器の１つのタイプが、Ｐａｕｌｏｓ，”
Ｉｍｐｒｏｖｅｄ Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ
Ｒａｔｉｏ Ｕｓｉｎｇ Ｔｒｉ−Ｌｅｖｅｌ Ｄｅｌ
ｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｉｏｎ”，ＩＥＥＥ
Ｐｒｏｃｅｅｄｉｎｇｓ ＩＳＣＡＳ´８７，Ｍａｙ
１９８７，ｐｐ．４６３−４６６に記載されている。
この型の構成では、サンプリング周期の大きな部分にお
いて入力ノードに電荷が送られないように空（”ｄｏ
ｎｏｔｈｉｎｇ”）状態が与えられる。この空状態によ
り量子化雑音が低下すると共に熱雑音についても幾つか
の利点が得られる。この理由はＣ １ がスイッチングされ
るとき雑音だけが変調器に加えられるからである。βが
この空状態が発生する確率を表わすとすると、等価入力
雑音電流は下記の式で与えられる：
タ−シグマ変調器の１つのタイプが、Ｐａｕｌｏｓ，”
Ｉｍｐｒｏｖｅｄ Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ
Ｒａｔｉｏ Ｕｓｉｎｇ Ｔｒｉ−Ｌｅｖｅｌ Ｄｅｌ
ｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｉｏｎ”，ＩＥＥＥ
Ｐｒｏｃｅｅｄｉｎｇｓ ＩＳＣＡＳ´８７，Ｍａｙ
１９８７，ｐｐ．４６３−４６６に記載されている。
この型の構成では、サンプリング周期の大きな部分にお
いて入力ノードに電荷が送られないように空（”ｄｏ
ｎｏｔｈｉｎｇ”）状態が与えられる。この空状態によ
り量子化雑音が低下すると共に熱雑音についても幾つか
の利点が得られる。この理由はＣ １ がスイッチングされ
るとき雑音だけが変調器に加えられるからである。βが
この空状態が発生する確率を表わすとすると、等価入力
雑音電流は下記の式で与えられる：
【数２】従って、３レベルのシステムは２レベルのシス
テムと比べるとその時間の一部についてＣ１の実効値を
減少させることが分かる。
テムと比べるとその時間の一部についてＣ１の実効値を
減少させることが分かる。
【０００９】ｋＴＣ １ 雑音は正しく設計されたデルタ−
シグマコンバータにおける主要な熱雑音源である。しか
しながら、高次のデルタ−シグマ変調器の性能特性に影
響を与える可能性のある他の多数の熱雑音源があること
を理解されたい。
シグマコンバータにおける主要な熱雑音源である。しか
しながら、高次のデルタ−シグマ変調器の性能特性に影
響を与える可能性のある他の多数の熱雑音源があること
を理解されたい。
【００１０】デルタ−シグマ変調器のループフィルタの
パラメータを一旦選択すると、３レベルシステムの量子
化器の基準電圧の値を帯域内量子化雑音を最適化するよ
う選択する。これにより雑音特性が向上するが、高次の
デルタ−シグマ変調器における雑音の問題の大きな部分
を占める傾向のある熱雑音の問題を直接解決しようとす
るものではない。従って、フィードバック・パスにマル
チレベルＤＡＣを用いるマルチレベルデルタ−シグマ変
調器の熱雑音の問題に注目する必要がある。
パラメータを一旦選択すると、３レベルシステムの量子
化器の基準電圧の値を帯域内量子化雑音を最適化するよ
う選択する。これにより雑音特性が向上するが、高次の
デルタ−シグマ変調器における雑音の問題の大きな部分
を占める傾向のある熱雑音の問題を直接解決しようとす
るものではない。従って、フィードバック・パスにマル
チレベルＤＡＣを用いるマルチレベルデルタ−シグマ変
調器の熱雑音の問題に注目する必要がある。
【００１１】
【発明が解決しようとする課題】本発明はデルタ−シグ
マ変調器の熱雑音を減少する方法に向けられている。デ
ルタ−シグマ変調器は、入力電圧とフィードバックＤＡ
Ｃ信号との間の差を処理してフィルタリング済み電圧を
与えるループフィルタを含む。このループフィルタの出
力はｍ−１個の量子化器しきい値電圧を有するｍレベル
量子化器に入力される。量子化器の出力はアナログ−デ
ジタルコンバータのフィルタリング済み出力を発生させ
るためデジタルフィルタへ入力される。量子化器の出力
はまたｍレベルＤＡＣへ入力され、このＤＡＣの出力が
フィードバックＤＡＣ信号を与える。デルタ−シグマ変
調器全体の信号対熱雑音比は量子化器しきい値電圧の関
数である。デルタ−シグマ変調器の熱雑音特性は、最適
の信号対熱雑音比を与える量子化器しきい値電圧の値を
選択することによって最適化する。これらの電圧はｍレ
ベル量子化器のしきい値電圧入力へ入力される。
マ変調器の熱雑音を減少する方法に向けられている。デ
ルタ−シグマ変調器は、入力電圧とフィードバックＤＡ
Ｃ信号との間の差を処理してフィルタリング済み電圧を
与えるループフィルタを含む。このループフィルタの出
力はｍ−１個の量子化器しきい値電圧を有するｍレベル
量子化器に入力される。量子化器の出力はアナログ−デ
ジタルコンバータのフィルタリング済み出力を発生させ
るためデジタルフィルタへ入力される。量子化器の出力
はまたｍレベルＤＡＣへ入力され、このＤＡＣの出力が
フィードバックＤＡＣ信号を与える。デルタ−シグマ変
調器全体の信号対熱雑音比は量子化器しきい値電圧の関
数である。デルタ−シグマ変調器の熱雑音特性は、最適
の信号対熱雑音比を与える量子化器しきい値電圧の値を
選択することによって最適化する。これらの電圧はｍレ
ベル量子化器のしきい値電圧入力へ入力される。
【００１２】本発明の別の特徴として、ｍは３に等し
く、量子化器は共通入力がループフィルタの出力に接続
され、もう１つの入力が第１及び第２の量子化器しきい
値電圧にそれぞれ接続された２つのコンパレータよりな
る。これらのコンパレータは３つの状態を有する２ビッ
トデジタル出力を発生する。３つの状態とは、フィルタ
リング済み電圧が第１しきい値電圧より高い第１の状
態、フィルタリング済み電圧が第２しきい値電圧よりも
低い第２の状態、フィルタリング済み電圧が第１と第２
のしきい値電圧間にある第３の状態である。ｍレベルＤ
ＡＣは３つの状態、即ち正電荷状態、負電荷状態及びル
ープフィルタへ電荷が付加されない空状態を有する３レ
ベルＤＡＣよりなる。
く、量子化器は共通入力がループフィルタの出力に接続
され、もう１つの入力が第１及び第２の量子化器しきい
値電圧にそれぞれ接続された２つのコンパレータよりな
る。これらのコンパレータは３つの状態を有する２ビッ
トデジタル出力を発生する。３つの状態とは、フィルタ
リング済み電圧が第１しきい値電圧より高い第１の状
態、フィルタリング済み電圧が第２しきい値電圧よりも
低い第２の状態、フィルタリング済み電圧が第１と第２
のしきい値電圧間にある第３の状態である。ｍレベルＤ
ＡＣは３つの状態、即ち正電荷状態、負電荷状態及びル
ープフィルタへ電荷が付加されない空状態を有する３レ
ベルＤＡＣよりなる。
【００１３】本発明のさらに別の特徴として、デルタ−
シグマ変調器は量子化器しきい値電圧の関数である信号
対量子化雑音比を有する。この信号対量子化雑音比は量
子化器しきい値電圧の少なくとも１つの値について最適
値を有し、信号対熱雑音比の最適値は量子化器しきい値
電圧の異なる値で得られる。
シグマ変調器は量子化器しきい値電圧の関数である信号
対量子化雑音比を有する。この信号対量子化雑音比は量
子化器しきい値電圧の少なくとも１つの値について最適
値を有し、信号対熱雑音比の最適値は量子化器しきい値
電圧の異なる値で得られる。
【００１４】本発明のさらに別の特徴として、デルタ−
シグマ変調器の最適熱雑音特性は信号対熱雑音比の応答
が実質的に最大となるように量子化器しきい値電圧を選
択することによって決まる。
シグマ変調器の最適熱雑音特性は信号対熱雑音比の応答
が実質的に最大となるように量子化器しきい値電圧を選
択することによって決まる。
【００１５】以下、添付図面を参照して本発明を実施例
につき詳細に説明する。
につき詳細に説明する。
【００１６】
【実施例】図１はｍレベルデルタ−シグマ変調器を組み
込んだアナログ−デジタルコンバータのブロック図を示
す。デルタ−シグマ変調器は正及び負の入力を有する入
力積分段１０より成り、正の入力はグラウンドへ、負の
入力は加算ノード１２へ接続されている。積分段１０の
入力ノードと出力の間にはフィードバックキャパシタ１
４が接続されている。電流源１６がアナログーデジタル
コンバータへ入力を与える。しかしながら、入力スイッ
チトキャパシタを利用すると電圧入力を与えることも可
能である。積分段１０の出力は雑音成型回路１８の入力
に接続されるが、この雑音成形回路は後述するように複
数の積分器より成るのが普通である。雑音成形回路１８
は伝達関数Ｈ´（ｚ）を有する。雑音成形回路１８の出
力は（ｍ−１）個のしきい値を内蔵するアナログーデジ
タルコンバータ（ＡＤＣ）２０の入力に接続されてい
る。この内臓型ＡＤＣ２０の出力はｍレベルの出力であ
り、これは帯域外量子化雑音をフィルタリングするデジ
タルフィルタ２２へ入力される。これによりデジタル出
力が得られる。このデジタルフィルタ２２は通常、有限
長インパルス応答（ＦＩＲ）フィルタである。
込んだアナログ−デジタルコンバータのブロック図を示
す。デルタ−シグマ変調器は正及び負の入力を有する入
力積分段１０より成り、正の入力はグラウンドへ、負の
入力は加算ノード１２へ接続されている。積分段１０の
入力ノードと出力の間にはフィードバックキャパシタ１
４が接続されている。電流源１６がアナログーデジタル
コンバータへ入力を与える。しかしながら、入力スイッ
チトキャパシタを利用すると電圧入力を与えることも可
能である。積分段１０の出力は雑音成型回路１８の入力
に接続されるが、この雑音成形回路は後述するように複
数の積分器より成るのが普通である。雑音成形回路１８
は伝達関数Ｈ´（ｚ）を有する。雑音成形回路１８の出
力は（ｍ−１）個のしきい値を内蔵するアナログーデジ
タルコンバータ（ＡＤＣ）２０の入力に接続されてい
る。この内臓型ＡＤＣ２０の出力はｍレベルの出力であ
り、これは帯域外量子化雑音をフィルタリングするデジ
タルフィルタ２２へ入力される。これによりデジタル出
力が得られる。このデジタルフィルタ２２は通常、有限
長インパルス応答（ＦＩＲ）フィルタである。
【００１７】内臓型（ＡＤＣ）２０の出力はまたｍレベ
ルデジタル−アナログコンバータ（ＤＡＣ）２４の制御
入力に接続される。このｍレベルＤＡＣ２４は３つのレ
ベル、即ち＋１、０、−１を与え、０レベルは空(do no
thing)レベルである。ｍレベルＤＡＣ２４は複数の出力
電圧を有し、これにより新しい空出力を含む種々のフィ
ードバックレベルが画定される。
ルデジタル−アナログコンバータ（ＤＡＣ）２４の制御
入力に接続される。このｍレベルＤＡＣ２４は３つのレ
ベル、即ち＋１、０、−１を与え、０レベルは空(do no
thing)レベルである。ｍレベルＤＡＣ２４は複数の出力
電圧を有し、これにより新しい空出力を含む種々のフィ
ードバックレベルが画定される。
【００１８】図２は、３つの状態を与える２ビット出力
を示すデルタ−シグマ変調器のさらに詳細なブロック図
である。この内臓型ＡＤＣ２０は２つのコンパレータ、
即ちコンパレータ２６、２８より成る。コンパレータ２
６の正の入力はしきい値電圧Ｖ １ へ、負の入力は雑音成
形回路１８の出力に接続されている。コンパレータ２８
の正の入力は雑音成形回路１８の出力に、またその負の
入力はしきい値電圧Ｖ２に接続されている。２つのコン
パレータ２６、２８の出力は２ビット出力を形成し、こ
れがデジタルフィルタ２２とＤＡＣ２４へ入力される。
従って、雑音成形回路１８の出力の電圧ＶＡがＶ１より
も小さいがＶ２よりも大きい場合、その出力状態は「１
１」であり、ＶＡがＶ１よりも大きいときの出力状態は
「０１」さらにＶＡがＶ２よりも小さいときは「１０」
である。これにより３つの別個の状態が与えられる。し
かしながら、空状態は出力が「１１」である第１の状態
である。
を示すデルタ−シグマ変調器のさらに詳細なブロック図
である。この内臓型ＡＤＣ２０は２つのコンパレータ、
即ちコンパレータ２６、２８より成る。コンパレータ２
６の正の入力はしきい値電圧Ｖ １ へ、負の入力は雑音成
形回路１８の出力に接続されている。コンパレータ２８
の正の入力は雑音成形回路１８の出力に、またその負の
入力はしきい値電圧Ｖ２に接続されている。２つのコン
パレータ２６、２８の出力は２ビット出力を形成し、こ
れがデジタルフィルタ２２とＤＡＣ２４へ入力される。
従って、雑音成形回路１８の出力の電圧ＶＡがＶ１より
も小さいがＶ２よりも大きい場合、その出力状態は「１
１」であり、ＶＡがＶ１よりも大きいときの出力状態は
「０１」さらにＶＡがＶ２よりも小さいときは「１０」
である。これにより３つの別個の状態が与えられる。し
かしながら、空状態は出力が「１１」である第１の状態
である。
【００１９】ＤＡＣ２４はスイッチトキャパシタ３０よ
り成り、一方の端子はグラウンドまたは入力ノード１２
と接続可能なスイッチ３２のワイパーアームに接続され
ている。キャパシタ３０のもう一方のプレートは基準電
圧−Ｖ Ｒ と＋Ｖ Ｒ との間をスイッチングするスイッチ３
４のワイパーアームに接続されている。これらのスイッ
チは、スイッチ３２が全サンプリング周期の間グラウン
ドに接続されているときは必ず空状態が存在するように
制御される。＋１状態は、サンプリング周期の第１の相
においてスイッチ３４が基準電圧−Ｖ Ｒ に接続しスイッ
チ３２がグラウンドに接続されてキャパシタ３０が充電
状態にあるときは必ず存在する。これらのスイッチ３２
及び３４は共にサンプリング周期の第２の相でスイッチ
ングされる。−１状態では、キャパシタはサンプリング
周期の第１の相においてスイッチ３２をグラウンドへ、
またスイッチ３４を＋Ｖ Ｒ に接続することによって充電
される。次いで、スイッチ３２、３４はサンプリング周
期の第２の相においてスイッチングされる。
り成り、一方の端子はグラウンドまたは入力ノード１２
と接続可能なスイッチ３２のワイパーアームに接続され
ている。キャパシタ３０のもう一方のプレートは基準電
圧−Ｖ Ｒ と＋Ｖ Ｒ との間をスイッチングするスイッチ３
４のワイパーアームに接続されている。これらのスイッ
チは、スイッチ３２が全サンプリング周期の間グラウン
ドに接続されているときは必ず空状態が存在するように
制御される。＋１状態は、サンプリング周期の第１の相
においてスイッチ３４が基準電圧−Ｖ Ｒ に接続しスイッ
チ３２がグラウンドに接続されてキャパシタ３０が充電
状態にあるときは必ず存在する。これらのスイッチ３２
及び３４は共にサンプリング周期の第２の相でスイッチ
ングされる。−１状態では、キャパシタはサンプリング
周期の第１の相においてスイッチ３２をグラウンドへ、
またスイッチ３４を＋Ｖ Ｒ に接続することによって充電
される。次いで、スイッチ３２、３４はサンプリング周
期の第２の相においてスイッチングされる。
【００２０】図３は、図２のデルタ−シグマ変調器のさ
らに詳細なブロック図であり、雑音成形回路１８を示
す。入力信号は加算接続点３８の正の入力へ送られ、そ
の出力は第１段の積分器４０に入力される。第１段の積
分器４０は図２の積分器１０に対応する。積分器４０の
利得係数は１である。積分器４４の出力は積分器４６の
入力へ接続され、この積分器４６は１／５の利得係数を
有する。第３段の積分器４６の出力は加算接続点４８の
正の入力へ入力される。加算出力点４８の出力は利得係
数１／５を有する第４段の積分器５０へ入力される。第
４段の積分器５０の出力は第５段の積分器５２へ入力さ
れる。この第５段の積分器５２の利得係数は１／５であ
る。
らに詳細なブロック図であり、雑音成形回路１８を示
す。入力信号は加算接続点３８の正の入力へ送られ、そ
の出力は第１段の積分器４０に入力される。第１段の積
分器４０は図２の積分器１０に対応する。積分器４０の
利得係数は１である。積分器４４の出力は積分器４６の
入力へ接続され、この積分器４６は１／５の利得係数を
有する。第３段の積分器４６の出力は加算接続点４８の
正の入力へ入力される。加算出力点４８の出力は利得係
数１／５を有する第４段の積分器５０へ入力される。第
４段の積分器５０の出力は第５段の積分器５２へ入力さ
れる。この第５段の積分器５２の利得係数は１／５であ
る。
【００２１】第３段の積分器４６と加算接続点４２の負
の入力との間にはフィードバックパスが設けられてい
る。このフィードバックパスは０．０１１５のフィード
バック係数を有し、これをブロック５４で示す。第５段
の積分器５２の出力と加算接続点４８の負の入力との間
には別のフィードバックパスが設けられている。このフ
ィードバックパスはフィードバック係数のブロック５６
で示すように０．０２０のフィードバック係数を有す
る。各積分段４０、４４、４６、５０、５２の出力とそ
れが入力される加算接続点５８の間にはフィードフォワ
ードパスが設けられている。第１の積分段４０の出力と
加算接続点５８との間のフィードフォワードパスはフィ
ードフォワード係数ブロック６０で示すように０．９５
のフィードフォワード係数を有する。第２の積分段４４
の出力と加算接続点５８との間のフィードフォワードパ
スはブロック６２で示すように０．４５のフィードフォ
ワード係数を有する。第３の積分段４６の出力と加算接
続点５８との間のフィードフォワードパスはブロック６
４で示すように０．６０のフィードフォワード係数を有
する。第４の積分段５０の出力と加算接続点５８との間
のフィードフォワードパスはブロック６６で示すように
０．４５のフィードフォワード係数を有する。第５段の
積分器５２の出力と加算接続点５８との間のフィードフ
ォワードパスはブロック６８で示すように０．１５のフ
ィードフォワード係数を有する。
の入力との間にはフィードバックパスが設けられてい
る。このフィードバックパスは０．０１１５のフィード
バック係数を有し、これをブロック５４で示す。第５段
の積分器５２の出力と加算接続点４８の負の入力との間
には別のフィードバックパスが設けられている。このフ
ィードバックパスはフィードバック係数のブロック５６
で示すように０．０２０のフィードバック係数を有す
る。各積分段４０、４４、４６、５０、５２の出力とそ
れが入力される加算接続点５８の間にはフィードフォワ
ードパスが設けられている。第１の積分段４０の出力と
加算接続点５８との間のフィードフォワードパスはフィ
ードフォワード係数ブロック６０で示すように０．９５
のフィードフォワード係数を有する。第２の積分段４４
の出力と加算接続点５８との間のフィードフォワードパ
スはブロック６２で示すように０．４５のフィードフォ
ワード係数を有する。第３の積分段４６の出力と加算接
続点５８との間のフィードフォワードパスはブロック６
４で示すように０．６０のフィードフォワード係数を有
する。第４の積分段５０の出力と加算接続点５８との間
のフィードフォワードパスはブロック６６で示すように
０．４５のフィードフォワード係数を有する。第５段の
積分器５２の出力と加算接続点５８との間のフィードフ
ォワードパスはブロック６８で示すように０．１５のフ
ィードフォワード係数を有する。
【００２２】加算接続点５８の出力は３レベル量子化器
へ入力されるが、この量子化器は出力が３レベルＤＡＣ
７０に接続された２つのコンパレータ２６、２８よりな
る。３レベルＤＡＣ７０は通常、図２に示したスイッチ
トキャパシタ３０よりなる。３レベルＤＡＣ７０の出力
は加算接続点３８の負の入力へ出力される。
へ入力されるが、この量子化器は出力が３レベルＤＡＣ
７０に接続された２つのコンパレータ２６、２８よりな
る。３レベルＤＡＣ７０は通常、図２に示したスイッチ
トキャパシタ３０よりなる。３レベルＤＡＣ７０の出力
は加算接続点３８の負の入力へ出力される。
【００２３】図３の回路は、−１及び＋１の規準化ＤＡ
Ｃフィードバックレベルとさらに第３の空レベルを有す
るように作動可能である。デルタ−シグマ変調器へアナ
ログフルスケール入力レンジは＋１と−１との間に規準
化されている。これらの規準化入力及びフィードバック
レベルは後述するシュミレーションにおいて用いられ
る。
Ｃフィードバックレベルとさらに第３の空レベルを有す
るように作動可能である。デルタ−シグマ変調器へアナ
ログフルスケール入力レンジは＋１と−１との間に規準
化されている。これらの規準化入力及びフィードバック
レベルは後述するシュミレーションにおいて用いられ
る。
【００２４】図４は、フィードフォワード係数、フィー
ドバック係数及び積分器の利得係数を用いる図３の構成
のシュミレーションを示し、このシュミレーションは２
つの曲線、即ちｘ軸上の量子化器しきい値電圧に対する
信号対量子化雑音比（ＳＱＮＲ）を表わす第１の曲線７
２と、この量子化器しきい値電圧の関数である信号対熱
雑音比を表わす第２の曲線７４とを表わす。量子化雑音
は比較的重要でないため、以下において信号対熱雑音比
（ＳＴＮＲ）と呼ぶ。量子化器しきい値電圧は０から
０．６０の間で変化する。ＳＱＮＲ曲線７２は量子化器
しきい値電圧がほぼ０．３０ボルトの辺りで最適であ
り、この量子化器しきい値電圧の大きさは３レベル量子
化器に用いられる正及び負のしきい値電圧に対して等し
い。これとは対照的にＳＴＮＲ曲線７４は量子化器しき
い値電圧がほぼ０．５２において最適の信号対雑音比を
有する。ＳＱＮＲが最適となる量子化器しきい値電圧
０．３０とＳＴＮＲが最適となる量子化器しきい値電圧
の０．５２との間のＳＴＮＲの差はほぼ５．０ｄＢであ
る。従って、量子化器しきい値電圧を最適のＳＱＮＲが
得られるように選択すると、ＳＴＮＲが劣化することが
分かる。勿論、これはどちらが優勢な雑音源であるかに
よる。
ドバック係数及び積分器の利得係数を用いる図３の構成
のシュミレーションを示し、このシュミレーションは２
つの曲線、即ちｘ軸上の量子化器しきい値電圧に対する
信号対量子化雑音比（ＳＱＮＲ）を表わす第１の曲線７
２と、この量子化器しきい値電圧の関数である信号対熱
雑音比を表わす第２の曲線７４とを表わす。量子化雑音
は比較的重要でないため、以下において信号対熱雑音比
（ＳＴＮＲ）と呼ぶ。量子化器しきい値電圧は０から
０．６０の間で変化する。ＳＱＮＲ曲線７２は量子化器
しきい値電圧がほぼ０．３０ボルトの辺りで最適であ
り、この量子化器しきい値電圧の大きさは３レベル量子
化器に用いられる正及び負のしきい値電圧に対して等し
い。これとは対照的にＳＴＮＲ曲線７４は量子化器しき
い値電圧がほぼ０．５２において最適の信号対雑音比を
有する。ＳＱＮＲが最適となる量子化器しきい値電圧
０．３０とＳＴＮＲが最適となる量子化器しきい値電圧
の０．５２との間のＳＴＮＲの差はほぼ５．０ｄＢであ
る。従って、量子化器しきい値電圧を最適のＳＱＮＲが
得られるように選択すると、ＳＴＮＲが劣化することが
分かる。勿論、これはどちらが優勢な雑音源であるかに
よる。
【００２５】高分解能アナログーデジタルコンバータで
は、この量子化雑音は比較的低いものである。ＳＴＮＲ
が５．０ｄＢ増加することによって得られる改善はこれ
らのタイプのアナログーデジタルコンバータにとっては
重要な改善といえる。量子化器しきい値電圧を熱雑音に
つき最適化した場合、ＳＱＮＲの劣化はほぼ８．０ｄＢ
である。しかしながら、８．０ｄＢのＳＱＮＲの劣化は
絶対量子化雑音レベルが絶対熱雑音レベルよりも十分に
低いものであれば気付くことができない。従って、量子
化しきい値電圧を量子化雑音でなくて熱雑音につき最適
化すると高分解能アナログーデジタルコンバータの雑音
特性が顕著に改善される。従来技術では量子化雑音の最
適化が論じられているが熱雑音の最適化については教示
がない。従って、量子化器しきい値電圧の関数としての
雑音特性の最適化を熱雑音に関して行うにあたり量子化
雑音の最適化とは異なる量子化器しきい値電圧を選択す
る場合、この量子化器しきい値電圧は従来技術において
教示されていたものとは異なる点で最適化できる。
は、この量子化雑音は比較的低いものである。ＳＴＮＲ
が５．０ｄＢ増加することによって得られる改善はこれ
らのタイプのアナログーデジタルコンバータにとっては
重要な改善といえる。量子化器しきい値電圧を熱雑音に
つき最適化した場合、ＳＱＮＲの劣化はほぼ８．０ｄＢ
である。しかしながら、８．０ｄＢのＳＱＮＲの劣化は
絶対量子化雑音レベルが絶対熱雑音レベルよりも十分に
低いものであれば気付くことができない。従って、量子
化しきい値電圧を量子化雑音でなくて熱雑音につき最適
化すると高分解能アナログーデジタルコンバータの雑音
特性が顕著に改善される。従来技術では量子化雑音の最
適化が論じられているが熱雑音の最適化については教示
がない。従って、量子化器しきい値電圧の関数としての
雑音特性の最適化を熱雑音に関して行うにあたり量子化
雑音の最適化とは異なる量子化器しきい値電圧を選択す
る場合、この量子化器しきい値電圧は従来技術において
教示されていたものとは異なる点で最適化できる。
【００２６】本発明の最適化の手順は、第１のステップ
としてデルタ−シグマ変調器の雑音応答を熱雑音に関し
てシュミレーションする。ＳＴＮＲ曲線７４はＳＱＮＲ
のピークよりも比較的高い量子化器しきい値電圧でピー
クをもつのが普通である。しかしながら、ＳＴＮＲのピ
ークの後、デルタ−シグマ変調器は不安定な状態とな
る。図４の曲線７４は、この不安定な領域は０．６０乃
至０．６１のあたりで始まる。量子化器しきい値電圧が
０．５０乃至０．５４であれば比較的最適の熱雑音特性
が得られる。図３の構成について図４に示した曲線のシ
ュミレーションした応答を発生させるプログラムを付録
Ａに示すが、これは比較的簡単なプログラムであり、フ
ィードフォワード係数、フィードバック係数及び積分器
の利得係数が与えられると、当業者であれば熱雑音源を
加えた任意のデルタ−シグマ変調器の熱雑音応答を容易
にシュミレーションできる。
としてデルタ−シグマ変調器の雑音応答を熱雑音に関し
てシュミレーションする。ＳＴＮＲ曲線７４はＳＱＮＲ
のピークよりも比較的高い量子化器しきい値電圧でピー
クをもつのが普通である。しかしながら、ＳＴＮＲのピ
ークの後、デルタ−シグマ変調器は不安定な状態とな
る。図４の曲線７４は、この不安定な領域は０．６０乃
至０．６１のあたりで始まる。量子化器しきい値電圧が
０．５０乃至０．５４であれば比較的最適の熱雑音特性
が得られる。図３の構成について図４に示した曲線のシ
ュミレーションした応答を発生させるプログラムを付録
Ａに示すが、これは比較的簡単なプログラムであり、フ
ィードフォワード係数、フィードバック係数及び積分器
の利得係数が与えられると、当業者であれば熱雑音源を
加えた任意のデルタ−シグマ変調器の熱雑音応答を容易
にシュミレーションできる。
【００２７】コンパレータを用いる内蔵型ＡＤＣ２０に
ついて説明したが、マルチステップのフラッシュ型ＡＤ
Ｃのような他のＡＤＣアーキテクチュアにより実現する
ことも可能である。かかる他のアーキテクチュアでは、
基準電圧が全ての量子化器しきい値電圧を決定する。こ
のしきい値電圧を上述したようにＳＴＮＲについて最適
化することができる。
ついて説明したが、マルチステップのフラッシュ型ＡＤ
Ｃのような他のＡＤＣアーキテクチュアにより実現する
ことも可能である。かかる他のアーキテクチュアでは、
基準電圧が全ての量子化器しきい値電圧を決定する。こ
のしきい値電圧を上述したようにＳＴＮＲについて最適
化することができる。
【００２８】図５は入力レベルの関数としての図３のデ
ルタ−シグマ変調器の雑音特性のプロットであり、入力
レベルは正のフルスケールから負のフルスケールまで変
化し、相対雑音特性がｙ軸にプロットされている。この
プロットは量子化器しきい値電圧を熱雑音について最適
化した状態を表わす。これとは対照的に、図６は量子化
器しきい値電圧をほぼ、０．３０にセットした同様なプ
ロットを示すが、この値は量子化雑音の最適化に必要な
量子化器しきい値電圧である。０．０ボルトにおいて、
雑音特性が図５の熱雑音に対して最適化した曲線と比較
してほぼ４ｄＢ劣化することが分かる。
ルタ−シグマ変調器の雑音特性のプロットであり、入力
レベルは正のフルスケールから負のフルスケールまで変
化し、相対雑音特性がｙ軸にプロットされている。この
プロットは量子化器しきい値電圧を熱雑音について最適
化した状態を表わす。これとは対照的に、図６は量子化
器しきい値電圧をほぼ、０．３０にセットした同様なプ
ロットを示すが、この値は量子化雑音の最適化に必要な
量子化器しきい値電圧である。０．０ボルトにおいて、
雑音特性が図５の熱雑音に対して最適化した曲線と比較
してほぼ４ｄＢ劣化することが分かる。
【００２９】要約すると、ｍレベル量子化器を用いるｍ
レベルデルタ−シグマ変調器の量子化器しきい値をセッ
トする最適化方法について説明した。この最適化方法は
最初にデルタ−シグマ変調器の信号対熱雑音応答をシュ
ミレーションし、次いで最適のＳＴＮＲを与えるように
この雑音特性を最適化する。これはＳＱＮＲを最適化す
る最適化ステップとは対照的である。この量子化器しき
い値電圧をｍレベル量子化器にセットして最適の熱雑音
特性を得る。
レベルデルタ−シグマ変調器の量子化器しきい値をセッ
トする最適化方法について説明した。この最適化方法は
最初にデルタ−シグマ変調器の信号対熱雑音応答をシュ
ミレーションし、次いで最適のＳＴＮＲを与えるように
この雑音特性を最適化する。これはＳＱＮＲを最適化す
る最適化ステップとは対照的である。この量子化器しき
い値電圧をｍレベル量子化器にセットして最適の熱雑音
特性を得る。
【００３０】
【図１】図１は、ｍレベルの出力を有するｍレベルＤＡ
Ｃを用いたアナログーデジタルコンバータのブロック図
である。
Ｃを用いたアナログーデジタルコンバータのブロック図
である。
【図２】図２は、３ビットデルタ−シグマ変調器のブロ
ック図である。
ック図である。
【図３】図３は、５次のアーキテクチュアを用いる３レ
ベルデルタ−シグマ変調器のさらに詳細なブロック図で
ある。
ベルデルタ−シグマ変調器のさらに詳細なブロック図で
ある。
【図４】図４は、量子化器しきい値電圧の関数としての
信号対量子化雑音応答及び信号対熱雑音応答を示す。
信号対量子化雑音応答及び信号対熱雑音応答を示す。
【図５】図５は、量子化器しきい値電圧を熱雑音が最小
となるように最適化したデルタ−シグマ変調器の熱雑音
応答を示す。
となるように最適化したデルタ−シグマ変調器の熱雑音
応答を示す。
【図６】図６は、デルタ−シグマ変調器の最適化されて
いない熱雑音応答を示す。
いない熱雑音応答を示す。
１０ 入力積分段 １２ 加算ノード １３ フィードバックキャパシタ １６ 電流源 １８ 雑音成型回路 ２０ アナログーデジタルコンバータ（ＡＤＣ） ２２ デジタルフィルタ ２４ デジタルーアナログコンバータ（ＤＡＣ） ２６、２８ コンパレータ ３０ スイッチトキャパシタ ３２、３４ スイッチ ３８、４８、５８ 加算接続点 ４０、４４、４６、５０、５２ 積分段 ５４、５６ フィードバックパス ６０、６２、６４、６６、６８ フィードフォワードパ
ス ７０ ３レベルＤＡＣ
ス ７０ ３レベルＤＡＣ
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 3/00 H03M 1/00
Claims (28)
- 【請求項１】 アナログ−デジタルコンバータのための
低雑音デルタ−シグマ変調器であって、 入力信号を受けてその入力信号とフィードバックＤＡＣ
信号の差を処理することによりフィルタリング済み信号
を与えるループフィルタと、 量子化器しきい値電圧を受けるｍ−１個の量子化器しき
い値入力を有し、ループフィルタの出力を受けてｍレベ
ルの量子化値を出力するマルチレベル量子化器と、 量子化器の出力を受けてループフィルタへ入力するため
のフィードバックＤＡＣ信号を出力するｍレベルデジタ
ル−アナログコンバータと、 量子化器しきい値電圧を量子化器へ入力するしきい値電
圧源とより成り、 ループフィルタ、量子化器及びデジタル−アナログコン
バータの信号対熱雑音比は量子化器しきい値電圧の関数
として変化して、量子化器しきい値電圧の少なくとも１
つの値に対して最適値を有し、 前記量子化器しきい値電圧は実質的に最適の信号対熱雑
音比を与える値にセットされていることを特徴とするデ
ルタ−シグマ変調器。 - 【請求項２】 前記ループフィルタは関心のある周波数
帯において量子化雑音を最小限に抑える雑音特性成形応
答を有することを特徴とする請求項１のデルタ−シグマ
変調器。 - 【請求項３】 前記ループフィルタはカスケード接続さ
れた複数の積分段より成り、積分段の所定の出力がその
積分段の所定の入力へ所定のフィードバック係数でフィ
ードバックされ、積分段の所定の出力がフィードフォー
ワードパスに沿って加算接続点へ入力され、各フィード
フォーワードパスが所定のフィードフォーワード係数を
有することを特徴とする請求項１のデルタ−シグマ変調
器。 - 【請求項４】 ｍの値が３に等しいことを特徴とする請
求項１のデルタ−シグマ変調器。 - 【請求項５】 前記マルチレベル量子化器は別々の量子
化器しきい値電圧を受ける量子化器しきい値電圧入力と
ループフィルタの出力に接続された共通の入力とを有す
る第１及び第２のコンパレータより成り、第１及び第２
のコンパレータの出力は、１つの状態がフィルタリング
済みの信号が第１のコンパレータへの量子化器しきい値
電圧入力よりも大きい状態を表わし、第２の状態がフィ
ルタリング済みの信号が第２のコンパレータへの量子化
器しきい値電圧入力よりも小さい状態を表わし、第３の
状態がフィルタリング済みの信号が第１及び第２のコン
パレータへの量子化器しきい値電圧入力の電圧レベルの
間の値を有する状態を表わす３つの状態を持つ２ビット
デジタル出力を構成することを特徴とする請求項４のデ
ルタ−シグマ変調器。 - 【請求項６】 前記デジタル−アナログコンバータは、
一方のプレートが２つの異なる基準電圧の間でスイッチ
ングされ、もう一方のプレートがグラウンド電圧とルー
プフィルタへの入力との間でスイッチングされるスイッ
チトキャパシタ手段より成り、前記スイッチトキャパシ
タ手段は第１及び第２のコンパレータの２ビットデジタ
ル出力により制御されて量子化器の出力の前記第１の状
態に応答して正の電荷をループフィルタの入力へスイッ
チングし、前記第２の状態に応答して負の電荷をループ
フィルタの入力へスイッチングし、また量子化器の前記
第３の状態が出力されるとループフィルタの入力へのス
イッチングを行わないことを特徴とする請求項５のデル
タ−シグマ変調器。 - 【請求項７】 前記デルタ−シグマ変調器は、前記信号
対熱雑音比の最適値に対応する量子化器しきい値電圧と
は異なる少なくとも１つの量子化器しきい値電圧の値で
最適となる信号対量子化雑音比を有することを特徴とす
る請求項１のデルタ−シグマ変調器。 - 【請求項８】 前記信号対熱雑音比の最適値は量子化器
しきい値電圧の関数としてのデルタ−シグマ変調器の熱
雑音応答の導関数が実質的に零であるときに得られ、そ
のレベルが実質的に最適値であることを特徴とする請求
項１のデルタ−シグマ変調器。 - 【請求項９】 アナログ−デジタルコンバータのための
低雑音デルタ−シグマ変調器であって、 入力信号を受けてその入力信号とフィードバックＤＡＣ
信号の差を処理することによりフィルタリング済み信号
を与えるループフィルタと、 量子化器しきい値電圧を受けるｍ−１個の量子化器しき
い値入力を有し、ループフィルタの出力を受けてｍレベ
ルの量子化値を出力するマルチレベル量子化器と、 量子化器の出力を受けてループフィルタへ入力するため
のフィードバックＤＡＣ信号を出力するｍレベルデジタ
ル−アナログコンバータと、 量子化器しきい値電圧を量子化器へ入力するしきい値電
圧源とより成り、 ループフィルタ、量子化器及びデジタル−アナログコン
バータは、量子化器しきい値電圧の関数として変化する
信号対熱雑音比と、量子化器しきい値電圧の関数として
変化して量子化器しきい値電圧の少なくとも１つの値に
対して最適となる信号対量子化雑音比とを有し、 前記量子化器しきい値電圧は、最適の信号対量子化雑音
比に対応する量子化器しきい値電圧の値に対する信号対
熱雑音比より大きい信号対熱雑音比を与える、最適の信
号対量子化雑音比に対応する量子化器しきい値電圧の値
とは実質的に異なる値にセットされていることを特徴と
するデルタ−シグマ変調器。 - 【請求項１０】 前記ループフィルタはカスケード接続
された複数の積分段より成り、積分段の所定の出力がそ
の積分段の所定の入力へ所定のフィードバック係数でフ
ィードバックされ、積分段の所定の出力がフィードフォ
ーワードパスに沿って加算接続点へ入力され、各フィー
ドフォーワードパスが所定のフィードフォーワード係数
を有することを特徴とする請求項９のデルタ−シグマ変
調器。 - 【請求項１１】 ｍの値が３に等しいことを特徴とする
請求項９のデルタ−シグマ変調器。 - 【請求項１２】 前記マルチレベル量子化器は別々の量
子化器しきい値電圧を受ける量子化器しきい値電圧入力
とループフィルタの出力に接続された共通の入力とを有
する第１及び第２のコンパレータより成り、第１及び第
２のコンパレータの出力は、１つの状態がフィルタリン
グ済みの信号が第１のコンパレータへの量子化器しきい
値電圧入力よりも大きい状態を表わし、第２の状態がフ
ィルタリング済みの信号が第２のコンパレータへの量子
化器しきい値電圧入力よりも小さい状態を表わし、第３
の状態がフィルタリング済みの信号が第１及び第２のコ
ンパレータへの量子化器しきい値電圧入力の電圧レベル
の間の値を有する状態を表わす３つの状態を持つ２ビッ
トデジタル出力を構成することを特徴とする請求項１１
のデルタ−シグマ変調器。 - 【請求項１３】 前記デジタル−アナログコンバータ
は、一方のプレートが２つの異なる基準電圧の間でスイ
ッチングされ、もう一方のプレートがグラウンド電圧と
ループフィルタへの入力との間でスイッチングされるス
イッチトキャパシタ手段より成り、前記スイッチトキャ
パシタ手段は第１及び第２のコンパレータの２ビットデ
ジタル出力により制御されて量子化器の出力の前記第１
の状態に応答して正の電荷をループフィルタの入力へス
イッチングし、前記第２の状態に応答して負の電荷をル
ープフィルタの入力へスイッチングし、また量子化器の
前記第３の状態が出力されるとループフィルタの入力へ
のスイッチングを行わないことを特徴とする請求項１２
のデルタ−シグマ変調器。 - 【請求項１４】 アナログ−デジタルコンバータのため
の低雑音デルタ−シグマ変調器であって、 入力信号を受けてその入力信号とフィードバックＤＡＣ
信号の差を処理することによりフィルタリング済み信号
を与えるループフィルタと、 ｍ−１個の量子化器しきい値を有し、ループフィルタの
出力を受けてｍレベルの量子化値を出力するマルチレベ
ル量子化器と、 量子化器の出力を受けてループフィルタへ入力するため
のフィードバックＤＡＣ信号を出力するｍレベルデジタ
ル−アナログコンバータと、 量子化器しきい値電圧を制御する信号を発生してしきい
値電圧を実質的に最適の信号対熱雑音比を与える値にセ
ットするしきい値電圧源とより成り、 ループフィルタ、量子化器及びデジタル−アナログコン
バータの信号対熱雑音比は量子化器しきい値電圧の関数
として変化して、量子化器しきい値電圧の少なくとも１
つの値に対して最適値を持つことを特徴とするデルタ−
シグマ変調器。 - 【請求項１５】 マルチレベル出力を有し、量子化器が
ｍ−１個（ｍは２よりも大きい）の量子化器しきい値電
圧を持つアナログ−デジタルコンバータのデルタ−シグ
マ変調器の熱雑音特性を最適化する方法であって、 量子化器しきい値電圧の関数として信号対熱雑音比を決
定するためデルタ−シグマ変調器の応答をシミュレーシ
ョンし、 量子化器しきい値電圧を実質的に最適な信号対熱雑音比
を与える値に設定するステップよりなることを特徴とす
る方法。 - 【請求項１６】 前記デルタ−シグマ変調器の量子化器
しきい値電圧の関数としての信号対量子化雑音比は最適
の信号対熱雑音比に対応する量子化器しきい値電圧とは
異なる量子化器しきい値電圧の値で最適値を有すること
を特徴とする請求項１５の方法。 - 【請求項１７】 量子化器しきい値電圧の関数としての
最適の信号対熱雑音比は、量子化器しきい値電圧の関数
としての信号対熱雑音比の応答の第１導関数が実質的に
零であるとき得られ、その値が実質的に最適レベルであ
ることを特徴とする請求項１５の方法。 - 【請求項１８】 マルチレベル出力を有し、量子化器が
ｍ−１個（ｍは２よりも大きい）の量子化器しきい値電
圧を持ち、信号対量子化器雑音比が少なくとも１つの量
子化器しきい値電圧に対して最適値を有する、アナログ
−デジタルコンバータのデルタ−シグマ変調器の熱雑音
特性を最適化する方法であって、 量子化器しきい値電圧の関数として信号対熱雑音比を決
定するためデルタ−シグマ変調器の応答をシミュレーシ
ョンし、 量子化器しきい値電圧を最適の信号対量子化雑音比に対
応する量子化器しきい値電圧の値に対する信号対熱雑音
比より大きい信号対熱雑音比を与える、最適の信号対量
子化雑音比に対応する量子化器しきい値電圧の値とは実
質的に異なる値にセットすることを特徴とする最適化方
法。 - 【請求項１９】 低雑音特性を有するデルタ−シグマ変
調方法であって、 入力信号とフィードバックＤＡＣ信号を受け、それに対
して入力信号とフィードバックＤＡＣ信号の差を処理す
るループフィルタリング操作を施こすことによりフィル
タリング済みの信号を与え、 量子化器しきい値電圧を受けるｍ−１個の量子化器しき
い値入力を有する量子化器を提供して、フィルタリング
済み信号を量子化することによりｍレベルの量子化値を
出力させ、 ｍレベルデジタル−アナログコンバータによりｍレベル
の量子化値をアナログ値に変換して前記フィードバック
ＤＡＣ信号を出力させ、 実質的に最適な信号対熱雑音比を与える量子化器しきい
値電圧を量子化器へ入力するステップより成り、 ループフィルタによる処理、量子化、及びｍレベル量子
化値のアナログ値への変換ステップは、量子化器しきい
値電圧入力の関数として変化し、少なくとも１つの量子
化器しきい値電圧の値に対して最適である信号対熱雑音
比を有することを特徴とする方法。 - 【請求項２０】 ループフィルタによる前記処理ステッ
プは、カスケード接続の複数の積分段を提供し、積分段
の所定の出力を積分段の所定の入力へ所定のフィードバ
ック係数でフィードバックし、積分段の所定の出力を別
々のフィードフォーワードパスに沿って加算接続点へ供
給することよりなり、各フィードフォーワードパスはそ
れに関連する所定のフィードフォーワード係数を有する
ことを特徴とする請求項１９の方法。 - 【請求項２１】 ｍの値が３に等しいことを特徴とする
請求項１９の方法。 - 【請求項２２】 ｍ−１レベル量子化器を提供する前記
ステップは、 各々が量子化器しきい値電圧を入力する前記ステップか
ら別々の量子化器しきい値電圧を受ける量子化器しきい
値入力を有する第１及び第２のコンパレータを提供し、 各コンパレータの１つの入力をフィルタリング済みの信
号を受けるように接続することよりなり、 第１及び第２のコンパレータの出力は、１つの状態がフ
ィルタリング済みの信号が第１のコンパレータへの量子
化器しきい値電圧入力よりも大きい状態を表わし、第２
の状態がフィルタリング済みの信号が第２のコンパレー
タへの量子化器しきい値電圧入力よりも小さい状態を表
わし、第３の状態がフィルタリング済みの信号が第１及
び第２のコンパレータへの量子化器しきい値電圧入力の
電圧レベルの間の値を有する状態を表わす３つの状態を
持つ２ビットデジタル出力を構成することを特徴とする
請求項２１の方法。 - 【請求項２３】 ループフィルタによる処理、量子化、
量子化値のアナログ電圧への変換、及び入力信号からの
その減算ステップは、量子化器しきい値電圧の関数とし
て変化し少なくとも１つの量子化器しきい値電圧の値で
最適となる信号対量子化雑音比を有し、この最適値は信
号対熱雑音比の応答が最適となる量子化器しきい値電圧
の値とは異なる量子化器しきい値電圧の値で得られるこ
とを特徴とする請求項１９の方法。 - 【請求項２４】 信号対熱雑音比の最適値を決定する前
記ステップは、量子化器しきい値電圧の関数としての信
号対熱雑音比の第１導関数が実質的に零に等しい点を決
定するステップよりなり、そのレベルが実質的に最適値
であることを特徴とする請求項１９の方法。 - 【請求項２５】 低雑音特性を有するデルタ−シグマ変
調方法であって、 入力信号とフィードバックＤＡＣ信号を受け、それに対
して入力信号とフィードバックＤＡＣ信号の差を処理す
るループフィルタリング操作を施こすことによりフィル
タリング済みの信号を与え、 量子化器しきい値電圧を受けるｍ−１個の量子化器しき
い値入力を有する量子化器を提供して、フィルタリング
済み信号を量子化することによりｍレベルの量子化値を
出力させ、 ｍレベルデジタル−アナログコンバータによりｍレベル
の量子化値をアナログ値に変換して前記フィードバック
ＤＡＣ信号を出力させ、 量子化器しきい値電圧を量子化器へ入力するステップよ
り成り、 ループフィルタによる処理、量子化、及びｍレベル量子
化値のアナログ値への変換ステップは、共に量子化器し
きい値電圧入力の関数として変化する信号対熱雑音比及
び信号対量子化雑音比を有し、信号対量子化雑音比は少
なくとも１つの量子化器しきい値電圧の値に対して最適
であり、 量子化器に入力される量子化器しきい値電圧は、最適の
信号対量子化雑音比に対応する量子化器しきい値電圧の
値に対する信号対熱雑音比より大きい信号対熱雑音比を
与える、最適の信号対量子化雑音比に対応する量子化器
しきい値電圧の値とは実質的に異なる値にセットされて
いることを特徴とする方法。 - 【請求項２６】 ループフィルタによる前記処理ステッ
プは、カスケード接続の複数の積分段を提供し、積分段
の所定の出力を積分段の所定の入力へ所定のフィードバ
ック係数でフィードバックし、積分段の所定の出力を別
々のフィードフォーワードパスに沿って加算接続点へ供
給することよりなり、各フィードフォーワードパスはそ
れに関連する所定のフィードフォーワード係数を有する
ことを特徴とする請求項２５の方法。 - 【請求項２７】 ｍの値が３に等しいことを特徴とする
請求項２５の方法。 - 【請求項２８】 ｍ−１レベル量子化器を提供する前記
ステップは、 各々が量子化器しきい値電圧を入力する前記ステップか
ら別々の量子化器しきい値電圧を受ける量子化器しきい
値入力を有する第１及び第２のコンパレータを提供し、 各コンパレータの１つの入力をフィルタリング済みの信
号を受けるように接続することよりなり、 第１及び第２のコンパレータの出力は、１つの状態がフ
ィルタリング済みの信号が第１のコンパレータへの量子
化器しきい値電圧入力よりも大きい状態を表わし、第２
の状態がフィルタリング済みの信号が第２のコンパレー
タへの量子化器しきい値電圧入力よりも小さい状態を表
わし、第３の状態がフィルタリング済みの信号が第１及
び第２のコンパレータへの量子化器しきい値電圧入力の
電圧レベルの間の値を有する状態を表わす３つの状態を
持つ２ビットデジタル出力を構成することを特徴とする
請求項２７の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US870059 | 1992-04-17 | ||
| US07/870,059 US5274375A (en) | 1992-04-17 | 1992-04-17 | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621823A JPH0621823A (ja) | 1994-01-28 |
| JP2960279B2 true JP2960279B2 (ja) | 1999-10-06 |
Family
ID=25354718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5107530A Expired - Fee Related JP2960279B2 (ja) | 1992-04-17 | 1993-04-09 | 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5274375A (ja) |
| JP (1) | JP2960279B2 (ja) |
| DE (1) | DE4311724C2 (ja) |
| GB (1) | GB2266203B (ja) |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392042A (en) * | 1993-08-05 | 1995-02-21 | Martin Marietta Corporation | Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor |
| DE19535615A1 (de) * | 1994-10-20 | 1996-05-02 | Analogic Corp | Datenerfassungssystem, insbesondere für Computertomographie-Geräte |
| US5621675A (en) * | 1994-11-02 | 1997-04-15 | Advanced Micro Devices, Inc. | Digital decimation and compensation filter system |
| US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
| US5648779A (en) * | 1994-12-09 | 1997-07-15 | Advanced Micro Devices, Inc. | Sigma-delta modulator having reduced delay from input to output |
| US5608401A (en) * | 1994-12-28 | 1997-03-04 | Lucent Technologies Inc. | Three-level digital-to-analog converter for low-power consumption |
| US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
| US5751615A (en) * | 1995-11-14 | 1998-05-12 | Advanced Micro Devices, Inc. | Implementation of a digital decimation filter and method |
| US5732004A (en) * | 1995-11-14 | 1998-03-24 | Advanced Micro Devices, Inc. | DSP architecture for a FIR-type filter and method |
| US5841310A (en) * | 1997-04-08 | 1998-11-24 | Burr-Brown Corporation | Current-to-voltage integrator for analog-to-digital converter, and method |
| EP0922334A2 (en) * | 1997-06-04 | 1999-06-16 | Koninklijke Philips Electronics N.V. | Data compression and expansion of an n-level information signal |
| US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
| US5982313A (en) * | 1997-06-06 | 1999-11-09 | Analog Devices, Inc. | High speed sigma-delta analog-to-digital converter system |
| US5870048A (en) * | 1997-08-13 | 1999-02-09 | National Science Council | Oversampling sigma-delta modulator |
| US6061008A (en) * | 1997-12-19 | 2000-05-09 | Rockwell Science Center, Inc. | Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion |
| US5991358A (en) * | 1997-12-31 | 1999-11-23 | Analogic Corporation | Data acquisition system for generating accurate projection data in a CT scanner |
| US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
| US6331833B1 (en) * | 1999-05-07 | 2001-12-18 | Cadence Design Systems, Inc. | Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition |
| JP4209035B2 (ja) * | 1999-05-28 | 2009-01-14 | 株式会社ルネサステクノロジ | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ |
| US6791404B1 (en) | 1999-07-01 | 2004-09-14 | Broadcom Corporation | Method and apparatus for efficient mixed signal processing in a digital amplifier |
| DE19937246B4 (de) * | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
| US6326912B1 (en) * | 1999-09-24 | 2001-12-04 | Akm Semiconductor, Inc. | Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator |
| US6630897B2 (en) | 1999-10-28 | 2003-10-07 | Cellonics Incorporated Pte Ltd | Method and apparatus for signal detection in ultra wide-band communications |
| US20010031023A1 (en) * | 1999-10-28 | 2001-10-18 | Kin Mun Lye | Method and apparatus for generating pulses from phase shift keying analog waveforms |
| US6452530B2 (en) | 1999-10-28 | 2002-09-17 | The National University Of Singapore | Method and apparatus for a pulse decoding communication system using multiple receivers |
| US6515604B2 (en) * | 2000-04-17 | 2003-02-04 | Tripath Technology, Inc. | Mixed signal processing unit with improved distortion and noise characteristics |
| TW496035B (en) | 2000-04-25 | 2002-07-21 | Univ Singapore | Method and apparatus for a digital clock multiplication circuit |
| US6633203B1 (en) | 2000-04-25 | 2003-10-14 | The National University Of Singapore | Method and apparatus for a gated oscillator in digital circuits |
| JP4649777B2 (ja) * | 2001-02-09 | 2011-03-16 | ソニー株式会社 | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 |
| US6907090B2 (en) * | 2001-03-13 | 2005-06-14 | The National University Of Singapore | Method and apparatus to recover data from pulses |
| DE10118157A1 (de) * | 2001-04-11 | 2002-10-24 | Infineon Technologies Ag | Rückgekoppelter A/D- bzw. D/A-Wandler mit reduziertem Stromverbrauch |
| US6396428B1 (en) | 2001-06-04 | 2002-05-28 | Raytheon Company | Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation |
| JP4530119B2 (ja) * | 2001-06-08 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ |
| US6498572B1 (en) * | 2001-06-18 | 2002-12-24 | The National University Of Singapore | Method and apparatus for delta modulator and sigma delta modulator |
| US20020196865A1 (en) * | 2001-06-25 | 2002-12-26 | The National University Of Singapore | Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution |
| US6577258B2 (en) * | 2001-10-01 | 2003-06-10 | Nokia Corporation | Adaptive sigma-delta data converter for mobile terminals |
| TW531984B (en) | 2001-10-02 | 2003-05-11 | Univ Singapore | Method and apparatus for ultra wide-band communication system using multiple detectors |
| US7054360B2 (en) * | 2001-11-05 | 2006-05-30 | Cellonics Incorporated Pte, Ltd. | Method and apparatus for generating pulse width modulated waveforms |
| US20030103583A1 (en) * | 2001-12-04 | 2003-06-05 | National University Of Singapore | Method and apparatus for multi-level phase shift keying communications |
| US20030112862A1 (en) * | 2001-12-13 | 2003-06-19 | The National University Of Singapore | Method and apparatus to generate ON-OFF keying signals suitable for communications |
| CN100442668C (zh) * | 2002-01-30 | 2008-12-10 | Nxp股份有限公司 | 带有σδ模拟-数字转换器的电路 |
| US7042378B2 (en) * | 2002-01-30 | 2006-05-09 | Koninklijke Philips Electronics N.V. | Circuit with a digital to analog converter |
| EP1347579B1 (en) * | 2002-03-20 | 2006-10-11 | Freescale Semiconductor, Inc. | Analogue-to-digital sigma-delta modulator with FIR filters |
| WO2003093848A1 (en) | 2002-05-03 | 2003-11-13 | Mcgill University | Method and device for use in dc parametric tests |
| US7072633B2 (en) | 2002-05-31 | 2006-07-04 | Broadcom Corporation | Double-conversion television tuner using a Delta-Sigma Fractional-N PLL |
| US6642873B1 (en) * | 2002-06-03 | 2003-11-04 | Wensheng Vincent Kuang | Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter |
| US6724269B2 (en) | 2002-06-21 | 2004-04-20 | Cellonics Incorporated Pte., Ltd. | PSK transmitter and correlator receiver for UWB communications system |
| JP3748543B2 (ja) * | 2002-08-12 | 2006-02-22 | ローム株式会社 | 可変次数型デルタシグマ変調器及びｄａ変換器 |
| US20040180642A1 (en) * | 2003-03-13 | 2004-09-16 | Elmala Mostafa A. | Multi-band Gm-C state-variable filters using lossy integrators |
| US7298808B1 (en) * | 2003-04-29 | 2007-11-20 | Pmc-Sierra, Inc. | Cascaded jitter frequency shifting Δ-Σ modulated signal synchronization mapper |
| US7561635B2 (en) * | 2003-08-05 | 2009-07-14 | Stmicroelectronics Nv | Variable coder apparatus for resonant power conversion and method |
| JP4270998B2 (ja) * | 2003-10-08 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器 |
| US7106234B2 (en) * | 2004-01-22 | 2006-09-12 | University College Cork - National University Of Ireland | Digital to analog converter with reduced output noise |
| DE102004009611B4 (de) * | 2004-02-27 | 2010-01-14 | Infineon Technologies Ag | Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler |
| US7158061B1 (en) * | 2004-07-28 | 2007-01-02 | Marvell International, Ltd. | A/D converter for wideband digital communication |
| US7398065B1 (en) | 2004-08-31 | 2008-07-08 | Rockwell Collins, Inc. | Programmable sampling band pass filter |
| US7388533B2 (en) * | 2005-12-06 | 2008-06-17 | Electronics And Telecommunications Research Institute | Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor |
| CN101326724A (zh) * | 2005-12-06 | 2008-12-17 | Nxp股份有限公司 | Sigma Delta型模数转换器 |
| TWI318508B (en) * | 2006-04-19 | 2009-12-11 | Realtek Semiconductor Corp | Sigma-delta modulator |
| GB0611639D0 (en) * | 2006-06-12 | 2006-07-19 | Global Silicon Ltd | A sigma-delta modulator |
| JP2008193159A (ja) * | 2007-01-31 | 2008-08-21 | Sharp Corp | 信号処理装置 |
| US7746257B2 (en) * | 2008-05-07 | 2010-06-29 | Cirrus Logic, Inc. | Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise |
| US7916054B2 (en) * | 2008-11-07 | 2011-03-29 | Baker R Jacob | K-delta-1-sigma modulator |
| EP2237424B1 (en) * | 2009-03-30 | 2013-02-27 | Dialog Semiconductor GmbH | Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction |
| US8009077B1 (en) | 2009-06-08 | 2011-08-30 | Cirrus Logic, Inc. | Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference |
| US7994957B2 (en) * | 2009-06-30 | 2011-08-09 | Mediatek Singapore Pte. Ltd. | Current steering digital-to-analog converter |
| US8120518B2 (en) * | 2010-06-14 | 2012-02-21 | Koren Advanced Institute of Science and Technology | Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof |
| EP2706666A1 (en) * | 2012-09-10 | 2014-03-12 | Imec | Circuit for digitizing a sum of signals |
| AT511664B1 (de) * | 2012-10-17 | 2016-01-15 | Avl List Gmbh | Digitaler Ladungsverstärker |
| KR20160039290A (ko) | 2013-08-06 | 2016-04-08 | 베드락 오토메이션 플렛폼즈 인크. | 산업 제어 시스템들에 대한 모듈 타입들을 통합하는 방법들 |
| US10327659B2 (en) * | 2016-11-13 | 2019-06-25 | Analog Devices, Inc. | Quantization noise cancellation in a feedback loop |
| US10298245B1 (en) * | 2018-03-16 | 2019-05-21 | Synaptics Incorporated | Audio analog-to-digital converter systems and methods |
| US11592395B2 (en) * | 2019-03-22 | 2023-02-28 | Kaya17 Inc. | Wide-area-sample based reader design for diagnostic detection of bio-particles |
| US10819365B1 (en) | 2020-02-06 | 2020-10-27 | Analog Devices, Inc. | Utilizing current memory property in current steering digital-to-analog converters |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4227185A (en) * | 1978-11-29 | 1980-10-07 | Texas Instruments Incorporated | Single chip integrated analog-to-digital converter circuit powered by a single voltage potential |
| US4495591A (en) * | 1981-02-27 | 1985-01-22 | The Regeants Of The University Of California | Pipelined digital filters |
| US4599573A (en) * | 1981-10-13 | 1986-07-08 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit and method |
| EP0308982B1 (en) * | 1987-09-25 | 1995-09-06 | Nec Corporation | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals |
| JPH01233921A (ja) * | 1988-03-15 | 1989-09-19 | Toshiba Corp | △−σ変調器を用いたａ／ｄ変換回路 |
| US4896155A (en) * | 1988-06-22 | 1990-01-23 | Rockwell International Corporation | Method and apparatus for self-calibration of subranging A/D converter |
| US4972436A (en) * | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
| US4887085A (en) * | 1988-12-19 | 1989-12-12 | Advanced Micro Devices, Inc. | Time continuous, differential analog-to-digital converter |
| US4940981A (en) * | 1989-02-08 | 1990-07-10 | Burr-Brown Corporation | Dual analog-to-digital converter with single successive approximation register |
| US4972189A (en) * | 1989-10-23 | 1990-11-20 | Grumman Aerospace Corporation | Correction for DC offset in A/D converters |
| US5079550A (en) * | 1989-10-27 | 1992-01-07 | Crystal Semiconductor Corporation | Combining continuous time and discrete time signal processing in a delta-sigma modulator |
| US4999632A (en) * | 1989-12-15 | 1991-03-12 | Boehringer Mannheim Corporation | Analog to digital conversion with noise reduction |
| US5012178A (en) * | 1990-03-19 | 1991-04-30 | Triquint Semiconductor, Inc. | Low noise DAC current source topology |
| US5084702A (en) * | 1990-11-01 | 1992-01-28 | General Electric Company | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers |
| FI88765C (fi) * | 1991-04-09 | 1993-06-28 | Nokia Mobile Phones Ltd | Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator |
| US5162801A (en) * | 1991-12-02 | 1992-11-10 | Hughes Aircraft Company | Low noise switched capacitor digital-to-analog converter |
-
1992
- 1992-04-17 US US07/870,059 patent/US5274375A/en not_active Expired - Lifetime
-
1993
- 1993-03-12 GB GB9305089A patent/GB2266203B/en not_active Expired - Fee Related
- 1993-04-08 DE DE4311724A patent/DE4311724C2/de not_active Expired - Fee Related
- 1993-04-09 JP JP5107530A patent/JP2960279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9305089D0 (en) | 1993-04-28 |
| GB2266203A (en) | 1993-10-20 |
| US5274375A (en) | 1993-12-28 |
| GB2266203B (en) | 1995-07-05 |
| DE4311724A1 (de) | 1993-10-21 |
| DE4311724C2 (de) | 1995-06-14 |
| JPH0621823A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960279B2 (ja) | 低熱雑音特性を有するアナログ−デジタルコンバータ用デルタ−シグマ変調器 | |
| US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
| US5257026A (en) | Method and apparatus for calibrating a multi-bit delta-sigma modular | |
| US7298305B2 (en) | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction | |
| US5406283A (en) | Multi-bit oversampled DAC with dynamic element matching | |
| US6940436B2 (en) | Analog-to-digital conversion system with second order noise shaping and a single amplifier | |
| US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
| US5103229A (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization | |
| US5654711A (en) | Analog-to-digital converter with local feedback | |
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| US5144308A (en) | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither | |
| US7696913B2 (en) | Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection | |
| US5682161A (en) | High-order delta sigma modulator | |
| EP1547250B1 (en) | Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator | |
| EP0559367B1 (en) | Pseudo multi-bit sigma-delta analog-to-digital converter | |
| JP3546017B2 (ja) | デルタシグマ変調器のための周波数シェーピング形擬似ランダム・チョッパ安定化の回路および方法 | |
| US6885327B2 (en) | Adaptive sigma-delta modulation | |
| JP3048452B2 (ja) | Ａｄ変換器 | |
| JP2010526496A (ja) | 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム | |
| US20080062026A1 (en) | Analog-to-digital converter (adc) having a reduced number of quantizer output levels | |
| WO2007079362A1 (en) | Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop | |
| Candy et al. | Oversampling methods for data conversion | |
| KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
| JPH07143006A (ja) | デルタシグマ型ａ／ｄコンバータ | |
| Wiesbuer et al. | On-line digital compensation of analog circuit imperfections for cascaded/spl Sigma//spl Delta/modulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990719 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |