DE4311724C2 - Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation - Google Patents

Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation

Info

Publication number
DE4311724C2
DE4311724C2 DE4311724A DE4311724A DE4311724C2 DE 4311724 C2 DE4311724 C2 DE 4311724C2 DE 4311724 A DE4311724 A DE 4311724A DE 4311724 A DE4311724 A DE 4311724A DE 4311724 C2 DE4311724 C2 DE 4311724C2
Authority
DE
Germany
Prior art keywords
signal
value
input
delta
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4311724A
Other languages
English (en)
Other versions
DE4311724A1 (de
Inventor
Charles D Thompson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crystal Semiconductor Corp
Original Assignee
Crystal Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crystal Semiconductor Corp filed Critical Crystal Semiconductor Corp
Publication of DE4311724A1 publication Critical patent/DE4311724A1/de
Application granted granted Critical
Publication of DE4311724C2 publication Critical patent/DE4311724C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung betrifft einen Delta-Sigma-Modulator für einen Analog/Digital- Wandler und insbesondere das thermische Rauschverhalten eines solchen Delta-Sigma- Modulators nach dem Oberbegriff des Anspruchs 1. Die Erfindung betrifft ferner ein Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation nach dem Oberbegriff des Anspruchs 8.
Das Rauschverhalten eines Analog/Digital-Wandlers wird zum Teil durch das Rauschverhalten des Analogmodulators bestimmt. Im Falle eines Delta-Sigma-Mo­ dulators kann dieses Rauschen zweierlei Art sein, nämlich das Quantisierungsrauschen und thermische Rauschen, das beispielsweise eine Funktion der Architektur oder der Filterung des Modulators ist. Dies drückt sich besonders in den Rauschunterschieden zwischen Multi-Bit- und Einzel-Bit-Wandlern aus. Multi-Bit-Delta-Sigma- Modulatoren bieten aufgrund ihrer Fähigkeit, die Auflösung im DAC-Teil des Modulators zu erhöhen, einige Vorteile im Quantisierungsrauschverhalten. Das Hinzufügen eines zusätzlichen Auflösungsbits im Rückkopplungs-DAC reduziert das Quantisierungsrauschen um 6 dB. Delta-Sigma-Modulatoren sind oft auf minimales Quantisierungsrauschen innerhalb eines interessierenden Frequenzbandes ausgelegt. Diese Minimierung sieht vor, daß ein nachfolgender Digitalfilterbereich das Quantisierungsrauschen außerhalb des interessierenden Frequenzbandes entfernt.
Die Ordnung eines Delta-Sigma-Modulators legt den Betrag des Quantisierungsrau­ schens fest, das in einem interessierenden Frequenzband auftritt. Ein Modulator der Ordnung L verbessert das Signal/Rausch-Verhältnis um (6L+3) dB bei jeder Ver­ dopplung der Abtastfrequenz. Aus diesem Grunde liegt es auf der Hand, daß die Erhöhung der Modulatorordnung ein effektiveres Verfahren zur Verbesserung des Dynamikbereichs eines Delta-Sigma-Modulators ist als es die Erhöhung der Auflösung seines DAC-Bereichs.
Eine inhärente Beschränkung beim Einsatz von Multi-Bit-Delta-Sigma-Modulatoren besteht in der Notwendigkeit, das nichtideale Verhalten in einem DAC mit mehr als zwei Ausgangspegeln zu korrigieren. Die Korrektur dieses nichtidealen Verhaltens ist in Catalepe et. al., "Digitally Corrected Multi-Bit Sigma-Delta Data Converters" IE- EE Proceedings ISCAS′89, Mai 1989, S. 647-650, und Carley, "A Noise-Shaping Coder Topology for 15+ Bit Converters", IEEE J. Solid-State Circuits, SC-24, April 1989 S. 267-273 diskutiert.
Die primären Probleme, die von Entwicklern auf dem Gebiet der Delta-Sigma Ana­ log/Digital-Wandler angesprochen werden, umfassen die Reduzierung des In-Band- Quantisierungsrauschens und die Herstellung eines stabilen Modulators. Zum größ­ ten Teil weisen praktisch ausgeführte Delta-Sigma-Modulatoren relativ wenig Quan­ tisierungsrauschen in ihrem interessierenden Frequenzband auf, da ihr Rauschen durch thermische Rauschquellen am Wandlereingang bestimmt wird, der normaler­ weise einen Integrator mit geschaltetem Kondensator aufweist. Die Rauschgrenzen der Integratoren mit geschalteten Kondensatoren sind in Hauser, M. W. und Broder­ sen, R. W., "Circuit and Technology Considerations for MOS Delta-Sigma A/D Con­ verters" IEEE Proceedings ISCAS ′86, Mai 1986, Seiten 1310-1315 diskutiert.
Bei konventionellen Delta-Sigma-Wandlern mit einem 2-Pegel-Ausgang besteht der Rückkopplungs-DAC aus einem Kondensator C1 und geeigneten Schaltern. Der dem optimalen quadratischen Mittelwertstrom des Wandlers entsprechende Eingangs­ rauschstrom ist gegeben durch:
Zu beachten ist, daß i2 EQ linear mit dem Wert von C1 ansteigt. Hier ist die Modu­ latorabtastfrequenz, fB die interessierende Bandbreite, k die Boltzmannkonstante und T die absolute Temperatur.
Ein Typ eines Multi-Pegel-Delta-Sigma-Modulators mit einem 3-Pegel-DAC ist in Paulos, "Improved Signal-to-Noise Ratio Using Tri-level Modulation", IEEE Proc. ISCAS ′87, Mai 1987, Seiten 463-466 beschrieben. Bei diesem Strukturtyp ist ein "nichts tun"-Zustand vorgesehen, so daß während eines großen Prozentsatzes der Abtastperioden keine Ladung an den Eingangsknoten geliefert wird. Der "nichts tun"-Zustand ergibt sowohl ein geringeres Quantisierungsrauschen als auch einige Vorteile beim thermischen Rauschen. Der Grund dafür liegt darin, daß Rauschen nur dann dem Modulator zusätzlich zugeführt wird, wenn C1 geschaltet wird. Wenn der Term β die Wahrscheinlichkeit des Auftretens des "nichts tun"-Zustands beschreibt, dann ist der äquivalente Eingangsrauschstrom gegeben durch:
Daher liegt es auf der Hand, daß das 3-Pegel-System den effektiven Wert des Kon­ densator C1 für einige Zeit (im Vergleich zu einem 2-Pegel-System) reduziert.
Das kTC1-Rauschen ist die vorherrschende thermische Rauschquelle in einem richtig ausgelegten Delta-Sigma-Wandler. Es sollte jedoch klar sein, daß es auch zahlreiche andere thermische Rauschquellen gibt, die die Leistung von Delta-Sigma-Modula­ toren hoher Ordnung beeinflussen können.
Sobald die Filterparameter des Delta-Sigma-Modulator festgelegt sind, werden die Referenzspannungswerte für den Quantisierer in dem 3-Pegel-System gewählt, um das In-Band-Quantisierungsrauschen zu optimieren. Das bietet zwar einen Vorteil beim Rauschen, spricht aber nicht direkt die thermischen Rauschprobleme an, die dazu tendieren, die Rauschbetrachtungen in Delta-Sigma-Modulatoren hoher Ord­ nung zu dominieren. Deshalb besteht eine Notwendigkeit, sich mit dem thermischen Rauschen von Multi-Pegel Delta-Sigma-Modulatoren, die Multi-Pegel-DAC′s im Rückkopplungspfad einsetzen, zu befassen.
Die vorliegende Erfindung umfaßt ein Verfahren zur Reduzierung des thermischen Rauschens eines Delta-Sigma-Modulators. Der Delta-Sigma-Modulator umfaßt ein Schleifenfilter, das die Differenz zwischen dem Eingangssignal und einem Rückkopplungs-DAC-Signal verarbeitet, um eine gefilterte Spannung zu erzeugen. Das Ausgangssignal des Schleifenfilters ist das Eingangssignal zu einem m-Pegel- Quantisierer mit m-1 Quantisier-Schwellenspannungen. Das Ausgangssignal des Quantisierers ist das Eingangssignal zu einem Digitalfilter, um das gefilterte Aus­ gangssignal des Analog/Digital-Wandlers zu erzeugen. Das Ausgangssignal des Quantisierers ist ebenfalls das Eingangssignal für einen m-Pegel-DAC, der das Rückkopplungs-DAC-Signal erzeugt. Der gesamte Delta-Sigma-Modulator weist ein Signal/Rausch-Verhältnis auf, das eine Funktion der Quantisier-Schwellenspan­ nungen ist. Die thermischen Rauscheigenschaften des Delta-Sigma-Modulators wer­ den durch die Auswahl der Werte für die Quantisier-Schwellenspannungen opti­ miert, was ein optimales Signal/Rausch-Verhältnis für das thermische Rauschen er­ gibt. Diese Spannungen werden an die Schwellenspannungseingänge des m-Pegel- Quantisierers angelegt.
Gemäß einem anderen Aspekt der vorliegenden Erfindung ist der Wert von m gleich 3, und der Quantisierer besteht aus zwei Komparatoren, von denen jeder einen ge­ meinsamen Eingang aufweist, der mit dem Ausgang des Schleifenfilters verbunden ist, und deren anderen Eingänge mit ersten bzw. zweiten Quantisier-Schwellenspan­ nungen verbunden sind. Die Komparatoren liefern ein digitales Zwei-Bit-Ausgangs­ signal, das drei Zustände aufweist, nämlich einen ersten Zustand, wenn die gefilterte Spannung größer als die erste Schwellenspannung ist, einen zweiten Zustand, wenn die gefilterte Spannung kleiner als die zweite Schwellenspannung ist, und einen drit­ ten Zustand, wenn die gefilterte Spannung zwischen der ersten und der zweiten Schwellenspannung liegt. Der m-Pegel-DAC besteht aus einem 3-Pegel-DAC, der drei Zustände aufweist, einen positiven Ladezustand, einen negativen Ladezustand und einen "nichts tun"-Zustand, bei dem dem Schleifenfilter keine Ladung zugeführt wird.
Der vorliegenden Erfindung liegt das technische Problem zugrunde, den durch thermisches Rauschen bestimmten Signal/Rausch-Abstand eines Delta-Sigma-Modulators für einen Analog/Digital-Wandler zu verbessern.
Bei der Lösung der gestellten Aufgabe wird ausgegangen von einem Delta-Sigma- Modulator mit den Merkmalen des Oberbegriffs des Patentanspruchs 1. Ein solcher Delta-Sigma-Modulators ist aus dem oben erwähnten Aufsatz von Paulos et al "Improved . . . ", bekannt. Gelöst wird die Aufgabe gemäß den beiden kennzeichnenden Merkmalen des ersten Patentanspruchs dadurch, daß als Quantisier-Schwellenspannung nicht der optimalen Wert des Signal/Quantisierungsrauschen-Verhältnis genommen wird, sondern stattdessen der ganz unterschiedliche optimale Wert des Signal/Rausch-Verhältnisses des thermischen Rauschens.
Die auf die Angabe eines entsprechenden Modulationsverfahrens gerichtete Aufgabe wird in analoger Weise durch die Verfahrensschritte des kennzeichnenden Teils des Patentanspruchs 8 gelöst.
Der erfindungsgemäß ausgebildete Delta-Sigma-Modulator und das vorgeschlagene Verfahren zur Delta-Sigma-Modulation zeichnen sich durch ein optimiertes und gegenüber dem vorbekannten Stand der Technik erheblich verbessertes thermisches Rauschverhalten aus.
Die Erfindung wird nachstehend unter Bezugnahme auf die beiliegenden Zeichnun­ gen detailliert beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild eines Analog/Digital-Wandlers, der ei­ nen m-Pegel-DAC mit einem m-Pegel-Ausgangssignal ent­ hält;
Fig. 2 ein Blockschaltbild eines 3-Bit-Delta-Sigma-Modulators;
Fig. 3 ein detailliertes Blockschaltbild eines 3-Pegel-Delta-Sigma- Modulators mit einer Architektur fünfter Ordnung.
Fig. 4 die Antwortfunktion des Signal/Quantisierungsrauschens und die Antwortfunktion des Signal/Rausch-Verhältnis des thermischen Rauschens als Funktionen der Quantisier- Schwellenspannung;
Fig. 5 die Antwortfunktion des thermischen Rauschens eines Delta-Sigma-Modulators, bei dem die Schwellenspan­ nungen für minimales thermisches Rauschen optimiert sind; und
Fig. 6 die nicht optimierte Antwortfunktion eines Delta-Sigma- Modulators.
In Fig. 1 ist ein Blockschaltbild eines Analog/Digital-Wandlers dargestellt, der ei­ nen m-Pegel-Delta-Sigma-Modulator enthält. Der Delta-Sigma-Modulator besteht aus einer Eingangsintegrationsstufe 10 mit einem positiven und einem negativen Eingangsanschluß, wobei der positive Eingangsanschluß mit Masse, und der negati­ ve Eingangsanschluß mit einem Summenknoten 12 verbunden ist. Ein Rückkop­ plungskondensator 14 ist zwischen dem Eingangsknoten und dem Ausgang des In­ tegrators 10 angeschlossen. Eine Stromquelle 16 liefert das Eingangssignal für den Analog/Digital-Wandler. Es sollte jedoch auf der Hand liegen, daß auch ein Span­ nungs-Eingangssignal mit einem zusätzlichen, geschalteten Eingangskondensator benutzt werden könnte. Der Ausgang des Integrators 10 ist mit dem Eingang einer Rauschunterdrückungsschaltung 18 verbunden, die typischerweise aus mehreren In­ tegratoren besteht, wie später noch beschrieben wird. Die Rauschunterdrückungs­ schaltung 18 besitzt die Übertragungsfunktion H′(z). Der Ausgang der Rauschunter­ drückungsschaltung 18 ist mit einem Eingang eines eingebetteten Analog/Digital- Wandlers (ADC) 20 mit m-1 Ausgangspegeln verbunden. Das Ausgangssignal des eingebetteten Analog/Digital-Wandlers ist ein m-Pegel-Ausgangssignal, das in ein Digitalfilter 22 eingegeben wird, um das Quantisierungsrauschen außerhalb des Ban­ des herauszufiltern. Das ergibt ein digitales Ausgangssignal. Typischerweise ist das Digitalfilter 22 ein Filter mit begrenzter Impulsantwort (Finite Impuls Response), ein sog. FIR-Filter.
Der Ausgang des eingebetteten ADC 20 ist ebenfalls mit dem Steuereingang eines m- Pegel-Digital/Analog-Wandlers (DAC) 24 verbunden. Der m-Pegel-DAC 24 erzeugt drei Pegel, +1,0, -1, wobei der "0"-Pegel einen "nichts tun"-Pegel darstellt. Dem m- Pegel-DAC 24 sind mehrere Ausgangsspannungen zugeordnet, um verschiedene Rückkopplungspegel und ein "nichts tun"-Ausgangssignal zu definieren.
In Fig. 2 ist ein genaueres Blockschaltbild des Delta-Sigma-Modulators von Fig. 1 dargestellt, das einen Zwei-Bit-Ausgang, der drei Zustände erzeugt, darstellt. Der eingebettete ADC 20 besteht aus zwei Komparatoren, aus einem Komparator 26 und einem Komparator 28. Der Komparator 26 hat seinen positiven Eingang mit einer po­ sitiven Schwellenspannung V1 verbunden und seinen negativen Eingang mit dem Ausgang der Rauschunterdrückungsschaltung 18 verbunden. Der Komparator 28 hat seinen positiven Eingang mit dem Ausgang der Rauschunterdrückungsschaltung 18 verbunden und seinen negativen Eingang mit einer Schwellenspannung V2 ver­ bunden. Die Ausgänge der zwei Komparatoren 26 und 28 liefern die Zwei-Bit-Aus­ gangssignale, die in das Digitalfilter 22 und auch in den DAC 24 eingegeben werden. Demzufolge ist dann, wenn die Spannung VA am Ausgang der Rauschunter­ drückungsschaltung 18 kleiner als V1 und größer als V2 ist, der Ausgangszustand ein "11"-Zustand, während der Ausgangszustand ein "01"-Zustand ist, wenn VA größer als V1 ist, und der Ausgangszustand ein "10"-Zustand ist, wenn VA kleiner als V2 ist. Das ergibt drei unabhängige Zustände. Der "nichts tun"-Zustand ist jedoch der erste Zustand, wobei das Ausgangssignal "11" ist.
Der DAC 24 besteht aus einem geschalteten Kondensator 30, der einen seiner An­ schlüsse mit dem Schaltarm eines Schalters 32 verbunden hat, wobei der Schalter 32 eine Verbindung zwischen Masse und dem Eingangsknoten 12 herstellen kann. Die andere Platte des Kondensators 30 ist mit dem Schaltarm eines Schalters 34 verbun­ den, wobei der Schalter 34 in der Lage ist, zwischen den Referenzspannungen -VR und +VR umzuschalten. Die Schalter werden so gesteuert, daß der "nichts tun"-Zu­ stand immer dann besteht, wenn der Schalter 32 für eine volle Abtastperiode auf Masse liegt. Der "+1"-Zustand besteht immer dann, wenn der Kondensator 30 über den Schalter 34 geladen wird, der so geschaltet ist, daß er in Kontakt mit der Refe­ renzspannung -VR und dem Schalter steht, welcher in einer ersten Phase der Abtast­ periode auf Masse liegt. Dann werden beide Schalter 32 und 34 in einer zweiten Pha­ se der Abtastperiode umgeschaltet. Im "-1"-Zustand wird der Kondensator durch die Verbindung des Schalters 32 mit Masse und des Schalters 34 mit +VR in einer ersten Phase der Abtastperiode aufgeladen. Dann werden die Schalter 32 und 34 in einer zweiten Phase der Abtastperiode umgeschaltet.
In Fig. 3 ist ein genaueres Blockschaltbild des Delta-Sigma-Modulators von Fig. 2 dargestellt; es zeigt das Rauschformungsfilter 18. Es ist ein Eingangssignal vorgese­ hen, das in den positiven Eingang eines Summenknotens 38 eingegeben wird, dessen Ausgangssignal in eine erste Integrationsstufe 40 eingegeben wird. Die erste Integra­ tionsstufe 40 ist vergleichbar mit dem Integrator 10 in Fig. 2. Die Integrationsstufe 40 besitzt einen Verstärkungskoeffizienten von 1. Das Ausgangssignal des Integra­ tors 40 wird in den positiven Eingang eines Summenknotens 42 eingegeben, dessen Ausgang mit einer zweiten Integrationsstufe 44 verbunden ist, wobei diese zweite Integrationsstufe 44 einen Verstärkungskoeffizienten von 1 aufweist. Der Ausgang des Integrators 44 ist mit dem Eingang eines Integrators 46 verbunden, wobei der In­ tegrator 46 einen Verstärkungskoeffizienten von 1/5 aufweist. Das Ausgangssignal der dritten Integrationsstufe 46 wird in den positiven Eingang eines Summenknotens 48 eingegeben. Das Ausgangssignal des Summenknotens 48 wird in den Eingang ei­ ner vierten Integrationsstufe 50 mit einem Verstärkungskoeffizienten von 1/5 einge­ geben. Das Ausgangssignal der vierten Integrationsstufe 50 wird in den Eingang ei­ ner fünften Integrationsstufe 52, mit einem Verstärkungskoeffizienten von 1/5 einge­ gegeben.
Ein Rückkopplungspfad ist zwischen dem Ausgang der dritten Integrationsstufe 46 und dem negativen Eingang des Summenknotens 42 angelegt, wobei der Rückkop­ plungspfad einen Rückkopplungskoeffizienten von 0,0115 aufweist und dieses in ei­ nem Rückkopplungskoeffizientenblock 54 angezeigt ist. Ein Rückkopplungspfad ist auch zwischen dem Ausgang der fünften Integrationsstufe 52 und dem negativen Eingang des Summenknotens 48 angelegt. Dieser Rückkopplungspfad hat einen Rückkopplungskoeffizienten von 0,020, wie es in einem Rückkopplungskoeffizien­ tenblock 56 angezeigt ist. Mitkopplungkoeffizienten sind ebenso zwischen dem Aus­ gang einer jeden Integrationsstufe 40, 44, 46, 50 und 52 und einem Eingang des Sum­ menknotens 58 angelegt. Der Mitkopplungspfad zwischen dem Ausgang der ersten Integrationsstufe 40 und dem Summenknoten 58 hat einen Mitkopplungskoeffizien­ ten von 0,95, was durch ein Mitkopplungskoeffizientenkästchen 60 dargestellt ist. Der Mitkopplungspfad zwischen dem Ausgang der zweiten Integrationsstufe 44 und dem Summenknoten 58 hat einen Mitkopplungskoeffizienten von 0,45, was durch ein Mitkopplungskoef­ fizientenkästchen 62 dargestellt ist. Das Ausgangssignal des Mitkopplungskoeffi­ zienten zwischen dem Ausgang der dritten Integrationsstufe 46 und dem Summenknoten 58 hat einen Mitkopplungskoeffizienten von 0,60, was durch ein Mitkop­ plungskoeffizientenkästchen 64 dargestellt ist. Der Mitkopplungspfad zwischen dem Ausgang der vierten Integrationsstufe 50 und dem Summenknoten 58 hat einen Mit­ kopplungskoeffizienten von 0,45, was durch ein Mitkopplungskoeffizientenkästchen 66 dargestellt ist. Das Ausgangssignal des fünften Mitkopplungspfades zwischen dem Ausgang der fünften Integrationsstufe 52 und dem Summenknoten 58 hat einen Mitkopplungskoeffizienten von 0,15, was durch ein Mitkopplungskoeffizientenkäst­ chen 68 dargestellt ist.
Das Ausgangssignal des Summenknotens 58 wird in den 3-Pegel-Quantisierer einge­ geben, der aus den zwei Komparatoren 26 und 28 besteht, deren Ausgänge mit ei­ nem 3-Pegel-DAC 70 verbunden sind. Der 3-Pegel-DAC 70 besteht im allgemeinem aus dem geschalteten Kondensator 30 in Fig. 2. Das Ausgangssignal des 3-Pegel- DAC′s 70 wird in den negativen Eingang des Summenknotens 38 eingegeben.
Die Schaltung von Fig. 3 kann mit den normierten Rückkopplungspegeln "-1" und "+1" in Verbindung mit dem dritten "nichts tun"-Pegel betrieben werden. Die gesam­ te Spanne des analogen Eingangssignals des Delta-Sigma-Modulators wird dann auf Werte zwischen "+1" und "-1" normiert. Dieses normierte Eingangssignal und die Rückkopplungspegel werden in den nachfolgend beschriebenen Simulationen ver­ wendet.
In Fig. 4 ist eine Simulation der Struktur von Fig. 3 dargestellt, die die Mitkop­ plungskoeffizienten, die Rückkopplungskoeffizienten und die Verstärkungskoeffi­ zienten in den Integratoren verwendet, wobei diese Simulation zwei Kurven ergibt, nämlich eine erste Kurve 72, die das Signal/Quantisierungsrauschen-Verhältnis (SQNR) über der Quantisier-Schwellenspannung auf der X-Achse repräsentiert, und eine zweite Kurve 74, die das Signal/Rausch-Verhältnis des thermischen Quantisie­ rungsrauschens als eine Funktion der Quantisier-Schwellenspannung repräsentiert. Da das Quantisierungsrauschen relativ unbedeutend ist, wird es nachfolgend als das Signal/Rausch-Verhältnis des thermischen Rauschens (STNR) bezeichnet. Die Quan­ tisier-Schwellenspannung variiert von einem Wert "0" bis zu einem Wert von 0,60 Volt. Man kann sehen, daß die SQNR-Kurve ihr Optimum ungefähr bei 0,30 Volt für die Quantisier-Schwellenspannung erreicht, wobei zu beachten ist, daß die Größen der Quantisier-Schwellenspannungen gleich für die positiven und die negativen Quantisier-Schwellenspannungen sind, die für einem 3-Pegel-Quantisierer verwen­ det werden. Im Vergleich dazu zeigt die STNR-Kurve 74 ihr optimales Signal/Rausch-Verhältnis bei ungefähr 0,52 Volt Quantisier-Schwellenspannung. Die Differenz im STNR zwischen der Quantisier-Schwellenspannung von 0,30 Volt für ein optimales SQNR und dem für ein optimales STNR bei einer Quantisier- Schwellenspannung von 0,52 Volt beträgt ungefähr 5,0 dB. Sobald man die Quanti­ sier-Schwellenspannung für ein optimales SQNR wählt, beobachtet man eine Ver­ schlechterung im STNR. Natürlich hängt das davon ab, was die dominante Rausch­ quelle ist.
In hochauflösenden Analog/Digital-Wandlern ist das Quantisierungsrauschen rela­ tiv niedrig. Die mit einem Anwachsen um 5,0 dB realisierte Verbesserung im STNR ist eine signifikante Verbesserung bei diesem Typ von Analog/Digital-Wandlern. Wenn die Quantisier-Schwellenspannung für das thermische Rauschen optimiert wird, dann ist die Verschlechterung im SQNR ungefähr 8 dB. Die Verschlechterung im SQNR von 8 dB ist jedoch nicht bemerkbar, solange der absolute Quantisierungs­ rauschpegel gut unterhalb dem des absoluten thermischen Rauschpegels liegt. Dem­ zufolge wird eine signifikante Verbesserung im Rauschverhalten hochauflösender Analog/Digital-Wandler erzielt, wenn die Quantisier-Schwellenspannung für das thermische Rauschen, anstatt für das Quantisierungsrauschen, optimiert wird. Beim stand der Technik hat man nur an die Optimierung des Quantisierungsrauschens und nicht an die Optimierung des thermischen Rauschens gedacht. Wenn demzufol­ ge das optimale Rauschverhalten als Funktion der Quantisier-Schwellenspannung bezogen auf das thermische Rauschen eine andere Quantisier-Schwellenspannung als die im Vergleich zur Optimierung des Quantisierungsrauschen favorisiert, dann kann die Quantisier-Schwellenspannung an einem anderem Punkt, als dem, der nach dem Stand der Technik erwartet wird, optimiert werden.
Bei dem erfindungsgemäßen Optimierungsverfahren besteht der erste Schritt darin, die Rauschantwort des Delta-Sigma-Modulators bezogen auf das thermische Rau­ schen zu optimieren. Die STNR-Kurve 74 wird typischerweise ihr Maximum bei ei­ ner relativ hohen Quantisier-Schwellenspannung im Vergleich zum Maximum der SQNR-Kurve aufweisen. Nach den STNR-Maximas wird der Delta-Sigma-Modulator jedoch in einen instabilen Zustand übergehen. Bei der in Fig. 1 mit 74 bezeichneten Kurve beginnt dieser instabile Bereich etwa bei 0,60 bis 0,61. Eine Quantisier-Schwel­ lenspannung von 0,50 bis 0,54 ergibt das relative Optimum im thermischen Rausch­ verhalten. Die Erzeugung der simulierten Antwortfunktion der in Fig. 4 dargestell­ ten Kurve für die Struktur von Fig. 3 läßt sich mittels eines relativ einfachen Pro­ gramms durchführen, wobei ein Fachmann mit den Mitkopplungskoeffizienten, den Rückkopplungskoeffizienten und den Integrator-Verstärkungskoeffizienten die ther­ mische Rauschantwort eines jeden Delta-Sigma-Modulators unter Hinzufügen der thermischen Rauschquellen leicht simulieren kann.
Obwohl der eingebettete ADC 20 als Anwendung von Komparatoren beschrieben wurde, könnte er auch mit anderen ADC-Architekturen wie z. B. mit einem Multi­ schritt-Flash-ADC realisiert werden. Bei solchen anderen Architekturen bestimmt ei­ ne Referenzspannung alle Quantisier-Schwellenspannungen. Diese Referenzspan­ nung kann wie oben beschrieben für das STNR optimiert werden.
In Fig. 5 ist in einem Diagramm das Rauschverhalten des Delta-Sigma-Modulators von Fig. 3 als Funktion des Eingangspegels dargestellt, wobei sich der Eingangspe­ gel von der vollen positiven Spanne bis zur vollen negativen Spanne erstreckt und das relative Rauschverhalten über der y-Achse aufgetragen ist. Diese Kurve reprä­ sentiert den Zustand, wenn die Quantisier-Schwellenspannung für das thermische Rauschen optimiert ist. Im Vergleich dazu stellt Fig. 6 eine ähnliche Kurve dar, bei der die Quantisier-Schwellenspannung auf ungefähr 0,30 gelegt ist; das ist die Quan­ tisier-Schwellenspannung, die für die Optimierung des Quantisierungsrauschens er­ forderlich ist. Man kann sehen, daß bei 0,0 Volt eine Verschlechterung von ca. 4 dB im Rauschverhalten gegenüber der bezüglich des thermischen Rauschens optimier­ ten Kurve von Fig. 5 besteht.
Kurz zusammengefaßt, wurde hier ein Optimierungsverfahren zum Festlegen der Quantisier-Schwellenspannungen für einen m-Pegel-Delta-Sigma-Modulator, der ei­ nen m-Pegel-Quantisierer verwendet, geschaffen. Das Optimierungsverfahren be­ steht zuerst aus der Simulation der Signal/Rausch-Verhältnisantwort des thermi­ schen Rauschens des Delta-Sigma-Modulators und dann aus der Optimierung von dessen Rauschverhalten, um das optimale STNR zu erzielen. Dieses wird mit einem Optimierungsschritt verglichen, bei dem das SQNR optimiert wird. Dann wird die Quantisier-Schwellenspannung an dem m-Pegel-Quantisierer festgelegt, um das op­ timale thermische Rauschverhalten zu erzielen.

Claims (11)

1. Delta-Sigma-Modulator für einen Analog/Digital-Wandler umfassend
  • - ein Schleifenfilter für den Empfang eines Eingangssignals, wobei das Schleifenfil­ ter die Differenz zwischen dem Eingangssignal und einem Rückkopplungs-DAC- Signal verarbeitet, um ein gefiltertes Ausgangssignal zu erzeugen;
  • - einen Multi-Pegel-Quantisierer (20) mit m-1 Schwelleneingängen zum Empfang von Quantisier-Schwellenspannungen, wobei der Quantisierer in der Lage ist, das Ausgangssignal des Schleifenfilters zu empfangen und einen m-Pegel-Quantisierwert auszugeben;
  • - einen m-Pegel Digital/Analog-Wandler (24), der an seinem Eingang das Aus­ gangssignal des Quantisierers empfängt, und an dessen Ausgang das Rückkopp­ lungs-DAC-Signal für das Schleifenfilter erzeugt wird;
    gekennzeichnet durch folgende Merkmale:
  • - das Schleifenfilter, der Quantisierer (20) und der Digital/Analog-Wandler (24) weisen ein Signal/Rausch-Verhältnis des thermischen Rauschens auf, das sich als Funktion der Quantisier-Schwellenspannungen ändert, und sie weisen ein Signal/Quantisierungsrauschen-Verhältnis auf, das sich als Funktion der Quantisier- Schwellenspannungen ändert und einen optimalen Wert für mindestens einen Wert der Quantisier-Schwellenspannungen hat;
  • - es ist eine Schwellenspannungsquelle zur Eingabe des Quantisier-Schwellenspannung in den Quantisierer vorgesehen, wobei die Quantisier-Schwellenspannungen auf einen Wert gesetzt sind, der erheblich von dem Wert der Quantisier-Schwellenspannungen abweicht, welcher dem optimalen Wert des Signal/Quantisierungsrauschen- Verhältnisses entspricht, um so ein höheress Signal/Rausch-Verhältnis des thermischen Rauschens zu erzielen als das, das dem Wert der Quantisier- Schwellenspannungen zugeordnet ist, der dem optimalen Signal/Quantisierungsrauschens- Verhältnis entspricht.
2. Delta-Sigma-Modulator nach Anspruch 1, dadurch gekennzeichnet, daß das Schleifenfilter eine Rauschunterdrückungs-Antwortfunktion aufweist, um das Quantisierungsrauschen innerhalb eines interessierenden Frequenzbandes zu minimieren.
3. Delta-Sigma-Modulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Schleifenfilter mehrere Integrationsstufen (40, 44, 46, 50, 52) aufweist, die in Kaskade geschaltet sind, wobei ausgewählte Ausgangssignale der Integrationsstufen (46, 52) auf die Eingänge (42, 48) ausgewählter Integrationsstufen mit vorbestimmten Rückkopplungskoeffizienten (54, 56) zurückgekoppelt werden und die Ausgangssignale ausgewählter Integrationsstufen (40, 52) in einen Summenknoten (58) in einem Mitkopplungspfad eingegeben werden, wobei jeder Mitkopplungspfad einen ihm zuordneten Mitkopplungskoeffizienten (60, 62, 64, 66, 68) aufweist.
4. Delta-Sigma-Modulator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Wert von m gleich drei ist.
5. Delta-Sigma-Modulator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Multi-Pegel-Quantisierer (20) erste und zweite Komparatoren (26, 28) enthält, von denen jeder einen Quantisier-Schwellenspannungseingang zum Empfang einer separaten Quantisier-Schwellenspannung und beide einen gemeinsamen, mit dem Ausgang des Schleifenfilters verbundenen Eingang aufweisen, wobei die Ausgänge der ersten und zweiten Komparatoren (26, 28) ein digitales Zwei-Bit-Ausgangssignal mit drei Zuständen aufweisen, wobei ein erster Zustand die Bedingung repräsentiert, bei der das gefilterte Signal größer ist als die in den ersten Komparator (26) eingegebene Quantisier-Schwellenspannung, ein zweiter Zustand die Bedingung repräsentiert, bei der das gefilterte Signal kleiner ist, als die in den zweiten Komparator (28) eingegebene Quantisier-Schwellenspannung, und ein dritter Zustand die Bedingung repräsentiert, bei der das gefilterte Signal einen Wert zwischen den Spannungspegeln der in die ersten und zweiten Komparatoren (26, 28) eingegebenen Quantisier-Schwellenspannungen aufweist.
6. Delta-Sigma-Modulator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Digital/Analog-Wandler (24) einen Bereich mit einem geschalteten Kondensator (30) aufweist, dessen eine Platte zwischen zwei verschiedenen Referenzspannungen und dessen andere Platte zwischen einer Massespannung und dem Eingang des Schleifenfilters umgeschaltet wird, wobei der Bereich mit geschaltetem Kondensator durch das digitale Zwei-Bit-Ausgangssignal der ersten und zweiten Komparatoren gesteuert wird, um eine positive Ladung auf den Eingang des Schleifenfilters als Antwort auf den ersten, am Ausgang des Quantisierers bestehenden Zustand zu schalten, um eine negative Ladung auf den Eingang (12) des Schleifenfilters als Antwort auf den zweiten, durch den Quantisierer ausgege­ benen Zustand zu schalten, und um dann nicht auf den Eingang (12) des Schleifenfilters zu schalten, wenn der dritte Zustand des Quantisierers anliegt.
7. Delta-Sigma-Modulator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Optimum des Signal/Rausch-Verhältnisses des thermischen Rauschens da auftritt, wo die Ableitung der Antwortfunktion des thermischen Rauschens des Delta-Sigma-Modulators als Funktion der Quantisier-Schwellenspannungen im wesentlichen Null ist, und wo der Pegel der Antwortfunktion den im wesentlichen optimalen Wert erreicht.
8. Verfahren zur Durchführung einer rauscharmen Delta-Sigma-Modulation, umfassend die Schritte:
  • - Empfangen eines Eingangssignals und eines Rückkopplungs-DAC-Signals und Ausführen einer Schleifenfilteroperation damit, um die Differenz zwischen dem Eingangssignal und dem Rückkopplungs-DAC-Signal zu verarbeiten, um ein gefiltertes Ausgangssignal zu erzeugen;
  • - Bereitstellen eines Quantisierers mit m-1 Quantisier-Schwelleneingängen, zum Empfang der Quantisier-Schwellenspannungen und zum Quantisieren des gefilterten Signals, um einen m-Pegel-Quantisierwert auszugeben;
  • - Umwandeln des m-Pegel-Quantisierwerts in einen Analogwert mittels eines m-Pe­ gel-Digital/Analog-Wandlers, um das Rückkopplungs-DAC-Signal für das Schlei­ fenfilter zu erzeugen;
    dadurch gekennzeichnet, daß
  • - den Verarbeitungsschritten mit dem Schleifenfilter, des Quantisierens und Wandelns des m-Pegel-Quantisierwertes in eine Analogspannung ein Signal/Rausch- Verhältnis des thermischen Rauschens und ein Signal/Quantisierungsrauschen- Verhältnis zugeordnet ist, wobei beide sich als Funktion der Quantisier-Schwellenspannungen ändern, die in die Quantisier-Schwellenspannungseingänge eingegeben werden, wobei das Signal/Quantisierungsrauschen-Verhältnis einen optimalen Wert für mindestens einen Wert der Quantisier-Schwellenspannungen aufweist; und
  • - die Eingabe der Quantisier-Schwellenspannungen in den Quantisierer, derart erfolgt, daß die Quantisier-Schwellenspannungen auf einen Wert gesetzt sind, der sich im wsentlichen von dem Wert der Quantisier-Schwellenspannungen unterscheidet, der dem optimalen Wert des Signal/Quantisierungsrauschen-Verhältnisses entspricht, um ein höheres Signal/Rausch-Verhältnis des thermischen Rauschens zu erzielen, als das, das dem Wert der Quantisier-Schwelllenspannungen zugeordnet ist, der dem optimalen Signal/Quantisierungsrauschen-Verhältnis entspricht.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Verarbeitungsschritt mit dem Schleifenfilter aufweist: das Bereitstellen mehrerer Integrationsstufen, die in Kaskade geschaltet sind, die Rückkopplung der Ausgangssignals ausgewählter Integrationsstufen auf die Eingänge anderer ausgewählter Inegrationsstufen mit vorbestimmten Rückkoppelungskoeffizienten und die Einspeisung der Ausgangssignale ausgewählter Integrationsstufen in einen Summenknoten in einem separaten Mitkopplungspfad, wobei jeder Mitkopplungspfad einen ihm zuordneten vorbestimmten Mitkopplungskoeffizienten aufweist.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Wert von m gleich drei ist.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Schritt zur Bestmmung des optimalen Wert des Signal/Rausch-Verhältnisses des thermischen Rauschens die Bestimmung des Punkts umfaßt, an dem die erste Ableitung des Signal/Rausch-Verhältnisses des thermischen Rauschens als Funktion der Quantisier-Schwellenspannungen im wesentlichen Null ist, und der Pegel der Antwortfunktion einen im wesentlichen optimalen Wert erreicht.
DE4311724A 1992-04-17 1993-04-08 Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation Expired - Fee Related DE4311724C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/870,059 US5274375A (en) 1992-04-17 1992-04-17 Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance

Publications (2)

Publication Number Publication Date
DE4311724A1 DE4311724A1 (de) 1993-10-21
DE4311724C2 true DE4311724C2 (de) 1995-06-14

Family

ID=25354718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4311724A Expired - Fee Related DE4311724C2 (de) 1992-04-17 1993-04-08 Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation

Country Status (4)

Country Link
US (1) US5274375A (de)
JP (1) JP2960279B2 (de)
DE (1) DE4311724C2 (de)
GB (1) GB2266203B (de)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392042A (en) * 1993-08-05 1995-02-21 Martin Marietta Corporation Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
DE19535615A1 (de) 1994-10-20 1996-05-02 Analogic Corp Datenerfassungssystem, insbesondere für Computertomographie-Geräte
US5621675A (en) * 1994-11-02 1997-04-15 Advanced Micro Devices, Inc. Digital decimation and compensation filter system
US5646621A (en) * 1994-11-02 1997-07-08 Advanced Micro Devices, Inc. Delta-sigma ADC with multi-stage decimation filter and gain compensation filter
US5648779A (en) * 1994-12-09 1997-07-15 Advanced Micro Devices, Inc. Sigma-delta modulator having reduced delay from input to output
US5608401A (en) * 1994-12-28 1997-03-04 Lucent Technologies Inc. Three-level digital-to-analog converter for low-power consumption
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
US5751615A (en) * 1995-11-14 1998-05-12 Advanced Micro Devices, Inc. Implementation of a digital decimation filter and method
US5732004A (en) * 1995-11-14 1998-03-24 Advanced Micro Devices, Inc. DSP architecture for a FIR-type filter and method
US5841310A (en) * 1997-04-08 1998-11-24 Burr-Brown Corporation Current-to-voltage integrator for analog-to-digital converter, and method
EP0922334A2 (de) * 1997-06-04 1999-06-16 Koninklijke Philips Electronics N.V. Kompression und dekompression eines n-pegel-informationssignals
US5936562A (en) * 1997-06-06 1999-08-10 Analog Devices, Inc. High-speed sigma-delta ADCs
US5982313A (en) * 1997-06-06 1999-11-09 Analog Devices, Inc. High speed sigma-delta analog-to-digital converter system
US5870048A (en) * 1997-08-13 1999-02-09 National Science Council Oversampling sigma-delta modulator
US6061008A (en) * 1997-12-19 2000-05-09 Rockwell Science Center, Inc. Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion
US5991358A (en) * 1997-12-31 1999-11-23 Analogic Corporation Data acquisition system for generating accurate projection data in a CT scanner
US6816100B1 (en) 1999-03-12 2004-11-09 The Regents Of The University Of California Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators
US6331833B1 (en) * 1999-05-07 2001-12-18 Cadence Design Systems, Inc. Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition
JP4209035B2 (ja) * 1999-05-28 2009-01-14 株式会社ルネサステクノロジ Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ
US6791404B1 (en) * 1999-07-01 2004-09-14 Broadcom Corporation Method and apparatus for efficient mixed signal processing in a digital amplifier
DE19937246B4 (de) * 1999-08-06 2005-12-22 Siemens Ag Kaskadierter Sigma-Delta-Modulator
US6326912B1 (en) * 1999-09-24 2001-12-04 Akm Semiconductor, Inc. Analog-to-digital conversion using a multi-bit analog delta-sigma modulator combined with a one-bit digital delta-sigma modulator
US20010031023A1 (en) * 1999-10-28 2001-10-18 Kin Mun Lye Method and apparatus for generating pulses from phase shift keying analog waveforms
US6452530B2 (en) 1999-10-28 2002-09-17 The National University Of Singapore Method and apparatus for a pulse decoding communication system using multiple receivers
US6630897B2 (en) 1999-10-28 2003-10-07 Cellonics Incorporated Pte Ltd Method and apparatus for signal detection in ultra wide-band communications
US6515604B2 (en) * 2000-04-17 2003-02-04 Tripath Technology, Inc. Mixed signal processing unit with improved distortion and noise characteristics
US6633203B1 (en) 2000-04-25 2003-10-14 The National University Of Singapore Method and apparatus for a gated oscillator in digital circuits
TW496035B (en) 2000-04-25 2002-07-21 Univ Singapore Method and apparatus for a digital clock multiplication circuit
JP4649777B2 (ja) * 2001-02-09 2011-03-16 ソニー株式会社 デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
US6907090B2 (en) * 2001-03-13 2005-06-14 The National University Of Singapore Method and apparatus to recover data from pulses
DE10118157A1 (de) * 2001-04-11 2002-10-24 Infineon Technologies Ag Rückgekoppelter A/D- bzw. D/A-Wandler mit reduziertem Stromverbrauch
US6396428B1 (en) 2001-06-04 2002-05-28 Raytheon Company Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation
JP4530119B2 (ja) * 2001-06-08 2010-08-25 ルネサスエレクトロニクス株式会社 ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ
US6498572B1 (en) * 2001-06-18 2002-12-24 The National University Of Singapore Method and apparatus for delta modulator and sigma delta modulator
US20020196865A1 (en) * 2001-06-25 2002-12-26 The National University Of Singapore Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution
US6577258B2 (en) * 2001-10-01 2003-06-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
TW531984B (en) 2001-10-02 2003-05-11 Univ Singapore Method and apparatus for ultra wide-band communication system using multiple detectors
US7054360B2 (en) * 2001-11-05 2006-05-30 Cellonics Incorporated Pte, Ltd. Method and apparatus for generating pulse width modulated waveforms
US20030103583A1 (en) * 2001-12-04 2003-06-05 National University Of Singapore Method and apparatus for multi-level phase shift keying communications
US20030112862A1 (en) * 2001-12-13 2003-06-19 The National University Of Singapore Method and apparatus to generate ON-OFF keying signals suitable for communications
US7042378B2 (en) * 2002-01-30 2006-05-09 Koninklijke Philips Electronics N.V. Circuit with a digital to analog converter
CN100442668C (zh) * 2002-01-30 2008-12-10 Nxp股份有限公司 带有σδ模拟-数字转换器的电路
ATE342611T1 (de) * 2002-03-20 2006-11-15 Freescale Semiconductor Inc Analog-digital sigma-delta modulator mit fir- filter
WO2003093848A1 (en) * 2002-05-03 2003-11-13 Mcgill University Method and device for use in dc parametric tests
US7072633B2 (en) 2002-05-31 2006-07-04 Broadcom Corporation Double-conversion television tuner using a Delta-Sigma Fractional-N PLL
US6642873B1 (en) * 2002-06-03 2003-11-04 Wensheng Vincent Kuang Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
US6724269B2 (en) 2002-06-21 2004-04-20 Cellonics Incorporated Pte., Ltd. PSK transmitter and correlator receiver for UWB communications system
JP3748543B2 (ja) * 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器
US20040180642A1 (en) * 2003-03-13 2004-09-16 Elmala Mostafa A. Multi-band Gm-C state-variable filters using lossy integrators
US7298808B1 (en) * 2003-04-29 2007-11-20 Pmc-Sierra, Inc. Cascaded jitter frequency shifting Δ-Σ modulated signal synchronization mapper
US7561635B2 (en) * 2003-08-05 2009-07-14 Stmicroelectronics Nv Variable coder apparatus for resonant power conversion and method
JP4270998B2 (ja) * 2003-10-08 2009-06-03 Ｎｅｃエレクトロニクス株式会社 アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器
US7106234B2 (en) * 2004-01-22 2006-09-12 University College Cork - National University Of Ireland Digital to analog converter with reduced output noise
DE102004009611B4 (de) * 2004-02-27 2010-01-14 Infineon Technologies Ag Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler
US7158061B1 (en) * 2004-07-28 2007-01-02 Marvell International, Ltd. A/D converter for wideband digital communication
US7398065B1 (en) 2004-08-31 2008-07-08 Rockwell Collins, Inc. Programmable sampling band pass filter
JP2009518882A (ja) * 2005-12-06 2009-05-07 エヌエックスピー ビー ヴィ シグマ・デルタ型のアナログ‐デジタル変換器
US7388533B2 (en) * 2005-12-06 2008-06-17 Electronics And Telecommunications Research Institute Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor
TWI318508B (en) * 2006-04-19 2009-12-11 Realtek Semiconductor Corp Sigma-delta modulator
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
JP2008193159A (ja) * 2007-01-31 2008-08-21 Sharp Corp 信号処理装置
US7746257B2 (en) * 2008-05-07 2010-06-29 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter circuit having reduced sampled reference noise
US7916054B2 (en) * 2008-11-07 2011-03-29 Baker R Jacob K-delta-1-sigma modulator
EP2237424B1 (de) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Dynamische Elementanpassung für Dreipegelelemente, welche eine reduzierte Referenzladung und eine Reduzierung der Anzahl der DAW-Elemente erlaubt
US8009077B1 (en) 2009-06-08 2011-08-30 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) circuit with selectively switched reference
US7994957B2 (en) * 2009-06-30 2011-08-09 Mediatek Singapore Pte. Ltd. Current steering digital-to-analog converter
US8120518B2 (en) * 2010-06-14 2012-02-21 Koren Advanced Institute of Science and Technology Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof
EP2706666A1 (de) * 2012-09-10 2014-03-12 Imec Schaltung zur Digitalisierung einer Summe von Signalen
AT511664B1 (de) * 2012-10-17 2016-01-15 Avl List Gmbh Digitaler Ladungsverstärker
EP3486738B1 (de) * 2013-08-06 2022-03-23 Bedrock Automation Platforms Inc. Programmierbares diskretes input modul und entsprechendes verfahren
US10327659B2 (en) * 2016-11-13 2019-06-25 Analog Devices, Inc. Quantization noise cancellation in a feedback loop
US10298245B1 (en) * 2018-03-16 2019-05-21 Synaptics Incorporated Audio analog-to-digital converter systems and methods
US11592395B2 (en) * 2019-03-22 2023-02-28 Kaya17 Inc. Wide-area-sample based reader design for diagnostic detection of bio-particles
US10819365B1 (en) 2020-02-06 2020-10-27 Analog Devices, Inc. Utilizing current memory property in current steering digital-to-analog converters

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4227185A (en) * 1978-11-29 1980-10-07 Texas Instruments Incorporated Single chip integrated analog-to-digital converter circuit powered by a single voltage potential
US4495591A (en) * 1981-02-27 1985-01-22 The Regeants Of The University Of California Pipelined digital filters
US4599573A (en) * 1981-10-13 1986-07-08 Intel Corporation Switched capacitor filter utilizing a differential input and output circuit and method
EP0308982B1 (de) * 1987-09-25 1995-09-06 Nec Corporation AD-Wandler mit ausgezeichnetem Störabstand für kleine Signale
JPH01233921A (ja) * 1988-03-15 1989-09-19 Toshiba Corp △−σ変調器を用いたａ／ｄ変換回路
US4896155A (en) * 1988-06-22 1990-01-23 Rockwell International Corporation Method and apparatus for self-calibration of subranging A/D converter
US4972436A (en) * 1988-10-14 1990-11-20 Hayes Microcomputer Products, Inc. High performance sigma delta based analog modem front end
US4887085A (en) * 1988-12-19 1989-12-12 Advanced Micro Devices, Inc. Time continuous, differential analog-to-digital converter
US4940981A (en) * 1989-02-08 1990-07-10 Burr-Brown Corporation Dual analog-to-digital converter with single successive approximation register
US4972189A (en) * 1989-10-23 1990-11-20 Grumman Aerospace Corporation Correction for DC offset in A/D converters
US5079550A (en) * 1989-10-27 1992-01-07 Crystal Semiconductor Corporation Combining continuous time and discrete time signal processing in a delta-sigma modulator
US4999632A (en) * 1989-12-15 1991-03-12 Boehringer Mannheim Corporation Analog to digital conversion with noise reduction
US5012178A (en) * 1990-03-19 1991-04-30 Triquint Semiconductor, Inc. Low noise DAC current source topology
US5084702A (en) * 1990-11-01 1992-01-28 General Electric Company Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
FI88765C (fi) * 1991-04-09 1993-06-28 Nokia Mobile Phones Ltd Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator
US5162801A (en) * 1991-12-02 1992-11-10 Hughes Aircraft Company Low noise switched capacitor digital-to-analog converter

Also Published As

Publication number Publication date
GB2266203B (en) 1995-07-05
DE4311724A1 (de) 1993-10-21
GB9305089D0 (en) 1993-04-28
GB2266203A (en) 1993-10-20
JPH0621823A (ja) 1994-01-28
US5274375A (en) 1993-12-28
JP2960279B2 (ja) 1999-10-06

Similar Documents

Publication Publication Date Title
DE4311724C2 (de) Delta-Sigma-Modulator für Analaog/Digital-Wandler und Verfahren zur Durchführung rauscharmer Delta-Sigma-Modulation
DE69107059T2 (de) Sigma-delta-modulator.
DE68915700T2 (de) Verfahren zur Kaskadierung von mehreren Sigma-Delta-Modulatoren und ein Sigma-Delta-Modulatorsystem.
DE4311259C2 (de) Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung
DE112012000529B4 (de) Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler
DE112013000926B4 (de) Sigma-Delta-Modulator mit Dithersignal
DE4237082C2 (de) Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren
DE69734468T2 (de) Delta-sigma pwm dac für verringertes schalten
DE69919185T2 (de) Korrektur nichtlinearer ausgangsverzerrung in einen delta-sigma d/a-wandler
DE69228987T2 (de) Analog-und digitalwandler
DE60030950T2 (de) Digital-analog-wandler
DE60320279T2 (de) Verfahren und system zum integrieren eines fehlanpassungsrauschformers in die hauptschleife eines delta-sigma-modulators
DE69129821T2 (de) Mehrstufiger Sigma-deltaanalog/digitalumsetzer
DE69729794T2 (de) Sigma-delta-modulator mit geschalteten strömen
DE3486102T2 (de) Gerät und Verfahren zur AD- und DA-Umwandlung.
DE112005000786B4 (de) Verfahren und System zur Analog-zu-Digital-Wandlung unter Verwendung digitaler Pulsbreitenmodulation (PWM)
DE102006042003A1 (de) Pipeline-A/D-Wandler mit digitaler Fehlerkorrektur mit minimalen Overhead
DE102004049481B4 (de) Analog-Digital-Wandler
DE4127096A1 (de) Gleichspannungs-kalibriereinrichtung fuer einen digital/analog-wandler
DE69116324T2 (de) A/D(Analog/Digital)-Wandler
DE102006002901B4 (de) Multibit-Sigma-Delta-Wandler
DE19780640B3 (de) Niederleistungs-Delta-Sigma-Wandler
DE102018121046A1 (de) Digital-Analog-Wandler mit verbesserter Linearität
WO2000069078A1 (de) Sigma-delta-analog/digital-wandleranordnung
DE102008048901A1 (de) Integrierte Schaltung mit einer Vielzahl von Multibit-Digital-Analog-Wandlern, Sigma-Delta-Modulatorschaltung und Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee