DE102008048901A1

DE102008048901A1 - Integrierte Schaltung mit einer Vielzahl von Multibit-Digital-Analog-Wandlern, Sigma-Delta-Modulatorschaltung und Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern

Info

Publication number: DE102008048901A1
Application number: DE102008048901A
Authority: DE
Inventors: Martin Clara; Antonio Di Giandomenico; Luca Gori; Wolfgang Klatzer; David San Segundo Bello; Andreas Wiesbauer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2007-10-01
Filing date: 2008-09-25
Publication date: 2009-04-02
Anticipated expiration: 2028-09-26
Also published as: CN101404502A; DE102008048901B4; CN101404502B; US7688236B2; US20090085784A1

Abstract

Bei einer integrierten Schaltung mit einem ersten Multibit-Digital-Analog-Wandler (100A) und einem zweiten Multibit-Digital-Analog-Wandler (100B) ist eine Kalibrierungsschaltung (200) vorgesehen, welche von dem ersten und dem zweiten Digital-Analog-Wandler (100A, 100B) gemeinsam genutzt wird.

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltung mit einer Vielzahl von Digital-Analog-Wandlern, eine Sigma-Delta-Modulatorschaltung und ein Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern.
Für manche Anwendungen ist eine hohe Linearität von Multibit-Digital-Analog-Wandlern entscheidend. Zum Beispiel profitieren Sigma-Delta-Modulatorschaltungen, wie sie beispielsweise bei Kommunikationsanwendungen zur Analog-Digital-Wandlung verwendet werden, von einer hohen Linearität eines Digital-Analog-Wandlers, welcher in der Rückkopplungsschleife der Sigma-Delta-Modulatorschaltung verwendet wird.
Um die Linearität der Digital-Analog-Wandler zu verbessern, ist es bekannt, dynamische Elementanpassung („Dynamic Element Matching") zu verwenden oder die Digital-Analog-Wandler mit einer Selbstkalibrierungsfunktion zu versehen.
Bei einigen Anwendungen sind in einer integrierten Schaltung mehrere Multibit-Digital-Analog-Wandler vorgesehen. Zum Beispiel werden bei Multifeedback-Sigma-Delta-Modulatoren, d. h. Sigma-Delta-Modulatoren mit mehrfacher Rückkopplung, ein erster Digital-Analog-Wandler und ein zweiter Digital-Analog-Wandler verwendet, um analoge Rückkopplungssignale verschiedenen Rückkopplungspunkten der Schaltung zuzuführen. In diesem Fall kann die Verwendung von auf dynamischer Elementanpassung beruhenden Techniken bei der Sigma-Delta-Modulatorschaltung zu einer erhöhten Verzögerung des als "Excess Loop Delay" bezeichneten Typs führen. Darüber hinaus kann die Verwendung von selbstkalibrierenden Digital-Analog-Wandlern zu einem erhöhten Bedarf an Chipfläche und zu einer erhöhten Leistungsaufnahme führen.
Es besteht daher ein Bedarf für verbesserte Kalibrierungstechniken für Digital-Analog-Wandler.
Gemäß der vorliegenden Erfindung werden eine integrierte Schaltung gemäß Patentanspruch 1, eine Sigma-Delta-Modulatorschaltung gemäß Patentanspruch 10 und ein Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern gemäß Patentanspruch 21 bereitgestellt. Die abhängigen Patentansprüche definieren Weiterbildungen der Erfindung.
Gemäß Ausführungsbeispielen der Erfindung ist somit eine Kalibrierungsschaltung vorgesehen, welche von einem ersten Multibit-Digital-Analog-Wandler und einem zweiten Multibit-Digital-Analog-Wandler gemeinsam genutzt wird.
Weitere Eigenschaften, Merkmale und Vorteile von Ausführungsbeispielen der Erfindung sind aus der folgenden detaillierten Beschreibung anhand der beigefügten Zeichnungen ersichtlich.
1 veranschaulicht schematisch eine Sigma-Delta-Modulatorschaltung gemäß einem Ausführungsbeispiel der Erfindung.
2 veranschaulicht schematisch Schaltungskomponenten eines kalibrierten Digital-Analog-Wandlers in einem Sigma-Delta-Modulator gemäß einem Ausführungsbeispiel der Erfindung.
3 veranschaulicht beispielhafte Signalwerte bei einem Sigma-Delta-Modulator, wie er in 1 dargestellt ist.
4 veranschaulicht schematisch eine mehrstufige Sigma-Delta-Modulatorschaltung gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Im Folgenden wird die vorliegende Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen und auf die beigefügten Zeichnungen näher erläutert.
Es versteht sich, dass in der folgenden detaillierten Beschreibung von beispielhaften Ausführungsformen jegliche dargestellte oder beschriebene direkte Verbindung oder Kopplung zwischen zwei funktionalen Blöcken, Vorrichtungen, Komponenten oder anderen physikalischen oder funktionalen Einheiten auch durch eine indirekte Verbindung oder Kopplung implementiert sein könnte.
Die nachstehend beschriebenen Ausführungsbeispiele betreffen eine integrierte Schaltung mit einer Sigma-Delta-Modulatorschaltung, welche typischerweise bei Kommunikationsanwendungen zur Digital-Analog-Wandlung von Kommunikationsdaten verwendet wird, und ein entsprechendes Kalibrierungsverfahren. Die Kommunikationsdaten können über eine drahtlose Verbindung oder über eine drahtgebundene Verbindung übertragen werden. Bei den dargestellten Ausführungsbeispielen ist die Sigma-Delta-Modulatorschaltung vom zeitkontinuierlichen Typ (Continuous-Time-Typ). Bei anderen Ausführungsbeispielen können andere Typen von Sigma-Delta-Modulatorschaltungen verwendet werden, z. B. vom kondensatorgeschalteten Typ (Switched-Capacitor-Typ). Ferner versteht es sich, dass die nachstehend beschriebenen Konzepte auch bei anderen Typen von integrierten Schaltungen mit wenigstens zwei Multibit-Digital-Analog-Wandlern angewendet werden können.
1 veranschaulicht schematisch eine Sigma-Delta-Modulatorschaltung, welche vom zeitkontinuierlichen Typ ist und eine mehrfache Rückkopplung aufweist. Wie dargestellt umfasst die Sigma-Delta-Modulatorschaltung einen analogen Eingang 140, ein Filternetzwerk 150, einen N-Bit-Analog-Digital-Wandler (ADC) 160 und Rückkopplungsschleifen, welche einen ersten Digital-Analog-Wandler (DAC) 100A und einen zweiten Digital-Analog-Wandler 100B umfassen. Der Analog-Digital- Wandler 160 ist vom Multibit-Typ, d. h. N > 1. Ebenso sind der erste Digital-Analog-Wandler 100A und der zweite Digital-Analog-Wandler 100B vom Multibit-Typ. Der erste Digital-Analog-Wandler 100A und der zweite Digital-Analog-Wandler 100B haben die gleiche Anzahl von Bits wie der Analog-Digital-Wandler 160. Der Zweck des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandlers 100B ist, ein digitales Ausgangssignal des Analog-Digital-Wandlers 160 an Rückkopplungspunkte des Filternetzwerks 150 zurückzuführen, d. h. der erste Digital-Analog-Wandler 100A kann sich in einer ersten Rückkopplungsschleife befinden, und der zweite Digital-Analog-Wandler 100B kann sich in einer zweiten Rückkopplungsschleife befinden. Wie dargestellt können sich die Rückkopplungspunkte innerhalb des Filternetzwerks 150 oder an einem Eingang des Filternetzwerks 150 befinden. Der erste Digital-Analog-Wandler 100A und der zweite Digital-Analog-Wandler 100B können jeweils auf Basis einer Vielzahl von selektiv steuerbaren Ausgangszellen, z. B. Stromzellen, implementiert sein, wobei jede der Ausgangszellen ein Ausgangssignal zur Addition an einem Signalausgang des Digital-Analog-Wandlers bereitstellt. Der Analog-Digital-Wandler 160 wird auf Basis eines Taktsignals CLK betrieben. Der erste Digital-Analog-Wandler 100A und der zweite Digital-Analog-Wandler 100B werden auf Basis von Taktsignalen CLK_DAC betrieben.
Das Filternetzwerk 150 umfasst einen ersten Integrator mit einem Signalpuffer 152, Kondensatoren C1 und Widerständen RZ1 sowie einen zweiten Integrator mit einem Signalpuffer 154, Kondensatoren C2 und Widerständen RZ2. Der erste Integrator empfängt sein Eingangssignal ausgehend von dem analogen Eingang 140 über Widerstände R1. Der zweite Integrator nimmt das Ausgangssignal des ersten Integrators über Widerstände R2 auf. Das Ausgangssignal des zweiten Integrators wird dem Analog-Digital-Wandler 160 zugeführt. Darüber hinaus ist der Eingang des ersten Integrators über Widerstände RG mit dem Ausgang des zweiten Integrators gekoppelt.
Es versteht sich, dass die obige Implementierung des Filternetzwerks 150 lediglich beispielhaft ist. Bei anderen Ausführungsbeispielen können andere Typen von Filternetzwerken verwendet werden. Zum Beispiel können die Integratoren auf eine andere Weise implementiert sein. Darüber hinaus kann die Anzahl von Integratoren in dem Filternetzwerk 150 je nach Erfordernis ausgewählt werden.
Wie dargestellt liefert der erste Digital-Analog-Wandler 100A sein Ausgangssignal an einen Rückkopplungspunkt an dem Eingang des ersten Integrators, und der zweite Digital-Analog-Wandler 100B liefert sein Ausgangssignal an einen Rückkopplungspunkt an dem Eingang des zweiten Integrators. Bei anderen Ausführungsbeispielen können sich die Rückkopplungspunkte an anderen Positionen befinden.
Wie weiterhin dargestellt ist der Analogabschnitt der Sigma-Delta-Modulatorschaltung zum Betrieb auf Grundlage von differentiellen Signalen ausgestaltet. Bei anderen Ausführungsbeispielen kann der Analogabschnitt der Sigma-Delta-Modulatorschaltung zum Betrieb auf Grundlage von einpolig massebezogenen Signalen ausgestaltet sein.
Bei dem dargestellten Ausführungsbeispiel umfasst die Sigma-Delta-Modulatorschaltung darüber hinaus eine Kalibrierungsschaltung 200 zum Kalibrieren des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandler 100B. Das heißt, die Kalibrierungsschaltung 200 wird von dem ersten Digital-Analog-Wandler 100A und dem zweiten Digital-Analog-Wandler 100B gemeinsam genutzt.
Die Kalibrierungsschaltung 200 liefert ein Kalibrierungseingangssignal CALIN an den ersten Digital-Analog-Wandler 100A und an den zweiten Digital-Analog-Wandler 100B. Das Kalibrierungseingangssignal CALIN wird innerhalb des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandlers 100B verwendet, um wenigstens eine aus einer Vielzahl von Ausgangszellen zur Kalibrierung auszuwählen. Dies wird auf eine kontinuierliche Weise während des Normalbetriebs des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandlers 100B bewerkstelligt.
Darüber hinaus empfängt die Kalibrierungsschaltung 200 das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 160 und erzeugt auf Grundlage des Ausgangssignals ADCOUT des Analog-Digital-Wandlers 160 ein Dateneingangssignal DACIN für den ersten Digital-Analog-Wandler 100A und für den zweiten Digital-Analog-Wandler 100B. Das Dateneingangssignal DACIN wird innerhalb des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandlers 100B verwendet, um die Ausgangszellen entsprechend einem kodierten Digitalwert zu steuern.
Bei dem dargestellten Ausführungsbeispiel werden diejenigen der Ausgangszellen, welche nicht zur Kalibrierung ausgewählt sind, zur Steuerung entsprechend dem kodierten Digitalwert ausgewählt. Wenn z. B. zu einem gegebenen Zeitpunkt eine der Ausgangszellen des ersten Digital-Analog-Wandlers 100A und eine der Ausgangszellen des zweiten Digital-Analog-Wandlers 100B zur Kalibrierung ausgewählt ist, können die anderen Ausgangszellen entsprechend dem kodierten Digitalwert gesteuert werden. Zu diesem Zweck ist die Anzahl der Ausgangszellen des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandlers 100B größer als die Anzahl von für die bloße Umwandlung der kodierten Digitalwerte erforderlichen Ausgangszellen. Zum Beispiel können der erste Digital-Analog-Wandler 100A und der zweite Digital-Analog-Wandler 100B jeweils sechzehn Ausgangszellen umfassen, welche jeweils ein Einheitsausgangssignal zur Addition am Signalausgang des Digital-Analog-Wandlers liefern. Nur fünfzehn Ausgangszellen sind erforderlich zur Erzeugung eines Ausgangssignals mit sechzehn verschiedenen Stufen, einschließlich einer Signalstufe von null. Folglich ist eine der Ausgangszellen zur Ka librierung verfügbar. In jedem Taktzyklus wird eine andere der Ausgangszellen zur Kalibrierung ausgewählt. Das Dateneingangssignal DACIN des ersten Digital-Analog-Wandlers 100A und des zweiten Digital-Analog-Wandlers 100B wird derart erzeugt, dass die zur Kalibrierung ausgewählte Ausgangszelle nicht von dem Dateneingangssignal DACIN gesteuert wird. Diese Struktur ermöglicht eine Kalibrierung der Digital-Analog-Wandler 100A, 100B während des normalen Umwandlungsbetriebs.
Das N-Bit-Ausgangssignal ADCOUT des Analog-Digital-Wandlers 160 kann der Kalibrierungsschaltung 200 unter Verwendung von 2^N – 1 Signalleitungen in Thermometerkodierung zugeführt werden. Da in dem ersten Digital-Analog-Wandler 100A eine zusätzliche zu steuernde Ausgangszelle vorhanden ist und in dem zweiten Digital-Analog-Wandler 100B eine zusätzliche zu steuernde Ausgangszelle vorhanden ist, wird das Dateneingangssignal DACIN dann den Digital-Analog-Wandlern 100A, 100B über 2^N Signalleitungen zugeführt, wobei ebenfalls eine Thermometerkodierung verwendet wird. Bei anderen Ausführungsbeispielen kann eine binär gewichtete Kodierung verwendet werden. Darüber hinaus kann in dem ersten Digital-Analog-Wandler 100A und in dem zweiten Digital-Analog-Wandler 100B eine noch größere Anzahl von Ausgangszellen vorgesehen sein. In diesem Fall können mehrere der Ausgangszellen gleichzeitig kalibriert werden, oder Ausgangszellen können als Ersatzzellen verwendet werden.
Bei dem dargestellten Ausführungsbeispiel umfasst die Kalibrierungsschaltung 200 einen Datenmultiplexer 220 und eine Steuerschaltung 240, welche auf Grundlage eines Zustandsapparats implementiert ist. Der Datenmultiplexer 220 bewerkstelligt die oben genannte Erzeugung des Dateneingangssignals DACIN für den ersten Digital-Analog-Wandler 100A und den zweiten Digital-Analog-Wandler 100B auf Grundlage des durch das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 160 kodierten Digitalwerts. Die Steuerschaltung 240 erzeugt das Kalibrierungseingangssignal CALIN. Darüber hinaus erzeugt die Steuerschaltung 240 ein Steuersignal MUXCTL zur Steuerung des Datenmultiplexers 220.
Bei einem Ausführungsbeispiel umfasst das Kalibrierungseingangssignal CALIN eine Anzahl von Schaltsignalen, welche der Anzahl von Ausgangszellen in dem ersten Digital-Analog-Wandler 100A und der Anzahl von Ausgangszellen in dem zweiten Digital-Analog-Wandler 100B entspricht. Jeweils eines der Schaltsignale wird verwendet, um eine entsprechende Ausgangszelle in einen Kalibrierungsmodus umzuschalten. Auf ähnliche Weise kann das Steuersignal MUXCTL für den Datenmultiplexer 220 eine Anzahl von Schaltsignalen umfassen, welche der Anzahl von Signalleitungen entspricht, wobei die Schaltsignale zur Zuführung des Dateneingangssignals DACIN von dem Datenmultiplexer 220 an den ersten Digital-Analog-Wandler 100A und an den zweiten Digital-Analog-Wandler 100B verwendet werden. Die Steuerschaltung 240 und/oder der Zustandsapparat können durch spezielle Hardware, durch Software oder eine Kombination von spezieller Hardware und Software implementiert sein.
2 veranschaulicht schematisch interne Schaltungskomponenten eines Digital-Analog-Wandlers, z. B. des ersten Digital-Analog-Wandlers 100A oder des zweiten Digital-Analog-Wandlers 100B, wie er in einer integrierten Schaltung gemäß einem Ausführungsbeispiel der Erfindung verwendet wird. Bei dem dargestellten Ausführungsbeispiel umfasst der Digital-Analog-Wandler eine Vielzahl von Ausgangszellen 300, welche als jeweils einen Einheitsausgangsstrom bereitstellende Stromzellen implementiert sind. Bei dem dargestellten Ausführungsbeispiel ist die Anzahl von Ausgangszellen 300 für einen N-Bit-Digital-Analog-Wandler 2^N. Die Ausgangszellen 300 sind auf Grundlage von Stromspiegeln bezüglich eines Stromquellenblocks 330 implementiert. Wie dargestellt umfasst der Stromquellenblock 330 Transistoren 340, 350, 360, welche dazu ausgestaltet sind, einen Stromspiegel mit Transistoren 305, 310, 315 in jeder der Stromzellen 300 zu bilden. Bei dem dargestellten Ausführungsbeispiel sind die Stromspiegel auf Grund lage von PMOS-Transistoren implementiert. Bei anderen Ausführungsbeispielen können andere Transistortypen verwendet werden.
In jeder der Ausgangszellen 300 dient der Transistor 310 als ein Spiegeltransistor, welcher den Strom durch die Transistoren 340, 350 des Stromquellenblocks 330 spiegelt. Der Transistor 305 dient als ein Kaskodentransistor, welcher zwischen einem Ausgangsschaltungsknoten der Stromzelle 300 und dem Spiegeltransistor 310 bereitgestellt ist, so dass eine Kaskodenstruktur gebildet wird. Der Transistor 315 dient als ein Kalibrierungstransistor und ist parallel zu dem Spiegeltransistor 310 geschaltet.
Die jeweiligen Ausgangsschaltungsknoten der Stromzellen 300 sind über entsprechende Schalter 370 mit einem differentiellen Signalausgang des Digital-Analog-Wandlers gekoppelt. Das heißt, dass mittels der Schalter 370 jede der Stromzellen 300 mit dem differentiellen Ausgang des Digital-Analog-Wandlers gekoppelt werden kann, um einen Einheitsstrom auszugeben. Das Ausgangssignal des Digital-Analog-Wandlers wird dann durch die Summe der einzelnen Einheitsströme gebildet. Der Gesamtwert des Ausgangssignals kann durch Verwendung der Schalter 370 auf eine von 2^N verschiedenen Stufen gesteuert werden.
Wie weiterhin dargestellt umfasst der Digital-Analog-Wandler eine Kalibrierungsquelle 400, und jede der Ausgangszellen 300 umfasst Schalter 320, um die Ausgangszelle 300 mit der Kalibrierungsquelle 400 zu verbinden. Die Kalibrierungsquelle 400 kann ebenfalls auf Grundlage von Stromquellen implementiert sein. Bei dem dargestellten Ausführungsbeispiel umfasst die Kalibrierungsquelle 400 NMOS-Transistoren 430, 440, 450. Bei anderen Ausführungsbeispielen können andere Transistortypen oder andere Implementierungen der Kalibrierungsquelle 400 verwendet werden.
Die Funktionsweise des Digital-Analog-Wandlers mit den obigen Schaltungskomponenten ist wie folgt: im Normalbetrieb des Digital-Analog-Wandlers werden 2^N – 1 der Ausgangszellen 300 verwendet, um das Ausgangssignal des Digital-Analog-Wandlers zu erzeugen, d. h. gesteuert durch die Schalter 370 dem differentiellen Ausgang 380, 390 selektiv einen Einheitsstrom zuzuführen. Die verbleibende der Ausgangszellen 300 wird zur Kalibrierung ausgewählt und unter Verwendung der Schalter 320 mit der Kalibrierungsquelle 400 gekoppelt. In diesem Kalibrierungsmodus der Ausgangszelle 300 sind deren Schalter 320 geschlossen. In dieser Konfiguration ist der Kalibrierungstransistor 315 derart angeschlossen, dass er im Wesentlichen als Diode arbeitet, d. h. der Drain-Anschluss des Kalibrierungstransistors 315 ist über den Kaskodentransistor 305 mit dem Gate-Anschluss des Kalibrierungstransistors 315 gekoppelt. In diesem Zustand wird der Strom durch die Ausgangszelle 300 auf einen Wert eingestellt, welcher einem von der Kalibrierungsquelle 400 bereitgestellten Kalibrierungsstrom entspricht. Nach Öffnen der Schalter 320 wird der eingestellte Wert des Stroms im Normalbetrieb der Ausgangszelle 300 beibehalten, weil die Gate-Source-Kapazität des Kalibrierungstransistors 315 eine Gate-Spannung des Kalibrierungstransistors 315 auf einem im Wesentlichen konstanten Wert hält, bis die Ausgangszelle 300 erneut zur Kalibrierung ausgewählt wird.
Die Ausgangszellen 300 werden auf eine zyklische Weise zur Kalibrierung ausgewählt, wodurch der Einheitsstrom der Ausgangszellen 300 auf zyklische Weise eingestellt wird, so dass er im Wesentlichen dem von der Kalibrierungsquelle 400 bereitgestellten Kalibrierungsstrom entspricht. Auf diese Weise liefert jede der Ausgangszellen 300 im Wesentlichen denselben Einheitsstrom, unabhängig von einer Fehlanpassung der in den Ausgangszellen 300 verwendeten Transistoren. Dies verbessert wiederum die Linearität des Digital-Analog-Wandlers.
Die Schalter 320 der Ausgangszellen 300 werden wie im Zusammenhang mit 1 erläutert durch das Kalibrierungseingangssignal CALIN gesteuert. Die Schalter 370 werden wie im Zusammenhang mit 1 erläutert durch das Dateneingangssignal DACIN gesteuert. Die Schalter 320 und 370 können unter Verwendung von Transistoren oder anderen geeigneten Schaltvorrichtungen implementiert sein.
3 veranschaulicht beispielhafte Werte der im Zusammenhang mit 1 erläuterten Signale ADCOUT, DACIN, MUXCTL und CALIN. Die beispielhaften Werte von 3 beziehen sich auf eine Implementierung, bei welcher für den Analog-Digital-Wandler 160 sowie für den ersten Digital-Analog-Wandler 100A und den zweiten Digital-Analog-Wandler 100B die Anzahl von Bits N = 4 ist. Das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 160 wird in Thermometerkodierung folglich durch 15 Signalleitungen dargestellt.
In dem oberen linken Abschnitt von 3 sind beispielhafte Werte des Signals ADCOUT in Form einer Tabelle dargestellt. Jede Spalte der Tabelle entspricht einer anderen Datenleitung, und die verschiedenen Zeilen der Tabelle entsprechen verschiedenen Taktzyklen des Analog-Digital-Wandlers 160. Auf der linken Seite der Tabelle ist eine Taktzyklusnummer angegeben, welche in Richtung des vertikalen Pfeils ansteigt. Auf der rechten Seite der Tabelle ist der durch die jeweilige Zeile der Tabelle kodierte Digitalwert im Dezimalformat angegeben. Wie dargestellt wird mit ansteigendem kodiertem Digitalwert eine ansteigende Anzahl der Datenleitungen in einen aktiven Zustand gebracht.
In dem unteren linken Abschnitt von 3 sind die entsprechenden Werte des Dateneingangssignals DACIN in Form einer ähnlichen Tabelle dargestellt. Die Nummer der Taktzyklen ist wiederum auf der linken Seite der Tabelle angegeben, und der kodierte Digitalwert ist auf der rechten Seite der Tabelle angegeben. Wie dargestellt, ist für das Signal DACIN eine Da tenleitung mehr vorhanden als für das Signal ADCOUT. Dies beruht auf der Tatsache, dass das Signal DACIN berücksichtigt, dass stets eine der Ausgangszellen des Digital-Analog-Wandlers zur Kalibrierung ausgewählt ist und daher nicht zur Erzeugung des Ausgangssignals des Digital-Analog-Wandlers verfügbar ist. In 3 ist die Position der Datenleitung, welche der zur Kalibrierung ausgewählten Ausgangszelle entspricht, durch „X" markiert. Bis zu der durch „X" markierten Position entspricht das Signal DACIN dem Signal ADCOUT. Ab der durch „X" markierten Position entspricht die n-te Datenleitung des Signals ADCOUT der (n + 1)-ten Datenleitung des Signals DACIN. Auf diese Weise enthält das Signal DACIN dieselben Informationen bezüglich des kodierten Digitalwerts wie das Signal ADCOUT. Bei anderen Ausführungsbeispielen können andere Beziehungen zwischen dem Signal ADCOUT und dem Signal DACIN verwendet werden.
In dem oberen rechten Abschnitt von 3 sind die entsprechenden Werte des Signals MUXCTL in Form einer ähnlichen Tabelle dargestellt. Die Nummer des Taktzyklus ist wiederum auf der linken Seite der Tabelle angegeben. Das Signal MUXCTL umfasst eine Datenleitung für jede der Datenleitungen des Signals DACIN. Bei dem dargestellten Beispiel wird das Signal MUXCTL beim ersten Taktzyklus beginnend mit allen Datenleitungen im aktivierten Zustand erzeugt, indem nachfolgend in dem jeweils nächsten Taktzyklus, von links nach rechts fortschreitend, eine der Datenleitungen deaktiviert wird. Dies führt dazu, dass durch den Datenmultiplexer 220 das Signal ADCOUT wie oben erläutert in das Signal DACIN umgewandelt wird. Bei anderen Ausführungsbeispielen kann das Signal MUXCTL abhängig von der Konfiguration des Datenmultiplexers 220 auf eine andere Weise erzeugt werden. Wenn schließlich alle Datenleitungen deaktiviert sind, sind alle Ausgangszellen kalibriert worden, und der Vorgang beginnt erneut mit allen Datenleitungen des Signals MUXCTL im aktivierten Zustand.
In dem unteren rechten Abschnitt von 3 sind die entsprechenden Werte des Signals CALIN dargestellt. Wie dargestellt umfasst das Signal CALIN eine Datenleitung für jede der Datenleitungen des Signals DACIN, d. h. eine Datenleitung für jede der Ausgangszellen des Digital-Analog-Wandlers. Die der zu kalibrierenden Ausgangszelle entsprechende Datenleitung ist aktiv, während die anderen Datenleitungen inaktiv sind. In dem ersten Taktzyklus ist die erste Datenleitung aktiv. Dann wird die aktive Datenleitung mit jedem Taktzyklus um eine Position nach rechts verschoben. Dies führt dazu, dass diejenige Ausgangszelle zur Kalibrierung ausgewählt wird, welche in der das Dateneingangssignal DACIN darstellenden Tabelle durch „X" markiert ist.
Es versteht sich, dass die obigen Werte des Signals ADCOUT, DACIN, MUXCTL und CALIN lediglich beispielhaft sind. Insbesondere kann die Auswahl der zu kalibrierenden Ausgangszellen entsprechend einem anderen Muster bewerkstelligt werden. Bei einigen Ausführungsbeispielen ist es sogar möglich, die zu kalibrierende Ausgangszelle auf eine zufällige Weise auszuwählen. Wie es sich für diejenigen mit Kenntnissen der Technik versteht, müsste dann die Erzeugung des Signals MUXCTL zur Steuerung des Datenmultiplexers 220 entsprechend angepasst werden.
4 veranschaulicht schematisch eine integrierte Sigma-Delta-Modulatorschaltung gemäß einem weiteren Ausführungsbeispiel der Erfindung, welche eine mehrfache Rückkopplung aufweist. Die Sigma-Delta-Modulatorschaltung ist wiederum vom zeitkontinuierlichen Typ. Bei anderen Ausführungsbeispielen sind jedoch auch andere Implementierungen möglich, z. B. eine kondensatorgeschaltete Implementierung.
Im Vergleich zu der Sigma-Delta-Modulatorschaltung von 1 ist die Sigma-Delta-Modulatorschaltung von 4 vom mehrstufigen Typ, z. B. vom MASH-Typ. Eine erste Modulatorstufe ist allgemein im unteren Teil von 4 (4B) darge stellt. Eine zweite Modulatorstufe ist allgemein im oberen Teil von 4 (4A) dargestellt.
Ein analoger Signaleingang 540 ist über Widerstände R11 mit einem Filternetzwerk 550A der ersten Modulatorstufe gekoppelt. Ein Ausgangssignal des Filternetzwerks 550A ist einem Analog-Digital-Wandler 560A der ersten Modulatorstufe zugeführt. Rückkopplungsschleifen sind zur Rückkopplung eines Ausgangssignals ADCOUT des Analog-Digital-Wandlers 560A an Rückkopplungspunkte des Filternetzwerks 550A vorgesehen. Zu diesem Zweck sind in der ersten Modulatorstufe ein erster Digital-Analog-Wandler 500A und ein zweiter Digital-Analog-Wandler 500B vorgesehen.
Die Rückkopplungsschleife 550A umfasst einen ersten Integrator mit einem ersten Signalpuffer 552A, Kondensatoren C11 und Widerständen RZ11 sowie einen zweiten Integrator mit einem zweiten Signalpuffer 554A, Kondensatoren C21 und Widerständen RZ21. Ein Ausgangssignal des ersten Integrators ist über Widerstände R21 dem zweiten Integrator zugeführt. Darüber hinaus sind Widerstände RG1 vorgesehen, welche den Eingang des ersten Integrators mit dem Ausgang des zweiten Integrators koppeln. Es versteht sich, dass die Implementierung des Filternetzwerks 550A lediglich beispielhaft ist und bei anderen Ausführungsbeispielen andere Implementierungen des Filternetzwerks verwendet werden können.
Bei dem dargestellten Ausführungsbeispiel ist ein Ausgangssignal des ersten Digital-Analog-Wandlers 500A einem Rückkopplungspunkt an dem Eingang des ersten Integrators des Filternetzwerks 550A zugeführt, und ein Ausgangssignal des zweiten Digital-Analog-Wandlers 500B ist einem Rückkopplungspunkt an dem Eingang des zweiten Integrators des Filternetzwerks 550A zugeführt. Bei anderen Ausführungsbeispielen können die Rückkopplungspunkte sich an anderen Positionen befinden.
Ähnlich zu der ersten Modulatorstufe umfasst die zweite Modulatorstufe ein Filternetzwerk 550B und einen Analog-Digital-Wandler 560B, welcher ein Ausgangssignal des Filternetzwerks 550B aufnimmt. Darüber hinaus umfasst die zweite Modulatorstufe Rückkopplungsschleifen zur Rückkopplung eines Ausgangssignals ADCOUT des Analog-Digital-Wandlers 560B an Rückkopplungspunkte des Filternetzwerks 550B. Die Rückkopplungsschleifen umfassen einen ersten Digital-Analog-Wandler 500C und einen zweiten Digital-Analog-Wandler 500D der zweiten Modulatorstufe.
Das Filternetzwerk 550B der zweiten Modulatorstufe umfasst einen ersten Integrator mit einem ersten Signalpuffer 552B, Kondensatoren C12 und Widerständen RZ12 sowie einen zweiten Integrator mit einem zweiten Signalpuffer 554B, Kondensatoren C22 und Widerständen RZ22. Wie durch gepunktete Linien dargestellt kann der erste Integrator auch zusätzliche Widerstände RHC2 umfassen. Ein Ausgangssignal des ersten Integrators ist über die Widerstände R22 dem zweiten Integrator zugeführt. Darüber hinaus ist ein Eingang des ersten Integrators über Widerstände RG2 mit einem Ausgang des zweiten Integrators gekoppelt.
Ein Ausgangssignal des ersten Digital-Analog-Wandlers 500C ist einem Rückkopplungspunkt an dem Eingang des ersten Integrators des Filternetzwerks 550B zugeführt, und ein Ausgangssignal des zweiten Digital-Analog-Wandlers 500D ist einem Rückkopplungspunkt an dem Eingang des zweiten Integrators des Filternetzwerks 550B zugeführt. Bei anderen Ausführungsbeispielen können die Rückkopplungspunkte auf eine unterschiedliche Weise positioniert sein, oder das Filternetzwerk 550B kann auf eine unterschiedliche Weise implementiert sein.
Die Kopplung zwischen der ersten Modulatorstufe und der zweiten Modulatorstufe ist wie folgt: Ein Ausgangssignal des ersten Integrators des Filternetzwerks 550A in der ersten Modulatorstufe ist dem Eingang des ersten Integrators des Filter netzwerks 550B in der zweiten Modulatorstufe über Widerstände RS1 zugeführt. Ein Ausgangssignal des zweiten Integrators des Filternetzwerks 550A in der ersten Modulatorstufe ist dem Eingang des ersten Integrators des Filternetzwerks 550B in der zweiten Modulatorstufe über Widerstände RS2 zugeführt. Bei anderen Ausführungsbeispielen kann die Kopplung zwischen der ersten Modulatorstufe und der zweiten Modulatorstufe auf eine andere Weise bewerkstelligt werden.
Die Analogabschnitte der ersten Modulatorstufe und der zweiten Modulatorstufe sind auf Basis von differentiellen Signalen implementiert. Bei anderen Ausführungsbeispielen können die Analogabschnitte der ersten Modulatorstufe und der zweiten Modulatorstufe auf Grundlage von einpolig massebezogenen Signalen implementiert sein.
Der Digital-Analog-Wandler 500A, der Digital-Analog-Wandler 500B, der Digital-Analog-Wandler 500C und der Digital-Analog-Wandler 500D können auf eine ähnliche Weise implementiert sein wie im Zusammenhang mit 2 erläutert. Insbesondere kann jeder der Digital-Analog-Wandler 500A, 500B, 500C, 500D eine Vielzahl von Ausgangszellen umfassen, welche auf Grundlage eines Dateneingangssignals gesteuert werden. Die Ausgangszellen können als Stromzellen implementiert sein.
Dem Analog-Digital-Wandler 560A und dem Analog-Digital-Wandler 560B ist jeweils ein Taktsignal CLK zugeführt. Den Digital-Analog-Wandlern 500A, 500B, 500C, 500D sind jeweils Taktsignale CLK_DAC zugeführt.
Wie weiterhin dargestellt umfasst die Sigma-Delta-Modulatorschaltung einen Überlastungsblock 570 und einen analogen Multiplexer 580, welche mit dem Ausgang des ersten Integrators und dem Ausgang des zweiten Integrators des Filternetzwerks 550A in der ersten Modulatorstufe sowie mit dem Ausgang des ersten Integrators und dem Ausgang des zweiten Integrators des Filternetzwerks 550B in der zweiten Modula torstufe gekoppelt sind. Ein analoger Messausgangspuffer 590 ist mit dem analogen Multiplexer 580 gekoppelt. Diese Strukturen sind zum Zwecke einer Überwachung und eines Überlastungsmanagements vorgesehen.
Darüber hinaus umfasst die Sigma-Delta-Modulatorschaltung einen ersten Datenmultiplexer 620A zur Aufnahme des Ausgangssignals ADCOUT des Analog-Digital-Wandlers 560A der ersten Modulatorstufe und einen zweiten Datenmultiplexer 620B zur Aufnahme des Ausgangssignals ADCOUT des Analog-Digital-Wandlers 560B der zweiten Modulatorstufe. Die Funktionsweise der Datenmultiplexer 620A, 620B entspricht derjenigen, wie sie für den Datenmultiplexer 220 von 1 erläutert wurde. Insbesondere wählt der Datenmultiplexer 620A Ausgangszellen des ersten Digital-Analog-Wandlers 500A und des zweiten Digital-Analog-Wandlers 500B in der ersten Modulatorstufe zur Steuerung aus, so dass das Ausgangssignal des Digital-Analog-Wandlers entsprechend dem durch das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 560A kodierten Digitalwert erzeugt wird. Der Datenmultiplexer 620B wählt Ausgangszellen des ersten Digital-Analog-Wandlers 500C und des zweiten Digital-Analog-Wandlers 500D in der zweiten Modulatorstufe zur Steuerung aus, um das Ausgangssignal des Digital-Analog-Wandlers entsprechend dem durch das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 560B der zweiten Modulatorstufe kodierten Digitalwert zu erzeugen.
Die Sigma-Delta-Modulatorschaltung beinhaltet darüber hinaus eine erste Steuerschaltung 600A der ersten Modulatorstufe und eine zweite Steuerschaltung 600B der zweiten Modulatorstufe. Die Steuerschaltungen 600A, 600B haben jeweils eine ähnliche Funktionsweise wie die Steuerschaltung 240 von 2.
Insbesondere erzeugt die erste Steuerschaltung 600A ein Kalibrierungseingangssignal CALIN zur Bereitstellung an den ersten Digital-Analog-Wandler 500A und an den zweiten Digital-Analog-Wandler 500B der ersten Modulatorstufe, um eine aus einer Vielzahl von Ausgangszellen des Digital-Analog-Wandlers zur Kalibrierung auszuwählen. Darüber hinaus erzeugt die Steuerschaltung 600A ein Steuersignal MUXCTL für den Datenmultiplexer 620A der ersten Modulatorstufe. Wie im Zusammenhang mit 3 erläutert werden die Signale CALIN und MUXCTL derart erzeugt, dass in jedem Taktzyklus eine andere Ausgangszelle des Digital-Analog-Wandlers zur Kalibrierung ausgewählt wird und dass die verbleibenden Ausgangszellen zur Erzeugung des Ausgangssignals des Digital-Analog-Wandlers auf Grundlage des Digitalwerts, welcher durch das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 560A der ersten Modulatorstufe kodiert wird, verwendet werden.
Auf ähnliche Weise erzeugt die zweite Steuerschaltung 600B ein Kalibrierungseingangssignal CALIN zur Bereitstellung an den ersten Digital-Analog-Wandler 500C und den zweiten Digital-Analog-Wandler 500D der zweiten Modulatorstufe, um eine aus einer Vielzahl von Ausgangszellen des Digital-Analog-Wandlers zur Kalibrierung auszuwählen. Darüber hinaus erzeugt die Steuerschaltung 600B ein Steuersignal MUXCTL für den Datenmultiplexer 620B. Wie oben erläutert, werden die Signale CALIN und MUXCTL derart erzeugt, dass in jedem Taktzyklus eine andere der Ausgangszellen des Digital-Analog-Wandlers zur Kalibrierung ausgewählt wird und dass die verbleibenden Ausgangszellen des Digital-Analog-Wandlers zur Erzeugung des Ausgangssignals des Digital-Analog-Wandlers entsprechend dem Digitalwert, welcher durch das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 560B der zweiten Modulatorstufe kodiert wird, verwendet werden.
Ähnlich zu dem Ausführungsbeispiel von 1 können die Steuerschaltung 600A und die Steuerschaltung 600B auf Grundlage eines Zustandsapparats implementiert sein.
Bei dem dargestellten Ausführungsbeispiel ist ein erstes Dateneingangssignal DACIN ausgehend von dem Datenmultiplexer 620A über einen Datensignalspeicher 630A dem Digital-Analog- Wandler 500A und dem Digital-Analog-Wandler 500B zugeführt. Auf ähnliche Weise ist ein zweites Dateneingangssignal DACIN ausgehend von dem Datenmultiplexer 620B über einen Datensignalspeicher 630B dem Digital-Analog-Wandler 500C und dem Digital-Analog-Wandler 500D zugeführt. Bei anderen Ausführungsbeispielen kann auf den Datensignalspeicher 630A und/oder den Datensignalspeicher 630B verzichtet werden.
Wie weiterhin dargestellt sind das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 560A der ersten Modulatorstufe und ein Ausgangssignal des Datensignalspeichers 630A der ersten Modulatorstufe Decodern 650A bzw. 650B zugeführt. Auf ähnliche Weise sind das Ausgangssignal ADCOUT des Analog-Digital-Wandlers 560B der zweiten Modulatorstufe und das Ausgangssignal des Datensignalspeichers 630B der zweiten Modulatorstufe Decodern 650C bzw. 650D zugeführt. Die Decoder 650A, 650B, 650C, 650D haben den Zweck, einen Thermometercode ihres Eingangssignals in einen binär gewichteten Code umzuwandeln, wodurch die Anzahl der digitalen Signalleitungen zur Übertragung des Signals reduziert wird.
Ausgehend von den Decodern 650A, 650B der ersten Modulatorstufe ist das Signal einem ersten Multiplexer 700A zugeführt. Mittels des ersten Multiplexers 700A wird ein weiterzuleitendes Signal ausgewählt zwischen dem Ausgangssignal des Decoders 650A und dem Ausgangssignal des Decoders 650B. Auf ähnliche Weise umfasst die zweite Modulatorstufe einen zweiten Multiplexer 700B, welcher das Ausgangssignal des Decoders 650C und das Ausgangssignal des Decoders 650D aufnimmt. Mittels des zweiten Multiplexers 700B kann ein weiterzuleitendes Signal ausgewählt werden zwischen dem Ausgangssignal des Decoders 650C und dem Ausgangssignal des Decoders 650D.
Ein Ausgangssignal des Multiplexers 700A ist einem Ratenreduzierer 740A zugeführt, und ein Ausgangssignal des Multiplexers 700B ist einem Ratenreduzierer 740B zugeführt. Der Zweck der Ratenreduzierer 740A, 740B ist, die digitale Ausgabegeschwindigkeit durch Parallelisierung zu reduzieren.
Ausgangssignale der Ratenreduzierer 740A, 740B sind einer differenziellen Niederspannungssignalschnittstelle 750 zugeführt, welche zur Ausgabe von digitalen Daten mit niedrigen Signalamplituden verwendet wird.
Wie weiterhin dargestellt umfasst die Sigma-Delta-Modulatorschaltung einen Multiplexer 710, eine Chip-Steuerungsschnittstelle 720 zur Einspeicherung von Steuerungsprogramminformationen und ein linear gekoppeltes Schieberegister 730 zur Erzeugung eines pseudozufälligen Digitalsignals. Das pseudozufällige Digitalsignal kann den Rückkopplungsschleifen der ersten Modulatorstufe und/oder der zweiten Modulatorstufe über den Multiplexer 710 zugeführt werden, um die Eigenschaften der Rückkopplungsschleifen zu analysieren oder abzustimmen.
Bei dem Ausführungsbeispiel von 4 bilden die Steuerschaltung 600A, der Datenmultiplexer 620A und der Datensignalspeicher 630A eine Kalibrierungsschaltung, welche von dem ersten Digital-Analog-Wandler 500A und dem zweiten Digital-Analog-Wandler 500B der ersten Modulatorstufe gemeinsam genutzt wird. Auf ähnliche Weise bilden die Steuerschaltung 600B, der Datenmultiplexer 620B und der Datensignalspeicher 630B eine Kalibrierungsschaltung, welche von dem ersten Digital-Analog-Wandler 500C und dem zweiten Digital-Analog-Wandler 500D der zweiten Modulatorstufe gemeinsam genutzt wird. Bei anderen Ausführungsbeispielen ist es auch möglich, eine einzige Steuerschaltung zu verwenden, welche von dem Digital-Analog-Wandler 500A, dem Digital-Analog-Wandler 500B, dem Digital-Analog-Wandler 500C und dem Digital-Analog-Wandler 500D gemeinsam genutzt wird, d. h. eine Kalibrierungsschaltung bereitzustellen, welche Digital-Analog-Wandlern unterschiedlicher Modulatorstufen oder von allen Digital-Analog-Wandlern gemeinsam genutzt wird.
Es versteht sich, dass bei den zuvor genannten Ausführungsbeispielen verschiedene Modifikationen möglich sind, ohne den Umfang der vorliegenden Erfindung zu verlassen. Zum Beispiel können die oben genannten Konzepte in anderen integrierten Schaltungen als in Sigma-Delta-Modulatorschaltungen verwendet werden. Darüber hinaus können die Konzepte in anderen Typen von Sigma-Delta-Modulatorschaltungen verwendet werden, wie zum Beispiel in kondensatorgeschalteten Sigma-Delta-Modulatorschaltungen. Darüber hinaus können unterschiedliche Typen von kalibrierten Digital-Analog-Wandlern verwendet werden, ohne Einschränkung auf stromsteuernde Digital-Analog-Wandler. Abhängig von dem Typ des Digital-Analog-Wandlers können andere Kalibrierungsmechanismen verwendet werden, ohne Einschränkung auf die Kalibrierung von Ausgangsströmen wie im Zusammenhang mit 2 erläutert.
Schließlich versteht es sich, dass die Merkmale der obigen Ausführungsbeispiele nach Bedarf miteinander kombiniert werden können.

Claims

Integrierte Schaltung, umfassend: einen ersten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D), einen zweiten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D), und einen Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B), welche von dem ersten und dem zweiten Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) gemeinsam genutzt ist.
Integrierte Schaltung nach Anspruch 1, wobei der erste und der zweite Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) jeweils eine Vielzahl von Ausgangszellen (300) umfassen, und wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) dazu ausgestaltet ist, die Kalibrierung eines jeweiligen Ausgangssignals der Ausgangszellen (300) zu steuern.
Integrierte Schaltung nach Anspruch 1 oder 2, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) eine Steuerschaltung (240; 600A, 600B) umfasst, welche dazu ausgestaltet ist, dem ersten und dem zweiten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) ein Kalibrierungseingangssignal (CALIN) zur Auswahl wenigstens einer der Ausgangszellen (300) zur Kalibrierung zuzuführen.
Integrierte Schaltung nach Anspruch 3, wobei die Steuerschaltung (240; 600A, 600B) einen Zustandsapparat umfasst.
Integrierte Schaltung nach Anspruch 3 oder 4, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) einen Datenmultiplexer (220; 620A, 620B) umfasst, um Ausgangszellen (300) des ersten und/oder zweiten Digital-Analog-Wandlers (100A, 100B; 500A, 500B, 500C, 500D) zur Steuerung auf Grundlage eines Dateneingangssignals (DACIN) auszuwählen.
Integrierte Schaltung nach Anspruch 5, wobei die Steuerschaltung (240; 600A, 600B) dazu ausgestaltet ist, ein Steuersignal für den Datenmultiplexer (220; 620A, 620B) zu erzeugen.
Integrierte Schaltung nach einem der Ansprüche 3–6, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) einen ersten Datenmultiplexer (220, 620A, 620B) umfasst, um Ausgangszellen (300) des ersten Multibit-Digital-Analog-Wandlers (100A, 100B; 500A, 500B, 500C, 500D) zur Steuerung auf Grundlage eines ersten Dateneingangssignals (DACIN) auszuwählen, und wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) einen zweiten Datenmultiplexer (220; 620A, 620B) umfasst, um Ausgangszellen (300) des zweiten Multibit-Digital-Analog-Wandlers (100A, 100B; 500A, 500B, 500C, 500D) zur Steuerung auf Grundlage eines zweiten Dateneingangssignals (DACIN) auszuwählen.
Integrierte Schaltung nach einem der Ansprüche 2–7, wobei die Ausgangszellen (300) als Stromzellen ausgestaltet sind, welche als das Ausgangssignal einen Ausgangsstrom liefern.
Integrierte Schaltung nach einem der vorhergehenden Ansprüche, umfassend eine Sigma-Delta-Modulatorschaltung.
Sigma-Delta-Modulatorschaltung, umfassend: einen ersten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D), einen zweiten Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D); und eine Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B), welche von dem ersten und dem zweiten Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) gemeinsam genutzt ist.
Sigma-Delta-Modulatorschaltung nach Anspruch 10, umfassend: eine erste Rückkopplungsschleife; und eine zweite Rückkopplungsschleife, wobei der erste Multibit-Digital-Analog-Wandler (100A; 500A, 500C) in der ersten Rückkopplungsschleife vorgesehen ist und der zweite Multibit-Digital-Analog-Wandler (100B; 500B, 500D) in der zweiten Rückkopplungsschleife vorgesehen ist.
Sigma-Delta-Modulatorschaltung nach Anspruch 10 oder 11, umfassend: eine erste Modulatorstufe; und eine zweite Modulatorstufe, wobei der erste Multibit-Digital-Analog-Wandler (500A, 500B) in der ersten Modulatorstufe vorgesehen ist und der zweite Multibit-Digital-Analog-Wandler (500C, 500D) in der zweiten Modulatorstufe vorgesehen ist.
Sigma-Delta-Modulatorschaltung nach einem der Ansprüche 10–12, wobei der erste und der zweite Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) jeweils eine Vielzahl von Ausgangszellen (300) umfassen, und wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) dazu ausgestaltet ist, die Kalibrierung eines jeweiligen Ausgangssignals der Ausgangszellen (300) zu steuern.
Sigma-Delta-Modulatorschaltung nach Anspruch 13, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) eine Steuerschaltung (240; 600A, 600B) umfasst, welche dazu ausgestaltet ist, dem ersten und dem zwei ten Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) ein Kalibrierungseingangssignal (CALIN) zur Auswahl von wenigstens einer der Ausgangszellen (300) zur Kalibrierung zuzuführen.
Sigma-Delta-Modulatorschaltung nach Anspruch 14, wobei die Steuerschaltung (240; 600A, 600B) einen Zustandsapparat umfasst.
Sigma-Delta-Modulatorschaltung nach Anspruch 14 oder 15, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) einen Datenmultiplexer (220; 620A, 620B) umfasst, um Ausgangszellen (300) des ersten und/oder des zweiten Multibit-Digital-Analog-Wandlers (100A, 100B; 500A, 500B, 500C, 500D) zur Steuerung auf Grundlage eines Dateneingangssignals (DACIN) auszuwählen.
Sigma-Delta-Modulatorschaltung nach Anspruch 16, wobei die Steuerschaltung (240, 600A, 600B) zur Erzeugung eines Steuersignals (MUXCTL) des Datenmultiplexers (220; 620A, 620B) ausgestaltet ist.
Sigma-Delta-Modulatorschaltung nach einem der Ansprüche 14–17, wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B) einen ersten Datenmultiplexer (220; 620A, 620B) umfasst, um Ausgangszellen (300) des ersten Multibit-Digital-Analog-Wandlers (100A, 100B; 500A, 500B, 500C, 500D) zur Steuerung auf Grundlage eines ersten Dateneingangssignals (DACIN) auszuwählen, und wobei die Kalibrierungsschaltung (200; 600A, 600B, 620A, 620B, 630A, 630B) einen zweiten Datenmultiplexer (220; 620A, 620B) umfasst, um Ausgangszellen des zweiten Multibit-Digital-Analog-Wandlers (100A, 100B; 500A, 500B, 500C, 500D) zur Steuerung auf Grundlage eines zweiten Dateneingangssignals (DACIN) auszuwählen.
Sigma-Delta-Modulatorschaltung nach einem der Ansprüche 13–18, wobei die Ausgangszellen (300) als Stromzellen ausgestaltet sind, welche als das Ausgangssignal einen Ausgangsstrom liefern.
Sigma-Delta-Modulatorschaltung nach einem der Ansprüche 10–19, wobei die Sigma-Delta-Modulatorschaltung vom zeitkontinuierlichen Typ ist.
Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern (100A, 100B; 500A, 500B, 500C, 500D), umfassend: Erzeugen eines Kalibrierungseingangssignals (CALIN), und Zuführen des Kalibrierungseingangssignals (CALIN) an jeden der Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D).
Verfahren nach Anspruch 21, wobei die Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) jeweils eine Vielzahl von Ausgangszellen (300) umfassen; und wobei das Verfahren eine Steuerung der Kalibrierung eines jeweiligen Ausgangssignals der Ausgangszellen (300) umfasst.
Verfahren nach Anspruch 22, umfassend: Auswählen, mittels des Kalibrierungseingangssignals (CALIN), wenigstens einer der Ausgangszellen (300) zur Kalibrierung.
Verfahren nach Anspruch 22 oder 23, umfassend: Auswählen von wenigstens zwei der Ausgangszellen (300) zur Steuerung auf Grundlage eines Dateneingangssignals (DACIN).
Verfahren nach einem der Ansprüche 21–24, wobei eine Kalibrierung der Multibit-Digital-Analog-Wandler (100A, 100B; 500A, 500B, 500C, 500D) während eines Normalbetriebs der Digital-Analog-Wandler bewerkstelligt wird.