DE102005017305B4

DE102005017305B4 - Segmentierter Digital/Analog-Wandler, Verfahren zum Online-Kalibrieren des Digital/Analog-Wandlers sowie Verfahren zum Betreiben des segmentierten Digital/Analog-Wandlers

Info

Publication number: DE102005017305B4
Application number: DE200510017305
Authority: DE
Inventors: Martin Clara; Antonio Di Giandomenico; Wolfgang Klatzer; Luca Gori
Original assignee: Lantiq Deutschland GmbH
Current assignee: Intel Germany Holding GmbH
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2012-01-26
Anticipated expiration: 2025-04-15
Also published as: DE102005017305A1

Abstract

Segmentierter Digital-Analog-Wandler
mit einer in zumindest zwei Segmenten unterteilten Zellenanordnung mit jeweils einer Vielzahl von Wandlerzellen und redundanter Wandlerzellen,
– wobei in einem ersten Segment erste gewichtete Wandlerzellen und zumindest eine erste gewichtete redundante Wandlerzelle vorgesehen sind,
– wobei in zumindest einem zweiten, dem ersten Segment untergeordneten Segment jeweils eine Anzahl zweiter gewichteter Wandlerzellen und zumindest eine der Anzahl entsprechende Anzahl zweiter gewichteter redundanter Wandlerzellen vorgesehen sind,
– wobei die Wandlerzellen und die redundanten Wandlerzellen innerhalb des ersten Segmentes und innerhalb des zweiten Segmentes jeweils dieselbe Gewichtung aufweisen,
mit einer Einrichtung zur Online-Selbstkalibrierung, die eine einzelne Referenzzelle enthält, welche dazu ausgelegt ist, sowohl die Wandlerzellen und redundanten Wandlerzellen des ersten Segmentes als auch die des zweiten Segmentes zu kalibrieren.

Description

Die Erfindung betrifft einen segmentierten Digital/Analog-Wandler mit Selbstkalibrierung. Die vorliegende Erfindung betrifft ferner ein Verfahren zum Kalibrieren eines solchen Digital/Analog-Wandlers sowie ein Verfahren zum Betreiben eines solchen segmentierten Digital/Analog-Wandlers.
Zum allgemeinen Hintergrund von D/A-Wandlern im Allgemeinen wird auf die US 6,346,901 B1 , die US 4,712,091 und die US 5,293,166 verwiesen. Zum allgemeinen Hintergrund von D/A-Wandlern mit Online-Selbstkalibrierung sei auf die Veröffentlichung von D. W. J. Groeneveld, H. J. Schouwenaars, H. A. H. Termeer, C. A. A. Bastiaansen, ”A Self-Calibration Technique for Monolithic High-Resolution D/A Converters”, IEEE Journal of Solid-State Circuits, Band 24, Dezember 1989, verwiesen.
Die US 5,646,619 beschreibt einen selbstkalibrierenden Hochgeschwindigkeits-Digital/Analog-Wandler, der segmentiert ausgebildet ist. Der dort beschriebene Digital/Analog-Wandler weist Wandlerzellen in unterschiedlichen Segmenten, nämlich dem MSB-Segment und dem LSB-Segment, auf.
In der US 6,563,444 B2 ist ein Verfahren zum Betreiben der Wandlerzellen für einen Digital/Analog-Wandler beschrieben. Das Verfahren weist einen ersten Betriebsmodus (supplying mode), einen zweiten Betriebsmodus (calibration mode) und einen dritten Betriebsmodus (dumping mode) auf.
Die US 5,949,362 bezieht sich auf einen Digital/Analog-Wandler, bei dem die einzelnen Wandlerzellen in Gruppen aufgeteilt sind.
Ein Digital/Analog-Wandler, nachfolgend auch kurz als D/A-Wandler bezeichnet, ist dazu ausgelegt, ein digitales Eingangssignal in ein analoges Ausgangssignal umzusetzen. Obwohl prinzipiell auf beliebige Digital/Analog-Wandler anwendbar, wird die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik nachfolgend mit Bezug auf einen monolithisch integrierten, für Hochgeschwindigkeitsanwendungen ausgelegten D/A-Wandler mit einer Einrichtung zur Online-Selbstkalibrierung erläutert. Unter Online-Kalibrierung ist dabei zu verstehen, dass die Kalibrierung während des Betriebs des D/A-Wandlers, also quasi im Hintergrund, vorgenommen werden kann, ohne dass eine laufende D/A-Wandlung unterbrochen werden müsste.
Ein monolithisch integrierter D/A-Wandler weist typischerweise eine Vielzahl von in einer Wandlermatrix oder einem so genannten Wandlerarray angeordneter Wandlerzellen auf. Die einzelnen Wandlerzellen sind idealerweise identisch in ihrem Aufbau. Ein nahezu allen monolithisch integrierten D/A-Wandlern inharentes Problem besteht darin, dass zwischen den einzelnen Wandlerzellen typischerweise Fehlanpassungen, so genannte Mismatches vorhanden sind, die sich als Verzerrungen im Spektrum des analogen Ausgangssignals bemerkbar machen. Diese Fehlanpassungen werden mit zunehmender Integration, also mit der zunehmenden Verkleinerung der sich auf der integrierten Schaltung befindlichen Strukturen, immer vorherrschender und ließen sich lediglich auf Kosten einer geringeren Integration und damit einer größeren Chipfläche reduzieren. Dies würde neben hoheren Kosten für den D/A-Wandler allerdings auch zu einer geringeren Geschwindigkeit der Wandlung und somit zu einer geringeren Leistungsfähigkeit des D/A-Wandlers führen.
Für die Realisierung sehr hochwertiger Kommunikationssysteme mit digitaler Signalverarbeitung, wie sie beispielsweise im Mobilfunk und für Breitbandanwendungen verwendet werden, werden D/A-Wandler mit mittlerer oder hoher Abtastrate und bestmöglichen analogen Eigenschaften verwendet. Die Qualität und Genauigkeit solcher Hochgeschwindigkeits-D/A-Wandler hangt von einer Vielzahl unterschiedlicher Faktoren ab, von denen der so genannte störungsfreie Dynamikbereich (SFDR = spurious free dynamic range) des D/A-Wandler eine sehr entscheidenden Kenngröße darstellt.
1 zeigt ein typisches Ausgangsspektrum AS, welches durch Fehlanpassungen der D/A-Wandlerzellen hervorgerufene Verzerrungen im Ausgangsspektrum aufweist. In 1 bezeichnet die gewellte Linie A das Quantisierungsrauschen. Neben der Frequenz Fin des Eingangssignals existieren auch Harmonische 2Fin, 3Fin bei Vielfachen der Frequenz Fin. Diese Harmonischen 2Fin, 3Fin begrenzen den störungsfreien Dynamikbereich SFDR des D/A-Wandlers, was insgesamt zu einer geringeren effektiven Auflösung führt. Der störungsfreie Dynamikbereich SFDR bezeichnet – wie aus 1 ersichtlich ist – die Differenz zwischen der maximalen Amplitude der Frequenz Fin des Eingangssignals und der Amplitude derjenigen harmonischen Frequenzkomponente 2Fin, die die größte Amplitude unter den Harmonischen 2Fin, 3Fin aufweist.
Anhand der 2 wird nun ein beispielsweise aus der eingangs beschriebenen IEEE-Veroffentlichung bekanntes Kalibrierverfahren beschrieben, das dazu verwendet werden kann, den störungsfreien Dynamikbereich SFDR zu vergrößern. Das Beispiel in 2 zeigt das Kalibrierprinzip anhand eines 6 Bit D/A-Wandlers B, der also 63 weitestgehend gleich aufgebaute Wandlerzellen C aufweist. Der D/A-Wandler B weist für die Kalibrierung ferner eine redundante Wandlerzelle D (in 2 schraffiert dargestellt, Zelle 64) sowie eine nicht dargestellte Referenzzelle auf. Die Referenzzelle wird bei der Selbstkalibrierung herangezogen, um nacheinander alle Wandlerzellen des D/A-Wandlers B zu kalibrieren. Durch Verwendung der redundanten Wandlerzelle D kann die Selbstkalibrierung online, also auch wahrend des Betriebs des D/A-Wandlers B, vorgenommen werden.
Im Beispiel in 2 sind zum Kalibrieren der Wandlerzellen C, D des D/A-Wandlers B insgesamt 64 Kalibrierzyklen K1–K64 der Dauer T1 vorgesehen, von denen in der 2 lediglich die ersten drei Kalibrierzyklen K1–K3 und der letzte Kalibrierzyklus K64 dargestellt wurden. Das Durchlaufen aller Kalibrierzyklen K1–K64 definiert eine so genannte Kalibrierschleife E. Innerhalb der Kalibrierschleife E werden beginnend mit der ersten Wandlerzelle nacheinander alle Wandlerzellen C einschließlich der redundanten Wandlerzelle D kalibriert. Das Kalibrierungsverfahren springt dann typischerweise wieder zur ersten Wandlerzelle, um in der nächsten Kalibrierschleife E die Wandlerzellen erneut zu kalibrieren.
Typischerweise verwendet der D/A-Wandler zur Erzeugung der analogen Ausgangsspannung einen Thermometercode. Daneben existieren auch D/A-Wandler, die sich einem Kapazitätsnetzwerk oder einer Kapazitätsmatrix zur Quantisierung des analogen Wertes bedienen, wobei hier zur Ansteuerung des Kapazitätsnetzwerks bzw. der Kapazitätsmatrix typischerweise binär kodierte Steuersignale verwendet werden.
Insbesondere bei hochbitratigen D/A-Wandlern ist es zunehmend aufwandiger, die Eingangsbits in einen Thermometercode umzuwandeln. Dies liegt daran, dass die eingangsseitig anliegenden binär codierten Eingangsbits parallel in einen Thermometercode umcodiert werden müssen, was zur Folge hat, dass bei zunehmender Bitbreite der dafur erforderliche schaltungstechnische Aufwand exorbitant steigt. Aus diesem Grund wird hier im Allgemeinen eine Segmentierung der eingangsseitig angelegten Bits vorgenommen, wobei die höherwertigen Bits (MSB = most significant bits) in einen Thermometercode umgewandelt werden und die niedrigerwertigen Bits (LSB = least significant bits) als binär kodierte Bits mit geeigneter Wichtung vorliegen. Zusatzlich kann noch eine weitere, feinere Unterteilung vorgenommen werden, beispielsweise durch weitere Unterscheidung von so genannten ISB-Bits (ISB = intermediate significant bits), die entweder im Thermometercode umgewandelt werden oder in binär codierter Form vorliegen.
3 zeigt ein Blockschaltbild eines bekannten, in drei verschiedene Segmente F, G, H unterteilten 13-Bit-D/A-Wandlers B mit einer Vielzahl von Wandlerzellen K. In das erste, so genannte MSB-Segment F werden sechs Eingangsbits, die Thermometercode codiert vorliegen, eingekoppelt. Die Wandlerzellen des MSB-Segmentes F weisen somit eine Wichtung von somit 128 auf. In das zweite, so genannten ISB-Segment G werden zwei Thermometercode codierte Bits eingekoppelt, die entsprechenden Wandlerzellen K weisen eine Wichtung von 32 auf. Dem dritten, so genannten LSB-Segment H werden fünf binär gewichtete Bits mit einer Wichtung von 16, 8, 4, 2 und 1 zugeführt. Die Erzeugung der Thermometercode codierten Bits erfolgt in bekannter Weise mittels eines dem jeweiligen MSB- bzw. ISB-Segment F, G vorgeschalteten Bitdekoders (in 3 nicht dargestellt).
Durch Hinzufügen einer redundanten D/A-Wandlerzelle L und einer Referenzzelle M im MSB-Segment F kann das anhand der 2 beschriebene Verfahren zur Selbstkalibrierung in entsprechender Weise für sämtliche Wandlerzellen K des MSB-Segmentes F angewendet werden. Da für die Verzerrungen im Ausgangsspektrum des D/A-Wandlers im Allgemeinen die dem MSB-Segment F zugeordneten D/A-Wandlerzellen K hauptverantwortlich sind, lässt sich dadurch die gesamte Verzerrung im Ausgangsspektrum AS zwar signifikant reduzieren, jedoch nicht ganz beseitigen. Die verbleibenden Verzerrungen im Ausgangsspektrum AS werden verursacht durch eine verbleibende Fehlanpassung der Wandlerzellen K der ISB- und LSB-Segmente G, H, die bei der durch das eben beschriebene Verfahren eben nicht kalibriert werden.
Das besondere Problem besteht hier darin, dass das anhand der 2 und 3 beschriebene Kalibrierverfahren bislang begrenzt ist auf das Kalibrieren der Wandlerzellen K eines einzigen, im vorliegenden Fall des höchstwertigen MSB-Segments F. Dies liegt daran, dass die verwendete Referenzzelle M lediglich auf die Wandlerzellen K jeweils eines Segmentes angepasst werden kann. Die Wandlerzellen K der anderen, typischerweise niedrigerwertigen Segmente werden dagegen nicht kalibriert, was eben eine entsprechende unerwünschte Restverzerrung im Ausgangsspektrum AS zur Folge hat.
Insbesondere für hochbitratige D/A-Wandler, die mehrere Wandlersegmente aufweisen, ist das ein Zustand den es zu vermeiden oder zumindest zu verbessern gilt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die Verzerrung im Ausgangsspektrum eines segmentierten D/A-Wandlers und insbesondere eines segmentierten D/A-Wandlers mit im Hintergrund ablaufender Online-Kalibrierung möglichst weit zu reduzieren und im Idealfall ganz zu eliminieren. Eine weitere Aufgabe besteht darin, einen D/A-Wandler mit einem möglichst großen störungsfreien Dynamikbereich SFDR bereitzustellen.
Erfindungsgemäß wird zumindest eine dieser Aufgaben durch einen D/A-Wandler mit den Merkmalen des Patentanspruchs 1 und/oder durch Verfahren mit den Merkmalen des Patentanspruchs 9 und 11 gelöst.
Die Erkenntnis der vorliegenden Erfindung besteht darin, dass für das Kalibrieren der Wandlerzellen unterschiedlicher Segmente die Verwendung einer gleichen Referenzzelle für alle Wandlerzellen erforderlich ist, dass also die Verwendung unterschiedlicher Referenzzellen eigens für die Kalibrierung der unterschiedlichen Segmente (MSB, ISB, LSB) nicht möglich ist. Dies bedeutet, dass beispielsweise die Referenzzelle, die an die Wandlerzellen eines Segmentes angepasst sind, neben diesem Segment auch für alle anderen Segmente verwendet werden muss.
Die der vorliegenden Erfindung zugrunde liegende Idee besteht nun darin, die Referenzzelle zur Kalibrierung der Wandlerzellen eines Segments zusätzlich auch für die Wandlerzellen der jeweils anderen Segmente des D/A-Wandlers zu verwenden. Hierzu wird der D/A-Wandler mit einer entsprechend angepassten Einrichtung zur Kalibrierung der Wandlerzellen ausgestattet.
Der besondere Vorteil des neuen Kalibrierprozesses besteht darin, dass eine Restverzerrung im Ausgangsspektrum des analogen Ausgangssignals, die ohne weitere Kalibriermaßnahmen mit nicht-kalibrierten ISB- und LSB-Wandlerzellen einhergehen, durch die erfindungsgemäße Kalibriereinrichtung sowie den entsprechend modifizierten Kalibrierprozess weiter reduziert wird. Dies führt insgesamt zu einer Erhöhung des gesamten störungsfreien Dynamikbereiches SFDR. Die erfindungsgemäße Lösung hat ferner den bedeutenden Vorteil, die Linearitat eines vorgegebenen segmentierten D/A-Wandlers, der eine im Hintergrund ablaufende Online-Selbstkalibriertechnik verwendet, signifikant zu verbessern. Der dafur erforderliche schaltungstechnische Mehraufwand, der insbesondere auf Grund der größeren Anzahl redundanter Wandlerzellen und einer aufwändigeren Steuerlogik für die Kalibrierung erforderlich ist, und die damit einhergehende Vergrößerung der Chipflache ist angesichts der verbesserten Eigenschaften, zum Beispiel hinsichtlich des SFDR, vernachlässigbar gering, vor allem wenn bei dieser Implementierung eine moderne so genannte sub-micron CMOS-Technologie zum Einsatz kommt.
Vorzugsweise wird dabei eine solche Referenzzelle verwendet, wie sie für die Wandlerzellen des höchstwertigen Segmentes vorgesehen ist.
Der besondere Vorteil des erfindungsgemäßen Kalibrierverfahrens bzw. der entsprechenden Kalibriereinrichtung besteht darin, dass eine einzige Referenzzelle, die beispielsweise dem höchstwertigen Segment zugeordnet ist, zum Kalibrieren sämtlicher Wandlerzellen in allen Segmenten herangezogen werden kann. Auf diese Weise können neben den Wandlerzellen des höchstwertigen Segmentes auch die entsprechenden Wandlerzellen der niedrigerwertigen Segmente kalibriert werden. Hierzu ist es zum Einen erforderlich, die Art der für die niedrigerwertigen Segmente erforderlichen redundanten Wandlerzellen entsprechend an insbesondere die Größe und somit die Gewichtung der entsprechenden redundanten Wandlerzelle des jeweils übergeordneten Segmentes und insbesondere an die redundante Wandlerzelle des höchstwertigen Segmentes anzupassen. Zum Anderen ist hierfür ein zusätzlicher, so genannter Dumping-Betriebsmodus erforderlich, bei dem die entsprechenden Einheitszellen in einen inaktiven Betriebsmodus geschalten werden. Dies ist insbesondere deshalb erforderlich, da für die niedrigerwertigen Segmente zwei Gruppen an redundanten Wandlerzellen benötigt werden, von denen jeweils einer im Kalibriermodus und der jeweils andere im Dumping-Betrieb betrieben werden. Erst die Verwendung zweier unterschiedlicher Gruppen von redundanten Wandlerzellen macht eine Kalibrierung in der Wandlerzelle niedrigerwertiger Segmente effektiv.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den weiteren Unteransprüchen sowie in der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.
In einer bevorzugten Ausgestaltung stellt das erste Segment das höchstwertige Segment, also das MSB-Segment des Wandlers dar.
In einer bevorzugten Ausgestaltung sind die Größe der ersten Wandlerzellen und der ersten redundanten Wandlerzelle auf den Wert der Referenzzelle derart abgestimmt, dass die Gewichtung der Referenzzelle der Gewichtung der ersten Wandlerzellen bzw. der Wandlerzellen des höchstwertigen Segmentes entspricht.
Typischerweise, jedoch nicht notwendigerweise, ist die Anzahl der zweiten redundanten Wandlerzellen eines zweiten Segmentes auf die Größe des jeweiligen zweiten Segmentes sowie des jeweiligen übergeordneten Segmentes abgestimmt.
In einer ebenfalls typischen Ausgestaltung weist ein zweites Segment zumindest eine der Anzahl der jeweiligen zweiten Wandlerzellen entsprechende Anzahl an redundanten Wandlerzellen auf.
In einer sehr vorteilhaften Weiterbildung sind die zweiten Wandlerzellen und zweiten redundanten Wandlerzellen zumindest eines zweiten Segments in zwei gleich große Zellgruppen aufgeteilt, wobei in einer ersten Zellgruppe jeweils nur zweite redundante Wandlerzellen des jeweiligen zweiten Segmentes und in einer zweiten Zellgruppe zumindest alle zweiten Wandlerzellen des jeweiligen zweiten Segmentes angeordnet sind. Vorzugsweise weist die zweite Zellgruppe neben den zweiten Wandlerzellen zumindest eine zweite redundante Wandlerzelle auf.
In einer ersten vorteilhaften Ausgestaltung ist die Einrichtung zur Online-Selbstkalibrierung allen Segmenten zugeordnet und damit dazu ausgelegt, die Wandlerzellen aller Segmente zu kalibrieren. Alternativ wäre auch denkbar, wenn die Einrichtung zur Online-Selbstkalibrierung lediglich den Wandlerzellen der zumindest zwei höchstwertigen Segmente zugeordnet ist und damit dazu ausgelegt ist, lediglich die Wandlerzellen dieser Segmente zu kalibrieren.
Beim Kalibrieren der zweiten Wandlerzellen und der zweiten redundanten Wandlerzellen der zweiten Segmente werden typischerweise zunächst die Wandlerzellen der einen Zellgruppe kalibriert und die Wandlerzellen der jeweils anderen Gruppe bleiben deaktiviert. Anschließend wird der Vorgang umgekehrt und die Wandlerzellen der anderen Zellgruppe werden kalibriert und die Wandlerzellen der jeweils einen Zellgruppe bleiben deaktiviert.
Die Erfindung wird nachfolgend anhand der in den schematischen Figuren angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
1 ein Ausgangsspektrum eines D/A-Wandlers mit Fehlanpassung der D/A-Wandlerzellen zur Erläuterung des störungsfreien Dynamikbereichs (SFDR);
2 ein Blockschaltbild zur Erläuterung eines bekannten, Kalibrierverfahrens für einen 6-Bit-D/A-Wandler;
3 ein Blockschaltbild eines bekannten segmentierten D/A-Wandlers, der mittels eines anhand der 2 beschriebenen Kalibrierverfahrens kalibrierbar ist;
4 ein Blockschaltbild eines erfindungsgemäßen 13-Bit-D/A-Wandlers mit erfindungsgemäßer, im Hintergrund ablaufender Online-Kalibrierung;
5 ein Schaltbild einer erfindungsgemäßen D/A-Einzellzelle;
6 ein Blockschaltbild zur Darstellung des erfindungsgemäßen Kalibrierungsprinzip;
7 ein Blockschaltbild zur Darstellung des erfindungsgemäßen Kalibrierungsprinzips, welches lediglich eine Kalibrierung der MSB und ISB-Segmente, nicht jedoch der Wandlerzellen des LSB-Segmentes vornimmt;
8 anhand eines Blockschaltbildes das Prinzip der Ermittlung der Anzahl und Aufteilung der fur die erfindungsgemaße Kalibrierung erforderlichen zusätzlichen redundanten Wandlerzellen;
9 anhand eines Blockschaltbildes das Prinzip des erfindungsgemäßen Kalibrieralgorythmus in allgemeiner Form;
10 das Ausgangsspektrum eines D/A-Wandlers mit dem anhand von 9 dargestellten erfindungsgemäßen rekursiven Kalibrieralgorhythmus im Vergleich zu einem D/A-Wandler ohne diesen Kalibrieralgorythmus.
In den Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente, Signale und Merkmale – sofern nichts Anderes angegeben ist – jeweils mit denselben Bezugszeichen versehen worden.
4 zeigt ein Blockschaltbild eines erfindungsgemaßen 13-Bit-D/A-Wandlers mit erfindungsgemäßer, im Hintergrund ablaufender Online-Kalibrierung. In 4 ist der D/A-Wandler mit Bezugszeichen 10 bezeichnet. Der D/A-Wandler 10 weist einen Eingang 11 und einen Ausgang 12 auf. Am Eingang 11 wird im vorliegenden Ausführungsbeispiel ein digitales, 13-Bit-breites Eingangssignal VIN eingekoppelt. Das digitale Eingangssignal VIN liegt typischerweise binar kodiert vor. Der D/A-Wandler 10 ist dazu ausgelegt, das digitale Eingangssignal VIN in ein, dem digitalen Wert des Eingangssignals VIN entsprechendes analoges Ausgangsignal VOUT, typischerweise ein Spannungs- oder Stromsignal VOUT, zu wandeln, welches am Ausgang 12 abgreifbar ist.
Die Umsetzung des digitalen Eingangssignals VIN in ein analoges Ausgangssignal erfolgt im D/A-Wandler 10 in an sich bekannter Weise unter Verwendung einer Vielzahl von Stromquellen, die zugeschaltet oder weggeschaltet werden und die dadurch abhangig von dem digitalen Wert einen entsprechenden Strom erzeugen. Hierzu ist es vorteilhaft, wenn das binäre Eingangssignal VIN als Thermometercode vorliegt. Die Umsetzung des binären Eingangssignals VIN in einen Thermometercode erfolgt in einem Bitdekoder 13. Dem Bitdekoder 13 ist eine D/A-Wandleranordnung 14 nachgeschaltet, die zur Erzeugung des analogen Ausgangssignals VOUT eine Strommatrix mit einer Vielzahl von schaltbaren Stromquellen aufweist.
In 4 ist ein segmentierter D/A-Wandler 10 dargestellt, der hier lediglich beispielhaft drei Wandlersegmente 15–17 aufweist, die innerhalb der D/A-Zellenanordnung 14 angeordnet sind. Es handelt sich dabei um ein erstes, so genanntes MSB-Segment 15, ein zweites, so genanntes ISB-Segment 16 und ein drittes, so genanntes LSB-Segment 17. Jedem Segment 15–17 ist eine entsprechende Dekodiereinrichtung 15', 16', 17' innerhalb des Bitdekoders 13 zugeordnet, die im Falle des MSB-Segments 15 und des ISB-Segments 16 die entsprechende Thermometerkodierung vornehmen und die im Falle des LSB-Segments 17 als Durchkontaktierung ausgebildet ist.
Fur die Wandlung des 13-Bit breiten Eingangssignals VIN stellt diese Art und Anzahl der Segmentierung eine bevorzugte Ausgestaltung dar.
Die einzelnen Segmente 15–17 weisen jeweils gewichtete Wandlerzellen 15a, 16a, 17a auf, wobei deren Gewichtung in den unterschiedlichen Segmenten 15–17 segmentspezifisch ist und im Wesentlichen abhangt von der Bitbreite der in das jeweilige Segment 15–17 eingekoppelten Signale und der Art deren Codierung (Thermometercode, Binärcode, etc. Das bedeutet, bei einer vorgegebenen Art der Segmentierung sowie einer vorgegebenen Anzahl der innerhalb eines jeweiligen Segmentes vorhandenen Wandlerzellen, ist deren Gewichtung vorgegeben. Insbesondere hängt die Gewichtung der jeweiligen Wandlerzellen eines Segmentes im Wesentlichen von der Bitanzahl in den unteren Segmenten und insbesondere von der Bitanzahl in dem niedrigsten Segment ab, es gilt also im Allgemeinen 2ⁿ⁾, wobei n die Bitbreite bzw. die Anzahl der in den niedrigerwertigen Segmenten zu verarbeiteten Bits bezeichnet. Innerhalb der MSB- und ISB-Segmente 15, 16 ist die Gewichtung der jeweiligen Wandlerzellen 15a, 16a jeweils identisch.
Die einzelnen Segmente weisen ferner gewichtet redundante Zellen 15b, 16b, 17b auf, auf die nachfolgend noch eingegangen wird.
Ferner ist eine Referenzzelle 18 vorgesehen, die ebenfalls gewichtet ist. Die Gewichtung der Referenzzelle 18 entspricht typischerweise, jedoch nicht notwendigerweise, der Gewichtung der am kritischsten, höchstwertigen Wandlerzellen, also im vorliegenden Fall der Gewichtung der MSB-Wandlerzellen 15a.
Nachfolgend sei der Aufbau der Wandleranordnung 14 und insbesondere der einzelnen Segmente 15–17 detailliert beschrieben:
MSB-Segment 15:
Das MSB-Segment 15 ist dazu ausgelegt, die sechs höchstwertigen binaren Bits des 13-Bit Eingangssignals VIN und damit 63 Bits im Thermometercode zu wandeln. Das MSB-Segment 15 umfasst daher 63 gewichtete MSB-Wandlerzellen 15a sowie eine redundante gewichtete MSB-Wandlerzelle 15b. Die Wichtung jeder dieser MSB-Wandlerzellen 15a, 15b beträgt hier 128 (= 2⁽⁵⁺²⁾). Jede MSB-Wandlerzelle 15a, 15b umfasst somit 128 Einzelzellen mit jeweils einer schaltbaren Stromquelle, wie sie zum Beispiel nachfolgend anhand der 5 beschrieben wird.
ISB-Segment 16:
Das ISB-Segment 16 ist dazu ausgelegt zwei binär kodierte Bits des Eingangssignals VIN und damit drei Bits im Thermometercode zu wandeln. Das ISB-Segment 16 weist hierzu drei gewichtete ISB-Wandlerzellen 16a sowie erfindungsgemäß fünf redundante gewichtete ISB-Wandlerzellen 16b auf. Die ISB-Wandlerzellen 16a, 16b sind hier mit 32 (= 2⁵) gewichtet und umfassten somit 32 Einzelzellen.
Die ISB-Wandlerzellen 16a und redundanten ISB-Wandlerzellen 16b sind erfindungsgemaß in zwei gleich viel ISB-Wandlerzellen 16a, 16b enthaltende Zellengruppen 16c, 16d unterteilt, wobei in der ersten ISB-Zellengruppe 16c lediglich eine redundante ISB-Wandlerzelle 16b sowie die „normalen” Wandlerzellen 16a und in der zweiten ISB-Zellengruppe 16d ausschließlich redundante ISB-Wandlerzellen 16b vorgesehen sind.
LSB-Segment 17:
Das LSB-Segment 17 ist dazu ausgelegt, fünf binär codierte Bits des Eingangssignals VIN zu wandeln. Diese binär codierten Bits werden über eine Durchkontaktierung 17' direkt dem LSB-Segment 17 zugeführt. Das LSB-Segment 17 enthalt im vorliegenden Ausführungsbeispiel fünf gewichtete LSB-Wandlerzellen 17a sowie sieben redundante gewichtete LSB-Wandlerzellen 17b, die aber jeweils eine der Wertigkeit des jeweils umzusetzenden Bits unterschiedliche binäre Wichtung im Bereich von 1 bis 16 aufweisen.
Die LSB-Wandlerzellen 17a, 17b sind erfindungsgemäß in zwei gleich viel LSB-Wandlerzellen 17a, 17b enthaltende Zellengruppen 17c, 17d unterteilt, wobei in der ersten LSB-Zellengruppe 17c lediglich eine redundante LSB-Wandlerzelle 17b und die „normalen” Wandlerzellen 17a und in der zweiten LSB-Zellengruppe 17d ausschließlich redundante LSB-Wandlerzellen 17b vorgesehen sind.
Die Verwendung redundanter Wandlerzellen ist erforderlich, damit die Kalibrierung des D/A-Wandlers 10 online, d. h. während dessen Betrieb vorgenommen werden kann. Die Kalibrierung erfolgt bei der online-Kalibrierung quasi im Hintergrund des Betriebs des D/A-Wandlers 10, wobei während des Kalibriervorganges eine jeweilige redundante Wandlerzelle die Aufgabe der jeweils zu kalibrierenden Wandlerzelle übernimmt.
Referenzzelle 18:
Innerhalb der D/A-Zellenanordnung 14 ist ferner ein Referenzzelle 18 vorgesehen. Im vorliegenden Ausführungsbeispiel ist die Referenzzelle 18 bezogen auf die MSB-Wandlerzellen 15a, 15b des MSB-Segments 15 gewichtet, kann jedoch auch – wenngleich dies sehr viel aufwändiger und weniger vorteilhaft ist – als Referenzzelle 18 eines der übrigen Segmente 16, 17 ausgebildet sein. Mittels der MSB-Referenzzelle 18 ist es möglich, wie nachfolgend noch ausführlich beschrieben wird, eine Kalibrierung samtlicher Segmente 15–17 vorzunehmen.
5 zeigt ein einfaches Schaltbild einer erfindungsgemäßen Einzelzelle, wie sie vorzugsweise innerhalb der jeweiligen Wandlerzellen 15a, 15b, 16a, 16b, 17a, 17b verwendbar ist.
Für die nachfolgend noch erlauterte, erfindungsgemäße Kalibrierung wird für alle Wandlerzellen der D/A-Zellenanordnung 14 ein zusätzlicher Betriebsmodus bereitgestellt, bei dem die jeweilige Wandlerzelle und damit auch samtliche darin enthaltene Einzelzellen inaktiv geschaltet sind. Dieser zusätzliche Betriebsmodus wird nachfolgend als Dumpingmodus bezeichnet. Im Dumpingbetrieb ist eine Einzelzelle von dem Ausgangsanschluss entkoppelt, d. h. sie ist weder mit dem Signalausgang 12 noch mit einem Kalibrierungsausgang verbunden. Vielmehr ist hier der Ausgang der jeweiligen Einzelzelle mit dem Bezugspotential GND oder einer sonstigen Referenz verbunden.
In 5 ist eine lediglich beispielhafte erfindungsgemäße D/A-Einzelzelle mit Bezugszeichen 20 bezeichnet. Die D/A-Einzelzelle 20 enthält eine Stromquelle 21, die mit einem Versorgungspotential VBB, beispielsweise einem Batteriepotential VBB, verbunden ist. Die D/A-Einzelzelle 20 ist dazu ausgelegt, drei verschiedene Betriebsmodi, einen Normalbetrieb, einen Kalibrierungsbetrieb und einen Dumpingbetrieb zu unterstützen. Zu diesem Zwecke weist die D/A-Einzelzelle 20 drei Steuereingänge 22, 23, 24, in die entsprechende Steuersignale Dt, Cal, Dump einkoppelbar sind, zur Festlegung des jeweiligen Betriebsmodus auf. Dabei ist uber das Steuersignal Dt am Eingang 22 der Normalbetrieb, über das Steuersignal Cal am Eingang 23 der Kalibrierbetrieb und über das Steuersignal am Eingang 24 der Dumpingbetrieb einstellbar.
Ferner weist die D/A-Einzelzelle 20 drei durch die jeweiligen Steuersignale Dt, Cal, Dump steuerbare Schaltvorrichtungen 25, 26, 27 auf. Lediglich eine Schaltvorrichtung 25–27 ist dabei aktiviert, d. h. die Stromquelle 21 versorgt lediglich eine dieser Schaltvorrichtungen 25–27 mit dem Strom IC.
Die jeweiligen Schaltvorrichtungen 25 weisen steuerbare Schalter auf. Im Falle des Normalbetriebes sind die steuerbaren Schalter 34, 35 mit analogen komplementaren Signalausgängen 28, 29 der D/A-Einzelzelle 20 verbunden, über die somit ein von der Stromquelle 21 erzeugter Strom IC abgreifbar ist. Im Falle der Schaltvorrichtung 26 zur Einstellung eines Kalibrierungsmodus lässt sich über den jeweiligen Kalibrierausgang 30 ein Ausgangsstrom zur Kalibrierung bereitstellen. Die Schaltvorrichtung 27, die über den Eingang 24 zur Einstellung eines Dumpingbetriebes steuerbar ist, weist hier keinen Ausgang auf und ist statt dessen mit einem Bezugspotential GND beaufschlagt.
Die D/A-Wandlerzelle 20 weist zur Ansteuerung der Schaltvorrichtung 25 ferner einen Dateneingang 31 sowie einen Takteingang 32 auf, wobei in den Dateneingang 31 ein binares Datensignal Din und in den Takteingang 32 ein Taktsignal Clk einkoppelbar ist. Zwischen den Eingangen 22, 31, 32 und der Schaltvorrichtung 25 ist eine Schaltlogik 33 vorgesehen, die in Abhängigkeit des Taktsignals Clk und des Datensignals Din die jeweiligen steuerbaren Schalter 34, 35 der Schaltvorrichtung 25 auf und zu steuern. Dies kann beispielsweise auf sehr einfache Weise durch ein den Eingängen 31, 32 nachgeschaltetes und mit dem Takt des Taktsignals Clk getaktetes Flipflop 36 erfolgen. Dem Flipflop 36 sind ein Inverter 37 und zwei UND-Gatter 38, 39 nachgeschaltet, die somit die logische Verknüpfung des Eingangssignals Din und des Steuersignals Dt zur Ansteuerung der steuerbaren Schalter 34, 35 vornehmen. Im Betriebsmodus wird gesteuert durch das Taktsignal Clk, sukzessive ein jeweiliges Bit durch das Flipflop 36 durchgeschoben. Abhängig von der Wertigkeit dieses Bits wird unter Verwendung des nachgeschalteten Inverters 37 und der UND-Gatter 38, 39 einer der steuerbaren Schalter 34, 35 geschlossen, über den somit dem entsprechenden Ausgang 28 bzw. 29 der Strom IC zugeführt wird.
Im Kalibrierbetrieb sind die Schalter 34, 35 der Schaltvorrichtung 25, 27 geöffnet, dass heißt in dem Kalibrierbetrieb wird der Strom IC lediglich dem Kalibrierausgang 30 zugeführt.
Zum Kalibrieren sämtlicher Wandlerzellen einschließlich der redundanten Wandlerzelle sind insgesamt 132 Kalibrierzyklen Z1–Z132 erforderlich, von denen in der 6 lediglich einige dargestellt sind. Die Kalibrierzyklen Z1–Z132 definieren dabei eine Kalibrierschleife 46. Beim Kalibrieren wird nacheinander jeweils eine Wandlerzelle abgekoppelt. Die jeweils zu kalibrierende Wandlerzelle trägt im Kalibrierungsmodus nicht mehr der Erzeugung des analogen Ausgangssignals bei. Die Funktion der jeweils abgekoppelten, zu kalibrierenden Wandlerzelle übernimmt dann eine oder mehrere redundante Wandlerzelle(n). Die Kalibrierung und insbesondere die Abfolge der einzelnen Kalibrierzyklen Z1–Z132 wird von einer (nicht dargestellten) Steuereinrichtung gesteuert.
Die jeweilige zu kalibrierende Wandlerzelle(n) bzw. deren Wert(e) wird/werden im Kalibrierungsmodus mit dem Wert der Referenzzelle verglichen. Dabei stellt die Differenz zwischen den Werten der zu kalibrierenden Wandlerzelle und der Referenzzelle den Fehler der zu kalibrierenden Wandlerzelle dar, der in einem eigens dafür vorgesehenen Speicher gespeichert wird. Dieser gespeicherte Wert wird für die Korrektur des Wertes der zu kalibrierenden Wandlerzelle verwendet, um eine steuerbare Stromquelle (siehe 5), beispielsweise ein oder mehrere schaltbare Transistoren, entsprechende dem gespeicherten Wert anzusteuern. Die Stromquelle dient dazu, die zu kalibrierende Wandlerzelle mit einem dem gespeicherten Wert entsprechenden Kalibrierstrom zu beaufschlagen und damit auf den Wert der Referenzzelle zu kalibrieren.
Allerdings ist der jeweilige Wert einer D/A-Wandlerzelle innerhalb einer D/A-Zellenanordnung typischerweise über einen längeren Zeitraum statisch nicht stabil, sondern weicht mit zunehmender Zeit von dem idealen, beispielsweise korrigierten Wert ab. Ursache dafür sind parasitäre Effekte, die beispielsweise durch Abweichungen der Temperatur, Schwankungen der Versorgungsspannung, Technologieschwankungen bei der Herstellung und dergleichen hervorgerufen werden können. Aus diesen Gründen ist es vorteilhaft, ein Kalibrierverfahren bereit zustellen, bei dem sämtliche D/A-Wandlerzellen der D/A-Zellenanordnung nacheinander kalibriert werden und bei dem, nachdem die letzte D/A-Wandlerzelle kalibriert wurde und die Kalibrierschleife 46 durchlaufen wurde, wieder mit der Kalibrierung der ersten D/A-Wandlerzelle der D/A-Zellenanordnung begonnen wird.
Nachfolgend sei das erfindungsgemäße Kalibrierungsprinzip anhand von 6 erläutert. In der 6 ist mit dem jeweiligen Pfeil dargestellt, welche Wandlerzellen innerhalb der D/A-Wandleranordnung in dem jeweiligen Zyklus kalibriert werden. Die im normalen Betriebsmodus betrieben Wandlerzellen sind weiß, die im Kalibrierbetrieb betriebenen Wandlerzellen sind hellgrau und die im Dumpingbetrieb betriebenen Wandlerzellen sind dunkelgrau dargestellt.
Zyklus 1 bis 64 (40):
Hier werden die Wandlerzellen 1 bis 64 des MSB-Segments 15 nacheinander kalibriert. Dabei werden die Wandlerzellen der jeweils ersten Gruppen 16c, 17c des ISB-Segments bzw. LSB-Segments 16, 17 im normalen Betriebsmodus verwendet, während die jeweiligen zweiten Zellgruppen 16d, 17d dieser beiden Segmente 16, 17 im Dumpingbetrieb betrieben werden.
Zyklus 65 (41):
Im Zyklus 65 werden die Wandlerzellen der zweiten ISB-Zellgruppe 16d (4 × 32 = 128) kalibriert. Die 64-zigste MSB-Wandlerzelle, also die redundante MSB-Wandlerzelle, wird in den Dumpingbetrieb geschaltet. Die ersten Zellgruppen 16c, 17c der ISB- und LSB-Segmente 16, 17 werden im normalen Betriebsmodus betrieben, während die Wandlerzellen der zweiten LSB-Zellgruppe 17d nach wie vor im Dumpingbetrieb betrieben werden.
Zyklus 66 (42):
Im Zyklus 66 werden die Wandlerzellen der zweiten LSB-Zellgruppe 17d (1 + 1 + 2 + 4 + 8 + 16 = 32) zusammen mit drei im 65-zigsten Zyklus (41) gerade kalibrierten Wandlerzellen der zweiten ISB-Zellgruppe 16d (3 × 32 = 96) kalibriert. Die 64-zigste MSB-Wandlerzelle (redundante Wandlerzelle) ist nach wie vor im Dumpingbetrieb. Die ersten Zellgruppen 16c, 17c der ISB- und LSB-Segmente 16, 17 werden im Normalbetrieb betrieben, wahrend die vierte, ebenfalls bereits kalibrierte Wandlerzelle (redundante Wandlerzelle) der zweiten ISB-Zellgruppe 16d in den Dumpingbetrieb geschaltet wird.
Zyklus 67 bis 130 (43):
Vom Zyklus 67 bis 130 an werden die Wandlerzellen 1 bis 64 des MSB-Segmentes 15 nacheinander kalibriert. Die gerade kalibrierten Wandlerzellen der jeweils zweiten Zellgruppen 16d, 17d der ISB- und LSB-Segmente 16, 17 werden im normalen Betrieb betrieben, während die Wandlerzellen der jeweils ersten Zellgruppen 16c, 17c dieser Segmente 16, 17 nun im Dumpingbetrieb betrieben werden.
Zyklus 131 (45):
Im Zyklus 131 (44) werden die Wandlerzellen der ersten ISB-Zellgruppe 16c (4 × 32 = 128) kalibriert. Die 64-zigste MSB-Wandlerzelle (redundante Wandlerzelle) wird in den Dumpingbetrieb geschaltet. Die Wandlerzellen der jeweils zweiten Zellgruppen 16d, 17d der ISB- und LSB-Segmente 16, 17 werden im Betriebsmodus betrieben, während die Wandlerzellen der ersten LSB-Zellgruppe 17c nach wie vor im Dumpingbetrieb betrieben wird.
Zyklus 132 (45):
Im Zyklus 132 (45) werden die Wandlerzellen der ersten LSB-Zellgruppe 17c (1 + 1 + 2 + 4 + 8 + 16 = 32) zusammen mit drei bereits kalibrierten Wandlerzellen der ersten ISB-Zellgruppe 16c (3 × 32 = 96) kalibriert. Die 64-zigste Wandlerzelle (redundante Wandlerzelle) des MSB-Segmentes 15 wird nach wie vor im Dumpingbetrieb betrieben. Die Wandlerzellen der jeweils zweiten Zellgruppen 16d, 17d der ISB- und LSB-Segmente 16, 17 werden im normalen Betrieb betrieben, während die vierte Wandlerzelle (redundante Wandlerzelle) der ersten ISB-Zellgruppe 16c in den Dumpingbetrieb geschaltet wird.
Innerhalb einer Kalibrierschleife 46 werden dabei die alle Wandlerzellen des höchstwertigen MSB-Segmentes jeweils doppelt kalibriert, wohingegen die Wandlerzellen der niedriger wertigen ISB- und LSB-Wandlerzellen jeweils nur einmal kalibriert werden. Dies stellt eine aus sehr vorteilhafte Implementierung dar, die insbesondere hinsichtlich der Codierung und der Ansteuerung der einzelnen Wandlersegmente sehr elegant ist. Jedoch wäre es selbstverständlich auch denkbar und insbesondere sehr vorteilhaft, wenn innerhalb einer Kalibrierschleife 46 alle Wandlerzellen jeweils nur einmal oder auch mehrfach kalibriert werden.
In einer weiteren Ausgestaltung wäre ebenfalls denkbar, wenn in den niedriger wertigen ISB- und LSB-Wandlerzellen deren Wandlerzellen nicht Gruppenweise, sondern vielmehr auch einzeln kalibriert werden, wie dies beispielsweise auch bei den Wandlerzellen des MSB-Segmentes gemacht wird, wenngleich dies einen schaltungs- und steuertechnisch sehr aufwändige Implementierung darstellt. In gleicher Weise können aber auch die Wandlerzellen des MSB-Segmentes gruppenweise kalibriert werden.
Nach dem letzten Kalibrierzyklus, also nach dem Kalibrierzyklus 132, ist diese Kalibrierschleife 46 beendet, das heißt, sämtliche Wandlerzellen der Segmente 15, 16, 17 des D/A-Wandlers sind kalibriert worden.
Allerdings geht der durch die Kalibrierung gewonnene Kalibrierwert, mittels dem die entsprechenden Wandlerzellen kalibriert werden, typischerweise auf Grund von parasitären Effekten wieder verloren, sodass es vorteilhaft ist, ständig eine neue Kalibrierung vorzunehmen, um dadurch den jeweiligen Kalibrierwert immer wieder neu aufzufrischen. Aus diesen Gründen wird eine dynamische Kalibrierung vorgenommen. Bei der dynamischen Kalibrierung beschreibt der oben beschriebene Kalibrierprozess eine fortwährende Kalibrierschleife 46, dass heißt bei Beendigung des Kalibrierprozesses und damit bei Kalibrierung aller Wandlerzellen fangt diese Kalibrierung wieder von neuem an, so dass die neue Kalibrierschleife 46 wieder mit dem Kalibrierzyklus Z1 beginnt. Denkbar Ware allerdings auch, dass mit der neuen Kalibrierschleife 46 nicht unmittelbar nach Beendigung der jeweils vorausgegangenen Kalibrierschleife begonnen wird, sondern dass diese zu einem spateren Zeitpunkt, beispielsweise nach einer vorgegebenen Zeit oder einem vorgegebenen Ereignis, erneut startet.
An dieser Stelle sei auch anzumerken, dass der erfindungsgemäße Kalibriervorgang nicht notwendigerweise an die anhand der 6 beschriebenen Reihenfolge innerhalb einer jeweiligen Kalibrierschleife gebunden ist, sondern diese Reihenfolge selbstverständlich innerhalb einer entsprechenden Kalibrierschleife 46 beliebig variiert werden kann.
Um eine möglichst effiziente Kalibrierung zu erreichen, sollten insbesondere die Wandlerzellen des ISB- und LSB-Segmentes 16, 17 möglichst in einer vorbestimmten Reihe angesteuert werden, um dadurch eine vorbestimmte Reihenfolge der Betriebsmodi einzustellen. Dabei sollten diese Wandlerzellen möglichst in der folgenden Reihenfolge betrieben werden:

1. Kalibriermodus
2. Normalbetrieb
3. Dumpingbetrieb

Das bedeutet, dass die jeweilige Wandlerzellen des ISB- und LSB-Segmentes 16, 17 möglichst unmittelbar nachdem sie kalibriert wurden in den normalen Betriebsmodus zur D/A-Wandlung geschaltet werden sollten und nicht nach dem Dumping-Modus. Sollten die Wandlerzellen erst nach dem Dumping-Modus in den normalen Betriebsmodus geschaltet werden, könnte dieser normale Betriebsmodus bereits durch einen Speicherverlust, wie er eingangs beschrieben wurde, betroffen sein, so dass hier die entsprechenden Wandlerzellen nicht mehr in kalibrierter Form vorliegen, was letztlich zu einer unerwünschten Verzerrung führen kann.
Der oben anhand von 6 beschriebene Kalibrierprozess stellt eine bevorzugte Implementierung dar, bei dem sämtliche Wandlerzellen aller Segmente 15, 16, 17 durch den Kalibrierprozess kalibriert werden. Dies ist allerdings nicht notwendigerweise erforderlich. Vielmehr Ware auch denkbar, einzelne Wandlerzellen, insbesondere diejenigen Wandlerzellen der niedrigstwertigen Segmente, nicht zu kalibrieren. Denkbar wäre also im konkreten Fall, dass lediglich die Wandlerzellen der (beiden) höchstwertigen MSB- und ISB-Segmente 15, 16 kalibriert werden, nicht jedoch die Wandlerzellen des (oder der) niedrigstwertigen LSB-Segmentes 17. Denkbar wäre ferner, wenngleich dies weniger sinnvoll ist, dass lediglich die Wandlerzellen des oder der niedrigerwertigen Segmente, nicht jedoch des oder der höchstwertigen Segmente kalibriert werden.
Ein derartiges Ausführungsbeispiel, bei dem die erfindungsgemäße Kalibrierung lediglich für die Wandlerzellen des MSB- und ISB-Segmentes vorgenommen wird, ist in dem Blockschaltbild in 7 dargestellt. Dort werden lediglich die MSB- und ISB-Wandlerzellen, nicht jedoch die LSB-Wandlerzellen kalibriert, dass heißt die Schritte 42 und 45 entfallen hier. Dies hat zum Einen den Vorteil, dass man sich die Kalibrierzyklen 42, 45 zum Kalibrieren der LSB-Wandlerzellen einspart, im vorliegenden Fall also zwei Kalibrierzyklen. Zum Anderen wird dadurch das Durchlaufen der Kalibrierschleife und somit die erfindungsgemäße Kalibrierung mehr oder weniger schneller. Außerdem wird der gesamte schaltungstechnische Aufwand zum Kalibrieren etwas reduziert. Dieses bevorzugte Ausführungsbeispiel stellt somit einen Kompromiss zwischen optimaler Kalibrierung und damit einhergehender optimaler Eigenschaften des D/A-Wandlers (hinsichtlich Linearitat und SFDR) einerseits und andererseits hinsichtlich des dafür erforderlichen schaltungstechnischen Aufwandes dar.
Dem Vernachlässigen der Kalibrierung der Wandlerzellen niedrigerwertiger Segmente, wie beispielsweise des LSB-Segmentes 17, liegt die Erkenntnis zugrunde, dass eben diese Wandlerzellen bzw. die entsprechenden Segmente einen im Vergleich zu den Wandlerzellen höherwertiger Segmente, wie zum Beispiel des MSB- und ISB-Segmentes 15, 16, deutlich geringeren Einfluss auf die Verzerrungen im Ausgangsspektrum und damit auf den SFDR und die Linearität des D/A-Wandlers haben. Das Kalibrieren dieser niedrigerwertigen Wandlerzellen kann somit eher vernachlässigt werden, ohne dass dies signifikant schlechtere Eigenschaften des D/A-Wandlers zur Folge hätte.
Wie bereits oben anhand der 6 und 7 beschrieben wurde, sind für die niedrigerwertigen Segmente eine mehr oder weniger große Anzahl an redundanten Wandlerzellen erforderlich. Deren Anzahl sowie deren Aufteilung innerhalb eines jeweiligen Segmentes hängt dabei im Wesentlichen von der Anzahl der verwendeten Segmente sowie der Anzahl der darin enthaltenen Wandlerzellen ab. Anhand des Blockschaltbildes in 8 wird nachfolgend das Prinzip zur Bestimmung der Anzahl und der Unterteilung der für die jeweilige Kalibriervorrichtung erforderlichen redundanten Wandlerzellen erlautert.
Es sei angenommen, dass der D/A-Wandler eine segmentierte D/A-Zellenanordnung mit einer Anzahl N parallel angeordneter Segmente 50–52 aufweist. Jedes Segment 50–52 weist zunächst einen Wandlerblock 50a–52a sowie eine einzelne redundante Wandlerzelle 50b–52b (U1 bis UN) auf. Ein jeweiliger Wandlerblock 50a–52a enthält dabei eine Vielzahl von Wandlerzellen 50a–52a. Die in den Wandlerblöcken 50a–52a enthaltenen Wandlerzellen entsprechen zum Beispiel den Wandlerzellen 15a, 16a, 17a aus 4. Die Anzahl der Wandlerzellen in den jeweiligen Wandlerblöcken 50a–52a ist fest vorgegeben und soll nicht verändert werden. Typischerweise, jedoch nicht notwendigerweise, nimmt die Gewichtung der Wandlerzellen 50a–52a von dem höchstwertigen Segment 50 hin zu dem niedrigstwerten Segment 52 ab.
Es sei angenommen, dass das hochstwertige Segment 50 eine Anzahl M1 an Wandlerzellen 50a, das zweithöchstwertige Segment 51 eine Anzahl M2-Wandlerzellen 51a und das niedrigstwertige Segment 52 eine Anzahl MN-Wandlerzellen 52a aufweist. Es sei ferner angenommen, dass das höchstwertige Segment 50 Wandlerzellen 50a mit großer Gewichtung sowie eine einzelne redundante Wandlerzelle 50b mit derselben Gewichtung aufweist. Das Segment 51 weist demgegenüber Wandlerzellen 51a mit einer geringeren Gewichtung und das niedrigstwertige Segment 52 weist Wandlerzellen 52a mit der geringsten Gewichtung auf, wenngleich dies nicht notwendigerweise so vorgesehen werden muss.
Die Kalibrierung der Wandlerzellen 50a des höchstwertigen Segment 50 erfolgt hier in an sich bekannter Weise, wie bereits eingangs anhand der 2 sowie anhand der 6 und 7 beschrieben wurde.
Dadurch dass nun auch die Wandlerzellen 51a, 52a der niedrigerwertigen Segmente 51, 52 kalibriert werden sollen, müssen dort zusätzliche redundante Wandlerzellen 51b, 52b bereitgestellt werden, da die in diesen Segmenten 51, 52 jeweils vorgesehene einzelne redundante Wandlerzelle 51b, 52b allein schon aufgrund deren geringerer Gewichtung für die Kalibrierung nicht ausreicht. Um eine Kalibrierung der Wandlerzellen der niedrigerwertigen Segmente 51, 52 vornehmen zu können, muss die Anzahl der in den niedrigerwertigen Segmenten erforderlichen redundanten Wandlerzellen entsprechend erhöht werden. Dazu bietet sich das nachfolgend anhand von 8 beschriebene Verfahren an:
Schritte (1), (2):
In einem ersten Schritt (1) wird durch Hinzufugen weiterer redundanter Wandlerzellen 51b, 52b ein neues Array 51c, 52c mit einer größeren Anzahl redundanter Wandlerzellen 51b, 52b gebildet. Die Anzahl der für das Array 51c, 52c erforderlichen redundanten Wandlerzellen 51b, 52b ist dabei abhängig von der jeweiligen Gewichtung der redundanten Wandlerzelle des vorherigen Segmentes (siehe Schritt (2)). Das heißt, die Gewichtung multipliziert mit der Anzahl der Wandlerzellen im Array 51c entspricht der Gewichtung der redundanten Wandlerzelle 50b (Schritt (2)).
In gleicher Weise entspricht das Produkt aus Gewichtung und Anzahl der Wandlerzellen im niedrigstwertigen (N) Array 52c der Gewichtung der jeweiligen redundanten Wandlerzelle des entsprechend nächsthöheren (N – 1) Segmentes.
Schritt (3):
In einem weiteren Schritt (3) wird das sich daraus ergebende Array 51c, 52c verdoppelt, so dass man nun ein erstes Array 51d, 52d und ein zweites Array 51e, 52e je Segment 51, 52 erhält. Bei der Kalibrierung ist nun jeweils eines dieser Arrays 51d, 52d; 51e, 52e, beispielsweise das Array 51d, 52d, im Kalibriermodus, wohingegen das jeweils andere Array, beispielsweise das Array 51e, 52e, im normalen Betriebsmodus betrieben wird, und umgekehrt.
Erfindungsgemäß kann nun ein segmentierter D/A-Wandler mit einer Kalibriereinrichtung ausgestattet werden, um die Wandlerzellen von zumindest zwei und im Idealfall von allen Segmenten des D/A-Wandlers zu kalibrieren. Für diese Kalibriervorrichtung ist es lediglich erforderlich, fur die weiteren Segmente, beispielsweise für die niedrigerwertigen Segmente, zusätzliche redundante Wandlerzellen bereitzustellen, wobei dies mittels des anhand in der 8 beschriebenen Funktionsablaufes erfolgen kann. Die Größe eines solchen Arrays 51c, 52c entspricht vorteilhafterweise der Größe einer einzelnen redundanten Wandlerzelle des jeweils ubergeordneten Segmentes 50–52.
Eine jeweilige Wandlerzelle weist dabei, je nach deren Gewichtung, typischerweise eine Vielzahl von Einzelzellen, wie sie beispielsweise anhand der 5 beschrieben wurden, auf. Wenn in der vorliegenden Patentanmeldung also von der Größe einer Wandlerzelle bzw. einer redundanten Wandlerzelle oder eines entsprechenden Arrays gesprochen wird, ist dabei stets die Anzahl der diesen Wandlerzellen bzw. diesem Array zugeordneten Einzelzellen gemeint. Die Größe einer jeweiligen Wandlerzelle bzw. eines jeweiligen Arrays spiegelt sich dann auch in der entsprechenden Gewichtung dieser Wandlerzellen bzw. des entsprechenden Arrays wieder.
Dadurch dass nun in den niedrigerwertigen Segmenten 51, 52 die entsprechenden redundanten Wandlerzellen in zwei unterschiedlichen Array-Gruppen 51d, 52d; 51e, 52e unterteilt sind, sind für das Kalibrieren der entsprechenden Wandlerzellen dieser Segmente 51, 52 jeweils zwei zusätzlich Kalibrierzyklen (siehe auch 6, 7) erforderlich.
Anhand der 9 sei nachfolgend das Prinzip des erfindungsgemäßen Kalibrieralgorithmus in sehr allgemeiner Form dargestellt.
Zur Kalibrierung der Wandlerzellen 50a des höchstwertigen Segmentes 50 wird eine klassische Kalibrierung unter Verwendung der redundanten Wandlerzelle 50b vorgenommen (1). Für die Kalibrierung sind hier eine der Anzahl M1 der Wandlerzellen 50a entsprechende Anzahl an Kalibrierzyklen, also M1-Kalibrierzyklen, erforderlich.
Zum Kalibrieren der Wandlerzellen des nächstniedrigeren Segmentes 51 sind neben den M1-Kalibrierzyklen zwei zusätzliche Kalibrierzyklen, also insgesamt (M1 + 2)-Kalibrierzyklen, erforderlich (2). Dabei werden die neu eingefügten Arrays 51d, 51e in jeweils einem der zusätzlichen Kalibrierzyklen kalibriert.
Für jedes zusätzliche Segment werden zwei weitere Kalibrierzyklen benötigt (3). Es sind zumindest also insgesamt (M1 + ((N – 1)·2))-Kalibrierzyklen erforderlich, wobei mit N die Anzahl der Segmente bezeichnet ist und die Kalibrierung unter der Maßgabe erfolgt, dass innerhalb einer Kalibrierschleife jeweils nur Wandlerzelle kalibriert werden soll. In jedem dieser zusätzlichen Kalibrierzyklen werden die kompletten Arrays 52d, 52e zusammen mit den gerade vorher kalibrierten Segmenten bzw. der darin enthaltenen redundanten Wandlerzellen kalibriert.
Die generische Idee des erfindungsgemäßen Kalibrieralgorithmus ist in 8 lediglich schematisch angedeutet.
An dieser Stelle sei anzumerken, dass die erfindungsgemaße Kalibrierung bei jedem erwünschten Level, das heißt nach Beginn des höchstwertigen Segmentes 50 bei jedem der niedrigerwertigen Segmente 51, 52 abgebrochen werden kann. Beispielsweise könnte eine entsprechende Steuereinrichtung vorgesehen sein, die vorsieht, dass lediglich das hochstwertige Segment, zusätzlich eines oder mehrere niedrigerwertigen Segmente oder alle Segmente und damit die darin enthaltenen Wandlerzellen kalibriert werden.
10 zeigt das Ausgangsspektrum eines D/A-Wandlers, dessen Wandlerzellen anhand eines erfindungsgemäßen rekursiven Kalibrieralgorithmus, wie er anhand von 9 skizziert wurde, kalibriert wurden. Der Hauptvorteil des erfindungsgemäßen Kalibrieralgorithmus besteht in einer signifikanten Reduzierung der verbleibenden harmonischen Frequenzen, was insgesamt zu einer signifikanten Verbesserung des störungsfreien Dynamikbereiches SFDR führt. Dieser Sachverhalt ist in 10 dargestellt, bei dem eine quantitative Verbesserung des SFDR bei Verwendung des erfindungsgemäßen Kalibrierverfahrens im Unterschied zu einem herkömmlichen Kalibrierverfahren (gestrichelte Frequenz-Balken) dargestellt wurde.
Obgleich die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Es versteht sich von selbst, dass die Verwendung von drei Segmenten lediglich beispielhaft zu verstehen ist und die Erfindung jedenfalls nicht auf eben diese Aufteilung beschränken soll. Vielmehr könnte der segmentierte D/A-Wandler auch zwei oder mehr als drei Segmente aufweisen. Insbesondere ist aber die Verwendung von drei Segmenten bei einer Bitbreite von größer/gleich 11 von Vorteil. Bei einer Bitbreite bis 10 Bit wären hingegen eher 2 Segmente von Vorteil. Bei einer sehr großen, beispielsweise deutlich über 11 hinausgehenden Bitbreite des Eingangssignals könnten es von Vorteil sein, mehr als drei Segmente zu verwenden. Das Gleiche gilt fur die Aufteilung der einzelnen Segmente selbst, also die Zuordnung der einzelnen Bits zu den jeweiligen Segmenten.
Die insbesondere anhand der 4 und 6 dargestellten Zahlenbeispiele seien lediglich beispielhaft zu verstehen und konnen selbstverständlich beliebig modifiziert werden.
Bezugszeichenliste

A: Quantisierungsrauschen
B: D/A-Wandler
C: Wandlerzellen
D: redundante Wandlerzelle
E: Kalibrierschleife
F: MSB-Segment
G: ISB-Segment
H: LSB-Segment
K: Wandlerzellen
L: redundanten Wandlerzelle
M: Referenzzelle
Fin: Frequenz des Eingangssignals
2Fin, 3Fin: Harmonische des Eingangssignals
K1–ZK64: Kalibrierzyklen
SFDR: störungsfreien Dynamikbereich
Z1–Z132: Kalibrierzyklen
10: D/A-Wandler
11: digitaler Dateneingang, Eingang
12: analoger Ausgangausgang, Ausgang
13: Bitdecoder
14: D/A-Zellenanordnung, Strommatrix
15: MSB-Segment
15': dem MSB-Segment zugeordnete Bereiche des Bitdecoders
15a: MSB-Wandlerzellen, Einheitszelle
15b: redundante MSB-Wandlerzelle
16: ISB-Segment
16': dem ISB-Segment zugeordnete Bereiche des Bitdecoders
16a: ISB-Wandlerzelle, Einheitszelle
16b: redundante ISB-Wandlerzelle
16c: erste ISB-Zellgruppe
16d: zweite ISB-Zellgruppe
17: LSB-Segment
17': dem LSB-Segment zugeordnete Bereiche des Bitsegmentes
17a: LSB-Wandlerzellen
17b: redundante LSB-Wandlerzellen
17c: erste LSB-Zellgruppe
17d: zweite LSB-Zellgruppe
18: (MSB)-Referenzzelle
20: D/A-Einheitszelle
21: Stromquelle
22–24: Steuereingänge
25–27: steuerbare Schaltvorrichtungen
28, 29: analoge Ausgange
30: Kalibrierausgang
31: Dateneingang
32: Takteingang
33: Schaltlogik
34, 35: steuerbare Schalter
36: Flipflop
37: Inverter
38, 39: UND-Gatter
40–45: Kalibrierschritte
46: Kalibrierschleife
50–52: Segmente
50a–52a: Wandlerzellen innerhalb der Segmente, Wandlerzellenblöcke
50b–52b: redundante Wandlerzellen
51c, 52c: (Wandlerzellen-)Array
51d, 52d: (erstes) Wandlerzellen-Array, erste Gruppe
51e, 52e: (zweites) Wandlerzellen-Array, zweite Gruppe

Claims

Segmentierter Digital-Analog-Wandler mit einer in zumindest zwei Segmenten unterteilten Zellenanordnung mit jeweils einer Vielzahl von Wandlerzellen und redundanter Wandlerzellen, – wobei in einem ersten Segment erste gewichtete Wandlerzellen und zumindest eine erste gewichtete redundante Wandlerzelle vorgesehen sind, – wobei in zumindest einem zweiten, dem ersten Segment untergeordneten Segment jeweils eine Anzahl zweiter gewichteter Wandlerzellen und zumindest eine der Anzahl entsprechende Anzahl zweiter gewichteter redundanter Wandlerzellen vorgesehen sind, – wobei die Wandlerzellen und die redundanten Wandlerzellen innerhalb des ersten Segmentes und innerhalb des zweiten Segmentes jeweils dieselbe Gewichtung aufweisen, mit einer Einrichtung zur Online-Selbstkalibrierung, die eine einzelne Referenzzelle enthält, welche dazu ausgelegt ist, sowohl die Wandlerzellen und redundanten Wandlerzellen des ersten Segmentes als auch die des zweiten Segmentes zu kalibrieren.
Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass das erste Segment das höchstwertige Segment des Wandlers darstellt.
Digital-Analog-Wandler nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Größe der ersten Wandlerzellen und der ersten redundanten Wandlerzelle auf den Wert der Referenzzelle derart abgestimmt ist, dass die Gewichtung der Referenzzelle der Gewichtung der ersten Wandlerzellen bzw. der Wandlerzellen des höchstwertigen Segmentes entspricht.
Digital-Analog-Wandler nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl der zweiten redundanten Wandlerzellen eines zweiten Segmentes auf die Größe des jeweiligen zweiten Segmentes sowie des jeweiligen übergeordneten Segmentes abgestimmt ist.
Digital-Analog-Wandler nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweiten Wandlerzellen und zweiten redundanten Wandlerzellen zumindest eines zweiten Segments in zwei gleich große Zellgruppen aufgeteilt sind, wobei in einer ersten Zellgruppe jeweils nur zweite redundante Wandlerzellen des jeweiligen zweiten Segmentes und in einer zweiten Zellgruppe zumindest alle zweiten Wandlerzellen des jeweiligen zweiten Segmentes angeordnet sind.
Digital-Analog-Wandler nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Zellgruppe neben den zweiten Wandlerzellen zumindest eine zweite redundante Wandlerzelle aufweist.
Digital-Analog-Wandler nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Einrichtung zur Online-Selbstkalibrierung allen Segmenten zugeordnet ist und damit dazu ausgelegt ist, die Wandlerzellen aller Segmente zu kalibrieren.
Digital-Analog-Wandler nach wenigstens einem der Ansprüche 1–6, dadurch gekennzeichnet, dass die Einrichtung zur Online-Selbstkalibrierung lediglich den Wandlerzellen der zumindest zwei höchstwertigen Segmente zugeordnet ist und damit dazu ausgelegt ist, lediglich die Wandlerzellen dieser Segmente zu kalibrieren.
Verfahren zum Online-Kalibrieren der Wandlerzellen eines zumindest zwei Segmente aufweisenden Digital-Analog-Wandlers nach einem der vorstehenden Ansprüche, bei dem zumindest die Wandlerzellen und die redundanten Wandlerzellen zweier Segmente auf den Wert der einzelnen Referenzzelle kalibriert werden.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass beim Kalibrieren der zweiten Wandlerzellen und der zweiten redundanten Wandlerzellen der zweiten Segmente zunächst die Wandlerzellen der einen Zellgruppe kalibriert werden und die Wandlerzellen der jeweils anderen Gruppe deaktiviert bleiben und im Anschluss daran die Wandlerzellen der anderen Zellgruppe kalibriert werden und die Wandlerzellen der jeweils einen Zellgruppe deaktiviert bleiben.
Verfahren zum Betreiben eines segmentierten Digital-Analog-Wandlers nach einem der Ansprüche 1 bis 8, gekennzeichnet durch, die folgenden drei Betriebsmodi: – einen ersten Betriebsmodus, bei dem die Wandlerzelle(n) für die Digital-Analog-Wandlung herangezogen wird/werden, – einen zweiten Betriebsmodus, bei dem die Wandlerzelle(n) kalibriert wird/werden, – einem dritten Betriebsmodus, bei dem die Wandlerzelle(n) in einem inaktiven Modus bezogen auf eine Referenz, insbesondere bezogen auf das Bezugspotenzial, betrieben wird/werden.