DE19854652A1 - Verfahren zur Erhöhung der Geschwindigkeit und zur Verbesserung der integralen Nichtlinearitätsanpassung von mehreren parallel geschalteten Widerstandsketten-basierten Digital-zu-Analog-Wandlern - Google Patents

Verfahren zur Erhöhung der Geschwindigkeit und zur Verbesserung der integralen Nichtlinearitätsanpassung von mehreren parallel geschalteten Widerstandsketten-basierten Digital-zu-Analog-Wandlern

Info

Publication number
DE19854652A1
DE19854652A1 DE19854652A DE19854652A DE19854652A1 DE 19854652 A1 DE19854652 A1 DE 19854652A1 DE 19854652 A DE19854652 A DE 19854652A DE 19854652 A DE19854652 A DE 19854652A DE 19854652 A1 DE19854652 A1 DE 19854652A1
Authority
DE
Germany
Prior art keywords
refn
refp
reference voltage
daw
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19854652A
Other languages
English (en)
Other versions
DE19854652C2 (de
Inventor
Derek L Knee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE19854652A1 publication Critical patent/DE19854652A1/de
Application granted granted Critical
Publication of DE19854652C2 publication Critical patent/DE19854652C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0646—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by analogue redistribution among corresponding nodes of adjacent cells, e.g. using an impedance network connected among all comparator outputs in a flash converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die vorliegende Erfindung bezieht sich allgemein auf Di­ gital-zu-Analog-Wandler (DAW) und insbesondere auf das Ver­ bessern der integralen Nichtlinearitätskomponentenfehlan­ passung zwischen parallelen mehrstufigen DAW-Vorrichtungen.
Das Vertrauen in Digital-zu-Analog-Wandler (DAW) hat sich vielfach erhöht, sowie sich die digitale Technologie in der Elektronikindustrie verbreitet hat. Aufgrund der immer stei­ genden Nachfrage nach einer höheren Leistung von elektroni­ schen Anwendungen, besteht ein Bedarf nach einem genauen Hochgeschwindigkeits-DAW.
Eine herkömmliche DAW-Implementation verwendet eine lange Widerstandskette (z. B. 2n Widerstände), die seriell zwischen eine obere und eine untere Bezugsspannung geschaltet ist. Ein n-mal-2n-Dekodierer empfängt ein digitales n-Bit-Ein­ gangssignal und dekodiert dasselbe, um eine der 2n Ausgangs­ leitungen auszuwählen. Jede folgende der 2n Ausgangsleitun­ gen ist zwischen jedem folgenden der 2n Widerstände der Wi­ derstandskette angeschlossen. Der Spannungspegel, der zwi­ schen der ausgewählten Ausgangsleitung des Multiplexers und der unteren Bezugsspannung sichtbar ist, wird folglich durch m/2n-1 dargestellt, wobei m der digitale Eingangswert ist, der von 0 bis 2n-1 reicht. Die analoge Ausgangsspannung wird zwischen dem oberen Knoten des m-ten R-Bit-Widerstands in der Widerstandskette und der unteren Bezugsspannung gemes­ sen.
Vorrichtungen, die mehr als einen parallel geschalteten Wi­ derstandsketten-basierten DAW verwenden, sind problematisch.
Zunächst beruhen DAWs auf Werten ihrer Schaltungskomponen­ ten, typischerweise Widerstände oder Kondensatoren, um Ver­ hältnisse zu bilden, die digital das Verhältnis eines Ein­ gangssignals zu einem Bezugssignal darstellen. Als ein Re­ sultat ist die Hauptbeschränkung der Genauigkeit, die in einer mehrstufigen DAW-Vorrichtung erreicht werden kann, die Variation der Werte der einzelnen DAW-Komponenten. Diese Variation, die als Komponentenfehlanpassung bekannt ist, be­ wirkt, daß die Verhältnisse von ihren Nennwerten abweichen, was seinerseits Fehler in der analogen Darstellung des Aus­ gangssignals erzeugt.
Zweitens beschränkt die Widerstandskette das Laden und Ent­ laden der parasitären Kapazitäten, die den Knoten zugeordnet sind, die nahe der Mitte der Widerstandskette positioniert sind. Aufgrund der parasitären Kapazität der Vorrichtung ist ein bestimmter Zeitbetrag erforderlich, um die parasitären Kapazitäten zu laden und zu entladen, die den inneren Knoten des DAW zugeordnet sind. Der Betrag der Lade/Entlade-Zeit ist für jene R-Bit-Widerstände am größten, die nahe der Mitte der Widerstandskette positioniert sind. Insbesondere tritt bei einem 8-Bit-DAW der Worst-Case-Fall in einer 256-Wider­ standskette um jene Widerstände auf, die nahe dem R-Bit- Widerstand 127 und dem R-Bit-Widerstand 128 in der Kette positioniert sind. Die DAW-Ausgangseinschwingzeit wird, wenn digitale Eingangscodes umgewandelt werden, die einen Wert nahe zu 2n/2 aufweisen, aufgrund dieses Effekts erhöht.
Die Aufgabe der vorliegenden Erfindung besteht darin, einem parallele mehrstufige Digital-zu-Analog-Wandler-Vorrichtung, ein Verfahren zum Verbessern der integralen Nichtlineari­ tätsanpassung einer parallelen Widerstandsketten-basierten mehrstufigen Digital-zu-Analog-Wandler-Vorrichtung und eine Vorrichtung zum Verbessern der integralen Nichtlinearitäts­ anpassung von mehreren Widerstandsketten-basierten Digital­ zu-Analog-Wandlern zu schaffen, die die integrale Nicht­ linearitätskomponentenfehlanpassung bei parallelen Wider­ standsketten-basierten mehrstufigen DAW-Vorrichtungen und die Lade/Entlade-Zeit der parasitären Kapazitäten ver­ bessern, die den Mittelknoten der Widerstandskette zugeord­ net sind.
Diese Aufgabe wird durch eine parallele mehrstufige Digi­ tal-zu-Analog-Wandler-Vorrichtung gemäß Anspruch 1, ein Ver­ fahren zum Verbessern der integralen Nichtlinearitätsfehl­ anpassung von parallelen Widerstandsketten-basierten mehr­ stufigen Digital-zu-Analog-Wandler-Vorrichtungen gemäß An­ spruch 6 und eine Vorrichtung zum Verbessern der integralen Nichtlinearitätsanpassung von mehreren Widerstandsketten­ basierten Digital-zu-Analog-Wandlern gemäß Anspruch 9 ge­ löst.
Dementsprechend werden eine Vorrichtung und ein Verfahren dargestellt, die sowohl die Anpassung der integralen Nicht­ linearität von mehreren Widerstandsketten-basierten DAWs verbessern, die zwischen zwei unterschiedliche Bezugs­ spannungen parallel geschaltet sind, als auch die Lade/Ent­ lade-Zeit der parasitären Kapazitäten verbessern, die den Mittelknoten der DAW-Widerstandsketten zugeordnet sind. Die Erfindung ist auf Vorrichtungen anwendbar, die DAWs auf­ weisen, die zwischen eine erste Bezugsspannung und eine zweite Bezugsspannung parallel geschaltet sind, wobei jeder DAW unter Verwendung einer Mehrzahl von Widerständen im­ plementiert ist, die seriell zwischen die zwei Bezugs­ spannungen geschaltet sind. Gemäß der Erfindung ist die Widerstandskette in jedem DAW in eine Mehrzahl von Teil­ sätzen aufgeteilt. Ein DAW-Knoten ist zwischen jedem Teil­ satz in jedem DAW positioniert, derart, daß jeder DAW ent­ sprechende Widerstandsteilsätze und entsprechende DAW-Knoten umfaßt. Jeder Satz von entsprechenden DAW-Knoten ist jeweils mit einer anderen proportionalen Bezugsspannung gekoppelt, die auf einem Spannungspegel gehalten wird, der gleich dem stationären Spannungspotential zwischen den jeweiligen ent­ sprechenden DAW-Knoten und der ersten Bezugsspannung ist. Die anderen proportionalen Bezugsspannungen werden unter Verwendung entweder von getrennten idealen Spannungsquellen oder einer Hauptwiderstandskette implementiert.
Bei einem darstellenden Ausführungsbeispiel ist eine Haupt­ widerstandskette, die eine Mehrzahl von seriengeschalteten Widerständen aufweist, zwischen die erste und die zweite Bezugsspannung geschaltet. Die Hauptwiderstandskette umfaßt einen entsprechenden Hauptknoten für jede der erforderlichen unterschiedlichen proportionalen Bezugsspannungen. Das Spannungspotential zwischen jedem Hauptknoten und der ersten Bezugsspannung ist gleich der jeweiligen proportionalen Be­ zugsspannung, der dasselbe entspricht und die dasselbe dar­ stellt. Der kombinierte Widerstandswert zwischen jedem Hauptwiderstandskettenknoten und der ersten Bezugsspannung ist niedriger als der kombinierte Widerstandswert zwischen dem entsprechenden Knoten desselben in jedem DAW und der ersten Bezugsspannung. Außerdem ist der kombinierte Wider­ standswert zwischen dem Hauptwiderstandskettenknoten und der zweiten Bezugsspannung niedriger als der kombinierte Wider­ standswert zwischen dem entsprechenden Knoten desselben in jedem DAW und der zweiten Bezugsspannung. Vorzugsweise ist der kombinierte Widerstandswert jedes Teilsatzes von Wider­ ständen im wesentlichen gleich zu dem kombinierten Wider­ standswert jedes anderen Teilsatzes, und jeder Teilsatz weist einen sich gegenseitig ausschließenden Satz von Wider­ ständen in jeder DAW-Widerstandskette auf.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein schematisches Diagramm eines bekannten mehr­ stufigen DAW;
Fig. 2 ein schematisches Diagramm eines Ausführungsbei­ spiels eines Widerstandsketten-basierten DAWs;
Fig. 3 ein schematisches Diagramm einer parallelen mehr­ stufigen DAW-Vorrichtung gemäß der Erfindung;
Fig. 4 ein schematisches Diagramm eines alternativen Aus­ führungsbeispiels eines Widerstandsketten-basierten DAWs; und
Fig. 5 ein Graph der Ausgangsimpedanz gegenüber der inne­ ren Widerstandsknotenanzahl für parallele mehr­ stufige DAW-Vorrichtungen mit und ohne Anwendung der vorliegenden Erfindung.
Fig. 1 ist ein schematisches Diagramm einer bekannten pa­ rallelen mehrstufigen Digital-zu-Analog-Wandler-(DAW-)Vor­ richtung 100. Die DAW-Vorrichtung 100 umfaßt eine Mehrzahl von 8-Bit-DAWs 106, die parallel zwischen eine erste Bezugs­ spannung REFP 102 und eine zweite Bezugsspannung REFN 104 geschaltet sind.
Fig. 2 ist ein schematisches Diagramm des Inneren eines Aus­ führungsbeispiels eines 8-Bit-DAWs 200, der verwendet wird, um den DAW 106 zu implementieren. Bei diesem Ausführungsbei­ spiel weist der DAW 200 256 Widerstände R0-R255 auf, die seriell zwischen die erste Bezugsspannung REFP 102 und die zweite Bezugsspannung REFN 104 geschaltet sind. Der DAW 200 umfaßt einen 8-mal-256-Multiplexer 260, der acht digitale Eingänge D0-D7 aufnimmt. Die Widerstandskette 120 umfaßt Knoten N0-N255, die den Knoten an jedem Ende jedes R-Bit-Wi­ derstands entsprechen, beginnend mit dem R-Bit-Widerstand R0 und endend mit dem R-Bit-Widerstand R255, wie dargestellt. Beispielsweise ist der Knoten N32 zwischen den Widerständen R31 und R32 positioniert, der Knoten N64 ist zwischen den Widerständen R63 und R64 positioniert, der Knoten N96 ist zwischen den Widerständen R95 und R96 positioniert, der Kno­ ten N128 ist zwischen den Widerständen R127 und R128 posi­ tioniert, der Knoten N160 ist zwischen den Widerständen R159 und R160 positioniert, der Knoten N192 ist zwischen den Wi­ derständen R191 und R192 positioniert, und der Knoten N224 ist zwischen den Widerständen R223 und R224 positioniert. Der Multiplexer 260 verbindet den analogen Ausgang 262 mit dem Knoten Nxxxxxxxxbin, wobei xxxxxxxxbin der Wert der bi­ nären digitalen Eingänge D0-D7 ist. Die analoge Ausgangs­ spannung VA_OUT an dem analogen Ausgang 262 wird zwischen dem verbundenen Knoten Nxxxxxxxxbin und der unteren Bezugs­ spannung REFN 104 gemessen. Die analoge Ausgangsspannung VA_OUT spiegelt daher einen Bruchteil m/256 der vollen Po­ tentialspannung (REFP-REFN) wider, wobei m der Wert ist, der durch die digitalen Eingänge D0-D7 dargestellt ist. Dement­ sprechend wird, wenn die digitalen Eingänge D0-D7 einen Wert von 0 (00000000bin) aufweisen, die VA_OUT zwischen dem Knoten N0 und REFN gemessen, und der Wert derselben ist 0 Volt; wenn die digitalen Eingänge D0-D7 einen Wert von 1 (000000001bin) aufweisen, wird VA_OUT zwischen dem Knoten N1 und REFN gemessen, und der Wert derselben ist 1/256(REFP-REFN); wenn die digitalen Eingänge D0-D7 einen Wert von 128 (100000000bin) aufweisen, wird VA_OUT zwischen dem Knoten N128 und REFN gemessen, und der Wert derselben ist 128/256 (REFP-REFN); wenn die digitalen Eingänge D0-D7 einen Wert von 255 (11111111bin) aufweisen, wird VA_OUT zwischen dem Knoten N255 und REFN gemessen, und der Wert derselben ist 255/256(REFP/REFN) und so weiter.
Ein Problem bei der parallelen mehrstufigen DAW-Vorrichtung 100, das aus der Verwendung einer langen Widerstandskette, wie durch den DAW 200 dargestellt, hervorgeht, besteht in der Schwierigkeit des genauen Anpassens der Ausgangsimpedanz jedes DAWs 106 an jeden anderen DAW 106. Die integrale Nichtlinearitätskomponentenfehlanpassung geht aus der Erfor­ dernis hervor, genau die 256-R-Bit-Widerstandskette inner­ halb eines DAWs, die für sich selbst schwer anzupassen ist, an die 256-R-Bit-Widerstandskette in den anderen DAWs anzu­ passen, die parallel zwischen REFP und REFN geschaltet sind.
Ein weiteres Problem, das bei der parallelen mehrstufigen DAW-Struktur 100 auftritt, ist die Abhängigkeit der Ladezeit von der Position der ausgewählten Widerstände R0-R255, wie es durch das digitale Eingangssignal bestimmt wird. Jeder R-Bit-Widerstand zieht eine natürliche parasitäre Kapazität mit sich, die in der Schaltung aufgrund des Fertigungspro­ zesses inhärent ist. Wenn die DAWs 106 bei einer hohen Ge­ schwindigkeit betrieben werden, müssen sich die inneren Ausgangssignale der inneren Schalter sehr schnell ändern. Der Wert an den inneren Knoten N0-N255 schaltet jedoch le­ diglich so schnell, wie dieselben durch REFP geladen oder durch REFN entladen werden können. Dementsprechend resul­ tiert eine inhärente Lade/Entlade-Verzögerung aufgrund des Ladens oder Entladens dieser parasitären Kapazität. Die Verzögerung ist für die innersten Knoten am längsten, die in oder nahe der Mitte der Widerstandskette (d. h. die Knoten N127 und N128 in einer 256-R-Bit-Widerstandskette) liegen. Folglich tritt die höchste Ausgangsimpedanz und daher die längste Einschwingzeit auf, wenn das digitale Eingangssignal der Hälfte des höchstmöglichen Werts entspricht, d. h., wenn D0-Dn einen Wert von 2n/2 aufweist. Die Kurve 502 von Fig. 5 stellt die theoretische Ausgangsimpedanz eines Widerstands­ ketten-basierten DAWs, ohne Anwenden der vorliegenden Erfin­ dung, gegenüber dem inneren Knoten der Widerstandskette dar. Das Geschwindigkeitsverbesserungsproblem geht aus der end­ lichen Zeit hervor, die erforderlich ist, um die parasitären Kapazitäten zu laden und zu entladen, die den inneren R-Bit- Knoten N0-N255 des DAWs und dem Ausgangsmultiplexer 260 zugeordnet sind. Insbesondere tritt für einen 8-Bit-DAW der Worst-Case-Fall in einer 256-Serienwiderstandskette auf. Diese Widerstandskette begrenzt das Laden und Entladen der parasitären Kapazitäten, die den Knoten um den R-Bit-Wider­ stand R128 zugeordnet sind. Die DAW-Ausgangseinschwingzeit wird, wenn digitale Eingangscodes in der Nähe der Skalen­ mitte umgewandelt werden, aufgrund dieses Effekts erhöht.
Fig. 3 ist ein schematisches Diagramm einer Vorrichtung gemäß der Erfindung zum Verbessern des Anpassens der inte­ gralen Nichtlinearität (INL) zwischen DAWs in einer Vor­ richtung, die mehrere parallele Widerstandsketten-basierte DAWs aufweist. Die verbesserte Vorrichtung, die bei 300 gezeigt ist, umfaßt eine Mehrzahl von DAWs 106, die parallel zwischen eine erste Bezugsspannung REFP 102 und eine zweite Bezugsspannung REFN 104 geschaltet sind. Jeder DAW 106 ist mit einer Widerstandskette implementiert, die eine Mehrzahl von Widerständen R0-R255 aufweist, die zwischen die erste Bezugsspannung REFP 102 und die zweite Bezugsspannung REFN 104 seriell geschaltet sind, wie es z. B. durch den DAW 200 dargestellt ist. Die Vorrichtung 300 umfaßt ferner eine Hauptwiderstandskette 320, die Widerstände RM0, RM1, RM2, RM3, RM4, RM5, RM6 und RM7 aufweist, die zwischen die erste Bezugsspannung REFP 102 und die zweite Bezugsspannung REFN 104 seriell geschaltet sind. Die Hauptwiderstandskette 320 umfaßt einen Knoten NM32 zwischen den Widerständen RMO und RM1, einen Knoten NM64 zwischen den Widerständen RM1 und RM2, einen Knoten NM96 zwischen den Widerständen RM2 und RM3, einen Knoten NM128 zwischen den Widerständen RM3 und RM4, einen Knoten NM160 zwischen den Widerständen RM4 und RMS, einen Knoten NM192 zwischen dem Widerstand RMS und RM6 und einen Knoten NM224 zwischen den Widerständen RM6 und RM7. Die Knoten N32, N64, N96, N128, N160, N192 und N224 jedes DAWs 106 sind zu den Knoten NM32, NM64, NM96, NM128, NM160, NM192 bzw. NM224 der Hauptwiderstandskette 320 pa­ rallel geschaltet. Die Hauptwiderstandskette 320 ist daher zu acht Teilsätzen von 32 R-Bit-Widerständen innerhalb jedes DAWs 106 parallel geschaltet. Dies richtet einen alternati­ ven Weg mit niedriger Impedanz zu der "Mitte" der Wider­ standsketten innerhalb der DAWs 106 ein, was folglich die Lade/Entlade-Rate der inneren parasitären Knotenkapazitäten reduziert. Ein weiterer Vorteil, der durch die Hauptwider­ standskette 320 geboten wird, besteht darin, daß durch Ver­ binden von allen entsprechenden Anpassungsknotens miteinan­ der (z. B. N32, N64, N96, N128, N160, N192, N224 von jedem DAW 106) jegliche Fehlanpassung in den langen 256-R-Bit- Widerstandsketten innerhalb jedes DAWs 106 ausgemittelt wer­ den, was dazu führt, daß jeder der DAWs 106 einen einzigen INL-Komponentenfehlanpassungswert annähert, was die An­ passung derselben verbessert.
Die Kurve 504 von Fig. 5 stellt die Ausgangsimpedanz eines Widerstandsketten-basierten DAWs unter Anwendung der vor­ liegenden Erfindung gegenüber dem inneren Knoten der Wider­ standskette dar. Wie gezeigt, ist die maximale Ausgangs­ impedanz wesentlich reduziert und weist Spitzen bei den Kno­ ten auf, die im Mittelpunkt zwischen jedem gemeinsam ge­ koppelten Knoten liegen, der mit der Hauptwiderstandskette gekoppelt ist. Folglich ist die Ausgangsimpedanz bei den Knoten N0, N32, N64, N96, N128, N160, N192, N224 und N256 am niedrigsten und bei den Knoten N16, N48, N80, N112, N144, N176, N108 und N240 am höchsten, wobei sogar die maximale Ausgangsimpedanz wesentlich reduziert wurde.
Ein Verfahren zum Implementieren einer Widerstandskette 220 in dem DAW 200 besteht in einer langen schmalen Widerstands­ zelle mit Knoten N0-N255, die gleichmäßig entlang der Länge der Zelle verteilt sind. Aufgrund des Raums, der erforder­ lich ist, um einen Widerstand auf einer integrierten Schal­ tung zu implementieren, und hinsichtlich des Chipentwurfs ist es im allgemeinen nicht praktisch, lange Widerstands­ ketten als eine lange schmale Zelle zu implementieren. Statt dessen werden Widerstandsketten typischerweise hin und her in einer schlangenähnlichen Konfiguration gefaltet, um ein X-mal-Y-Array von Widerständen innerhalb eines kürzeren je­ doch breiteren Bereichs des Chips zu erreichen. Diese Konfi­ guration ist nicht nur vom Standpunkt des Chipentwurfs prak­ tischer, dieselbe ermöglicht jedoch ferner, daß weniger Schalter verwendet werden, um das äquivalente analoge Aus­ gangssignal VA_OUT für ein gegebenes digitales Eingangssi­ gnal D0-D7 auf Kosten eines zusätzlichen Dekodierens zu er­ zeugen.
Fig. 4 stellt ein schematisches Diagramm eines alternativen Ausführungsbeispiels des DAWs 106 dar, das diese Wider­ standskettenkonfiguration verwendet. Bei diesem Ausführungs­ beispiel verwendet der DAW 400 eine Widerstandskette 420 mit einer 16-Bein-mal-16-R-Bit-Konfiguration (für eine Gesamt­ anzahl von 256 R-Bit). Die Knoten N32, N64, N96, N128, N160, N192 und N224 sind an den unteren Wendungen der Widerstands­ kette zugänglich. Durch Plazieren eines Schalters S zwischen jedes Bein bei jedem R-Bit in jeder aufeinanderfolgenden Reihe des 16-mal-16-R-Bit-Arrays sind weniger Schalter er­ forderlich. Ein 4-mal-16-Dekodierer 402 empfängt die oberen vier digitalen Eingangssignale D7, D6, D5, D4, um einen 16-R-Bit- Satz R0-R15, R16-R31, R32-R47, R48-R63, R64-R79, R80-R95, R96-R111, R112-R127, R128-R143, R144-R159, R160-R175, R176-R191, R192-R207, R208-R223, R224-R239 oder R240-R255 auszuwählen. Der ausgewählte 16-R-Bit-Satz wird in die ana­ logen Eingänge eines Multiplexers 406 gespeist. Die analogen Eingänge des Multiplexers 406 werden zur Ausgabe als VA_OUT durch einen 4-mal-16-Bit-Dekodierer 404 ausgewählt. Der De­ kodierer 404 empfängt die unteren vier digitalen Eingangs­ signale D3, D2, D1, D0, die auswählen, welches der 16 R-Bits in dem 16-R-Bit-Satz, der in den Multiplexer 406 gespeist wird, als VA_OUT ausgegeben werden soll.
Die Verwendung des DAWs 400 für alle DAWs 106 in Fig. 3 ver­ ändert nicht die Vorteile oder die Theorie des Betriebs der mehrstufigen DAW-Vorrichtung 300 von Fig. 3. Die Knoten N32, N64, N96, N128, N160, N192 bzw. N224 jedes DAWs 106 sind weiterhin mit Knoten NM32, NM64, NM96, NM128, NM160, NM192 bzw. NM224 der Hauptwiderstandskette 320 verbunden. Folglich wird ein alternativer Weg mit niedriger Impedanz zu der "Mitte" der Widerstandsketten innerhalb der DAWs 106 einge­ richtet, um die Zwischen-DAW-Komponentenfehlanpassung zu verbessern, und um die Lade/Entlade-Rate der inneren parasi­ tären Knotenkapazitäten zu reduzieren.
Es wird für Fachleute offensichtlich sein, daß die Implemen­ tation der Hauptwiderstandskettenlösung auf DAWs anwendbar ist, die entworfen sind, um eine beliebige Anzahl von digi­ talen Bits umzuwandeln. Außerdem kann die Anzahl der Wider­ stände in der Hauptwiderstandskette anhängig von der Kon­ figuration der Widerstandskette in jedem DAW 106 eingestellt werden. Beispielsweise kann es bei einem Chipentwurf einer integrierten Schaltung lediglich zweckmäßig sein, eine Ver­ bindung mit dem Hauptwiderstand an den Wendungen auf einer Seite der Widerstandskette (z. B. die Knoten N32, N64, N96, N128, N160, N192 und N224 des DAWs 400) vorzusehen. Bei die­ sem Fall sind, wenn die Widerstandskette mit 2n Beinen kon­ figuriert ist, lediglich n Knoten zweckmäßigerweise zugäng­ lich, so daß die Hauptwiderstandskette lediglich n-1 Wider­ stände mit niedriger Impedanz aufweist, und dennoch einen alternativen Weg mit niedriger Impedanz zu den Mittelknoten der Widerstandskette innerhalb jedes DAWs einrichtet, um da­ durch die Lade/Entlade-Rate der inneren parasitären Knoten­ kapazitäten zu reduzieren. Bei beiden DAW-Ausführungsbei­ spielen 200 und 400 umfaßt die Hauptwiderstandskette der Erfindung mindestens zwei Widerstände, die seriell zwischen die obere Bezugsspannung und die untere Bezugsspannung ge­ koppelt sind. Einer der Widerstände ist parallel zwischen einen Mittelknoten der Widerstandskette jedes DAWs und die obere Bezugsspannung geschaltet, während der andere Wider­ stand parallel zwischen den gleichen oder einen anderen Mittelknoten der Widerstandskette jedes DAWs und der unteren Bezugsspannung geschaltet ist.
Bei einem alternativen Ausführungsbeispiel der Erfindung sind gemeinsam verbundene Knoten N32, N64, N96, N128, N160, N192 und N224 nicht mit Knoten NM32, NM64, NM96, NM128, NM160, NM192 und NM224 der Hauptwiderstandskette 320 ge­ koppelt, sondern dieselben sind statt dessen mit unabhängi­ gen Bezugsspannungen gekoppelt, die proportional zu der Knotennummer sind, derart, daß jede unabhängige Bezugs­ spannung durch m/255 der vollen Potentialspannung (REFP-REFN) dargestellt ist, wobei m die Nummer des gemeinsam gekoppelten Knotens ist. Beispielsweise ist der Knoten N32 jedes DAWs zusammengekoppelt und mit einer Bezugsspannung von 32/255 (REFP-REFN) gekoppelt; ähnlicherweise ist der Knoten N64 jedes DAWs zusammengekoppelt und mit einer Be­ zugsspannung von 64/255 (REFP-REFN) gekoppelt; und so wei­ ter.
Eine Schwierigkeit beim Verwenden der unabhängigen Bezugs­ spannungen und nicht der Hauptwiderstandskette 320 tritt auf, wenn die Bezugsspannungen in dem Chip erzeugt werden, da dies durchgeführt werden muß, ohne daß eine Fehlanpassung damit einhergeht. Der Grund dafür liegt darin, daß, wenn jede unabhängige Bezugsspannung auch nur eine kleine Fehler­ toleranz aufweist, dann jede Spannungsquelle nicht genau proportional zu der anderen ist. Dies verzerrt die Spannun­ gen, die an den entsprechenden Knoten ihn der Widerstands­ kette jedes DAWs sichtbar sind, was zu einem Erscheinungs­ bild führt, das alle Widerstände der Widerstandskette fehl­ angepaßt sind. Dementsprechend ist die Hauptwiderstandskette 320 leichter zu implementieren, da es allgemein leichter ist, passive resistive Komponenten, als Spannungsquellen an­ zupassen.
Bei den Ausführungsbeispielen, die hierin dargestellt sind, wurde die Widerstandskette jedes DAWs 106 oder 200 jeweils in Teilsätze von 32 R-Bit-Widerständen aufgeteilt. Außerdem umfaßt jeder Teilsatz von Widerständen einen gegenseitig ausschließenden Satz von Widerständen. Es ist für Fachleute offensichtlich, daß die DAW-Widerstandsketten in eine belie­ bige Anzahl von Teilsätzen aufgeteilt sein können, die eine beliebige Anzahl von Widerständen aufweisen, und die gegen­ seitig ausschließende Teilsätze sein können oder nicht. Das wesentliche Element besteht darin, daß jeder DAW identisch aufgeteilt ist und äquivalente entsprechende Knoten auf­ weist.

Claims (13)

1. Parallele mehrstufige Digital-zu-Analog-Wandler-(DAW-) Vorrichtung (300), mit folgenden Merkmalen:
einer ersten Bezugsspannung (REFN);
einer zweiten Bezugsspannung (REFP);
einer Mehrzahl von Widerstandsketten-basierten DAWs (106, 200), die parallel zwischen die erste Bezugsspan­ nung (REFN) und die zweite Bezugsspannung (REFP) ge­ schaltet sind, wobei jeder DAW (106, 200) folgende Merk­ male aufweist:
eine Mehrzahl von Widerständen (R0-R255), die seriell zwischen die erste Bezugsspannung (REFN) und die zweite Bezugsspannung (REFP) geschaltet sind, wobei die Mehr­ zahl von Widerständen (R0-R255) in eine Mehrzahl von Teilsätzen (R0-R31, R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223, R224-R255) aufgeteilt ist;
einen jeweiligen DAW-Knoten (N32, N64, N96, N128, N160, N192, N224), der zwischen jedem der Mehrzahl von Teil­ sätzen positioniert ist; und
mindestens eine unterschiedliche proportionale Bezugs­ spannung (32/256(REFP-REFN), 64/256(REFP-REFN), 96/256 (REFP-REFN), 128/256(REFP-REFN), 160/256(REFP-REFN), 192/256(REFP-REFN), 224/256(REFP-REFN)), die jeweils ei­ nem anderen der DAW-Knoten (N32, N64, N96, N128, N160, N192, N224) in einem beliebigen gegebenen DAW (106, 200) entspricht, der dennoch der gleiche entsprechende Knoten in jedem der Mehrzahl von DAWs (106, 200) ist, und die jeweils mit dem entsprechenden DAW-Knoten derselben in jedem der DAWs (106, 200) gekoppelt ist, wobei jede un­ terschiedliche proportionale Bezugsspannung ein Span­ nungspotential aufweist, das äquivalent zu einem idealen Spannungspotential zwischen dem entsprechenden DAW-Kno­ ten jedes DAWs (106, 200) und der ersten Bezugsspannung (REFN) ist.
2. Vorrichtung gemäß Anspruch 1, bei der jede der mindestens einen unterschiedlichen proportio­ nalen Bezugsspannungen (32/256(REFP-REFN), 64/256(REFP-REFN), 96/256(REFP-REFN), 128/256(REFP-REFN), 160/256 (REFP-REFN), 192/256(REFP-REFN), 224/256(REFP-REFN)) durch eine Spannungsquelle erzeugt wird.
3. Vorrichtung gemäß Anspruch 1, mit folgenden Merkmalen:
einer Hauptwiderstandskette (Rm0-Rm7), die zwischen die erste Bezugsspannung (REFN) und die zweite Bezugsspan­ nung (REFP) geschaltet ist, wobei die Hauptwiderstands­ kette folgende Merkmale aufweist:
eine Mehrzahl von Hauptwiderständen (Rm0-Rm7), die seri­ ell zwischen die erste Bezugsspannung (REFN) und die zweite Bezugsspannung (REFP) geschaltet sind; und
einen unterschiedlichen Hauptknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224), der jeder der unterschied­ lichen proportionalen Bezugsspannungen (32/256 (REFP-REFN), 64/256(REFP-REFN), 96/256(REFP-REFN), 128/256 (REFP-REFN), 160/256(REFP-REFN), 192/256(REFP-REFN), 224/256(REFP-REFN)) entspricht, wobei jeder unterschied­ liche Hauptknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) ein Spannungspotential aufweist, das der entsprechenden proportionalen Bezugsspannung desselben entspricht, und wobei derselbe mit dem jeweiligen DAW-Kno­ ten (N32, N64, N96, N128, N160, N192, N224) in jedem der DAWs (106, 200) gekoppelt ist, der der jeweiligen entsprechenden proportionalen Bezugsspannung entspricht;
wobei ein kombinierter Widerstandswert zwischen jedem Hauptwiderstandskettenknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) und der ersten Bezugsspannung (REFN) niedriger als der kombinierte Widerstandswert zwischen dem entsprechenden Knoten (N32, N64, N96, N128, N160, N192, N224) desselben in jedem der DAWs (106, 200) und der ersten Bezugsspannung (REFN) ist, und wobei ein kombinierter Widerstandswert zwischen dem Hauptwider­ standskettenknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) und der zweiten Bezugsspannung (REFP) nie­ driger als der kombinierte Widerstandswert zwischen dem entsprechenden Knoten (N32, N64, N96, N128, N160, N192, N224) desselben in jedem der DAWs (106, 200) und der zweiten Bezugsspannung (REFP) ist.
4. Vorrichtung gemäß Anspruch 2 oder 3, bei der jeder der Teilsätze (R0-R31, R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223, R224-R255) der Mehrzahl von Widerständen (R0-R255) jedes der DAWs (106, 200) einen im wesentlichen äquivalenten kombinierten Wider­ standswert aufweist.
5. Vorrichtung gemäß Anspruch 2, 3 oder 4, bei der jeder der Mehrzahl von Teilsätzen (R0-R31, R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223, R224-R255) der Mehrzahl von Widerständen (R0-R255) jedes der DAWs (106, 200) einen sich gegenseitig ausschließen­ den Satz aufweist.
6. Verfahren zum Verbessern der integralen Nichtlineari­ tätsanpassung einer parallelen Widerstandsketten-basier­ ten mehrstufigen Digital-zu-Analog-Wandler- (DAW) Vor­ richtung (300), wobei die Vorrichtung (300) eine Mehr­ zahl von DAWs (106, 200) aufweist, die parallel zwischen eine erste Bezugsspannung (REFN) und eine zweite Bezugs­ spannung (REFP) geschaltet sind, wobei jeder DAW (106, 200) eine Mehrzahl von Widerständen aufweist, die seri­ ell zwischen die erste Bezugsspannung (REFN) und die zweite Bezugsspannung (REFP) geschaltet sind, mit fol­ genden Schritten:
Aufteilen jeder der Widerstandsketten (R0-R255) jedes der DAWs (106, 200) in einer Mehrzahl von Teilsätzen (R0-R31, R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223, R224-R255);
Koppeln einer unterschiedlichen proportionalen Bezugs­ spannung (32/256(REFP-REFN), 64/256(REFP-REFN), 96/256 (REFP-REFN), 128/256(REFP-REFN), 160/256(REFP-REFN), 192/256(REFP-REFN), 224/256(REFP-REFN)) mit jeweiligen Knoten (N32, N64, N96, N128, N160, N192, N224), die zwischen jeden der Mehrzahl von Teilsätzen (R0-R31, R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223, R224-R255) jedes DAWs (106, 200) geschaltet sind, wobei jede unterschiedliche Bezugsspannung (32/256 (REFP-REFN), 64/256(REFP-REFN), 96/256(REFP-REFN), 128/256(REFP-REFN), 160/256(REFP-REFN), 192/256(REFP-REFN), 224/256(REFP-REFN)) das Spannungspotential zwi­ schen dem Knoten (N32, N64, N96, N128, N160, N192, N224), mit dem dieselbe gekoppelt ist, und der ersten Bezugsspannung (REFN) darstellt.
7. Verfahren gemäß Anspruch 6, mit folgendem Schritt:
Implementieren jeder der unterschiedlichen proportiona­ len Bezugsspannungen (32/256(REFP-REFN), 64/256(REFP-REFN), 96/256(REFP-REFN), 128/256(REFP-REFN), 160/256 (REFP-REFN), 192/256(REFP-REFN)) 224/256(REFP-REFN)) mit einer Spannungsquelle.
8. Verfahren gemäß Anspruch 6 mit folgenden Schritten:
Implementieren jeder der unterschiedlichen proportiona­ len Bezugsspannungen durch:
Koppeln einer Hauptwiderstandskette (Rm0-Rm7) zwischen die erste Bezugsspannung (REFN) und die zweite Bezugs­ spannung (REFP), wobei die Hauptwiderstandskette eine Mehrzahl von Hauptwiderständen (Rm0-Rm7) aufweist, die seriell zwischen die erste Bezugsspannung (REFN) und die zweite Bezugsspannung (REFP) geschaltet sind, wobei die Hauptwiderstandskette (Rm0-Rm7) einen entsprechenden Hauptknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) für jede der unterschiedlichen proportionalen Be­ zugsspannungen (32/256(REFP-REFN), 64/256(REFP-REFN), 96/256(REFP-REFN), 128/256(REFP-REFN), 160/256(REFP-REFN), 192/256(REFP-REFN), 224/256(REFP-REFN)) aufweist, wobei
jeder Hauptknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) ein Spannungspotential über den Haupt­ knoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) aufweist, das der jeweiligen proportionalen Bezugs­ spannung entspricht, die derselbe darstellt; und wobei
der kombinierte Widerstandswert zwischen jedem Haupt­ widerstandskettenknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) und der ersten Bezugsspannung (REFN) nie­ driger als der kombinierte Widerstandswert zwischen dem entsprechenden Knoten (N32, N64, N96, N128, N160, N192, N224) desselben in jedem der DAWs (106, 200) und der ersten Bezugsspannung (REFN) ist, und wobei der kombi­ nierte Widerstandswert zwischen dem Hauptwiderstands­ kettenknoten (Nm32, Nm64, Nm96, Nm128, Nm160, Nm192, Nm224) und der zweiten Bezugsspannung (REFP) niedriger als der kombinierte Widerstandswert zwischen dem ent­ sprechenden Knoten (N32, N64, N96, N128, N160, N192, N224) desselben in jedem der DAWs (106, 200) und der zweiten Bezugsspannung (REFP) ist.
9. Vorrichtung zum Verbessern der integralen Nichtlineari­ tätsanpassung von mehreren Widerstandsketten-basierten Digital-zu-analog-Wandlern (DAW) (106, 200), die pa­ rallel zwischen eine erste Bezugsspannung (REFN) und ei­ ne zweite Bezugsspannung (REFP) geschaltet sind, wobei jeder DAW (106, 200) eine Mehrzahl von Widerständen (R0-R255) aufweist, die seriell zwischen die erste Be­ zugsspannung (REFN) und die zweite Bezugsspannung (REFP) geschaltet sind, mit folgenden Merkmalen:
einem ersten Widerstand (Rm0), der parallel zwischen die erste Bezugsspannung (REFN) und einen ersten Teilsatz (R0-R31) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (106, 200) geschaltet ist, wobei der erste Wider­ stand (Rm0) einen niedrigeren Widerstandswert als der kombinierte Widerstand des ersten Teilsatzes (R0-R31) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (106, 200) aufweist; und
einem zweiten Widerstand (Rm7), der seriell mit dem ersten Widerstand (Rm0) zwischen die erste Bezugs­ spannung (REFN) und die zweite Bezugsspannung (REFP) geschaltet ist und parallel zwischen die zweite Bezugs­ spannung (REFP) und einen zweiten Teilsatz (R224-R255) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (160, 200) geschaltet ist, wobei der zweite Widerstand (Rm7) einen niedrigeren Widerstandswert aufweist als der kom­ binierte Widerstand des zweiten Teilsatzes (R224-R255) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (160, 200).
10. Vorrichtung gemäß Anspruch 9, bei der der kombinierte Widerstandswert des ersten Teilsatzes (R0-R31) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (160, 200) im wesentlichen gleich dem kombinierten Widerstandswert des zweiten Teilsatzes (R224-R255) der Mehrzahl von Widerständen (R0-R255) ist.
11. Vorrichtung gemäß Anspruch 9, mit folgendem Merkmal:
mindestens einem Zwischenwiderstand (Rm2, Rm3, Rm4, Rm5, Rm6), der seriell zwischen den ersten Widerstand (Rm0) und den zweiten Widerstand (Rm7) geschaltet ist, wobei jeder Zwischenwiderstand (Rm2, Rm3, Rm4, Rm5, Rm6) pa­ rallel zu einem entsprechenden Zwischenteilsatz (R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (160, 200) geschaltet ist, und wobei jeder Zwischenwiderstand (Rm2, Rm3, Rm4, Rm5, Rm6) einen kleineren Widerstands­ wert als der kombinierte Widerstand des entsprechenden Zwischenteilsatzes (R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223) desselben der Mehrzahl von Widerständen (R0-R255) jedes DAWs (160, 200) aufweist.
12. Vorrichtung gemäß Anspruch 11, bei der der kombinierte Widerstandswert des ersten Teilsatzes (R0-R31), des zweiten Teilsatzes (R224-R255) und jedes der Zwischenteilsätze (R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223) der Mehrzahl von Wider­ ständen (R0-R255) jedes DAWs (160, 200) im wesentlichen äquivalent sind.
13. Vorrichtung gemäß Anspruch 11, bei der der erste Teilsatz (R0-R31), der zweite Teilsatz (R224-R255) und jeder der Zwischensätze (R32-R63, R64-R95, R96-R127, R128-R159, R160-R191, R192-R223) der Mehrzahl von Widerständen (R0-R255) jedes DAWs (160, 200) sich gegenseitig ausschließende Sätze der Mehrzahl von Wider­ ständen (R0-R255) sind.
DE19854652A 1998-03-02 1998-11-26 Digital-zu-Analog-Wandler-Vorrichtung und Verfahren zum Verbessern der integralen Nichtlinearitätsanpassung derselben Expired - Fee Related DE19854652C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/033,548 US6037889A (en) 1998-03-02 1998-03-02 Method to enhance the speed and improve the integral non-linearity matching of multiple parallel connected resistor string based digital-to-analog converters

Publications (2)

Publication Number Publication Date
DE19854652A1 true DE19854652A1 (de) 1999-09-09
DE19854652C2 DE19854652C2 (de) 2003-01-02

Family

ID=21871052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19854652A Expired - Fee Related DE19854652C2 (de) 1998-03-02 1998-11-26 Digital-zu-Analog-Wandler-Vorrichtung und Verfahren zum Verbessern der integralen Nichtlinearitätsanpassung derselben

Country Status (3)

Country Link
US (1) US6037889A (de)
JP (1) JPH11330967A (de)
DE (1) DE19854652C2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127957A (en) * 1999-06-29 2000-10-03 Texas Instruments Incorporated Data converter with horizontal diffusion resistor meander
US6278393B1 (en) * 1999-08-12 2001-08-21 Agere Systems Guardian Corp. Multiple output digital-to-analog converter
JP2001094428A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 半導体集積回路装置
US6369736B2 (en) * 1999-12-20 2002-04-09 Texas Instruments Incorporated Data converter with vertical resistor meander
US6201491B1 (en) * 2000-01-26 2001-03-13 Microchip Technology Incorporated Digitally switched potentiometer having improved linearity and settling time
US6424284B1 (en) 2000-08-31 2002-07-23 Agere Systems Guardian Corp. Baseband receiver including dual port DAC
US6603418B2 (en) * 2001-12-14 2003-08-05 Teradyne, Inc. High precision, high-speed signal source
US6703956B1 (en) 2003-01-08 2004-03-09 Agilent Technologies, Inc. Technique for improved linearity of high-precision, low-current digital-to-analog converters
US6995701B1 (en) 2004-03-02 2006-02-07 Maxim Integrated Products, Inc. Multichannel high resolution segmented resistor string digital-to-analog converters
EP1929391B1 (de) * 2005-09-21 2010-06-23 Freescale Semiconductor, Inc. Integrierte schaltung und verfahren zur auswahl einer spannung in einer integrierten schaltung
KR100671659B1 (ko) * 2005-12-21 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
KR100822801B1 (ko) * 2006-08-02 2008-04-18 삼성전자주식회사 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
US7564385B2 (en) * 2007-12-18 2009-07-21 Atmel Corporation Current compensation for digital-to-analog converter
US7710302B2 (en) * 2007-12-21 2010-05-04 International Business Machines Corporation Design structures and systems involving digital to analog converters
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
EP2180599B1 (de) * 2008-10-24 2014-12-17 Advanced Silicon SA Röntgenbildgebungsauslesung und System
US9124296B2 (en) * 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US9444487B1 (en) * 2015-08-27 2016-09-13 Analog Devices Global Multiple stage digital to analog converter
US10840941B1 (en) * 2020-01-06 2020-11-17 Nxp B.V. System and method for improving matching in a signal converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079552A (en) * 1990-01-11 1992-01-07 U.S. Philips Corporation Digital-to-analog converter
US5059978A (en) * 1990-12-20 1991-10-22 Vlsi Technology, Inc. Resistor-string digital to analog converters with auxiliary coarse ladders
JP2675706B2 (ja) * 1992-01-29 1997-11-12 株式会社東芝 抵抗ストリング回路
US5627537A (en) * 1994-11-21 1997-05-06 Analog Devices, Inc. Differential string DAC with improved integral non-linearity performance
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string

Also Published As

Publication number Publication date
JPH11330967A (ja) 1999-11-30
DE19854652C2 (de) 2003-01-02
US6037889A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
DE19854652C2 (de) Digital-zu-Analog-Wandler-Vorrichtung und Verfahren zum Verbessern der integralen Nichtlinearitätsanpassung derselben
DE69621068T2 (de) Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation
DE60205526T2 (de) Digital-Analog-Wandler mit Stromquellenanordnung
DE60320279T2 (de) Verfahren und system zum integrieren eines fehlanpassungsrauschformers in die hauptschleife eines delta-sigma-modulators
DE3751639T2 (de) Analog-Digital-Wandler
EP1154565B1 (de) Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen
DE102008048901B4 (de) Integrierte Schaltung mit einer Vielzahl von Multibit-Digital-Analog-Wandlern, Sigma-Delta-Modulatorschaltung und Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern
DE102012019042B4 (de) Analog-Digital-Wandler
DE112013002311B4 (de) Segmentierter Digital/Analog-Umsetzer mit gewichteten Stromquellen
DE19850656C2 (de) A/D-Wandler und A/D-Umwandlungsschaltung
DE112016003065T5 (de) Verstärkungskalibrierung für AD-Wandler mit externer Referenz
DE112014001378T5 (de) Mehrketten-Digital-Analog-Wandler
DE102009005770A1 (de) SAR-ADC und Verfahren mit INL-Kompensation
DE19528403C2 (de) Analog/Digital-Umsetzer mit Digital/Analog-Umsetzer mit Widerstandskettennetzwerk
DE10139488C1 (de) Analog/Digital-Wandler
DE69720237T2 (de) Verfahren und vorrichtung zum erzielen einer digital-analalog-umwandlungsarchitektur mit hochleistungsfähigkeit
WO2003039005A2 (de) Digital-analog-umsetzer-vorrichtung mit hoher auflösung
DE19507280C2 (de) Digital/Analogwandler
DE60124812T2 (de) Analog-Digital-Wandler nach dem Parallelverfahren
DE4125388A1 (de) Schneller analog/digital-umsetzer
DE102004005081B4 (de) Pipeline-Analog/Digital-Wandler
DE60218030T2 (de) Dynamische elementanpassung
DE10112777A1 (de) D/A-Umsetzungsgerät
DE69521452T2 (de) Schaltung zur Digital-/Analogumsetzung und die Schaltung benutzender A/D-Wandler
EP1755225A2 (de) Schaltung zum Durchführen einer Analog-Digital-Konvertierung und Analog-Digital-Konvertierungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE),

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

8327 Change in the person/name/address of the patent owner

Owner name: AVAGO TECHNOLOGIES GENERAL IP ( SINGAPORE) PTE. LT

8339 Ceased/non-payment of the annual fee