-
TECHNISCHES
GEBIET
-
Die
vorliegende Erfindung bezieht sich auf A/D-Konverter (analog zu
digital Konverter), und besonders darauf, die Hintergrundkalibrierung
solcher Konverter möglich
machen.
-
HINTERGRUND
-
Die
maximal erreichbare Geschwindigkeits-Genauigkeitsleistungsfähigkeit
eines A/D-Konverters wird durch nicht ideale Effekte begrenzt, die
mit seinen Baueinheiten in Verbindung stehen sind. Typischer Weise wird
die Leistungseigenschaft durch die Regelzeit, die endliche Verstärkung und/oder
durch Fehlanpassung der Analogkomponente begrenzt. Wenn man Hochgeschwindigkeits-
Hochgenauigkeits-A/D-Konverter
entwirft, bürden
diese Beschränkungen
sehr harte Anforderungen an die Baueinheiten auf, die zu einer verlängerter
Entwurfszeit führen.
Sie erfordern auch die Verwendung von Herstellungsprozessen, die
auf eine Komponentenanpassung und -Leistungseigenschaft optimiert
sind, und daher die Herstellkosten erhöhen.
-
Viele
nicht ideale Effekte können
durch die Verwendung von Kalibrierung kompensiert werden. Das Problem
ist, dass die Effizienz der Kalibrierung durch Drift und Altern
verringert werden könnte.
Es ist daher wünschenswert,
in der Lage zu sein, den A/D-Konverter während des normalen Betriebs
kontinuierlich zu kalibrieren.
-
Einer
der populäreren
Ansätze
zur Hintergrundkalibrierung ist es, den "Überspringe
und Fülle – skip-and-fill" Ansatz [1]–[2] zu
verwenden. Während
des normalen Betriebes wird jede k-te Probe übersprungen, und die Hardware
wird neu konfiguriert, um eine Kalibrierungsoperation durchzuführen. Die
Lücke,
die die übersprungene
Probe repräsentiert,
wird durch Interpolation unter Verwendung einer Anzahl von benachbarten
Proben gefüllt.
Das Problem mit diesen Lösungen
ist, dass Interpolation nur die übersprungene
Probe genau voraussagen kann, wenn das Eingangssignal eine limitierte
Bandbreite hat. Wenn das Eingangssignal vollkommen willkürlich ist,
oder wenn es jede Frequenz über
die gesamte Nyquist-Bandbreite haben kann, ist jede Abschätzung so
gut wie der interpolierte Wert. In der in [2] beschriebenen Implementierung
sieht man die Leistungseigenschaft für Frequenzen oberhalb 2/3 der
Nyquistfrequenz (fs) deutlich abfallen.
Somit ist es, sogar mit einer so großen wie einer 44-Anzapfinterpolation
(22 Proben vor und 22 Proben nach der Lücke), nicht möglich mehr
als 2/3 der Nyquistbandbreite genau zu verfolgen. Dies entspricht
der in [1] beschriebenen Theorie. Eine solche Interpolation hoher
Ordnung erfordert eine signifikante Menge digitaler Hardware und
eine lange Ausgangsverzögerung
(Latenzzeit).
-
Ein
weiteres Verfahren, um einen Kalibrierungszeitschlitz zu erzeugen,
findet man in [3], worin eine Eingangsprobenwarteschlange durch
eine Kaskade von Abtast- und
Halteschaltkreisen gebildet wird. Durch eine etwas schnellere Entleerung
der Warteschlange als ihre Füllung,
steht gelegentlich ein Kalibrierungszeitschlitz zur Verfügung. Der
Nachteil des "Eingangswarteschlangen" Verfahrens ist,
dass jede extra Abtast- und Haltestufe Verzerrung und Rauschen hinzufügt. Daher
ist dieser Ansatz nicht optimal für Hochgeschwindigkeits- A/D-Konverter
mit hoher Auflösung.
-
Ein
Hintergrundkalibrierungsansatz, der auf Pipeline- A/D-Konverter anwendbar
ist, wird in [4] vorgeschlagen. Das Prinzip ist, die zu kalibrierende
Pipelinestufe zeitweise vom Signalpfad zu entfernen, und sie durch
eine extra Substitutionspipelinestufe zu ersetzen. Die Kalibrierung
der getrennten Pipelinestufe wird dann außerhalb der Pipeline durchgeführt. Dieses
Verfahren der "Hardwaresubstitution" ist auf verschiedene Weise
begrenzt:
- 1. Ihre Anwendung ist auf Pipeline-
A/D-Konverter beschränkt,
oder zumindest auf A/D-Konverterarchitekturen, die eine Kaskade
von identischen Stufen besitzt.
- 2. Die Kalibrierung wird außerhalb
des Umwandlungssignalpfades durchgeführt, was bedeutet, dass die Stufe,
die kalibriert wird, nicht dieselbe Umgebung wie während des
normalen Betriebs sieht. Die könnte
zu einer unvollständigen
Kalibrierung führen.
- 3. Der Umwandlungssignalpfad ist immer mit Umwandlungsproben
aufgefüllt.
Daher ist es nicht möglich
einen Kalibrierungswert in die Pipeline einzufügen, oder die Pipeline auf
einen Kalibrierungsmodus umzuschalten. Dies schließt effektiv
die Verwendung eines großen
Bereichs von digitalen Kalibrierungsschemata mit hoher Leistungseigenschaft
aus, solche, wie die, die in [5]-[6] beschrieben sind.
-
Eine
weitere Klasse von A/D-Konvertern wird in [7] beschrieben. Diese
A/D-Konverter verwenden parallel verschiedene identische A/D-Umwandlungseinheiten
mit einer niedrigen Abtastrate, um einen A/D-Konverter mit einer
hohen Abtastrate zu bilden. Die Einheiten tasten das Analogsignal
in einer zyklischen Weise ab. Eine Kalibrierung einer Einheit könnte durchgeführt werden,
wenn eine andere Einheit abtastet. Daher ist keine Interpolation
notwendig. Jedoch ist auch dieser Typ der Parallelkonverter sehr
komplex und teuer.
-
EP 0 370 661 A2 beschreibt
ein nicht unterbrechendes A/D-Konvertersystem,
in dem ein A/D-Konverter mit höherer
Auflösung
verwendet wird, um einen A/D-Konverter mit niedrigerer Auflösung zu
kalibrieren.
-
ZUSAMMENFASSUNG
-
Es
ist eine Aufgabe der vorliegenden Erfindung, die Verwendung eines
weiten Bereichs von Kalibrierungsverfahren zu ermöglichen,
ohne die inhärenten
Signalbandbreitebegrenzungen, die durch die in den "Überspringe und Fülle" Verfahren verwendete
Interpolation aufgebürdet
werden, und mit geringeren Kosten als die parallele A/D-Konverterlösung.
-
Diese
Aufgabe wird im Einklang mit den beigefügten Ansprüchen erfüllt.
-
Kurz
gesagt, stellt die vorliegende Erfindung einen A/D-Hilfskonverter mit
einer niedrigeren Leistungseigenschaft zur Verfügung, der gelegentlich den
regulären
A/D-Konverter zu Kalibrierungszwecken ersetzt. Hier bedeutet der
Begriff "niedrige
Leistungseigenschaft" geringere
Bitauflösung
als der reguläre
A/D-Konverter. Die Tatsache, dass der A/D-Hilfskonverter nur gelegentlich zu verwenden
ist (niedrige Abtastrate), bedeutet, dass die Anforderungen an den
A/D-Hilfskonverter
niedriger sind. Daher sind Parameter wie Bitauflösung und Regel/Umwandlungszeit
weniger kritisch.
-
KURZBESCHREIBUNG
DER ABBILDUNGEN
-
Die
Erfindung könnte
zusammen mit weiteren Aufgaben und deren Vorteile am besten durch
einen Referenzbezug auf die folgende Beschreibung zusammen mit den
beiliegenden Abbildungen verstanden werden, in denen:
-
1 ein
Blockdiagramm eines herkömmlichen
A/D-Konverters mit
einem Interpolator ist;
-
2 ein
Zeitdiagramm ist, das das Abtasten mit dem A/D-Konverter der 1 darstellt;
-
3 ein
Blockdiagramm einer Ausführung
des A/D-Konverters
gemäß der vorliegenden
Erfindung ist;
-
4 ein
Zeitdiagramm ist, das das Abtasten mit dem A/D-Konverter der 3 darstellt;
-
5 ist
ein Flussdiagramm, das das A/D-Umwandlungsverfahren
der vorliegenden Erfindung darstellt;
-
6 ist
ein Diagramm, das die Leistungseigenschaft als eine Funktion der
Auflösung
des A/D-Hilfskonverters für
einen A/D-Konverter gemäß der vorliegenden
Erfindung darstellt;
-
7 ist
ein Diagramm, das die Leistungseigenschaft als eine Funktion der Übersprungsrate
für einen A/D-Konverter gemäß der vorliegenden
Erfindung darstellt.
-
8 ist
ein weiteres Diagramm, das die Leistungseigenschaft als eine Funktion
der Übersprungsrate für einen
A/D-Konverter gemäß der vorliegenden
Erfindung darstellt.
-
DETAILLIERTE
BESCHREIBUNG
-
1 ist
ein Blockdiagramm eines herkömmlichen
A/D-Konverters mit
einem Interpolator. Ein Analogsignal wird an einen A/D-Konverter 10 weitergegeben.
Die digitalen Proben werden an den Interpolator 12 und an
ein Verzögerungselement 14 weitergegeben.
Ein Schalter 16 ist normaler Weise in der angezeigten oberen Position,
in der die digitalen Proben aus dem Element 14 mit einem
Abtastintervall T ausgegeben werden. Jeder k-te Probenschalter 16 wird
zur unteren Position gezwungen, in der eine Probe übergangen
wird und eine interpolierte digitale Probe aus dem Interpolator 12 wird
stattdessen ausgegeben. Danach kehrt der Schalter 16 zu
seiner oberen Position zurück.
Kalibrierung, oder ein Teil einer vollständigen Kalibrierung des A/D-Konverters 10 wird
während
der Interpolation durchgeführt.
-
2 ist
ein Zeitdiagramm, das das Abtasten mit dem A/S-Konverter der 1 darstellt.
Die gestrichelte Linie bezeichnet den tatsächlichen Wert der übersprungenen
Probe. Auf Grund der begrenzten Bandbreite der Interpolation, könnte sich
der interpolierte Wert vom tatsächlichen
Wert unterscheiden. Der interpolierte Wert liegt auf der dargestellten
Interpolationskurve, die von den umgebenden Proben gebildet wird.
Diese umgebenden Proben sind der Grund für das Verzögerungselement 14 in
der 1 (um interpolieren zu können, sind Proben sowohl vor
als auch nach der übersprungenen
Probe notwendig).
-
3 ist
ein Blockdiagramm einer Ausführung
des A/D-Konverters
im Einklang mit de vorliegenden Erfindung. Ein normaler Weise verwendeter
regulärer
A/D-Konverter 10 wird mit einem A/D-Hilfskonverter 20 mit
niedriger Leistungseigenschaft ergänzt, der nur gelegentlich verwendet
wird, wenn der reguläre
A/D-Konverter 10 kalibriert wird. Bevorzugt wird der A/D-Konverter 20 auf
demselben Chip wie der reguläre
A/D-Konverter 10 implementiert, er könnte jedoch auch getrennt implementiert
werden. Das Umschalten zwischen den beiden A/D-Konvertern wird von
synchronisierten Schalten 22 und 24 durchgeführt. Falls
notwendig, könnten zwei
Verzögerungselemente 26 und 28 mit
unterschiedlichen Verzögerungen
nach den A/D-Konvertern 10 und 20 zur Verfügung gestellt
werden, um eine längere
Regel/Umwandlungszeit des A/D-Hilfskonverters 20 zu kompensieren
und die beiden Datenströme
zeitlich auszurichten.
-
4 ist
ein Zeitdiagramm, das das Abtasten mit dem A/D-Konverter der 3 darstellt.
Es wird bemerkt, dass in diesem Fall der tatsächliche Wert der übersprungenen
(vom regulären
A/D-Konverter 10) Probe vom D/D-Hilfskonverter 20 erzielt
wird (möglicher
Weise mit einer geringeren Auflösung).
-
5 ist
ein Flussdiagramm, das das A/D-Umwandlungsverfahren
der vorliegenden Erfindung darstellt. Der Schritt S1 bestimmt die
nächste
Abtastposition n. Der Schritt S2 testet, ob n/k eine ganze Zahl
ist (m in 3). Hier bezeichnet k die Anzahl
der proben zwischen den Kalibrierungen. Falls n/k keine ganze Zahl ist,
wird die nächste
Probe mit dem regulären
A/D-Konverter erzielt. Falls n/k eine ganze Zahl ist, wird die nächste Probe
vom A/D-Hilfskonverter
im Schritt S4 erzielt, und der reguläre A/D-Konverter wird im Schritt S5 kalibriert.
In beiden Fällen
kehrt die Prozedur danach zum Schritt S1 zurück.
-
Es
sollte bemerkt werden, dass die zwei A/D-Konverter 10, 20 unterschiedliche
Typen sein könnten. Beispiele
von verschiedenen möglichen
Kombinationen werden in der Tabelle 1 weiter unten gegeben.
-
-
Diese
Beispiele sind in keiner Weise vollständig. Andere Kombinationen
sind auch möglich.
Sie demonstrieren jedoch die von der vorliegenden Erfindung dargebotene
Flexibilität.
-
Die
geforderte Auflösung
N2 des A/D-Hilfskonverters, und wie oft
es möglich
ist zu überspringen
und aufzufüllen,
hängt von
den Systemspezifikationen ab. Einige wenige Simulationsresultate
werden n den Abbildungen 6–8 als ein
Hinweis der möglichen
Leistungseigenschaft dargestellt.
-
6 ist
ein Diagramm, das die Leistungseigenschaft als eine Funktion der
Auflösung
des A/D-Hilfskonverters für
einen A/D-Konverter im Einklang mit der vorliegenden Erfindung darstellt.
Ein sonst idealer 14-Bit Konverter hatte 10 Proben von 16384 (16K)
durch eine N2-Bit Probe ersetzt. Der SFDR
(Spurios Free Dynamic Range – Nebenwellenfreie
dynamische Bereich) und das SINAD (Signal-to-Noise-And-Distortion
ratio – Störsignal-
und Verzerrungsverhältnis)
vs. N2 werden in 2 aufgezeichnet.
Man kann sehen, dass die spektrale Leistungseigenschaft für N2 bis auf 10 Bits herunter wenig, oder keine
Degradation zeigt. Für
einen einfachen Entwurf ist es vernünftig von N2 zu
erwarten, 8 bis 10 Bits zu erreichen.
-
7 ist
ein Diagramm, das die Leistungseigenschaft als eine Funktion der Übersprungsrate
für einen A/D-Konverter
gemäß der vorliegenden
Erfindung darstellt. Die 7 zeigt, wie die Spektralleistungseigenschaft
SFDR von der Übersprungsrate
abhängt,
für N2 = {6, 8, 10}. Die Übersprungsrate wird von 1 bis
10000 Auslassungen pro 16384 Proben überstrichen, wobei das letztere
Extrem beinahe äquivalent
zu einem unabhängigen
N2-Bit-Konverter ist. Die Simulationen zeigen
an, dass es mit einem 10-Bit A/D-Hilfskonverter
möglich
ist, 10 bis 30 Proben pro 16K mit nur einer kleinen Degradation
der Spektralleistungseigenschaft zu überspringen und aufzufüllen. Mit
einem 8-Bit A/D-Hilfskonverter
könnten
1 bis 3 Proben übersprungen
werden, während
ein 6-Bit A/D-Hilfskonverter eine ungenügende Auflösung besitzt.
-
Die 8 ist
ein weiteres Diagramm, das die Leistungseigenschaft als eine Funktion
der Übersprungsrate
für einen
A/D-Konverter gemäß der vorliegenden
Erfindung darstellt. Es ist ähnlich
zur 7, stellt jedoch dar, wie die Spektralleistungseigenschaft
SINAD von der Übersprungsrate
abhängt,
für N2 = {6, 8, 10} Bits.
-
Aus
den 6–8 könnte gefolgert
werden, dass die Leistungseigenschaftanforderungen an den A/D-Hilfskonverter
sehr viel niedriger sind, als an den regulären A/D-Konverter bei niedrigen Übersprungsraten
(Die Übersprungsrate
muss niedriger sein als die halbe Abtastrate, typischer Weise viel
niedriger). Dies ist eine wichtige Eigenschaft der vorliegenden
Erfindung.
-
Einige
weitere Ausführungen
werden unterhalb kurz beschrieben.
-
Die
Leerzeit des A/D-Hilfskonverters kann zum Stromabschalten genutzt
werden, um eine Niedrigstrom Arbeitsweise zu erzielen.
-
Die
Anforderung an die Regel/Umwandlungszeit für den A/D-Hilfskonverter kann durch Erhöhen der Verzögerungszeit
nach dem regulären
A/D-Konverter stark gemindert werden.
-
Der
A/D-Hilfskonverter kann eine dynamische Elementanpassung verwenden,
um abzusichern, dass er, da er möglicher
Weise eine niedrige Auflösung
besitzt, nicht eine exzessive Nichtlinearität hat.
-
Dem
A/D-Hilfskonverter zu erlauben, zwei oder mehr aufeinander folgende
Proben aufzufüllen,
ermöglicht
die Verwendung von Hintergrundkalibrierungsschemata, die zwei oder
mehr aufeinander folgende Proben zur Eigenfunktion benötigen. Es
ist auch möglich
zwei oder mehr A/D-Hilfskonverter
parallel zu verwenden, um zwei oder mehr aufeinander folgende Proben
zu füllen.
-
Es
ist möglich
einen dedizierten Abtast- und Halteschaltkreis für den A/D-Hilfskonverter zu
verwenden, so dass er mit einer Eingangsprobe während einer verlängerten
Zeit gefüttert
werden kann. Dies kann nützlich sein,
z.B., wenn der A/D-Hilfskonverter
vom Typ aufeinander folgende Approximation ist.
-
In
einer weiteren Ausführung
der Erfindung könnte
der reguläre
A/D-Konverter willkürlich
unterbrochen werden, an Stelle der periodisch ausgewählten Abtastinstanzen.
-
Ein
wichtiger Vorteil der vorliegenden Erfindung ist, dass der A/D-Hilfskonverter
das aktuelle Signal umwandelt, im Gegensatz zur Kalkulation einer
interpolierten Wertes aus benachbarten Proben. Daher ist kein Vorwissen über das
Signal notwendig, und der "Füll" Wert, der gemäß der vorliegenden
Erfindung eingefügt wird,
wird genau vorausgesagt, sogar wenn die volle Nyquist-Bandbreite
für die
Eingangssignale verwendet wird.
-
Weiterhin
repräsentiert
die vorliegende Erfindung ein generisches Verfahren, das auf die
Hintergrundkalibrierung der meisten bekannten Breitband- A/D-Konverterarchitekturen
anwendbar ist, und daher eine große Zahl von Anwendungen abdeckt,
z.B. Anwendungen, die sich auf digitale Funksysteme beziehen.
-
Ein
weiterer Vorteil ist, dass die vorliegende Erfindung nicht auf ein
bestimmtes Kalibrierungsschema begrenzt ist. Dagegen wird es durch
die Verwendung der vorliegenden Erfindung möglich, aus einem weiten Bereich
von existierenden Hintergrundkalibrierungsschemata auszuwählen -Schemata,
die vorher auf Grund der inhärenten
Bandbreitenbegrenzungen des Interpolationstyps Überspringe- und Fülle-Verfahren
ausgeschlossen waren.
-
Es
wird von den Fachleuten verstanden werden, dass verschiedene Modifikationen
und Änderungen gemacht
werden könnten,
ohne von der Zielsetzung abzuweichen, die in den beigefügten Ansprüchen definiert wird.
-
REFERENZEN
-
- [1] U.-K. Moon, and B.-S. Song, "Background Digital Calibration Techniques
for Pipelined ADC's – Digitale
Hintergrundkalibrierungstechniken für Pipeline-ADC's", IEEE Trans. Circ. Syst.-II. pp. 102–109, Vol.
44, No. 2, Feb. 1977, IEEE.
- [2] S.-U. Kwak, B.-S. Song, and K. Bacrania, "A 15-b, 5-Msample/s Low Spurious
CMOS ADC – Ein
15-b, 5-M Probe/n Niedrignebenwellen CMOS ADC", IEEE J. SOLID-State CIRC., pp. 1866–1875, Vol.
32, No. 12, Dec. 1997, IEEE.
- [3] O. E. Erdogan, P. J. Hurst, and S. H. Lewis, "A 12b Digital-Background-Calibrated
Algorithmic ADC with –90 dB
THD – Ein
digitaler Hintergrund kalibrierter, algorithmischer ADC mit –90 dB THD", 1999 Intl. Solid-State Circ.
Conf., pp. 316–317,
Feb. 1999, IEEE.
- [4] J. Ingino Jr., and B. Wooley, "A Continously-Calibrated 10 Msample/s
12b 3.3V ADC – Ein
kontinuierlich kalibrierter 10 M Probe/n 12b 3.3V ADC", 1998 Intl. Solid-State
Circ. Conf., pp. 144–145,
Feb. 1998, IEEE.
- [5] A. N. Karinacolas, and H.-S. Lee, "Digitally selfcalibrating pipeline analog-to-digital
converter – ein
digital selbstkalibrierender Pipeline- A/D-Konverter", US Pat. 5.499.027.
Mar. 12, 1996, Massachusetts Institute of Technology.
- [6] H.-S. Lee, and E. Joe, "Analog-to-digital
converter with digital compensation – A/D-Konverter mit digitaler Kompensation", US Pat. 5.870.041,
Mar. 12, 1996, Massachusetts Institute of Technology.
- [7] U.S. Patent 5 262 779 (Donald J. Sauer)
